JPH10163871A - アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体 - Google Patents
アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体Info
- Publication number
- JPH10163871A JPH10163871A JP32436496A JP32436496A JPH10163871A JP H10163871 A JPH10163871 A JP H10163871A JP 32436496 A JP32436496 A JP 32436496A JP 32436496 A JP32436496 A JP 32436496A JP H10163871 A JPH10163871 A JP H10163871A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- data
- conversion
- input level
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】より高分解能で、高速で正確なアナログ／ディ
ジタル変換処理を行える。 【解決手段】 レンジ制御データ出力手段は、タイミン
グ制御信号に対応するタイミングで入力されたアナログ
信号の入力レベルを判別し、対応するレンジ制御データ
を生成、出力し、増幅手段は、タイミング制御信号に対
応するタイミングで増幅率を変化させ、レンジ制御デー
タに基づく増幅率でアナログ信号を増幅して増幅アナロ
グ信号を出力し、Ａ／Ｄ変換手段は、増幅アナログ信号
をタイミング制御信号に対応するタイミングでアナログ
／ディジタル変換して原変換データを出力し、変換デー
タ生成手段は、入力されたレンジ制御データ及び原変換
データに基づき、変換データを生成し出力するので、タ
イミング制御信号に対応するタイミングで決まる応答特
性を持たせられ、高応答分野に適用できる。また、サー
ボ制御システムを容易に構築でき、外部のコントロール
装置（上位管理ソフトウェア）の負担を低減でき、処理
の高速化を図れる。
ジタル変換処理を行える。 【解決手段】 レンジ制御データ出力手段は、タイミン
グ制御信号に対応するタイミングで入力されたアナログ
信号の入力レベルを判別し、対応するレンジ制御データ
を生成、出力し、増幅手段は、タイミング制御信号に対
応するタイミングで増幅率を変化させ、レンジ制御デー
タに基づく増幅率でアナログ信号を増幅して増幅アナロ
グ信号を出力し、Ａ／Ｄ変換手段は、増幅アナログ信号
をタイミング制御信号に対応するタイミングでアナログ
／ディジタル変換して原変換データを出力し、変換デー
タ生成手段は、入力されたレンジ制御データ及び原変換
データに基づき、変換データを生成し出力するので、タ
イミング制御信号に対応するタイミングで決まる応答特
性を持たせられ、高応答分野に適用できる。また、サー
ボ制御システムを容易に構築でき、外部のコントロール
装置（上位管理ソフトウェア）の負担を低減でき、処理
の高速化を図れる。
Description
【０００１】
【発明の属する技術分野】本発明はアナログ／ディジタ
ル変換装置及びアナログ／ディジタル変換方法並びにア
ナログ／ディジタル変換制御プログラムに係り、特に圧
縮量、引張り量などの物理アナログ量を計測してディジ
タルデータとして出力するアナログ量計測装置あるいは
得られたアナログ量に基づいて試験を行う試験装置に用
いられるアナログ／ディジタル変換装置及びアナログ／
ディジタル変換方法並びにアナログ／ディジタル変換制
御プログラム記憶媒体に関する。
ル変換装置及びアナログ／ディジタル変換方法並びにア
ナログ／ディジタル変換制御プログラムに係り、特に圧
縮量、引張り量などの物理アナログ量を計測してディジ
タルデータとして出力するアナログ量計測装置あるいは
得られたアナログ量に基づいて試験を行う試験装置に用
いられるアナログ／ディジタル変換装置及びアナログ／
ディジタル変換方法並びにアナログ／ディジタル変換制
御プログラム記憶媒体に関する。
【０００２】
【従来の技術】入力されたアナログ信号をデジタル化し
て出力する装置としてアナログ／ディジタルコンバータ
（以下、ＡＤＣという。）が知られている。ＡＤＣの出
力するディジタルデータは、当該ＡＤＣを構成するハー
ドウェア固有の分解能（データビット数）を有してい
る。
て出力する装置としてアナログ／ディジタルコンバータ
（以下、ＡＤＣという。）が知られている。ＡＤＣの出
力するディジタルデータは、当該ＡＤＣを構成するハー
ドウェア固有の分解能（データビット数）を有してい
る。
【０００３】従って、アナログ信号のように無限大の分
解能を持たせることはできない。このため、例えば、超
硬材料の変位圧縮量を測定する変位圧縮試験装置におい
ては、ＡＤＣの見かけ上の分解能を向上させるべく、入
力アナログ信号の大きさをモニタ（監視）し、入力アナ
ログ信号のレベルが当該ＡＤＣの入力レンジ内に収まる
ように入力アナログ信号の増幅率を変化させ、当該増幅
率で増幅した入力アナログ信号をアナログ／ディジタル
変換することにより高分解能処理を行うようにしてい
た。
解能を持たせることはできない。このため、例えば、超
硬材料の変位圧縮量を測定する変位圧縮試験装置におい
ては、ＡＤＣの見かけ上の分解能を向上させるべく、入
力アナログ信号の大きさをモニタ（監視）し、入力アナ
ログ信号のレベルが当該ＡＤＣの入力レンジ内に収まる
ように入力アナログ信号の増幅率を変化させ、当該増幅
率で増幅した入力アナログ信号をアナログ／ディジタル
変換することにより高分解能処理を行うようにしてい
た。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の方
法を適用可能なのは、静的分野に限られ、数十Ｈｚまで
の高速応答分野に適用することは困難であるという問題
点があった。そこで、本発明の目的は、より高分解能
で、高速で正確なアナログ／ディジタル変換処理を行う
ことが可能なアナログ／ディジタル変換装置及びアナロ
グ／ディジタル変換方法並びにアナログ／ディジタル変
換制御プログラムを提供することにある。
法を適用可能なのは、静的分野に限られ、数十Ｈｚまで
の高速応答分野に適用することは困難であるという問題
点があった。そこで、本発明の目的は、より高分解能
で、高速で正確なアナログ／ディジタル変換処理を行う
ことが可能なアナログ／ディジタル変換装置及びアナロ
グ／ディジタル変換方法並びにアナログ／ディジタル変
換制御プログラムを提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
入力されたアナログ信号の入力レベルを外部より入力さ
れたタイミング制御信号に対応するタイミングで判別
し、前記入力レベルに対応するレンジ制御データを生成
し、出力するレンジ制御データ出力手段と、前記タイミ
ング制御信号に対応するタイミングで増幅率を変化さ
せ、前記レンジ制御データに基づく増幅率で前記アナロ
グ信号を増幅し、増幅アナログ信号を出力する増幅手段
と、前記増幅アナログ信号を前記タイミング制御信号に
対応するタイミングでアナログ／ディジタル変換して原
変換データを出力するＡ／Ｄ変換手段と、前記レンジ制
御データ及び前記原変換データに基づいて、変換データ
を生成し、出力する変換データ生成手段と、を備えて構
成する。
入力されたアナログ信号の入力レベルを外部より入力さ
れたタイミング制御信号に対応するタイミングで判別
し、前記入力レベルに対応するレンジ制御データを生成
し、出力するレンジ制御データ出力手段と、前記タイミ
ング制御信号に対応するタイミングで増幅率を変化さ
せ、前記レンジ制御データに基づく増幅率で前記アナロ
グ信号を増幅し、増幅アナログ信号を出力する増幅手段
と、前記増幅アナログ信号を前記タイミング制御信号に
対応するタイミングでアナログ／ディジタル変換して原
変換データを出力するＡ／Ｄ変換手段と、前記レンジ制
御データ及び前記原変換データに基づいて、変換データ
を生成し、出力する変換データ生成手段と、を備えて構
成する。
【０００６】請求項１記載の発明によれば、レンジ制御
データ出力手段は、入力されたアナログ信号の入力レベ
ルを外部より入力されたタイミング制御信号に対応する
タイミングで判別し、入力レベルに対応するレンジ制御
データを生成し、変換データ生成手段に出力する。
データ出力手段は、入力されたアナログ信号の入力レベ
ルを外部より入力されたタイミング制御信号に対応する
タイミングで判別し、入力レベルに対応するレンジ制御
データを生成し、変換データ生成手段に出力する。
【０００７】一方、増幅手段は、タイミング制御信号に
対応するタイミングで増幅率を変化させ、レンジ制御デ
ータに基づく増幅率でアナログ信号を増幅し、増幅アナ
ログ信号をＡ／Ｄ変換手段に出力する。Ａ／Ｄ変換手段
は、増幅アナログ信号をタイミング制御信号に対応する
タイミングでアナログ／ディジタル変換して原変換デー
タを変換データ生成手段に出力する。
対応するタイミングで増幅率を変化させ、レンジ制御デ
ータに基づく増幅率でアナログ信号を増幅し、増幅アナ
ログ信号をＡ／Ｄ変換手段に出力する。Ａ／Ｄ変換手段
は、増幅アナログ信号をタイミング制御信号に対応する
タイミングでアナログ／ディジタル変換して原変換デー
タを変換データ生成手段に出力する。
【０００８】これらの結果、変換データ生成手段は、入
力されたレンジ制御データ及び原変換データに基づい
て、変換データを生成し、出力する。請求項２記載の発
明は、請求項１記載の発明において、前記レンジ制御デ
ータ出力手段は、前記アナログ信号を前記タイミング制
御信号に対応するタイミングでアナログ／ディジタル変
換してレンジ検出用データを出力するレンジ判別用Ａ／
Ｄ変換手段と、前記レンジ検出用データに基づいて、レ
ンジ制御データを生成し出力するレンジ制御データ生成
手段と、を備えて構成する。
力されたレンジ制御データ及び原変換データに基づい
て、変換データを生成し、出力する。請求項２記載の発
明は、請求項１記載の発明において、前記レンジ制御デ
ータ出力手段は、前記アナログ信号を前記タイミング制
御信号に対応するタイミングでアナログ／ディジタル変
換してレンジ検出用データを出力するレンジ判別用Ａ／
Ｄ変換手段と、前記レンジ検出用データに基づいて、レ
ンジ制御データを生成し出力するレンジ制御データ生成
手段と、を備えて構成する。
【０００９】請求項２記載の発明によれば、請求項１記
載の発明の作用に加えて、レンジ制御データ出力手段の
レンジ判別用Ａ／Ｄ変換手段は、アナログ信号をタイミ
ング制御信号に対応するタイミングでアナログ／ディジ
タル変換してレンジ検出用データをレンジ制御データ生
成手段に出力する。
載の発明の作用に加えて、レンジ制御データ出力手段の
レンジ判別用Ａ／Ｄ変換手段は、アナログ信号をタイミ
ング制御信号に対応するタイミングでアナログ／ディジ
タル変換してレンジ検出用データをレンジ制御データ生
成手段に出力する。
【００１０】レンジ制御データ生成手段は、レンジ検出
用データに基づいて、レンジ制御データを生成し変換デ
ータ生成手段に出力する。請求項３記載の発明は、請求
項２記載の発明において、前記レンジ制御データ生成手
段は、前記検出用データに基づいて前記検出用データに
対応する前記アナログ信号の入力レベルが、全入力レベ
ル範囲をＸ個（Ｘ：２以上の整数）の入力レベル範囲に
分割した場合にいずれの前記入力レベル範囲に属するか
を判別する入力レベル判別手段を備え、前記変換データ
生成手段は、Ｍビット（Ｍ：Ｘ≦２Mを満たす最小の整
数以上の整数）の前記レンジ制御データ及びＮビット
（Ｎ：２以上の整数）の前記原変換データを合成して
（Ｍ＋Ｎ）ビットの変換データを出力するデータ合成手
段を備えて構成する。
用データに基づいて、レンジ制御データを生成し変換デ
ータ生成手段に出力する。請求項３記載の発明は、請求
項２記載の発明において、前記レンジ制御データ生成手
段は、前記検出用データに基づいて前記検出用データに
対応する前記アナログ信号の入力レベルが、全入力レベ
ル範囲をＸ個（Ｘ：２以上の整数）の入力レベル範囲に
分割した場合にいずれの前記入力レベル範囲に属するか
を判別する入力レベル判別手段を備え、前記変換データ
生成手段は、Ｍビット（Ｍ：Ｘ≦２Mを満たす最小の整
数以上の整数）の前記レンジ制御データ及びＮビット
（Ｎ：２以上の整数）の前記原変換データを合成して
（Ｍ＋Ｎ）ビットの変換データを出力するデータ合成手
段を備えて構成する。
【００１１】請求項３記載の発明によれば、請求項２記
載の発明の作用に加えて、レンジ制御データ生成手段の
入力レベル判別手段は、検出用データに基づいて検出用
データに対応するアナログ信号の入力レベルが、全入力
レベル範囲をＸ個の入力レベル範囲に分割した場合にい
ずれの入力レベル範囲に属するかを判別する。
載の発明の作用に加えて、レンジ制御データ生成手段の
入力レベル判別手段は、検出用データに基づいて検出用
データに対応するアナログ信号の入力レベルが、全入力
レベル範囲をＸ個の入力レベル範囲に分割した場合にい
ずれの入力レベル範囲に属するかを判別する。
【００１２】変換データ生成手段のデータ合成手段は、
Ｍビットのレンジ制御データ及びＮビットの原変換デー
タを合成して（Ｍ＋Ｎ）ビットの変換データを出力す
る。請求項４記載の発明は、入力されたアナログ信号の
入力レベルを外部より指示された判別タイミングで判別
する入力レベル判別工程と、前記判別タイミングに対応
するタイミングで増幅率を変化させ、前記入力レベルに
応じた増幅率で前記アナログ信号を増幅する増幅工程
と、前記増幅されたアナログ信号を前記判別タイミング
に対応するタイミングでアナログ／ディジタル変換する
Ａ／Ｄ変換工程と、前記判別した前記入力レベル及び前
記増幅され、前記アナログ／ディジタル変換された前記
アナログ信号に基づいて、変換データを生成する変換デ
ータ生成工程と、を備えて構成する。
Ｍビットのレンジ制御データ及びＮビットの原変換デー
タを合成して（Ｍ＋Ｎ）ビットの変換データを出力す
る。請求項４記載の発明は、入力されたアナログ信号の
入力レベルを外部より指示された判別タイミングで判別
する入力レベル判別工程と、前記判別タイミングに対応
するタイミングで増幅率を変化させ、前記入力レベルに
応じた増幅率で前記アナログ信号を増幅する増幅工程
と、前記増幅されたアナログ信号を前記判別タイミング
に対応するタイミングでアナログ／ディジタル変換する
Ａ／Ｄ変換工程と、前記判別した前記入力レベル及び前
記増幅され、前記アナログ／ディジタル変換された前記
アナログ信号に基づいて、変換データを生成する変換デ
ータ生成工程と、を備えて構成する。
【００１３】請求項４記載の発明によれば、入力レベル
判別工程は、入力されたアナログ信号の入力レベルを外
部より指示された判別タイミングで判別する。この入力
レベルの判別と並行して、増幅工程は、判別タイミング
に対応するタイミングで増幅率を変化させ、入力レベル
に応じた増幅率でアナログ信号を増幅する。
判別工程は、入力されたアナログ信号の入力レベルを外
部より指示された判別タイミングで判別する。この入力
レベルの判別と並行して、増幅工程は、判別タイミング
に対応するタイミングで増幅率を変化させ、入力レベル
に応じた増幅率でアナログ信号を増幅する。
【００１４】Ａ／Ｄ変換工程は、増幅されたアナログ信
号を判別タイミングに対応するタイミングでアナログ／
ディジタル変換し、変換データ生成工程は、判別した入
力レベル及び増幅され、アナログ／ディジタル変換され
たアナログ信号に基づいて、変換データを生成する。
号を判別タイミングに対応するタイミングでアナログ／
ディジタル変換し、変換データ生成工程は、判別した入
力レベル及び増幅され、アナログ／ディジタル変換され
たアナログ信号に基づいて、変換データを生成する。
【００１５】請求項５記載の発明は、請求項４記載の発
明において、前記入力レベル判別工程は、前記アナログ
信号を前記判別タイミングに対応するタイミングでアナ
ログ／ディジタル変換するレンジ判別用Ａ／Ｄ変換工程
と、前記アナログ／ディジタル変換された前記アナログ
信号に基づいて、前記入力レベルを判別するレベル判別
工程と、を備えて構成する。
明において、前記入力レベル判別工程は、前記アナログ
信号を前記判別タイミングに対応するタイミングでアナ
ログ／ディジタル変換するレンジ判別用Ａ／Ｄ変換工程
と、前記アナログ／ディジタル変換された前記アナログ
信号に基づいて、前記入力レベルを判別するレベル判別
工程と、を備えて構成する。
【００１６】請求項５記載の発明によれば、請求項４記
載の発明の作用に加えて、入力レベル判別工程のレンジ
判別用Ａ／Ｄ変換工程は、アナログ信号を判別タイミン
グに対応するタイミングでアナログ／ディジタル変換
し、レベル判別工程は、このアナログ／ディジタル変換
されたアナログ信号に基づいて、入力レベルを判別す
る。
載の発明の作用に加えて、入力レベル判別工程のレンジ
判別用Ａ／Ｄ変換工程は、アナログ信号を判別タイミン
グに対応するタイミングでアナログ／ディジタル変換
し、レベル判別工程は、このアナログ／ディジタル変換
されたアナログ信号に基づいて、入力レベルを判別す
る。
【００１７】請求項６記載の発明は、請求項５記載の発
明において、前記レベル判別工程は、前記アナログ／デ
ィジタル変換された前記アナログ信号に基づいて、当該
アナログ信号の入力レベルが、全入力レベル範囲をＸ個
（Ｘ：２以上の整数）の入力レベル範囲に分割した場合
にいずれの前記入力レベル範囲に属するかを判別するレ
ベル範囲判別工程を備え、前記変換データ生成工程は、
前記入力レベルを表すＭビット（Ｍ：Ｘ≦２Mを満たす
最小の整数）のディジタルデータ及びＮビット（Ｎ：２
以上の整数）の前記増幅されたアナログ信号をアナログ
／ディジタル変換して得られる原変換データを合成して
（Ｍ＋Ｎ）ビットの変換データを生成するデータ合成工
程を備えて構成する。
明において、前記レベル判別工程は、前記アナログ／デ
ィジタル変換された前記アナログ信号に基づいて、当該
アナログ信号の入力レベルが、全入力レベル範囲をＸ個
（Ｘ：２以上の整数）の入力レベル範囲に分割した場合
にいずれの前記入力レベル範囲に属するかを判別するレ
ベル範囲判別工程を備え、前記変換データ生成工程は、
前記入力レベルを表すＭビット（Ｍ：Ｘ≦２Mを満たす
最小の整数）のディジタルデータ及びＮビット（Ｎ：２
以上の整数）の前記増幅されたアナログ信号をアナログ
／ディジタル変換して得られる原変換データを合成して
（Ｍ＋Ｎ）ビットの変換データを生成するデータ合成工
程を備えて構成する。
【００１８】請求項６記載の発明によれば、請求項５記
載の発明の作用に加えて、レベル判別工程のレベル範囲
判別工程は、アナログ／ディジタル変換されたアナログ
信号に基づいて、当該アナログ信号の入力レベルが、全
入力レベル範囲をＸ個の入力レベル範囲に分割した場合
にいずれの入力レベル範囲に属するかを判別する。
載の発明の作用に加えて、レベル判別工程のレベル範囲
判別工程は、アナログ／ディジタル変換されたアナログ
信号に基づいて、当該アナログ信号の入力レベルが、全
入力レベル範囲をＸ個の入力レベル範囲に分割した場合
にいずれの入力レベル範囲に属するかを判別する。
【００１９】変換データ生成工程のデータ合成工程は、
入力レベルを表すＭビットを満たす最小の整数）のディ
ジタルデータ及びＮビットの増幅されたアナログ信号を
アナログ／ディジタル変換して得られる原変換データを
合成して（Ｍ＋Ｎ）ビットの変換データを生成する。
入力レベルを表すＭビットを満たす最小の整数）のディ
ジタルデータ及びＮビットの増幅されたアナログ信号を
アナログ／ディジタル変換して得られる原変換データを
合成して（Ｍ＋Ｎ）ビットの変換データを生成する。
【００２０】請求項７記載の発明によれば、制御プログ
ラムによりアナログ／ディジタル変換装置を制御するこ
とにより、アナログ信号の入力レベルを外部より指示さ
れた判別タイミングで判別させ、判別タイミングに対応
するタイミングで増幅率を変化させ、入力レベルに応じ
た増幅率でアナログ信号を増幅させ、増幅されたアナロ
グ信号を判別タイミングに対応するタイミングでアナロ
グ／ディジタル変換させ、判別した入力レベル及び増幅
され、アナログ／ディジタル変換されたアナログ信号に
基づいて、変換データを生成させる。
ラムによりアナログ／ディジタル変換装置を制御するこ
とにより、アナログ信号の入力レベルを外部より指示さ
れた判別タイミングで判別させ、判別タイミングに対応
するタイミングで増幅率を変化させ、入力レベルに応じ
た増幅率でアナログ信号を増幅させ、増幅されたアナロ
グ信号を判別タイミングに対応するタイミングでアナロ
グ／ディジタル変換させ、判別した入力レベル及び増幅
され、アナログ／ディジタル変換されたアナログ信号に
基づいて、変換データを生成させる。
【００２１】請求項７記載の発明は、入力されたアナロ
グ信号をアナログ／ディジタル変換して出力するアナロ
グ／ディジタル変換装置の制御プログラムを記憶したア
ナログ／ディジタル変換制御プログラム記憶媒体であっ
て、前記アナログ信号の入力レベルを外部より指示され
た判別タイミングで判別させ、前記判別タイミングに対
応するタイミングで増幅率を変化させ、前記入力レベル
に応じた増幅率で前記アナログ信号を増幅させ、前記増
幅されたアナログ信号を前記判別タイミングに対応する
タイミングでアナログ／ディジタル変換させ、前記判別
した前記入力レベル及び前記増幅され、前記アナログ／
ディジタル変換された前記アナログ信号に基づいて、変
換データを生成させる、制御プログラムを記憶して構成
する。
グ信号をアナログ／ディジタル変換して出力するアナロ
グ／ディジタル変換装置の制御プログラムを記憶したア
ナログ／ディジタル変換制御プログラム記憶媒体であっ
て、前記アナログ信号の入力レベルを外部より指示され
た判別タイミングで判別させ、前記判別タイミングに対
応するタイミングで増幅率を変化させ、前記入力レベル
に応じた増幅率で前記アナログ信号を増幅させ、前記増
幅されたアナログ信号を前記判別タイミングに対応する
タイミングでアナログ／ディジタル変換させ、前記判別
した前記入力レベル及び前記増幅され、前記アナログ／
ディジタル変換された前記アナログ信号に基づいて、変
換データを生成させる、制御プログラムを記憶して構成
する。
【００２２】請求項８記載の発明は、請求項７記載の発
明において、前記入力レベルを判別するに際し、前記ア
ナログ信号を前記判別タイミングに対応するタイミング
でアナログ／ディジタル変換させ、前記アナログ／ディ
ジタル変換された前記アナログ信号に基づいて、前記入
力レベルを判別させる、制御プログラムを記憶して構成
する。
明において、前記入力レベルを判別するに際し、前記ア
ナログ信号を前記判別タイミングに対応するタイミング
でアナログ／ディジタル変換させ、前記アナログ／ディ
ジタル変換された前記アナログ信号に基づいて、前記入
力レベルを判別させる、制御プログラムを記憶して構成
する。
【００２３】請求項８記載の発明によれば、請求項７記
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、入力レ
ベルを判別するに際し、アナログ信号を判別タイミング
に対応するタイミングでアナログ／ディジタル変換さ
せ、アナログ／ディジタル変換されたアナログ信号に基
づいて、入力レベルを判別させる。
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、入力レ
ベルを判別するに際し、アナログ信号を判別タイミング
に対応するタイミングでアナログ／ディジタル変換さ
せ、アナログ／ディジタル変換されたアナログ信号に基
づいて、入力レベルを判別させる。
【００２４】請求項９記載の発明は、請求項８記載の発
明において、前記アナログ／ディジタル変換された前記
アナログ信号に基づいて、当該アナログ信号の入力レベ
ルが、全入力レベル範囲をＸ個（Ｘ：２以上の整数）の
入力レベル範囲に分割した場合にいずれの前記入力レベ
ル範囲に属するかを判別させ、前記入力レベルを表すＭ
ビット（Ｍ：Ｘ≦２Mを満たす最小の整数以上の整数）
のディジタルデータ及び前記増幅されたアナログ信号を
アナログ／ディジタル変換して得られるＮビット（Ｎ：
２以上の整数）の原変換データを合成して（Ｍ＋Ｎ）ビ
ットの変換データを生成させる、制御プログラムを記憶
して構成する。
明において、前記アナログ／ディジタル変換された前記
アナログ信号に基づいて、当該アナログ信号の入力レベ
ルが、全入力レベル範囲をＸ個（Ｘ：２以上の整数）の
入力レベル範囲に分割した場合にいずれの前記入力レベ
ル範囲に属するかを判別させ、前記入力レベルを表すＭ
ビット（Ｍ：Ｘ≦２Mを満たす最小の整数以上の整数）
のディジタルデータ及び前記増幅されたアナログ信号を
アナログ／ディジタル変換して得られるＮビット（Ｎ：
２以上の整数）の原変換データを合成して（Ｍ＋Ｎ）ビ
ットの変換データを生成させる、制御プログラムを記憶
して構成する。
【００２５】請求項９記載の発明によれば、請求項８記
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、アナロ
グ／ディジタル変換されたアナログ信号に基づいて、当
該アナログ信号の入力レベルが、全入力レベル範囲をＸ
個の入力レベル範囲に分割した場合にいずれの入力レベ
ル範囲に属するかを判別させ、入力レベルを表すＭビッ
トのディジタルデータ及びＮビットの原変換データを合
成して（Ｍ＋Ｎ）ビットの変換データを生成させる。
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、アナロ
グ／ディジタル変換されたアナログ信号に基づいて、当
該アナログ信号の入力レベルが、全入力レベル範囲をＸ
個の入力レベル範囲に分割した場合にいずれの入力レベ
ル範囲に属するかを判別させ、入力レベルを表すＭビッ
トのディジタルデータ及びＮビットの原変換データを合
成して（Ｍ＋Ｎ）ビットの変換データを生成させる。
【００２６】
【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。図１は、本発明のアナログ／デ
ィジタル変換装置を試験装置に適用した場合の概要構成
ブロック図を示す。
な実施形態を説明する。図１は、本発明のアナログ／デ
ィジタル変換装置を試験装置に適用した場合の概要構成
ブロック図を示す。
【００２７】試験装置１０は、物理変位量を検出し、ア
ナログ信号である検出信号Ｓを出力するセンサ１１と、
コントロールデータＣに基づくタイミングで検出信号Ｓ
のアナログ／ディジタル変換を行い、Ｎビットのディジ
タルデータである測定レンジ判別用ディジタルデータＤ
Ｃとして出力する第１ＡＤＣ１２と、コントロールデー
タＣに基づくタイミングで測定レンジ判別用ディジタル
データＤＣと判別基準データＤＣREF（各測定レンジに
相当する複数の基準データより構成されている。）を比
較することにより測定レンジを設定するための測定レン
ジ制御データＤＲを生成し、出力するコンパレータ１３
と、測定レンジ制御データＤＲに基づいて、増幅率をデ
ィジタル的に変化させ、検出信号Ｓを増幅して増幅検出
信号ＡＳとして出力するプログラマブルアンプ１４と、
コントロールデータＣに基づくタイミングで増幅検出信
号ＡＳのアナログ／ディジタル変換を行い、Ｎビットの
ディジタルデータである原変換データＤＤ０を出力する
第２ＡＤＣ１５と、入力されたコントロールデータＣ、
原変換データＤＤ０及び測定レンジ制御データＤＲに基
づいて、変換データＤＤを生成し、出力する変換データ
生成回路１６と、コントロールデータＣを生成し出力す
るとともに、試験装置１０全体を制御するコントローラ
１７と、を備えて構成されている。この場合において、
第１ＡＤＣと第２ＡＤＣとは同一の仕様のものを用いて
いる。
ナログ信号である検出信号Ｓを出力するセンサ１１と、
コントロールデータＣに基づくタイミングで検出信号Ｓ
のアナログ／ディジタル変換を行い、Ｎビットのディジ
タルデータである測定レンジ判別用ディジタルデータＤ
Ｃとして出力する第１ＡＤＣ１２と、コントロールデー
タＣに基づくタイミングで測定レンジ判別用ディジタル
データＤＣと判別基準データＤＣREF（各測定レンジに
相当する複数の基準データより構成されている。）を比
較することにより測定レンジを設定するための測定レン
ジ制御データＤＲを生成し、出力するコンパレータ１３
と、測定レンジ制御データＤＲに基づいて、増幅率をデ
ィジタル的に変化させ、検出信号Ｓを増幅して増幅検出
信号ＡＳとして出力するプログラマブルアンプ１４と、
コントロールデータＣに基づくタイミングで増幅検出信
号ＡＳのアナログ／ディジタル変換を行い、Ｎビットの
ディジタルデータである原変換データＤＤ０を出力する
第２ＡＤＣ１５と、入力されたコントロールデータＣ、
原変換データＤＤ０及び測定レンジ制御データＤＲに基
づいて、変換データＤＤを生成し、出力する変換データ
生成回路１６と、コントロールデータＣを生成し出力す
るとともに、試験装置１０全体を制御するコントローラ
１７と、を備えて構成されている。この場合において、
第１ＡＤＣと第２ＡＤＣとは同一の仕様のものを用いて
いる。
【００２８】ここで、原変換データ、測定レンジ制御デ
ータ及び変換データのデータ構成について図２を参照し
て説明する。この場合において、第１ＡＤＣ及び第２Ａ
ＤＣはＮ＝８ビットのディジタルデータを出力するもの
とする。 Ａ： 原変換データのデータ構成 原変換データＤＤ０は、第２ＡＤＣ固有のビット数を有
する。
ータ及び変換データのデータ構成について図２を参照し
て説明する。この場合において、第１ＡＤＣ及び第２Ａ
ＤＣはＮ＝８ビットのディジタルデータを出力するもの
とする。 Ａ： 原変換データのデータ構成 原変換データＤＤ０は、第２ＡＤＣ固有のビット数を有
する。
【００２９】従って、図２（ａ）に示すように、第２Ａ
ＤＣの固有ビット数が８ビットである場合、データビッ
トＤ00〜Ｄ07を有することとなる。 Ｂ：測定レンジ制御データのデータ構成 例えば、プログラマブルアンプ１４の増幅率が１倍、２
倍、４倍、８倍、１６倍、３２倍、６４倍、１２８倍の
８つに設定可能であるとすると、図３に示すように、各
増幅率に相当する第１レンジＲ1〜第８レンジＲ8の８つ
レンジに設定可能であるとすると、これらの第１レンジ
Ｒ1〜第８レンジＲ8の８つのレンジは、３ビットで表現
することが可能である。
ＤＣの固有ビット数が８ビットである場合、データビッ
トＤ00〜Ｄ07を有することとなる。 Ｂ：測定レンジ制御データのデータ構成 例えば、プログラマブルアンプ１４の増幅率が１倍、２
倍、４倍、８倍、１６倍、３２倍、６４倍、１２８倍の
８つに設定可能であるとすると、図３に示すように、各
増幅率に相当する第１レンジＲ1〜第８レンジＲ8の８つ
レンジに設定可能であるとすると、これらの第１レンジ
Ｒ1〜第８レンジＲ8の８つのレンジは、３ビットで表現
することが可能である。
【００３０】そして、例えば、以下の通りにレンジ割当
を行う。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／１以下１／２より高い電圧範囲に
含まれる場合には、第１レンジＲ1を割り当てる。
を行う。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／１以下１／２より高い電圧範囲に
含まれる場合には、第１レンジＲ1を割り当てる。
【００３１】 第２ＡＤＣの入力電圧が第２ＡＤＣ１
５の定格最大入力電圧Ｖmaxの１／２以下１／４より高
い電圧範囲に含まれる場合には、第２レンジＲ2を割り
当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／４以下１／８より高い電圧範囲に
含まれる場合には、第３レンジＲ3を割り当てる。
５の定格最大入力電圧Ｖmaxの１／２以下１／４より高
い電圧範囲に含まれる場合には、第２レンジＲ2を割り
当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／４以下１／８より高い電圧範囲に
含まれる場合には、第３レンジＲ3を割り当てる。
【００３２】 第２ＡＤＣの入力電圧が第２ＡＤＣ１
５の定格最大入力電圧Ｖmaxの１／８以下１／１６より
高い電圧範囲に含まれる場合には、第４レンジＲ4を割
り当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／１６以下１／３２より高い電圧範
囲に含まれる場合には、第５レンジＲ5を割り当てる。
５の定格最大入力電圧Ｖmaxの１／８以下１／１６より
高い電圧範囲に含まれる場合には、第４レンジＲ4を割
り当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／１６以下１／３２より高い電圧範
囲に含まれる場合には、第５レンジＲ5を割り当てる。
【００３３】 第２ＡＤＣの入力電圧が第２ＡＤＣ１
５の定格最大入力電圧Ｖmaxの１／３２以下１／６４よ
り高い電圧範囲に含まれる場合には、第６レンジＲ6を
割り当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／６４以下１／１２８より高い電圧
範囲に含まれる場合には、第７レンジＲ7を割り当て
る。
５の定格最大入力電圧Ｖmaxの１／３２以下１／６４よ
り高い電圧範囲に含まれる場合には、第６レンジＲ6を
割り当てる。 第２ＡＤＣの入力電圧が第２ＡＤＣ１５の定格最大
入力電圧Ｖmaxの１／６４以下１／１２８より高い電圧
範囲に含まれる場合には、第７レンジＲ7を割り当て
る。
【００３４】 第２ＡＤＣの入力電圧が第２ＡＤＣ１
５の定格最大入力電圧Ｖmaxの１／１２８以下の電圧範
囲に含まれる場合には、第８レンジＲ8を割り当てる。
この場合において、測定レンジ制御データＤＲは、図２
（ｂ）に示すように、３ビット構成となり、データビッ
トＡ0〜Ａ2 を有することとなる。
５の定格最大入力電圧Ｖmaxの１／１２８以下の電圧範
囲に含まれる場合には、第８レンジＲ8を割り当てる。
この場合において、測定レンジ制御データＤＲは、図２
（ｂ）に示すように、３ビット構成となり、データビッ
トＡ0〜Ａ2 を有することとなる。
【００３５】より具体的には測定レイン時制御データＤ
Ｒは、以下の通りとなる。 測定レンジ制御データＤＲ Ａ０ Ａ１ Ａ２ 第１レンジＲ1： ０ ０ ０ 第２レンジＲ2： １ ０ ０ 第３レンジＲ3： ０ １ ０ 第４レンジＲ4： １ １ ０ 第５レンジＲ5： ０ ０ １ 第６レンジＲ6： １ ０ １ 第７レンジＲ7： ０ １ １ 第８レンジＲ8： １ １ １ 以上の説明においては、分割レンジ数Ｘ＝８、測定レン
ジ制御データのビット数Ｍ＝３の場合について説明した
が、分割レンジ数Ｘに対し、測定レンジ制御データのビ
ット数Ｍを、 Ｘ≦２Mを満たす最小の整数以上の整数 とすれば、同様の効果を得られる。なお、処理速度の向
上、記憶容量の有効利用の観点からは、測定レンジ制御
データのビット数Ｍを Ｘ≦２Mを満たす最小の整数 とするのが好ましい。 Ｃ：変換データのデータ構成 変換データは、上述の原変換データ及び測定レンジ制御
データを用いて、それらを組み合わせることによって表
現され、図２（ｃ）に示すように、１１ビットのデータ
として表される。
Ｒは、以下の通りとなる。 測定レンジ制御データＤＲ Ａ０ Ａ１ Ａ２ 第１レンジＲ1： ０ ０ ０ 第２レンジＲ2： １ ０ ０ 第３レンジＲ3： ０ １ ０ 第４レンジＲ4： １ １ ０ 第５レンジＲ5： ０ ０ １ 第６レンジＲ6： １ ０ １ 第７レンジＲ7： ０ １ １ 第８レンジＲ8： １ １ １ 以上の説明においては、分割レンジ数Ｘ＝８、測定レン
ジ制御データのビット数Ｍ＝３の場合について説明した
が、分割レンジ数Ｘに対し、測定レンジ制御データのビ
ット数Ｍを、 Ｘ≦２Mを満たす最小の整数以上の整数 とすれば、同様の効果を得られる。なお、処理速度の向
上、記憶容量の有効利用の観点からは、測定レンジ制御
データのビット数Ｍを Ｘ≦２Mを満たす最小の整数 とするのが好ましい。 Ｃ：変換データのデータ構成 変換データは、上述の原変換データ及び測定レンジ制御
データを用いて、それらを組み合わせることによって表
現され、図２（ｃ）に示すように、１１ビットのデータ
として表される。
【００３６】より具体的には、第２ＡＤＣ１５の入力電
圧が第２ＡＤＣ１５の定格最大入力電圧Ｖmaxの丁度１
／３２である場合には、変換データのデータビットＤ０
〜Ｄ７、測定レンジビットＡ０〜Ａ２は以下の通りとな
る。 Ｄ０ Ｄ１ Ｄ２ Ｄ３ Ｄ４ Ｄ５ Ｄ６ Ｄ７ Ａ０ Ａ１ Ａ２ １ １ １ １ １ １ １ １ １ ０ １ 次に試験装置１０の動作について説明する。
圧が第２ＡＤＣ１５の定格最大入力電圧Ｖmaxの丁度１
／３２である場合には、変換データのデータビットＤ０
〜Ｄ７、測定レンジビットＡ０〜Ａ２は以下の通りとな
る。 Ｄ０ Ｄ１ Ｄ２ Ｄ３ Ｄ４ Ｄ５ Ｄ６ Ｄ７ Ａ０ Ａ１ Ａ２ １ １ １ １ １ １ １ １ １ ０ １ 次に試験装置１０の動作について説明する。
【００３７】試験装置１０のセンサ１１は、物理変位量
（温度、圧力、湿度、差圧、光量などの物理量の変位
量）を検出し、図４（ａ）に示すようなアナログ信号で
ある検出信号Ｓを第１ＡＤＣ１２及び第２ＡＤＣ１５に
入力する。これにより第１ＡＤＣ１２は、外部のコント
ロール装置より入力されるサンプリングタイミング信号
であるコントロールデータＣに相当するタイミング（図
４では、最大１０［μｓｅｃ］）で検出信号Ｓのアナロ
グ／ディジタル変換を行い、Ｎビットのディジタルデー
タである測定レンジ判別用ディジタルデータＤＣとして
コンパレータ１３に出力する。
（温度、圧力、湿度、差圧、光量などの物理量の変位
量）を検出し、図４（ａ）に示すようなアナログ信号で
ある検出信号Ｓを第１ＡＤＣ１２及び第２ＡＤＣ１５に
入力する。これにより第１ＡＤＣ１２は、外部のコント
ロール装置より入力されるサンプリングタイミング信号
であるコントロールデータＣに相当するタイミング（図
４では、最大１０［μｓｅｃ］）で検出信号Ｓのアナロ
グ／ディジタル変換を行い、Ｎビットのディジタルデー
タである測定レンジ判別用ディジタルデータＤＣとして
コンパレータ１３に出力する。
【００３８】これによりコンパレータ１３は、コントロ
ールデータＣに相当するタイミングで測定レンジ判別用
ディジタルデータＤＣと判別基準データＤＣREFを比較
して、測定レンジ制御データＤＲを生成し、プログラマ
ブルアンプ１４及び変換データ生成回路１６に出力す
る。
ールデータＣに相当するタイミングで測定レンジ判別用
ディジタルデータＤＣと判別基準データＤＣREFを比較
して、測定レンジ制御データＤＲを生成し、プログラマ
ブルアンプ１４及び変換データ生成回路１６に出力す
る。
【００３９】より具体的には、時刻ｔ1 〜時刻ｔ2 にお
いては、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最
大入力電圧Ｖmaxの１／４〜１／８の電圧範囲に存在す
るので、増幅率を４倍とするための測定レンジ制御デー
タＤＲを出力する。同様に時刻ｔ2〜時刻ｔ3において
は、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最大入
力電圧Ｖmaxの１／２〜１／４の電圧範囲に存在するの
で、増幅率を２倍とするための測定レンジ制御データＤ
Ｒを出力し、時刻ｔ3 〜時刻ｔ4においては、検出信号
Ｓの電圧は、第１ＡＤＣ１２の定格最大入力電圧Ｖmax
の１／４〜１／８の電圧範囲に存在するので、増幅率を
４倍とするための測定レンジ制御データＤＲを出力し、
時刻ｔ5〜時刻ｔ6においては、検出信号Ｓの電圧は、第
１ＡＤＣ１２の定格最大入力電圧Ｖmaxの１／４〜１／
８の電圧範囲に存在するので、増幅率を４倍とするため
の測定レンジ制御データＤＲを出力し、時刻ｔ6〜時刻
ｔ7においては、検出信号Ｓの電圧は、第１ＡＤＣ１２
の定格最大入力電圧Ｖmaxの１／２〜１／４の電圧範囲
に存在するので、増幅率を２倍とするための測定レンジ
制御データＤＲを出力し、時刻ｔ7 〜時刻ｔ8 において
は、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最大入
力電圧Ｖmaxの１／１〜１／２の電圧範囲に存在するの
で、増幅率を１倍とするための測定レンジ制御データＤ
Ｒを出力する。
いては、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最
大入力電圧Ｖmaxの１／４〜１／８の電圧範囲に存在す
るので、増幅率を４倍とするための測定レンジ制御デー
タＤＲを出力する。同様に時刻ｔ2〜時刻ｔ3において
は、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最大入
力電圧Ｖmaxの１／２〜１／４の電圧範囲に存在するの
で、増幅率を２倍とするための測定レンジ制御データＤ
Ｒを出力し、時刻ｔ3 〜時刻ｔ4においては、検出信号
Ｓの電圧は、第１ＡＤＣ１２の定格最大入力電圧Ｖmax
の１／４〜１／８の電圧範囲に存在するので、増幅率を
４倍とするための測定レンジ制御データＤＲを出力し、
時刻ｔ5〜時刻ｔ6においては、検出信号Ｓの電圧は、第
１ＡＤＣ１２の定格最大入力電圧Ｖmaxの１／４〜１／
８の電圧範囲に存在するので、増幅率を４倍とするため
の測定レンジ制御データＤＲを出力し、時刻ｔ6〜時刻
ｔ7においては、検出信号Ｓの電圧は、第１ＡＤＣ１２
の定格最大入力電圧Ｖmaxの１／２〜１／４の電圧範囲
に存在するので、増幅率を２倍とするための測定レンジ
制御データＤＲを出力し、時刻ｔ7 〜時刻ｔ8 において
は、検出信号Ｓの電圧は、第１ＡＤＣ１２の定格最大入
力電圧Ｖmaxの１／１〜１／２の電圧範囲に存在するの
で、増幅率を１倍とするための測定レンジ制御データＤ
Ｒを出力する。
【００４０】そしてプログラマブルアンプ１４は、測定
レンジ制御データＤＲに基づいて、コントロールデータ
に相当するタイミング毎に増幅率をディジタル的に変化
させ、検出信号Ｓを増幅して増幅検出信号ＡＳとして第
２ＡＤＣ１５に出力する。より具体的には、増幅検出信
号ＡＳは、図４（ｂ）に示すようなものとなる。
レンジ制御データＤＲに基づいて、コントロールデータ
に相当するタイミング毎に増幅率をディジタル的に変化
させ、検出信号Ｓを増幅して増幅検出信号ＡＳとして第
２ＡＤＣ１５に出力する。より具体的には、増幅検出信
号ＡＳは、図４（ｂ）に示すようなものとなる。
【００４１】そして、第２ＡＤＣ１５は、コントロール
データＣに相当するタイミングで、増幅検出信号ＡＳの
アナログ／ディジタル変換を行い、Ｎビットのディジタ
ルデータである原変換データＤＤ０を変換データ生成回
路１６に出力する。変換データ生成回路１６は、入力さ
れた原変換データＤＤ０及び測定レンジ制御データＤＲ
に基づいて、変換データＤＤを生成し、出力することと
なる。
データＣに相当するタイミングで、増幅検出信号ＡＳの
アナログ／ディジタル変換を行い、Ｎビットのディジタ
ルデータである原変換データＤＤ０を変換データ生成回
路１６に出力する。変換データ生成回路１６は、入力さ
れた原変換データＤＤ０及び測定レンジ制御データＤＲ
に基づいて、変換データＤＤを生成し、出力することと
なる。
【００４２】この場合において、変換データＤＤは、図
２（ｃ）に示すように、原変換データＤＤ０及び測定レ
ンジ制御データＤＲを合成したもの（ビット数＝Ｍ＋
Ｎ）となっている。以上の実施形態の説明においては、
原変換データＤＤ０及び測定レンジ制御データＤＲを単
純に合成しているが、両データの内容を包含するデータ
であれば様々なデータ型式に変換して変換データＤＤを
得るようにすることも可能である。
２（ｃ）に示すように、原変換データＤＤ０及び測定レ
ンジ制御データＤＲを合成したもの（ビット数＝Ｍ＋
Ｎ）となっている。以上の実施形態の説明においては、
原変換データＤＤ０及び測定レンジ制御データＤＲを単
純に合成しているが、両データの内容を包含するデータ
であれば様々なデータ型式に変換して変換データＤＤを
得るようにすることも可能である。
【００４３】
【発明の効果】請求項１記載の発明によれば、レンジ制
御データ出力手段は、入力されたアナログ信号の入力レ
ベルを外部より入力されたタイミング制御信号に対応す
るタイミングで判別し、入力レベルに対応するレンジ制
御データを生成し、変換データ生成手段に出力し、増幅
手段は、タイミング制御信号に対応するタイミングで増
幅率を変化させ、レンジ制御データに基づく増幅率でア
ナログ信号を増幅し、増幅アナログ信号をＡ／Ｄ変換手
段に出力し、Ａ／Ｄ変換手段は、増幅アナログ信号をタ
イミング制御信号に対応するタイミングでアナログ／デ
ィジタル変換して原変換データを変換データ生成手段に
出力し、変換データ生成手段は、入力されたレンジ制御
データ及び原変換データに基づいて、変換データを生成
し、出力するので、タイミング制御信号に対応するタイ
ミングで決まる応答特性を持たせることが可能となり、
高応答分野に適用することができる。
御データ出力手段は、入力されたアナログ信号の入力レ
ベルを外部より入力されたタイミング制御信号に対応す
るタイミングで判別し、入力レベルに対応するレンジ制
御データを生成し、変換データ生成手段に出力し、増幅
手段は、タイミング制御信号に対応するタイミングで増
幅率を変化させ、レンジ制御データに基づく増幅率でア
ナログ信号を増幅し、増幅アナログ信号をＡ／Ｄ変換手
段に出力し、Ａ／Ｄ変換手段は、増幅アナログ信号をタ
イミング制御信号に対応するタイミングでアナログ／デ
ィジタル変換して原変換データを変換データ生成手段に
出力し、変換データ生成手段は、入力されたレンジ制御
データ及び原変換データに基づいて、変換データを生成
し、出力するので、タイミング制御信号に対応するタイ
ミングで決まる応答特性を持たせることが可能となり、
高応答分野に適用することができる。
【００４４】また、サーボ制御システムを容易に構築す
ることができ、外部のコントロール装置（上位管理ソフ
トウェア）の負担を低減することができるとともに、処
理の高速化を図ることができる。請求項２記載の発明に
よれば、請求項１記載の発明の作用に加えて、レンジ制
御データ出力手段のレンジ判別用Ａ／Ｄ変換手段は、ア
ナログ信号をタイミング制御信号に対応するタイミング
でアナログ／ディジタル変換してレンジ検出用データを
レンジ制御データ生成手段に出力し、レンジ制御データ
生成手段は、レンジ検出用データに基づいて、レンジ制
御データを生成し変換データ生成手段に出力するので、
レンジ判別用Ａ／Ｄ変換手段及びＡ／Ｄ変換手段のサン
プリング周波数で定まる応答特性を持たせることがで
き、高速処理が可能となる。
ることができ、外部のコントロール装置（上位管理ソフ
トウェア）の負担を低減することができるとともに、処
理の高速化を図ることができる。請求項２記載の発明に
よれば、請求項１記載の発明の作用に加えて、レンジ制
御データ出力手段のレンジ判別用Ａ／Ｄ変換手段は、ア
ナログ信号をタイミング制御信号に対応するタイミング
でアナログ／ディジタル変換してレンジ検出用データを
レンジ制御データ生成手段に出力し、レンジ制御データ
生成手段は、レンジ検出用データに基づいて、レンジ制
御データを生成し変換データ生成手段に出力するので、
レンジ判別用Ａ／Ｄ変換手段及びＡ／Ｄ変換手段のサン
プリング周波数で定まる応答特性を持たせることがで
き、高速処理が可能となる。
【００４５】請求項３記載の発明によれば、請求項２記
載の発明の作用に加えて、レンジ制御データ生成手段の
入力レベル判別手段は、検出用データに基づいて検出用
データに対応するアナログ信号の入力レベルが、全入力
レベル範囲をＸ個の入力レベル範囲に分割した場合にい
ずれの入力レベル範囲に属するかを判別し、変換データ
生成手段のデータ合成手段は、Ｍビットのレンジ制御デ
ータ及びＮビットの原変換データを合成して（Ｍ＋Ｎ）
ビットの変換データを出力するので、ＮビットのＡ／Ｄ
変換器を用いた場合でも（Ｘ×Ｎ）ビットの分解能を持
たせることが可能となる。
載の発明の作用に加えて、レンジ制御データ生成手段の
入力レベル判別手段は、検出用データに基づいて検出用
データに対応するアナログ信号の入力レベルが、全入力
レベル範囲をＸ個の入力レベル範囲に分割した場合にい
ずれの入力レベル範囲に属するかを判別し、変換データ
生成手段のデータ合成手段は、Ｍビットのレンジ制御デ
ータ及びＮビットの原変換データを合成して（Ｍ＋Ｎ）
ビットの変換データを出力するので、ＮビットのＡ／Ｄ
変換器を用いた場合でも（Ｘ×Ｎ）ビットの分解能を持
たせることが可能となる。
【００４６】請求項４記載の発明によれば、入力レベル
判別工程は、入力されたアナログ信号の入力レベルを外
部より指示された判別タイミングで判別し、この入力レ
ベルの判別と並行して、増幅工程は、判別タイミングに
対応するタイミングで増幅率を変化させ、入力レベルに
応じた増幅率でアナログ信号を増幅し、Ａ／Ｄ変換工程
は、増幅されたアナログ信号を判別タイミングに対応す
るタイミングでアナログ／ディジタル変換し、変換デー
タ生成工程は、判別した入力レベル及び増幅され、アナ
ログ／ディジタル変換されたアナログ信号に基づいて、
変換データを生成するので、判別タイミングで決まる応
答特性を持たせることが可能となり、高応答分野に適用
することができる。
判別工程は、入力されたアナログ信号の入力レベルを外
部より指示された判別タイミングで判別し、この入力レ
ベルの判別と並行して、増幅工程は、判別タイミングに
対応するタイミングで増幅率を変化させ、入力レベルに
応じた増幅率でアナログ信号を増幅し、Ａ／Ｄ変換工程
は、増幅されたアナログ信号を判別タイミングに対応す
るタイミングでアナログ／ディジタル変換し、変換デー
タ生成工程は、判別した入力レベル及び増幅され、アナ
ログ／ディジタル変換されたアナログ信号に基づいて、
変換データを生成するので、判別タイミングで決まる応
答特性を持たせることが可能となり、高応答分野に適用
することができる。
【００４７】また、サーボ制御システムを容易に構築す
ることができ、外部の（上位管理ソフトウェア）制御負
担を低減することができるとともに、処理の高速化を図
ることができる。請求項５記載の発明によれば、請求項
４記載の発明の作用に加えて、入力レベル判別工程のレ
ンジ判別用Ａ／Ｄ変換工程は、アナログ信号を判別タイ
ミングに対応するタイミングでアナログ／ディジタル変
換し、レベル判別工程は、このアナログ／ディジタル変
換されたアナログ信号に基づいて、入力レベルを判別す
るので、レンジ判別用Ａ／Ｄ変換工程及びＡ／Ｄ変換工
程におけるサンプリング周波数で定まる応答特性を実現
することができ、高速処理が可能となる。
ることができ、外部の（上位管理ソフトウェア）制御負
担を低減することができるとともに、処理の高速化を図
ることができる。請求項５記載の発明によれば、請求項
４記載の発明の作用に加えて、入力レベル判別工程のレ
ンジ判別用Ａ／Ｄ変換工程は、アナログ信号を判別タイ
ミングに対応するタイミングでアナログ／ディジタル変
換し、レベル判別工程は、このアナログ／ディジタル変
換されたアナログ信号に基づいて、入力レベルを判別す
るので、レンジ判別用Ａ／Ｄ変換工程及びＡ／Ｄ変換工
程におけるサンプリング周波数で定まる応答特性を実現
することができ、高速処理が可能となる。
【００４８】請求項６記載の発明によれば、請求項５記
載発明の作用に加えて、レベル判別工程のレベル範囲判
別工程は、アナログ／ディジタル変換されたアナログ信
号に基づいて、当該アナログ信号の入力レベルが、全入
力レベル範囲をＸ個の入力レベル範囲に分割した場合に
いずれの入力レベル範囲に属するかを判別し、変換デー
タ生成工程のデータ合成工程は、入力レベルを表すＭビ
ットを満たす最小の整数）のディジタルデータ及びＮビ
ットの増幅されたアナログ信号をアナログ／ディジタル
変換して得られる原変換データを合成して（Ｍ＋Ｎ）ビ
ットの変換データを生成するので、Ａ／Ｄ変換の際にＮ
ビットのＡ／Ｄ変換器を用いた場合であっても（Ｘ×
Ｎ）ビットの分解能を持たせることが可能となる。
載発明の作用に加えて、レベル判別工程のレベル範囲判
別工程は、アナログ／ディジタル変換されたアナログ信
号に基づいて、当該アナログ信号の入力レベルが、全入
力レベル範囲をＸ個の入力レベル範囲に分割した場合に
いずれの入力レベル範囲に属するかを判別し、変換デー
タ生成工程のデータ合成工程は、入力レベルを表すＭビ
ットを満たす最小の整数）のディジタルデータ及びＮビ
ットの増幅されたアナログ信号をアナログ／ディジタル
変換して得られる原変換データを合成して（Ｍ＋Ｎ）ビ
ットの変換データを生成するので、Ａ／Ｄ変換の際にＮ
ビットのＡ／Ｄ変換器を用いた場合であっても（Ｘ×
Ｎ）ビットの分解能を持たせることが可能となる。
【００４９】請求項７記載の発明によれば、制御プログ
ラムによりアナログ／ディジタル変換装置を制御するこ
とにより、アナログ信号の入力レベルを外部より指示さ
れた判別タイミングで判別させ、判別タイミングに対応
するタイミングで増幅率を変化させ、入力レベルに応じ
た増幅率でアナログ信号を増幅させ、増幅されたアナロ
グ信号を判別タイミングに対応するタイミングでアナロ
グ／ディジタル変換させ、判別した入力レベル及び増幅
され、アナログ／ディジタル変換されたアナログ信号に
基づいて、変換データを生成させるので、判別タイミン
グで決まる応答特性を持たせることが可能となり、高応
答分野に適用することができる。
ラムによりアナログ／ディジタル変換装置を制御するこ
とにより、アナログ信号の入力レベルを外部より指示さ
れた判別タイミングで判別させ、判別タイミングに対応
するタイミングで増幅率を変化させ、入力レベルに応じ
た増幅率でアナログ信号を増幅させ、増幅されたアナロ
グ信号を判別タイミングに対応するタイミングでアナロ
グ／ディジタル変換させ、判別した入力レベル及び増幅
され、アナログ／ディジタル変換されたアナログ信号に
基づいて、変換データを生成させるので、判別タイミン
グで決まる応答特性を持たせることが可能となり、高応
答分野に適用することができる。
【００５０】また、サーボ制御システムを容易に構築す
ることができ、外部の（上位管理ソフトウェア）制御負
担を低減することができるとともに、処理の高速化を図
ることができる。請求項８記載の発明によれば、請求項
７記載の発明の作用に加えて、制御プログラムによりア
ナログ／ディジタル変換装置を制御することにより、入
力レベルを判別するに際し、アナログ信号を判別タイミ
ングに対応するタイミングでアナログ／ディジタル変換
させ、アナログ／ディジタル変換されたアナログ信号に
基づいて、入力レベルを判別させるので、アナログ／デ
ィジタル変換におけるサンプリング周波数で定まる応答
特性を実現することができ、高速処理が可能となる。
ることができ、外部の（上位管理ソフトウェア）制御負
担を低減することができるとともに、処理の高速化を図
ることができる。請求項８記載の発明によれば、請求項
７記載の発明の作用に加えて、制御プログラムによりア
ナログ／ディジタル変換装置を制御することにより、入
力レベルを判別するに際し、アナログ信号を判別タイミ
ングに対応するタイミングでアナログ／ディジタル変換
させ、アナログ／ディジタル変換されたアナログ信号に
基づいて、入力レベルを判別させるので、アナログ／デ
ィジタル変換におけるサンプリング周波数で定まる応答
特性を実現することができ、高速処理が可能となる。
【００５１】請求項９記載の発明によれば、請求項８記
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、アナロ
グ／ディジタル変換されたアナログ信号に基づいて、当
該アナログ信号の入力レベルが、全入力レベル範囲をＸ
個の入力レベル範囲に分割した場合にいずれの入力レベ
ル範囲に属するかを判別させ、入力レベルを表すＭビッ
トのディジタルデータ及びＮビットの原変換データを合
成して（Ｍ＋Ｎ）ビットの変換データを生成させるの
で、アナログ／ディジタル変換におけるサンプリング周
波数で定まる応答特性を実現することができ、高速処理
が可能となる。
載の発明の作用に加えて、制御プログラムによりアナロ
グ／ディジタル変換装置を制御することにより、アナロ
グ／ディジタル変換されたアナログ信号に基づいて、当
該アナログ信号の入力レベルが、全入力レベル範囲をＸ
個の入力レベル範囲に分割した場合にいずれの入力レベ
ル範囲に属するかを判別させ、入力レベルを表すＭビッ
トのディジタルデータ及びＮビットの原変換データを合
成して（Ｍ＋Ｎ）ビットの変換データを生成させるの
で、アナログ／ディジタル変換におけるサンプリング周
波数で定まる応答特性を実現することができ、高速処理
が可能となる。
【図１】試験装置の概要構成ブロック図である。
【図２】データ構成の説明図である。
【図３】検出信号の入力電圧と増幅率の関係説明図であ
る。
る。
【図４】実施形態の動作説明図である。
１０ 試験装置 １１ センサ １２ 第１ＡＤＣ １３ コンパレータ １４ プログラマブルアンプ １５ 第２ＡＤＣ １６ 変換データ生成回路 １７ コントローラ ＡＳ 増幅検出信号 Ｃ コントロールデータ ＤＣ 測定レンジ判別用ディジタルデータ ＤＣREF 判別基準データ ＤＤ 変換データ ＤＤ０ 原変換データ ＤＲ 測定レンジ制御データ
Claims (9)
- 【請求項１】 入力されたアナログ信号の入力レベルを
外部より入力されたタイミング制御信号に対応するタイ
ミングで判別し、前記入力レベルに対応するレンジ制御
データを生成し、出力するレンジ制御データ出力手段
と、 前記タイミング制御信号に対応するタイミングで増幅率
を変化させ、前記レンジ制御データに基づく増幅率で前
記アナログ信号を増幅し、増幅アナログ信号を出力する
増幅手段と、 前記増幅アナログ信号を前記タイミング制御信号に対応
するタイミングでアナログ／ディジタル変換して原変換
データを出力するＡ／Ｄ変換手段と、 前記レンジ制御データ及び前記原変換データに基づい
て、変換データを生成し、出力する変換データ生成手段
と、 を備えたことを特徴とするアナログ／ディジタル変換装
置。 - 【請求項２】 請求項１記載のアナログ／ディジタル変
換装置において、 前記レンジ制御データ出力手段は、前記アナログ信号を
前記タイミング制御信号に対応するタイミングでアナロ
グ／ディジタル変換してレンジ検出用データを出力する
レンジ判別用Ａ／Ｄ変換手段と、 前記レンジ検出用データに基づいて、レンジ制御データ
を生成し出力するレンジ制御データ生成手段と、 を備えたことを特徴とするアナログ／ディジタル変換装
置。 - 【請求項３】 請求項２記載のアナログ／ディジタル変
換装置において、 前記レンジ制御データ生成手段は、前記検出用データに
基づいて前記検出用データに対応する前記アナログ信号
の入力レベルが、全入力レベル範囲をＸ個（Ｘ：２以上
の整数）の入力レベル範囲に分割した場合にいずれの前
記入力レベル範囲に属するかを判別する入力レベル判別
手段を備え、 前記変換データ生成手段は、Ｍビット（Ｍ：Ｘ≦２Mを
満たす最小の整数以上の整数）の前記レンジ制御データ
及びＮビット（Ｎ：２以上の整数）の前記原変換データ
を合成して（Ｍ＋Ｎ）ビットの変換データを出力するデ
ータ合成手段を備えたことを特徴とするアナログ／ディ
ジタル変換装置。 - 【請求項４】 入力されたアナログ信号の入力レベルを
外部より指示された判別タイミングで判別する入力レベ
ル判別工程と、 前記判別タイミングに対応するタイミングで増幅率を変
化させ、前記入力レベルに応じた増幅率で前記アナログ
信号を増幅する増幅工程と、 前記増幅されたアナログ信号を前記判別タイミングに対
応するタイミングでアナログ／ディジタル変換するＡ／
Ｄ変換工程と、 前記判別した前記入力レベル及び前記増幅され、前記ア
ナログ／ディジタル変換された前記アナログ信号に基づ
いて、変換データを生成する変換データ生成工程と、 を備えたことを特徴とするアナログ／ディジタル変換方
法。 - 【請求項５】 請求項４記載のアナログ／ディジタル変
換方法において、 前記入力レベル判別工程は、前記アナログ信号を前記判
別タイミングに対応するタイミングでアナログ／ディジ
タル変換するレンジ判別用Ａ／Ｄ変換工程と、 前記アナログ／ディジタル変換された前記アナログ信号
に基づいて、前記入力レベルを判別するレベル判別工程
と、 を備えたことを特徴とするアナログ／ディジタル変換方
法。 - 【請求項６】 請求項４記載のアナログ／ディジタル変
換方法において、 前記レベル判別工程は、前記アナログ／ディジタル変換
された前記アナログ信号に基づいて、当該アナログ信号
の入力レベルが、全入力レベル範囲をＸ個（Ｘ：２以上
の整数）の入力レベル範囲に分割した場合にいずれの前
記入力レベル範囲に属するかを判別するレベル範囲判別
工程を備え、 前記変換データ生成工程は、前記入力レベルを表すＭビ
ット（Ｍ：Ｘ≦２Mを満たす最小の整数以上の整数）の
ディジタルデータ及びＮビット（Ｎ：２以上の整数）の
前記増幅されたアナログ信号をアナログ／ディジタル変
換して得られる原変換データを合成して（Ｍ＋Ｎ）ビッ
トの変換データを生成するデータ合成工程を備えたこと
を特徴とするアナログ／ディジタル変換方法。 - 【請求項７】 入力されたアナログ信号をアナログ／デ
ィジタル変換して出力するアナログ／ディジタル変換装
置の制御プログラムを記憶したアナログ／ディジタル変
換制御プログラム記憶媒体であって、 前記アナログ信号の入力レベルを外部より指示された判
別タイミングで判別させ、 前記判別タイミングに対応するタイミングで増幅率を変
化させ、前記入力レベルに応じた増幅率で前記アナログ
信号を増幅させ、 前記増幅されたアナログ信号を前記判別タイミングに対
応するタイミングでアナログ／ディジタル変換させ、 前記判別した前記入力レベル及び前記増幅され、前記ア
ナログ／ディジタル変換された前記アナログ信号に基づ
いて、変換データを生成させる、 制御プログラムを記憶したことを特徴とするアナログ／
ディジタル変換制御プログラム記憶媒体。 - 【請求項８】 請求項７記載のアナログ／ディジタル変
換制御プログラム記憶媒体において、 前記入力レベルを判別するに際し、前記アナログ信号を
前記判別タイミングに対応するタイミングでアナログ／
ディジタル変換させ、 前記アナログ／ディジタル変換された前記アナログ信号
に基づいて、前記入力レベルを判別させる、 制御プログラムを記憶したことを特徴とするアナログ／
ディジタル変換制御プログラム記憶媒体。 - 【請求項９】 請求項８記載のアナログ／ディジタル変
換制御プログラム記憶媒体において、 前記アナログ／ディジタル変換された前記アナログ信号
に基づいて、当該アナログ信号の入力レベルが、全入力
レベル範囲をＸ個（Ｘ：２以上の整数）の入力レベル範
囲に分割した場合にいずれの前記入力レベル範囲に属す
るかを判別させ、 前記入力レベルを表すＭビット（Ｍ：Ｘ≦２Mを満たす
最小の整数以上の整数）のディジタルデータ及び前記増
幅されたアナログ信号をアナログ／ディジタル変換して
得られるＮビット（Ｎ：２以上の整数）の原変換データ
を合成して（Ｍ＋Ｎ）ビットの変換データを生成させ
る、 制御プログラムを記憶したことを特徴とするアナログ／
ディジタル変換制御プログラム記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32436496A JPH10163871A (ja) | 1996-12-04 | 1996-12-04 | アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32436496A JPH10163871A (ja) | 1996-12-04 | 1996-12-04 | アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163871A true JPH10163871A (ja) | 1998-06-19 |
Family
ID=18164969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32436496A Withdrawn JPH10163871A (ja) | 1996-12-04 | 1996-12-04 | アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163871A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015701A (ja) * | 2002-06-11 | 2004-01-15 | Sony Corp | 固体撮像装置及びその制御方法 |
| WO2006065631A1 (en) * | 2004-12-16 | 2006-06-22 | Honeywell International Inc. | Millivolt output circuit for use with programmable sensor compensation integrated circuits |
| JP2009190624A (ja) * | 2008-02-15 | 2009-08-27 | Denso Corp | 電子制御装置、及び電子制御装置における演算方法 |
| DE10330839B4 (de) * | 2002-07-31 | 2012-04-19 | Qimonda Ag | Abstimmbarer Analog-Digital-Wandler |
-
1996
- 1996-12-04 JP JP32436496A patent/JPH10163871A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015701A (ja) * | 2002-06-11 | 2004-01-15 | Sony Corp | 固体撮像装置及びその制御方法 |
| US7573518B2 (en) | 2002-06-11 | 2009-08-11 | Sony Corporation | Solid-state image pickup device and control method thereof |
| US8125551B2 (en) | 2002-06-11 | 2012-02-28 | Sony Corporation | Solid-state image pickup device and control method thereof |
| US8514311B2 (en) | 2002-06-11 | 2013-08-20 | Sony Corporation | Solid-state image pickup device and control method thereof |
| US9154714B2 (en) | 2002-06-11 | 2015-10-06 | Sony Corporation | Solid-state image pickup device and control method thereof |
| US9648258B2 (en) | 2002-06-11 | 2017-05-09 | Sony Corporation | Solid-state image pickup device and control method thereof |
| US10986296B2 (en) | 2002-06-11 | 2021-04-20 | Sony Corporation | Solid-state image pickup device and control method thereof |
| DE10330839B4 (de) * | 2002-07-31 | 2012-04-19 | Qimonda Ag | Abstimmbarer Analog-Digital-Wandler |
| WO2006065631A1 (en) * | 2004-12-16 | 2006-06-22 | Honeywell International Inc. | Millivolt output circuit for use with programmable sensor compensation integrated circuits |
| JP2009190624A (ja) * | 2008-02-15 | 2009-08-27 | Denso Corp | 電子制御装置、及び電子制御装置における演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4212074A (en) | Weight measuring method and apparatus thereof | |
| US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
| JPH10163871A (ja) | アナログ／ディジタル変換装置及びアナログ／ディジタル変換方法並びにアナログ／ディジタル変換制御プログラム記憶媒体 | |
| US20040263371A1 (en) | Logarithmic A/D converter, a logarithmic A/D conversion method, a logarithmic D/A converter, a logarithmic D/A conversion method, and a physical quantity measuring system | |
| US4843395A (en) | Large dynamic range analog to digital converter | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| US5686918A (en) | Analog-to-digital converter with digital-to-analog converter and comparator | |
| JPH05196657A (ja) | 交流電圧のピーク値測定法 | |
| JPH07120505A (ja) | 波形記憶装置 | |
| JP2001148631A (ja) | アナログ・ディジタル変換器、マイクロコンピュータおよびアナログ・ディジタル変換方法 | |
| JPH07231256A (ja) | アナログ／ディジタル変換器 | |
| KR20000003449A (ko) | 아날로그-디지털 변환 장치 및 그 변환 방법 | |
| JP3782861B2 (ja) | Ａ／ｄ変換器の試験方法及びその試験装置 | |
| SU945978A1 (ru) | Аналого-цифровой преобразователь | |
| JP4519475B2 (ja) | Ａ／ｄコンバータ | |
| JPH0497618A (ja) | 発振器 | |
| JPH10285032A (ja) | アナログ−デジタル変換器 | |
| JP2006352743A (ja) | Ａ／ｄ変換装置 | |
| JP2626583B2 (ja) | アナログ／デジタル変換回路 | |
| JPH06130098A (ja) | 電子式電力量計等の信号入力制御方法および装置 | |
| SU1016797A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
| JPH07117423B2 (ja) | センサ出力装置 | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPH06230084A (ja) | シリアルパターン発生器 | |
| JPH01241224A (ja) | デジタルアナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |