JPH10163815A - チューナー回路 - Google Patents
チューナー回路Info
- Publication number
- JPH10163815A JPH10163815A JP31521196A JP31521196A JPH10163815A JP H10163815 A JPH10163815 A JP H10163815A JP 31521196 A JP31521196 A JP 31521196A JP 31521196 A JP31521196 A JP 31521196A JP H10163815 A JPH10163815 A JP H10163815A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tuning
- input
- frequency
- peaking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 高帯域高周波増幅回路にピーキング回路を含
むにもかかわらず、Ｕ／Ｖ妨害の少ないチューナー回路
を提供する。 【解決手段】 ピーキング回路１０のコンデンサＣ３に
直列にピーキング周波数可変用バリキャップＤ２を設
け、ピーキング周波数可変用バリキャップＤ２に印加す
る電圧を、入力同調回路１に設けられた入力同調用バリ
キャップＤ１と同時にチューニング端子８から印加す
る。 【効果】 同調周波数が低いときにはピーキング回路１
０が有効に働いて高周波増幅回路３の十分なゲインを確
保することができる。そして、同調周波数が高くなるに
つれて、ピーキング回路１０のピーキング周波数が連動
して高くなるとともに、ピーキング周波数における高周
波増幅回路３のゲインが低下し、同調周波数以外の周波
数における高周波増幅回路３のゲインをおさえることが
できる。これによって、同調周波数が高いときに、低い
周波数の信号が同調周波数の信号を妨害するＵ／Ｖ妨害
を少なくすることができる。
むにもかかわらず、Ｕ／Ｖ妨害の少ないチューナー回路
を提供する。 【解決手段】 ピーキング回路１０のコンデンサＣ３に
直列にピーキング周波数可変用バリキャップＤ２を設
け、ピーキング周波数可変用バリキャップＤ２に印加す
る電圧を、入力同調回路１に設けられた入力同調用バリ
キャップＤ１と同時にチューニング端子８から印加す
る。 【効果】 同調周波数が低いときにはピーキング回路１
０が有効に働いて高周波増幅回路３の十分なゲインを確
保することができる。そして、同調周波数が高くなるに
つれて、ピーキング回路１０のピーキング周波数が連動
して高くなるとともに、ピーキング周波数における高周
波増幅回路３のゲインが低下し、同調周波数以外の周波
数における高周波増幅回路３のゲインをおさえることが
できる。これによって、同調周波数が高いときに、低い
周波数の信号が同調周波数の信号を妨害するＵ／Ｖ妨害
を少なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、チューナー回路、
特に目的の周波数の信号に対する高周波増幅回路の帯域
内の他の周波数の信号による妨害（Ｕ／Ｖ妨害）を改善
するための広帯域のチューナー回路に関する。
特に目的の周波数の信号に対する高周波増幅回路の帯域
内の他の周波数の信号による妨害（Ｕ／Ｖ妨害）を改善
するための広帯域のチューナー回路に関する。
【０００２】
【従来の技術】近年、チューナーの広帯域化が主流とな
り、これに対応するために、チューナー回路の入力回
路、高周波増幅回路の広帯域化が不可欠になってきてい
る。例えば、ＵＨＦ帯域では、受信範囲が従来の４７０
ＭＨｚ〜９００ＭＨｚ（以下、ＨＩＧＨ帯域と記す）に
３３０ＭＨｚ〜４７０ＭＨｚ（以下、ＬＯＷ帯域と記
す）が加わり、３３０ＭＨｚ〜９００ＭＨｚへと広帯域
化している。しかし入力同調回路だけでは、ＬＯＷ帯域
において高周波増幅回路のゲインが低下するために、Ｌ
ＯＷ帯域でのゲインを補うために、ＬＯＷ帯域の信号に
同調してゲインを補償するピーキング回路を追加してい
る。
り、これに対応するために、チューナー回路の入力回
路、高周波増幅回路の広帯域化が不可欠になってきてい
る。例えば、ＵＨＦ帯域では、受信範囲が従来の４７０
ＭＨｚ〜９００ＭＨｚ（以下、ＨＩＧＨ帯域と記す）に
３３０ＭＨｚ〜４７０ＭＨｚ（以下、ＬＯＷ帯域と記
す）が加わり、３３０ＭＨｚ〜９００ＭＨｚへと広帯域
化している。しかし入力同調回路だけでは、ＬＯＷ帯域
において高周波増幅回路のゲインが低下するために、Ｌ
ＯＷ帯域でのゲインを補うために、ＬＯＷ帯域の信号に
同調してゲインを補償するピーキング回路を追加してい
る。
【０００３】図３に、従来のチューナー回路の入力回路
と高周波増幅回路の部分の例を示す。図３においてチュ
ーナー回路の入力回路と高周波増幅回路は、入力同調回
路１、ピーキング回路２、高周波増幅回路３、信号入力
端子４、電源端子５、ＡＧＣ端子６、信号出力端子７、
チューニング端子８から構成される。このうち、入力同
調回路１はコイルＬ１およびＬ２、コンデンサＣ１およ
びＣ２、入力同調用バリキャップＤ１、抵抗Ｒ１で構成
される。また、ピーキング回路２はコイルＬ３、コンデ
ンサＣ３およびＣｉｎ、抵抗Ｒ２で構成される。
と高周波増幅回路の部分の例を示す。図３においてチュ
ーナー回路の入力回路と高周波増幅回路は、入力同調回
路１、ピーキング回路２、高周波増幅回路３、信号入力
端子４、電源端子５、ＡＧＣ端子６、信号出力端子７、
チューニング端子８から構成される。このうち、入力同
調回路１はコイルＬ１およびＬ２、コンデンサＣ１およ
びＣ２、入力同調用バリキャップＤ１、抵抗Ｒ１で構成
される。また、ピーキング回路２はコイルＬ３、コンデ
ンサＣ３およびＣｉｎ、抵抗Ｒ２で構成される。
【０００４】入力同調回路１において、信号入力端子４
はコイルＬ１とコンデンサＣ２を介して、高周波増幅回
路３のＦＥＴＱ１のゲートＧ２に接続されている。コイ
ルＬ１とコンデンサＣ２の接続部は、コイルＬ２を介し
て接地されるとともに、入力同調用バリキャップＤ１の
アノードに接続され、入力同調用バリキャップＤ１のカ
ソードはコンデンサＣ１を介して接地されるとともに、
抵抗Ｒ１を介してチューニング端子８に接続されてい
る。
はコイルＬ１とコンデンサＣ２を介して、高周波増幅回
路３のＦＥＴＱ１のゲートＧ２に接続されている。コイ
ルＬ１とコンデンサＣ２の接続部は、コイルＬ２を介し
て接地されるとともに、入力同調用バリキャップＤ１の
アノードに接続され、入力同調用バリキャップＤ１のカ
ソードはコンデンサＣ１を介して接地されるとともに、
抵抗Ｒ１を介してチューニング端子８に接続されてい
る。
【０００５】一方、ピーキング回路２において、コイル
Ｌ３は一端が高周波増幅回路３のＦＥＴＱ１のゲートＧ
２に接続されるとともに、他端は抵抗Ｒ２を介して接地
され、さらにコンデンサＣ３を介しても接地されてい
る。また、ＦＥＴＱ１のゲートＧ２はコンデンサＣｉｎ
を介して接地されている。ここでコンデンサＣｉｎはＦ
ＥＴＱ１のゲートＧ２の入力容量で、これもピーキング
回路２の一部となっている。そして、コイルＬ３と抵抗
Ｒ２の接続部には、電源端子５からバイアス用の電圧が
供給されている。
Ｌ３は一端が高周波増幅回路３のＦＥＴＱ１のゲートＧ
２に接続されるとともに、他端は抵抗Ｒ２を介して接地
され、さらにコンデンサＣ３を介しても接地されてい
る。また、ＦＥＴＱ１のゲートＧ２はコンデンサＣｉｎ
を介して接地されている。ここでコンデンサＣｉｎはＦ
ＥＴＱ１のゲートＧ２の入力容量で、これもピーキング
回路２の一部となっている。そして、コイルＬ３と抵抗
Ｒ２の接続部には、電源端子５からバイアス用の電圧が
供給されている。
【０００６】なお、高周波増幅回路３においては、電源
端子５とＡＧＣ端子６が接続され、出力は信号出力端子
７に接続されている。ただ、高周波増幅回路３の構成の
詳細に関しては、本発明の本質とは無関係なので、その
説明は省略する。
端子５とＡＧＣ端子６が接続され、出力は信号出力端子
７に接続されている。ただ、高周波増幅回路３の構成の
詳細に関しては、本発明の本質とは無関係なので、その
説明は省略する。
【０００７】このように構成されたチューナー回路にお
いて、まず、入力同調回路１の働きを説明するために、
入力回路からピーキング回路２を省いて入力同調回路１
のみにした場合について考える。この場合の入力同調回
路１は、コイルＬ１とＬ２、コンデンサＣ１とＣ２、入
力同調用バリキャップＤ１で構成されるので、高周波増
幅回路３のゲインはチューニング端子８から入力同調用
バリキャップＤ１に印加されるチューニング電圧によっ
て変化し、図４（ａ）のようにゲインのピークの周波数
が変化する。図４（ａ）は、ＬＯＷ帯域からＨＩＧＨ帯
域にかけて、４つの同調周波数における高周波増幅回路
３のゲインｄ１、ｄ２、ｄ３、ｄ４を示している。図４
（ａ）で分かるように、高周波増幅回路３のゲインはＬ
ＯＷ帯域においては、ＨＩＧＨ帯域におけるよりもゲイ
ンが小さくなっている。
いて、まず、入力同調回路１の働きを説明するために、
入力回路からピーキング回路２を省いて入力同調回路１
のみにした場合について考える。この場合の入力同調回
路１は、コイルＬ１とＬ２、コンデンサＣ１とＣ２、入
力同調用バリキャップＤ１で構成されるので、高周波増
幅回路３のゲインはチューニング端子８から入力同調用
バリキャップＤ１に印加されるチューニング電圧によっ
て変化し、図４（ａ）のようにゲインのピークの周波数
が変化する。図４（ａ）は、ＬＯＷ帯域からＨＩＧＨ帯
域にかけて、４つの同調周波数における高周波増幅回路
３のゲインｄ１、ｄ２、ｄ３、ｄ４を示している。図４
（ａ）で分かるように、高周波増幅回路３のゲインはＬ
ＯＷ帯域においては、ＨＩＧＨ帯域におけるよりもゲイ
ンが小さくなっている。
【０００８】一方、ピーキング回路２の働きを説明する
ために、入力回路から入力同調回路１を省いてピーキン
グ回路２のみにした場合には、ピーキング回路２はコイ
ルＬ３とコンデンサＣ３およびＣｉｎで構成される周波
数固定の同調回路なので、高周波増幅回路３のゲインｐ
は、図４（ｂ）に示すようにＬＯＷ帯域の下限に周波数
固定のピークを持つようになる。
ために、入力回路から入力同調回路１を省いてピーキン
グ回路２のみにした場合には、ピーキング回路２はコイ
ルＬ３とコンデンサＣ３およびＣｉｎで構成される周波
数固定の同調回路なので、高周波増幅回路３のゲインｐ
は、図４（ｂ）に示すようにＬＯＷ帯域の下限に周波数
固定のピークを持つようになる。
【０００９】そこで、この従来例に示したチューナー回
路においては、入力同調回路１のみでは不足するＬＯＷ
帯域でのゲインを補償するために、ＬＯＷ帯域の下限の
周波数に同調周波数を合わせたピーキング回路２を、入
力同調回路１に追加している。
路においては、入力同調回路１のみでは不足するＬＯＷ
帯域でのゲインを補償するために、ＬＯＷ帯域の下限の
周波数に同調周波数を合わせたピーキング回路２を、入
力同調回路１に追加している。
【００１０】入力同調回路１にピーキング回路２を加え
た状態での、図４（ａ）と同様の４つの同調周波数にお
ける高周波増幅回路３のゲインｓ１、ｓ２、ｓ３、ｓ４
を図４（ｃ）に示す。このように、高周波増幅回路３の
ゲインｓ１、ｓ２、ｓ３、ｓ４は、２つの同調回路をそ
れぞれ単独で使用する場合のゲインｄ１とｐ、ｄ２と
ｐ、ｄ３とｐ、ｄ４とｐを重ね合わせた形になる。
た状態での、図４（ａ）と同様の４つの同調周波数にお
ける高周波増幅回路３のゲインｓ１、ｓ２、ｓ３、ｓ４
を図４（ｃ）に示す。このように、高周波増幅回路３の
ゲインｓ１、ｓ２、ｓ３、ｓ４は、２つの同調回路をそ
れぞれ単独で使用する場合のゲインｄ１とｐ、ｄ２と
ｐ、ｄ３とｐ、ｄ４とｐを重ね合わせた形になる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
例においては、特に同調周波数が高くなるほど高周波増
幅回路の帯域が広くなる。さらに入力同調回路とピーキ
ング回路の２つのゲインのピークの間の周波数において
も比較的高いゲインを持つようになる。そのため、例え
ば目的の周波数の信号以外に、高周波増幅回路の帯域内
の周波数の低い帯域に２つの信号が存在し、しかもその
２つの信号の周波数の和の周波数が目的の信号の周波数
に近くなるような場合、これらの信号は目的の信号に対
して妨害波となることがある（以下、Ｕ／Ｖ妨害と記
す）。
例においては、特に同調周波数が高くなるほど高周波増
幅回路の帯域が広くなる。さらに入力同調回路とピーキ
ング回路の２つのゲインのピークの間の周波数において
も比較的高いゲインを持つようになる。そのため、例え
ば目的の周波数の信号以外に、高周波増幅回路の帯域内
の周波数の低い帯域に２つの信号が存在し、しかもその
２つの信号の周波数の和の周波数が目的の信号の周波数
に近くなるような場合、これらの信号は目的の信号に対
して妨害波となることがある（以下、Ｕ／Ｖ妨害と記
す）。
【００１２】本発明は上記問題点を解決することを目的
とするもので、Ｕ／Ｖ妨害の少ないチューナー回路を提
供する。
とするもので、Ｕ／Ｖ妨害の少ないチューナー回路を提
供する。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明のチューナー回路は、入力回路と高周波増幅
回路を少なくとも有するチューナー回路において、前記
入力回路は、入力同調用バリキャップに加えて、ピーキ
ング周波数可変用バリキャップを設けたことを特徴とす
る。
に、本発明のチューナー回路は、入力回路と高周波増幅
回路を少なくとも有するチューナー回路において、前記
入力回路は、入力同調用バリキャップに加えて、ピーキ
ング周波数可変用バリキャップを設けたことを特徴とす
る。
【００１４】また、本発明のチューナー回路は、前記ピ
ーキング周波数可変用バリキャップに印加する電圧が、
前記入力同調用バリキャップに印加するチューニング電
圧と連動することを特徴とする。
ーキング周波数可変用バリキャップに印加する電圧が、
前記入力同調用バリキャップに印加するチューニング電
圧と連動することを特徴とする。
【００１５】
【発明の実施の形態】図１に、本発明のチューナー回路
の一実施例を示す。図１で、図３の従来例と同一もしく
は同等の部分に関しては同じ記号を付し、その説明を省
略する。図１においてチューナー回路の入力回路と高周
波増幅回路は、入力同調回路１、ピーキング回路１０、
高周波増幅回路３、信号入力端子４、電源端子５、ＡＧ
Ｃ端子６、信号出力端子７、チューニング端子８から構
成される。このうち、ピーキング回路１０はコイルＬ
３、コンデンサＣ３およびＣｉｎ、ピーキング周波数可
変用バリキャップＤ２、抵抗Ｒ２およびＲ３で構成され
る。
の一実施例を示す。図１で、図３の従来例と同一もしく
は同等の部分に関しては同じ記号を付し、その説明を省
略する。図１においてチューナー回路の入力回路と高周
波増幅回路は、入力同調回路１、ピーキング回路１０、
高周波増幅回路３、信号入力端子４、電源端子５、ＡＧ
Ｃ端子６、信号出力端子７、チューニング端子８から構
成される。このうち、ピーキング回路１０はコイルＬ
３、コンデンサＣ３およびＣｉｎ、ピーキング周波数可
変用バリキャップＤ２、抵抗Ｒ２およびＲ３で構成され
る。
【００１６】ピーキング回路１０において、コイルＬ３
は一方が高周波増幅回路３のＦＥＴＱ１のゲートＧ２に
接続されるとともに、他方は抵抗Ｒ２を介して接地さ
れ、さらにコンデンサＣ３を介してピーキング周波数可
変用バリキャップＤ２のカソードに接続されている。ピ
ーキング周波数可変用バリキャップＤ２のアノードは接
地されている。また、ピーキング周波数可変用バリキャ
ップＤ２のカソードは、抵抗Ｒ３を介してチューニング
端子８に接続されている。さらに、ＦＥＴＱ１のゲート
Ｇ２はコンデンサＣｉｎを介して接地されている。ここ
でコンデンサＣｉｎはＦＥＴＱ１のゲートＧ２の入力容
量で、これもピーキング回路１０の一部となっている。
そして、コイルＬ３と抵抗Ｒ２の接続部には、電源端子
５からバイアス用の電圧が供給されている。
は一方が高周波増幅回路３のＦＥＴＱ１のゲートＧ２に
接続されるとともに、他方は抵抗Ｒ２を介して接地さ
れ、さらにコンデンサＣ３を介してピーキング周波数可
変用バリキャップＤ２のカソードに接続されている。ピ
ーキング周波数可変用バリキャップＤ２のアノードは接
地されている。また、ピーキング周波数可変用バリキャ
ップＤ２のカソードは、抵抗Ｒ３を介してチューニング
端子８に接続されている。さらに、ＦＥＴＱ１のゲート
Ｇ２はコンデンサＣｉｎを介して接地されている。ここ
でコンデンサＣｉｎはＦＥＴＱ１のゲートＧ２の入力容
量で、これもピーキング回路１０の一部となっている。
そして、コイルＬ３と抵抗Ｒ２の接続部には、電源端子
５からバイアス用の電圧が供給されている。
【００１７】このように構成されたチューナー回路にお
いて、まず、入力同調回路１の働きを説明するために、
入力回路からピーキング回路１０を省いて入力同調回路
１のみにした場合について考える。この場合の高周波増
幅回路３のゲインは、チューニング端子８から入力同調
用バリキャップＤ１に入力されるチューニング電圧によ
って変化し、図２（ａ）に示すようにゲインのピークの
周波数が変化する。これは従来例の図４（ａ）に示した
ゲインと同じで、ＬＯＷ帯域からＨＩＧＨ帯域にかけ
て、４つの同調周波数における高周波増幅回路３のゲイ
ンｄ５、ｄ６、ｄ７、ｄ８を示している。
いて、まず、入力同調回路１の働きを説明するために、
入力回路からピーキング回路１０を省いて入力同調回路
１のみにした場合について考える。この場合の高周波増
幅回路３のゲインは、チューニング端子８から入力同調
用バリキャップＤ１に入力されるチューニング電圧によ
って変化し、図２（ａ）に示すようにゲインのピークの
周波数が変化する。これは従来例の図４（ａ）に示した
ゲインと同じで、ＬＯＷ帯域からＨＩＧＨ帯域にかけ
て、４つの同調周波数における高周波増幅回路３のゲイ
ンｄ５、ｄ６、ｄ７、ｄ８を示している。
【００１８】一方、ピーキング回路１０の働きを説明す
るために、入力回路から入力同調回路１を省いてピーキ
ング回路１０のみにした場合についても考える。この場
合には、ピーキング回路１０はコイルＬ３、コンデンサ
Ｃ３とＣｉｎ、ピーキング周波数可変用バリキャップＤ
２で構成される同調回路で、ピーキング周波数可変用バ
リキャップＤ２にはチューニング端子８からチューニン
グ電圧が供給されているので、高周波増幅回路３のゲイ
ンは、入力同調回路１と同様に同調周波数によって異な
り、図２（ｂ）のようになる。図２（ｂ）は、ＬＯＷ帯
域からＨＩＧＨ帯域にかけて、４つの同調周波数におけ
る高周波増幅回路３のゲインｐ５、ｐ６、ｐ７、ｐ８を
示している。ピーキング回路１０においては、入力同調
回路１とは共振回路の条件が異なるので、チューニング
電圧に対する周波数の変化は異なり、入力同調回路１よ
り周波数の変化が小さくなっている。また、ピーキング
回路１０のＱ値はピーキング周波数可変用バリキャップ
Ｄ２の容量で変化し、チューニング電圧が高くなってピ
ーキング周波数可変用バリキャップＤ２の容量が小さく
なるにしたがってＱ値は劣化する。そのため、この場合
の高周波増幅回路３のゲインもチューニング電圧が高く
なって、ピーキングの周波数が高くなるにしたがって小
さくなっている。
るために、入力回路から入力同調回路１を省いてピーキ
ング回路１０のみにした場合についても考える。この場
合には、ピーキング回路１０はコイルＬ３、コンデンサ
Ｃ３とＣｉｎ、ピーキング周波数可変用バリキャップＤ
２で構成される同調回路で、ピーキング周波数可変用バ
リキャップＤ２にはチューニング端子８からチューニン
グ電圧が供給されているので、高周波増幅回路３のゲイ
ンは、入力同調回路１と同様に同調周波数によって異な
り、図２（ｂ）のようになる。図２（ｂ）は、ＬＯＷ帯
域からＨＩＧＨ帯域にかけて、４つの同調周波数におけ
る高周波増幅回路３のゲインｐ５、ｐ６、ｐ７、ｐ８を
示している。ピーキング回路１０においては、入力同調
回路１とは共振回路の条件が異なるので、チューニング
電圧に対する周波数の変化は異なり、入力同調回路１よ
り周波数の変化が小さくなっている。また、ピーキング
回路１０のＱ値はピーキング周波数可変用バリキャップ
Ｄ２の容量で変化し、チューニング電圧が高くなってピ
ーキング周波数可変用バリキャップＤ２の容量が小さく
なるにしたがってＱ値は劣化する。そのため、この場合
の高周波増幅回路３のゲインもチューニング電圧が高く
なって、ピーキングの周波数が高くなるにしたがって小
さくなっている。
【００１９】そして、入力回路を、入力同調回路１にピ
ーキング回路１０を加えて構成した状態での、図２
（ａ）と同様の４つの同調周波数における高周波増幅回
路３のゲインｓ５、ｓ６、ｓ７、ｓ８を図２（ｃ）に示
す。図２（ｃ）で分かるように、高周波増幅回路３のゲ
インｓ５、ｓ６、ｓ７、ｓ８は、２つの同調回路をそれ
ぞれ単独で使用する場合のゲインｄ５とｐ５、ｄ６とｐ
６、ｄ７とｐ７、ｄ８とｐ８を重ね合わせた形になる
が、図４（ｃ）に示した従来例での高周波増幅回路３の
ゲインの特性とは異なり、同調周波数が高くなるにした
がってピーキング周波数も高くなり、同時にピーキング
のゲインは小さくなっているため、高周波増幅回路３の
帯域はあまり広くならない。
ーキング回路１０を加えて構成した状態での、図２
（ａ）と同様の４つの同調周波数における高周波増幅回
路３のゲインｓ５、ｓ６、ｓ７、ｓ８を図２（ｃ）に示
す。図２（ｃ）で分かるように、高周波増幅回路３のゲ
インｓ５、ｓ６、ｓ７、ｓ８は、２つの同調回路をそれ
ぞれ単独で使用する場合のゲインｄ５とｐ５、ｄ６とｐ
６、ｄ７とｐ７、ｄ８とｐ８を重ね合わせた形になる
が、図４（ｃ）に示した従来例での高周波増幅回路３の
ゲインの特性とは異なり、同調周波数が高くなるにした
がってピーキング周波数も高くなり、同時にピーキング
のゲインは小さくなっているため、高周波増幅回路３の
帯域はあまり広くならない。
【００２０】このように、本発明のチューナー回路によ
れば、同調周波数が低いときにはピーキング回路１０が
有効に働いて高周波増幅回路３の十分なゲインを確保す
ることができる。そして、同調周波数が高くなるにつれ
て、ピーキング回路１０のピーキング周波数が連動して
高くなるとともに、ピーキング周波数における高周波増
幅回路３のゲインが低下し、同調周波数以外の周波数に
おける高周波増幅回路３のゲインをおさえることができ
る。これによって、同調周波数が高いときに、低い周波
数の信号が同調周波数の信号を妨害するＵ／Ｖ妨害を少
なくすることができる。
れば、同調周波数が低いときにはピーキング回路１０が
有効に働いて高周波増幅回路３の十分なゲインを確保す
ることができる。そして、同調周波数が高くなるにつれ
て、ピーキング回路１０のピーキング周波数が連動して
高くなるとともに、ピーキング周波数における高周波増
幅回路３のゲインが低下し、同調周波数以外の周波数に
おける高周波増幅回路３のゲインをおさえることができ
る。これによって、同調周波数が高いときに、低い周波
数の信号が同調周波数の信号を妨害するＵ／Ｖ妨害を少
なくすることができる。
【００２１】なお、図１の実施例においては、ピーキン
グ回路１０のピーキング周波数可変用バリキャップＤ２
に印加する電圧を、入力同調回路１の入力同調用バリキ
ャップＤ１に印加するチューニング電圧と連動させてい
るが、不必要なピーキング周波数でのゲインをもたない
ように必要に応じて変化させることができれば、必ずし
も連動している必要はない。
グ回路１０のピーキング周波数可変用バリキャップＤ２
に印加する電圧を、入力同調回路１の入力同調用バリキ
ャップＤ１に印加するチューニング電圧と連動させてい
るが、不必要なピーキング周波数でのゲインをもたない
ように必要に応じて変化させることができれば、必ずし
も連動している必要はない。
【００２２】
【発明の効果】本発明のチューナー回路によれば、入力
回路のピーキング回路に、ピーキング周波数可変用バリ
キャップを設けたことにより、同調周波数が低いときに
はピーキング回路が有効に働いて高周波増幅回路のゲイ
ンを確保することができる。また、同調周波数が高いと
きにはピーキング周波数も高くなるとともにピーキング
周波数におけるゲインが小さくなり、同調周波数以外の
周波数の信号によるＵ／Ｖ妨害を小さくすることができ
る。
回路のピーキング回路に、ピーキング周波数可変用バリ
キャップを設けたことにより、同調周波数が低いときに
はピーキング回路が有効に働いて高周波増幅回路のゲイ
ンを確保することができる。また、同調周波数が高いと
きにはピーキング周波数も高くなるとともにピーキング
周波数におけるゲインが小さくなり、同調周波数以外の
周波数の信号によるＵ／Ｖ妨害を小さくすることができ
る。
【図１】本発明のチューナー回路の一実施例を示す回路
図である。
図である。
【図２】図１の実施例における高周波増幅回路のゲイン
を示す図で、（ａ）は入力回路が入力同調回路のみの場
合のゲインを、（ｂ）は入力回路がピーキング回路のみ
の場合のゲインを、（ｃ）は入力回路が入力同調回路と
ピーキング回路をともに含む場合のゲインを示す。
を示す図で、（ａ）は入力回路が入力同調回路のみの場
合のゲインを、（ｂ）は入力回路がピーキング回路のみ
の場合のゲインを、（ｃ）は入力回路が入力同調回路と
ピーキング回路をともに含む場合のゲインを示す。
【図３】従来のチューナー回路の例を示す回路図であ
る。
る。
【図４】図３の実施例における高周波増幅回路のゲイン
を示す図で、（ａ）は入力回路が入力同調回路のみの場
合のゲインを、（ｂ）は入力回路がピーキング回路のみ
の場合のゲインを、（ｃ）は入力回路が入力同調回路と
ピーキング回路をともに含む場合のゲインを示す。
を示す図で、（ａ）は入力回路が入力同調回路のみの場
合のゲインを、（ｂ）は入力回路がピーキング回路のみ
の場合のゲインを、（ｃ）は入力回路が入力同調回路と
ピーキング回路をともに含む場合のゲインを示す。
１…入力同調回路 ３…高周波増幅回路 ４…信号入力端子 ５…電源端子 ６…ＡＧＣ端子 ７…信号出力端子 ８…チューニング端子 １０…ピーキング回路 Ｌ１、Ｌ２、Ｌ３…コイル Ｃ１、Ｃ２、Ｃ３、Ｃｉｎ…コンデンサ Ｄ１…入力同調用バリキャップ Ｄ２…ピーキング周波数可変用バリキャップ Ｒ１、Ｒ２、Ｒ３…抵抗 Ｑ１…ＦＥＴ Ｇ２…Ｇ２
Claims (2)
- 【請求項１】 入力回路と高周波増幅回路を少なくとも
有するチューナー回路において、 前記入力回路は、入力同調用バリキャップに加えて、ピ
ーキング周波数可変用バリキャップを設けたことを特徴
とするチューナー回路。 - 【請求項２】 前記ピーキング周波数可変用バリキャッ
プに印加する電圧が、前記入力同調用バリキャップに印
加するチューニング電圧と連動することを特徴とする、
請求項１に記載のチューナー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31521196A JP3422195B2 (ja) | 1996-11-26 | 1996-11-26 | チューナー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31521196A JP3422195B2 (ja) | 1996-11-26 | 1996-11-26 | チューナー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163815A true JPH10163815A (ja) | 1998-06-19 |
| JP3422195B2 JP3422195B2 (ja) | 2003-06-30 |
Family
ID=18062746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31521196A Expired - Fee Related JP3422195B2 (ja) | 1996-11-26 | 1996-11-26 | チューナー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422195B2 (ja) |
-
1996
- 1996-11-26 JP JP31521196A patent/JP3422195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3422195B2 (ja) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406224A (en) | Circuit for stabilizing RF amplifier | |
| EP0893878B1 (en) | High frequency oscillating circuit | |
| US5262741A (en) | Attenuator for high-frequency signal | |
| US4996599A (en) | Television tuner oscillator with three point tracking | |
| US6566953B2 (en) | High-frequency amplifier circuit for UHF television tuner having less distortion | |
| JP2002171185A (ja) | テレビジョンチューナ | |
| JPH10163815A (ja) | チューナー回路 | |
| JPH06188643A (ja) | 高周波低雑音増幅器 | |
| US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
| JP3106513B2 (ja) | 電子同調式チューナ | |
| JP3102261B2 (ja) | 電子チューナ | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JP3074990B2 (ja) | 電子チューナ | |
| JP3042230B2 (ja) | 電子チューナ | |
| JP3212711B2 (ja) | 入力同調回路 | |
| JP3103017U (ja) | テレビジョンチューナ | |
| JPH06350335A (ja) | 電圧制御発振器 | |
| EP1455441B1 (en) | Television tuner | |
| JPH04334104A (ja) | 増幅器 | |
| JPS6030225A (ja) | テレビチユ−ナの高周波回路 | |
| GB1580369A (en) | Variable tuning circuit | |
| JP3539601B2 (ja) | Ｖｈｆチューナの入力同調回路 | |
| JP2525443Y2 (ja) | チューナ回路 | |
| JPH0451722A (ja) | チューナ回路 | |
| JP2956101B2 (ja) | テレビジョンチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090425 |
|
| LAPS | Cancellation because of no payment of annual fees |