JPH10162157A - グラフィックコントローラ - Google Patents

グラフィックコントローラ

Info

Publication number
JPH10162157A
JPH10162157A JP9313849A JP31384997A JPH10162157A JP H10162157 A JPH10162157 A JP H10162157A JP 9313849 A JP9313849 A JP 9313849A JP 31384997 A JP31384997 A JP 31384997A JP H10162157 A JPH10162157 A JP H10162157A
Authority
JP
Japan
Prior art keywords
memory
data
texture
graphic
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9313849A
Other languages
English (en)
Inventor
Showa Boku
鍾 和 朴
Shikan Kin
始 漢 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10162157A publication Critical patent/JPH10162157A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/121Frame memory handling using a cache memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/122Tiling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】 【課題】 テクスチャーマッピングをする際にキャッシ
ュメモリの構造をタイルマップの構造で設定し、高速の
テクスチャーマッピングを実行できるグラフィックコン
トローラを提供する。 【解決手段】 テクスチャーマッピングを行う際にタイ
ルマップの形態にアドレスを割り当てるローカルメモリ
210と、このローカルメモリ210の物理的アドレス
に対応して動作するメモリコントローラ220と、テク
スチャーアドレスをローカルメモリ210の物理的アド
レスに変換するタイルマップアドレス変換部230と、
複数のブロックおよびこのブロックのテクスチャーアド
レスに対応する情報を示す複数のタグを有したキャッシ
ュメモリ240とを備えたグラフィックコントローラ2
00を設け、CPU120を有するホスト100のメイ
ンメモリ110からデータを供給してグラフィック処理
を実行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、グラフィックコン
トローラに係り、より詳細にはテクスチャーマッピング
機能を備えたグラフィックコントローラに関する。
【0002】
【従来の技術】従来、グラフィックコントローラは、2
次元または3次元グラフィックの処理、およびグラフィ
ック加速機能(graphic accelerati
onfunction)を備えることにより、高速のグ
ラフィック処理が可能になった。特に、3次元グラフィ
ック加速機能を備えたグラフィックコントローラは、重
要な機能の一つであるテクスチャーマッピング(tex
ure mapping)において、他の機能に比べ高
いメモリ性能を要求される。その理由は、3次元の画像
にテクスチャーパターンを貼り付ける機能を実行するテ
クスチャーマッピング中に、テクスチャーパターンを貼
り付ける毎に、そのテクスチャーパターンをメモリから
読み出すためである。さらに、テクスチャーマッピング
において、テクスチャーパターンのデータを読み出す場
合にデータがメモリに順に格納されていないため、より
改善されたメモリの性能を必要とする。テクスチャーマ
ッピング機能を持つグラフィックコントローラは、テク
スチャーマッピングを高速に実行するために好適なキャ
ッシュメモリを有している。
【0003】DRAMで構成されたメモリの場合には、
その特性上、ページミス(pagemiss)が起きる
確立が高くなる。さらに、同期(synchronou
s)DRAMの場合には、データをブロック単位で高速
に転送するバースト動作機能を活用することが困難であ
った。このような問題を解決するため、メモリ機能を向
上させる目的で、グラフィックコントローラの内部にキ
ャッシュメモリを設けていた。
【0004】図5は、従来のグラフィックコントローラ
を示すブッロク図であり、この図5に示した従来のグラ
フィックコントローラ20は、ローカルメモリ22と、
キャッシュメモリ23と、ホストインタフェース用のデ
ータバス21とにより構成されている。このグラフィッ
クコントローラ20には、CPUを有したホスト10が
接続されている。このグラフィックコントローラ20
は、ホスト10に設けたメインメモリ11と接続されて
いる。
【0005】このような従来のグラフィックコントロー
ラ20は、テクスチャーマッピングを実行する際、グラ
フィックデータが格納されたメインメモリ11から該当
するデータをローカルメモリ22にローディングする。
そして、グラフィックコントローラ20は、内部のキャ
ッシュメモリ23にローカルメモリ22のデータを予め
ローディングさせて使用する。ローカルメモリ22から
一回で読み出すデータの量は、キャッシュメモリ23に
おいて、ラインサイズ、或いはブロックサイズという
が、このデータ量はローカルメモリ22から一回のみの
読み出し、或いは、複数回の読み出しの両方に対応する
ことができる。
【0006】近年ではグラフィックコントローラに、6
4ビットのデータバスを採用している。64ビットのバ
スを介して4つの16ビットデータ、或いは8つの8ビ
ットデータを転送することができる。しかし、テクスチ
ャーマッピングの動作性、およびキャッシュメモリの効
率を考える際、64ビットの情報転送はテクスチャーマ
ッピングの実行においては不足である。従って、テクス
チャーマッピングを実行する際には、64ビット情報の
メモリに対しては少なくとも4回以上のアクセス動作を
実行するため、ローカルメモリの高い性能が要求され
る。このローカルメモリの高い性能を要求するために
は、連続したアクセス動作に対してデータがそのメモリ
内の該当するページに存在しなければならない。万一、
アクセス動作中にページミスが発生すると、再びローカ
ルメモリ22にRAS(Row Address St
robe)信号を印加するため、グラフィックコントロ
ーラのメモリへのアクセス速度が一層遅くなる。
【0007】ところが、テクスチャーマッピング中にグ
ラフィックコントローラ20は、ローカルメモリ22か
ら連続したデータだけを読み出すだけではない。例え
ば、テクスチャーイメージに対するテクスチャー情報
は、ローカルメモリ22の空間に順に格納した状態でテ
クスチャーマッピングを行う際に水平方向にデータを読
み出しすることで既にキャッシュメモリ23にローディ
ングされた多くのデータをそのまま活用することができ
るので、グラフィックコントローラ20の性能を向上さ
せることができる。しかし、グラフィックコントローラ
で水平方向に対して垂直に読み出されるデータを利用し
ようとすれば、キャッシュメモリが多くのデータを格納
したとしても全て無駄になる。従って、テクスチャーマ
ッピングでは、キャッシュメモリの一つのブロックにテ
クスチャーイメージの各部分を正方形の形態(即ち、n
×nまたはm×m)に格納している。このように、従来
のグラフィックコントローラは、様々なメモリ貯蔵構造
によりデータを格納することでテクスチャーマッピング
を高速に実行していた。
【0008】
【発明が解決しようとする課題】しかしながら、正方形
の形態で格納されたデータの一番目の行データと、二番
目の行データとが他のメモリページにある確立が高いた
め、これによりDRAMにアクセスする速度が遅くなる
とともに、グラフィックコントローラの性能が低下して
しまう不具合があった。このような問題点を解決するた
めに、DRAMアクセス領域を変えてタイルマップで構
成することができる。しかし、ローカルメモリのアドレ
ス全体をタイルマップで構成するようになると、3次元
テクスチャーによるグラフィックコントローラの性能を
増加することができるが、順にアクセスすることが多い
スクリンリフレッシュ等の動作では、むしろ性能が低下
するという不具合があった。本発明は上述した問題点を
解決するために、テクスチャーマッピングをする際にキ
ャッシュメモリの構造をタイルマップの構造で設定する
ことで、高速のテクスチャーマッピングを実行できるグ
ラフィックコントローラを提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は上述の課題を解
決するために、ホスト中央処理装置から発生されたグラ
フィックデータを格納するローカルメモリと、このロー
カルメモリの物理的アドレスに対応してグラフィックコ
ントローラのスクリンリフレッシュ動作中には通常のメ
モリ構造として動作し、テクスチャーマッピング中には
タイルマップ構造を有したメモリとして動作するメモリ
コントローラと、このメモリコントローラの制御により
グラフィックデータを格納するとともに、テクスチャー
データを格納する複数のブロックと、このブロックのテ
クスチャーアドレスを示す複数のタグとを具備したキャ
ッシュメモリと、テクスチャーアドレスをローカルメモ
リの物理的アドレスに変換するタイルマップアドレス変
換器とを備えたグラフィックコントローラを設ける。
【0010】
【発明の実施の形態】次に添付図面を参照して本発明に
よるグラフィックコントローラの実施の形態を詳細に説
明する。図1は、本発明によるグラフィックコントロー
ラを示すブロック図である。この図1に示すように、本
発明によるグラフィックコントローラの実施の形態は、
ローカルメモリ210、メモリコントローラ220、タ
イルマップアドレス変換部230、キャッシュメモリ2
40、およびレンダリングエンジン300とにより構成
されている。また、グラフィックコントローラ200に
は、ホスト100のメインメモリ110が接続されてい
る。このホスト100はCPU120を有しており、グ
ラフィックコントローラ200はCPU120を有した
ホスト100からデータを供給してグラフィック処理を
実行する。
【0011】このように、グラフィックを処理するシス
テムは、大きく分けて二つに分類することができる。一
つは、全体の動作を制御するCPU120を備えてディ
スプレイにグラフィックイメージを規定するためのグラ
フィックデータを発生させるホスト100であり、他の
一つは、グラフィックコントローラ200を備えたグラ
フィックボードまたはグラフィックアダプタ(図示せ
ず)である。ここで、CPU120は、グラフィックコ
ントローラ200内にある64ビットのシステムバス2
50を介してグラフィックボードまたはグラフィックア
ダプタと通信する。CPU120は、グラフィックデー
タを格納するメインメモリ110と対応して動作する。
グラフィックコントローラ200には、このグラフィッ
クコントローラの面積を考慮して、大きさが比較的に小
さいキャッシュメモリ240を使用している。
【0012】図2は、図1に示したキャッシュメモリ2
40の内部構造を示す図である。この図2に示すよう
に、キャッシュメモリ240の各ブロック62は、16
ビットデータが4×4の行列形態でなっているため、3
2バイトのテクスチャー情報を格納することができる。
また、キャッシュメモリ240が4ウェイセットアソシ
アティブ方式により設けられた場合、4つのブロック6
2a、62b、62c、62dが必要となるため、キャ
ッシュメモリ240の全体のサイズが128バイトにな
る。また、4つの各ブロック62a、62b、62c、
62dは、テクスチャーアドレスであるU,Vアドレス
(行列アドレス)からなるタグ65a、65b、65
c、65dを有している。このタグ65は、読み出しす
るデータのアドレスがキャッシュメモリ240に格納さ
れているか否かを判断する際に使用される。
【0013】ここで、図1に示したシステムバス250
のサイズが64ビット(8バイト)である場合、DRA
Mにより構成されたローカルメモリ210からキャッシ
ュメモリ240に一つのブロックとして貯蔵領域にテク
スチャー情報を格納させる際には4回のDRAMアクセ
スを必要とする。そして、この4回のアクセスは、全て
ページミスが発生しないようにするためにテクスチャー
イメージを予め4×4のブロック形態に分けてタイルマ
ップの形態でローカルメモリ210に格納されていなけ
ればならない。ここでタイルマップの形態でローカルメ
モリ210に格納されたテクスチャーイメージの一つの
ブロックは連続したアドレスに割り当てられている。従
って、キャッシュミスが発生してローカルメモリ210
からキャッシュメモリ240に該当するデータを伝送す
る際には、テクスチャーイメージの一つのブロックとし
てローカルメモリ210の連続した空間から伝送するこ
とができるので速度が向上する。
【0014】例えば、既にテクスチャーデータがキャッ
シュメモリ240に格納されていると、これは4つのタ
グ65a、65b、65c、65dの中の一つと、U,
Vアドレス(行列アドレス)とが一致することを示して
いる。この場合には、キャッシュメモリ240がヒット
したブロックがあるということで、このブロックのデー
タを読み出してデータを要求したレンダリングエンジン
300に伝送する。しかし、万一、4つのタグ65a、
65b、65c、65dの中に一致するU,Vアドレス
がない場合、キャッシュメモリ240にはレンダリング
エンジン300で必要とするデータがないことを示して
いる。従って、キャッシュメモリ240は、ローカルメ
モリ210でデータを読み出して格納しなければならな
い。この際、U,Vアドレスは、タイルマップアドレス
変換部230によりローカルメモリ210の物理アドレ
スに変換されてメモリコントローラ220に供給する。
【0015】また、ローカルメモリ210のデータ貯蔵
形式は、タイルマップにより構成されているため、キャ
ッシュメモリ240の各ブロック内に格納する4×4の
16ビットデータがローカルメモリ210内と一致する
ページに存在している。従って、全てのデータを高速に
読み出すことができる。特に、バースト動作を実行でき
る同期DRAMによりローカルメモリ210が構成され
ている場合、バーストリード(burst read)
動作を実行することによりデータの読み出しを早く遂行
することができる。
【0016】図3は、図2に示したテクスチャーアドレ
ス(U,Vアドレス)を詳細に示す図である。また、図
4は図1に示したローカルメモリ210がアドレスデー
タを格納する貯蔵方式を示す図であり、図4(a)はタ
イルマップを利用しないデータ貯蔵方式を、図4(b)
はタイルマップを利用したデータ貯蔵方式を各々示して
いる。図3および図4に示すように、テクスチャーアド
レスであるU,Vアドレス(行列アドレス)を有するテ
クスチャーイメージ400の各ブロック410、42
0、430、440には、テクスチャーデータが格納さ
れており、このテクスチャーデータをauvのように示し
ている。この場合、ブロック410の最初の4つのデー
タa00、a01、a02、a03は、図4に示したタイルマッ
プを利用しないデータ貯蔵方式のメモリ210a、また
はタイルマップを利用したデータ貯蔵方式のメモリ21
0bのいずれにおいても全て連続されたアドレスに格納
される。しかし、その次のブロック420にあるデータ
04が、タイルマップを利用しないデータ貯蔵方式のメ
モリ210aに格納する場合にはデータa03のすぐ後に
格納される。また、タイルマップを利用したデータ貯蔵
方式のメモリ210bに格納する場合にはブロック41
0のデータa33の次(図示せず)に格納される。逆に、
ブロック410のデータa10は、タイルマップを利用し
ないデータ貯蔵方式のメモリ210aに格納される場
合、一番目の列データ(a00、a01、a02、...
09)が全て格納された後に格納される。また、タイル
マップを利用したデータ貯蔵方式のメモリ210bに格
納される場合、データa10はデータa03のすぐ後に格納
される。即ち、タイルマップを利用したデータ貯蔵方式
のメモリ210bの場合は、テクスチャーイメージの各
ブロックの行データ(a、b、c...)が順に格納さ
れる。このように、本実施の形態によると、メモリコン
トローラ230による順次的なアクセスを多く実行する
スクリンリフレッシュ等の動作では、ローカルメモリ2
10は通常のメモリとして動作させ、テクスチャーマッ
ピングを実行する際にはタイルマップの構造を有したメ
モリとして動作させることができる。
【0017】以上のように、グラフィックコントローラ
がテクスチャーマッピングを実行する場合、ローカルメ
モリ210の構造はタイルマップ形態にデータが格納さ
れる。このようにローカルメモリ210からキャッシュ
メモリ240にデータがローディングされると、キャッ
シュメモリ240の各々のブロック62には該当するテ
クスチャーイメージがローディングされるので高速のテ
クスチャーマッピングを実行することができる。
【0018】
【発明の効果】このように、本発明のグラフィックコン
トローラによれば、順にアクセスすることが多いスクリ
ンリフレッシュ等の動作ではローカルメモリが通常のメ
モリ構造として動作し、テクスチャーマッピング時には
タイルマップの構造を有したメモリとして動作すること
で、他の機能の性能を低下させることなく高速のテクス
チャーマッピングを実行することができる。
【図面の簡単な説明】
【図1】本発明によるグラフィックコントローラを示す
ブロック図。
【図2】図1に示したキャッシュメモリの内部構造を示
す図。
【図3】図2に示したテクスチャーアドレスを詳細に示
す図。
【図4】図1に示したローカルメモリがアドレスデータ
を格納する貯蔵方式を示す図。
【図5】従来のグラフィックコントローラを示すブッロ
ク図。
【符号の説明】
100 ホスト 110 メインメモリ 120 CPU 200 グラフィックコントローラ 210 ローカルメモリ 220 メモリコントローラ 230 タイルマップアドレス変換部 240 キャッシュメモリ 250 システムバス 300 レンダリングエンジン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ホスト中央処理装置から発生されたグラ
    フィックデータを受けて、グラフィックイメージをディ
    スプレイさせるグラフィックコントローラにおいて、 前記ホストから供給されるグラフィックデータを格納す
    るローカルメモリと、 前記ローカルメモリの物理的アドレスに対応して、グラ
    フィックコントローラのスクリンリフレッシュ動作中に
    は通常のメモリ構造として動作し、テクスチャーマッピ
    ング中にはタイルマップ構造を有したメモリとして動作
    するメモリコントローラと、 前記メモリコントローラの制御により前記グラフィック
    データを格納するとともに、テクスチャーデータを格納
    する複数のブロックと、このブロックのテクスチャーア
    ドレスを示す複数のタグとを具備したキャッシュメモリ
    と、 前記テクスチャーアドレスを前記ローカルメモリの物理
    的アドレスに変換するタイルマップアドレス変換器とを
    有したことを特徴とするグラフィックコントローラ。
JP9313849A 1996-11-16 1997-11-14 グラフィックコントローラ Pending JPH10162157A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996P-54718 1996-11-16
KR1019960054718A KR100204336B1 (ko) 1996-11-16 1996-11-16 타일 맵을 이용한 텍스쳐 캐쉬 메모리

Publications (1)

Publication Number Publication Date
JPH10162157A true JPH10162157A (ja) 1998-06-19

Family

ID=19482171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9313849A Pending JPH10162157A (ja) 1996-11-16 1997-11-14 グラフィックコントローラ

Country Status (2)

Country Link
JP (1) JPH10162157A (ja)
KR (1) KR100204336B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008083364A1 (en) * 2006-12-28 2008-07-10 Intel Corporation Accessing memory using multi-tiling
KR100959126B1 (ko) 2007-11-21 2010-05-25 한국원자력 통제기술원 타일맵을 이용한 물리적 방호 시스템의 유효성 평가방법
US8866830B2 (en) 2005-06-30 2014-10-21 Intel Corporation Memory controller interface for micro-tiled memory access

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337138B1 (ko) * 1999-01-18 2002-05-18 니시무로 타이죠 고속 화상 처리에 이용하는 캐시 메모리 장치 및 캐시메모리 장치를 탑재한 프로세서
KR20030054606A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 3차원 텍스춰 매핑을 위한 부호화/복호화 장치 및 방법
KR100648293B1 (ko) 2005-08-09 2006-11-23 삼성전자주식회사 그래픽 시스템 및 그것의 그래픽 처리 방법
US8204338B2 (en) * 2008-02-14 2012-06-19 Microsoft Corporation Factoring repeated content within and among images
KR101536732B1 (ko) 2008-11-05 2015-07-23 삼성전자주식회사 텍스쳐 맵핑을 위한 텍스쳐 데이터 읽기 장치 및 방법
KR101886372B1 (ko) 2017-03-17 2018-08-09 경상대학교산학협력단 고순도의 할로이사이트 나노튜브입자 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866830B2 (en) 2005-06-30 2014-10-21 Intel Corporation Memory controller interface for micro-tiled memory access
WO2008083364A1 (en) * 2006-12-28 2008-07-10 Intel Corporation Accessing memory using multi-tiling
JP2010515176A (ja) * 2006-12-28 2010-05-06 インテル・コーポレーション マルチタイリングを用いたメモリアクセス
JP2012113732A (ja) * 2006-12-28 2012-06-14 Intel Corp マルチタイリングを用いたメモリアクセス
US8878860B2 (en) 2006-12-28 2014-11-04 Intel Corporation Accessing memory using multi-tiling
KR100959126B1 (ko) 2007-11-21 2010-05-25 한국원자력 통제기술원 타일맵을 이용한 물리적 방호 시스템의 유효성 평가방법

Also Published As

Publication number Publication date
KR100204336B1 (ko) 1999-06-15
KR19980036199A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5559952A (en) Display controller incorporating cache memory dedicated for VRAM
EP1741089B1 (en) Gpu rendering to system memory
US5586283A (en) Method and apparatus for the reduction of tablewalk latencies in a translation look aside buffer
US5990902A (en) Apparatus and method for prefetching texture data in a video controller of graphic accelerators
JPS624745B2 (ja)
JPH0594698A (ja) 半導体記憶装置
JPH087718B2 (ja) コンピュータメモリシステム
US6745291B1 (en) High speed LRU line replacement system for cache memories
US10691608B2 (en) Memory device accessed in consideration of data locality and electronic system including the same
US6928516B2 (en) Image data processing system and method with image data organization into tile cache memory
JPH10162157A (ja) グラフィックコントローラ
EP0803818B1 (en) Single-cycle multi-accessible interleaved cache
JPS6111865A (ja) メモリアクセス制御方式
JPS6330632B2 (ja)
JPH08297605A (ja) データ処理装置、及びそれを用いたシステム
JPH1196072A (ja) メモリアクセス制御回路
JP2006209651A (ja) グラフィクスハードウェア
JP3955862B2 (ja) データ処理装置、及びそれを用いたシステム
JPH03232034A (ja) キャッシュ制御装置
EP0787326B1 (en) System and method for processing of memory data and communication system comprising such system
JPH09259041A (ja) キャッシュメモリ制御方式
JPH06274410A (ja) 表示制御システム
JPH0427571B2 (ja)
CN116126242A (zh) 一种写数据方法、装置、设备及介质
CN115794674A (zh) 一种缓存数据写回方法、装置、图形处理系统及电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212