JPH10150139A - 気密型混成集積回路 - Google Patents
気密型混成集積回路Info
- Publication number
- JPH10150139A JPH10150139A JP30499796A JP30499796A JPH10150139A JP H10150139 A JPH10150139 A JP H10150139A JP 30499796 A JP30499796 A JP 30499796A JP 30499796 A JP30499796 A JP 30499796A JP H10150139 A JPH10150139 A JP H10150139A
- Authority
- JP
- Japan
- Prior art keywords
- kovar
- integrated circuit
- hybrid integrated
- joined
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Casings For Electric Apparatus (AREA)
Abstract
(57)【要約】
【課題】 気密型混成集積回路を多機能化しようとした
場合、内部の回路基板の面積を大きくせざるを得ず、ま
た、ケースに設けることのできるリードの数にも、ケー
スの側面積の面積的に限界があり、気密型混成集積回路
の多機能化、小型化を妨げる要因となっていた。 【解決手段】 ケース及びカバー、または２個のケー
ス、または２個のケースと１個のコバール板、または２
個の凹型のケース、または、２個の凹型のケースと１個
のＨ型ケースにそれぞれ回路基板を取り付け、気密封止
した気密型混成集積回路。また、それぞれの対向する回
路基板の互いに異なる位置に電子部品を実装した前記の
気密型混成集積回路。
場合、内部の回路基板の面積を大きくせざるを得ず、ま
た、ケースに設けることのできるリードの数にも、ケー
スの側面積の面積的に限界があり、気密型混成集積回路
の多機能化、小型化を妨げる要因となっていた。 【解決手段】 ケース及びカバー、または２個のケー
ス、または２個のケースと１個のコバール板、または２
個の凹型のケース、または、２個の凹型のケースと１個
のＨ型ケースにそれぞれ回路基板を取り付け、気密封止
した気密型混成集積回路。また、それぞれの対向する回
路基板の互いに異なる位置に電子部品を実装した前記の
気密型混成集積回路。
Description
【０００１】
【発明の属する技術分野】この発明は、電子部品を実装
した回路基板をパッケージ内部に収め、気密封止した気
密型混成集積回路に関するものである。
した回路基板をパッケージ内部に収め、気密封止した気
密型混成集積回路に関するものである。
【０００２】
【従来の技術】気密型混成集積回路は、半導体チップ等
の複数の電子部品を実装した回路基板をパッケージ内部
に収め、気密封止するハイブリッドＩＣやマルチチップ
モジュールとして、各種のものが利用されている。ま
た、気密型混成集積回路は、パッケージ内部に不活性ガ
スを封入あるいは真空にして封止するため、内部の半導
体チップや、半導体チップと回路基板を接続するボンデ
ィングワイヤが不活性ガスあるいは真空によって腐食か
ら保護されると同時に、半導体チップやボンディングワ
イヤの周囲が中空となっているため、半導体チップやボ
ンディングワイヤに応力が直接働くことがなく、そのた
め、特に、高信頼性を必要とする航空、宇宙の分野で多
く利用されている。
の複数の電子部品を実装した回路基板をパッケージ内部
に収め、気密封止するハイブリッドＩＣやマルチチップ
モジュールとして、各種のものが利用されている。ま
た、気密型混成集積回路は、パッケージ内部に不活性ガ
スを封入あるいは真空にして封止するため、内部の半導
体チップや、半導体チップと回路基板を接続するボンデ
ィングワイヤが不活性ガスあるいは真空によって腐食か
ら保護されると同時に、半導体チップやボンディングワ
イヤの周囲が中空となっているため、半導体チップやボ
ンディングワイヤに応力が直接働くことがなく、そのた
め、特に、高信頼性を必要とする航空、宇宙の分野で多
く利用されている。
【０００３】気密型混成集積回路は、側壁面に貫通し
て、気密性を保ってコバールのリードを接合、配列した
コバールのケースの内部に半導体チップ等の複数の電子
部品を実装したセラミック等の回路基板をはんだ付け等
により接合すると共に、この回路基板と前記のリードを
ワイヤボンディング接続し、さらに、前記のケースをコ
バールのカバーで抵抗溶接等により、気密性を保って封
止したものであり、所望の電気的機能を有している。ま
た、前記リードのケースへの取り付けには、気密性を確
保するために、熱膨張係数がコバールと近い値を持つ封
止用ガラスが用いられ、このリードを入出力端子とし
て、気密型混成集積回路と外部との電気的接続が可能と
なる。
て、気密性を保ってコバールのリードを接合、配列した
コバールのケースの内部に半導体チップ等の複数の電子
部品を実装したセラミック等の回路基板をはんだ付け等
により接合すると共に、この回路基板と前記のリードを
ワイヤボンディング接続し、さらに、前記のケースをコ
バールのカバーで抵抗溶接等により、気密性を保って封
止したものであり、所望の電気的機能を有している。ま
た、前記リードのケースへの取り付けには、気密性を確
保するために、熱膨張係数がコバールと近い値を持つ封
止用ガラスが用いられ、このリードを入出力端子とし
て、気密型混成集積回路と外部との電気的接続が可能と
なる。
【０００４】図１２は従来の気密型混成集積回路の構造
を示す断面図で、フラットパッケージタイプの例であ
る。１ａは側壁面にコバールのリード２ａが封止用ガラ
スを用いて取り付けられたコバールのケースであり、半
導体チップ等の電子部品３ａが実装された回路基板４ａ
はケース１ａの内側底面に接合されると共に、ボンディ
ングワイヤ５ａにより、リード２ａに接続されている。
さらに、ケース１ａに気密性を確保してコバールのカバ
ー６を接合することにより、所望の電気的機能を有する
１つの気密型混成集積回路１０を構成しており、リード
２ａにより気密型混成集積回路と外部とが電気的に接続
される。
を示す断面図で、フラットパッケージタイプの例であ
る。１ａは側壁面にコバールのリード２ａが封止用ガラ
スを用いて取り付けられたコバールのケースであり、半
導体チップ等の電子部品３ａが実装された回路基板４ａ
はケース１ａの内側底面に接合されると共に、ボンディ
ングワイヤ５ａにより、リード２ａに接続されている。
さらに、ケース１ａに気密性を確保してコバールのカバ
ー６を接合することにより、所望の電気的機能を有する
１つの気密型混成集積回路１０を構成しており、リード
２ａにより気密型混成集積回路と外部とが電気的に接続
される。
【０００５】図１３は図１２に示したものの斜視図であ
る。コバールのケース１ａの対向する２つの側壁面に、
コバールのリード２ａが貫通するような貫通孔が設けら
れ、この貫通孔にリード２ａが貫通され、封止用ガラス
で充填されている。この封止用ガラスによりケース１ａ
とリード２ａが電気的に絶縁されると同時に、接合部分
の気密性が確保される。４ａは半導体チップ等の電子部
品３ａが実装された回路基板で、ケース１ａの内側底面
にはんだ付け等により接合されると共に、リード２ａと
ボンディングワイヤ５ａにより接続されている。また、
６はコバールのカバーであり、ケース１ａの内部に不活
性ガスを封入すると同時に、ケース１ａに抵抗溶接等に
より接合されている。これにより、ケース１ａは気密性
を保って封止され、ケース１ａの内部の電子部品３ａや
ボンディングワイヤ５ａを腐食や応力から保護してい
る。
る。コバールのケース１ａの対向する２つの側壁面に、
コバールのリード２ａが貫通するような貫通孔が設けら
れ、この貫通孔にリード２ａが貫通され、封止用ガラス
で充填されている。この封止用ガラスによりケース１ａ
とリード２ａが電気的に絶縁されると同時に、接合部分
の気密性が確保される。４ａは半導体チップ等の電子部
品３ａが実装された回路基板で、ケース１ａの内側底面
にはんだ付け等により接合されると共に、リード２ａと
ボンディングワイヤ５ａにより接続されている。また、
６はコバールのカバーであり、ケース１ａの内部に不活
性ガスを封入すると同時に、ケース１ａに抵抗溶接等に
より接合されている。これにより、ケース１ａは気密性
を保って封止され、ケース１ａの内部の電子部品３ａや
ボンディングワイヤ５ａを腐食や応力から保護してい
る。
【０００６】
【発明が解決しようとする課題】近年、電子機器の多機
能化、小型化に伴い、上記のような気密型混成集積回路
１０においても、多機能化、小型化が求められている。
気密型混成集積回路を多機能化、小型化するためには、
内部に収められる回路基板の配線密度及び部品実装の密
度を大きくするという方法があるが、回路基板の配線密
度や部品実装密度は既に技術的に限界となっている。こ
のため、気密型混成集積回路を多機能化しようとした場
合、回路基板の面積を大きくせざるを得ず、これに伴
い、気密型混成集積回路の平面積も大きくなるという問
題点がある。
能化、小型化に伴い、上記のような気密型混成集積回路
１０においても、多機能化、小型化が求められている。
気密型混成集積回路を多機能化、小型化するためには、
内部に収められる回路基板の配線密度及び部品実装の密
度を大きくするという方法があるが、回路基板の配線密
度や部品実装密度は既に技術的に限界となっている。こ
のため、気密型混成集積回路を多機能化しようとした場
合、回路基板の面積を大きくせざるを得ず、これに伴
い、気密型混成集積回路の平面積も大きくなるという問
題点がある。
【０００７】また、気密型混成集積回路を小型化しよう
とした場合、回路基板の面積を小さくせざるを得ず、こ
れに伴い、回路基板上の配線や実装部品が削減され、従
って、電気的機能も削減されるという問題点がある。
とした場合、回路基板の面積を小さくせざるを得ず、こ
れに伴い、回路基板上の配線や実装部品が削減され、従
って、電気的機能も削減されるという問題点がある。
【０００８】この発明は上記のような問題を解決するた
めになされたもので、気密型混成集積回路の多機能化、
小型化を目的とするものである。
めになされたもので、気密型混成集積回路の多機能化、
小型化を目的とするものである。
【０００９】
【課題を解決するための手段】第１の発明による気密型
混成集積回路は、階段状の側壁に沿って、側壁に気密貫
通し、底面との間に絶縁材を介して、取り付けられたコ
バールのリードを有するコバールのケースに、内側底面
に電子部品を実装した回路基板を接合し、さらに、この
回路基板と階段状のリードをワイヤボンディング接続し
たものと、コバールのリードが、絶縁材を介して取り付
けられたコバールのカバーに、下面に電子部品を実装し
た回路基板を接合し、さらに、この回路基板とリードを
ワイヤボンディング接続したものを、それぞれに取り付
けられたリード同士を導電性接着剤により接続すると共
に、接合して気密封止したものである。
混成集積回路は、階段状の側壁に沿って、側壁に気密貫
通し、底面との間に絶縁材を介して、取り付けられたコ
バールのリードを有するコバールのケースに、内側底面
に電子部品を実装した回路基板を接合し、さらに、この
回路基板と階段状のリードをワイヤボンディング接続し
たものと、コバールのリードが、絶縁材を介して取り付
けられたコバールのカバーに、下面に電子部品を実装し
た回路基板を接合し、さらに、この回路基板とリードを
ワイヤボンディング接続したものを、それぞれに取り付
けられたリード同士を導電性接着剤により接続すると共
に、接合して気密封止したものである。
【００１０】また、第２の発明による気密型混成集積回
路は、側壁に気密貫通して取り付けられたコバールのリ
ードを有するコバールのケースに、内側底面に電子部品
を実装した回路基板を接合し、さらに、この回路基板と
リードをワイヤボンディングしたもの２個を、それぞれ
側壁断面で接合し、気密封止したものである。
路は、側壁に気密貫通して取り付けられたコバールのリ
ードを有するコバールのケースに、内側底面に電子部品
を実装した回路基板を接合し、さらに、この回路基板と
リードをワイヤボンディングしたもの２個を、それぞれ
側壁断面で接合し、気密封止したものである。
【００１１】また、第３の発明による気密型混成集積回
路は、階段状の側壁に沿って、側壁に気密貫通し、底面
との間に絶縁材を介して取り付けられたコバールのリー
ドを有するコバールのケースに、内側底面に電子部品を
実装した回路基板を接合し、さらに、この回路基板と階
段状のリードをワイヤボンディング接続したもの２個
と、コバールのリードが上面及び下面に、絶縁材を介し
て取り付けられたコバール板に、上面及び下面に電子部
品を実装した回路基板を接合し、さらに、この回路基板
とリードをワイヤボンディングしたものを、それぞれに
取り付けられたリード同士を導電性接着剤により接続す
ると共に、前記のケースの間に前記のコバール板を挟む
ように、接合して気密封止したものである。
路は、階段状の側壁に沿って、側壁に気密貫通し、底面
との間に絶縁材を介して取り付けられたコバールのリー
ドを有するコバールのケースに、内側底面に電子部品を
実装した回路基板を接合し、さらに、この回路基板と階
段状のリードをワイヤボンディング接続したもの２個
と、コバールのリードが上面及び下面に、絶縁材を介し
て取り付けられたコバール板に、上面及び下面に電子部
品を実装した回路基板を接合し、さらに、この回路基板
とリードをワイヤボンディングしたものを、それぞれに
取り付けられたリード同士を導電性接着剤により接続す
ると共に、前記のケースの間に前記のコバール板を挟む
ように、接合して気密封止したものである。
【００１２】また、第４の発明による気密型混成集積回
路は、底面の対向する２つの辺に沿った側壁に気密貫通
して取り付けられたコバールのリードを有する凹型のコ
バールのケースに、内側底面に電子部品を実装した回路
基板を接合し、さらに、この回路基板とリードをワイヤ
ボンディングしたもの２個を、側壁が互いに異なる向き
になるように接合して気密封止したものである。
路は、底面の対向する２つの辺に沿った側壁に気密貫通
して取り付けられたコバールのリードを有する凹型のコ
バールのケースに、内側底面に電子部品を実装した回路
基板を接合し、さらに、この回路基板とリードをワイヤ
ボンディングしたもの２個を、側壁が互いに異なる向き
になるように接合して気密封止したものである。
【００１３】また、第５の発明による気密型混成集積回
路は、前記と同様に、凹型のコバールのケースに、内側
底面に電子部品を実装した回路基板を接合し、さらに、
この回路基板とリードをワイヤボンディングしたもの２
個と、底面の対向する２つの辺に沿って上方向と下方向
に設けた側壁に気密貫通して取り付けられたコバールの
リードを有するＨ型のコバールのケースに、底面の上下
に電子部品を実装した回路基板を接合し、さらに、これ
らの回路基板とリードをワイヤボンディングしたもの
を、前記の凹型のケースの間に前記のＨ型のケースを挟
み、かつ側壁が互いに異なる向きになるように接合して
気密封止したものである。
路は、前記と同様に、凹型のコバールのケースに、内側
底面に電子部品を実装した回路基板を接合し、さらに、
この回路基板とリードをワイヤボンディングしたもの２
個と、底面の対向する２つの辺に沿って上方向と下方向
に設けた側壁に気密貫通して取り付けられたコバールの
リードを有するＨ型のコバールのケースに、底面の上下
に電子部品を実装した回路基板を接合し、さらに、これ
らの回路基板とリードをワイヤボンディングしたもの
を、前記の凹型のケースの間に前記のＨ型のケースを挟
み、かつ側壁が互いに異なる向きになるように接合して
気密封止したものである。
【００１４】また、第６の発明による気密型混成集積回
路は、前記の気密型混成集積回路において、ケースまた
は、カバーまたは、コバール板に接合されたそれぞれの
回路基板の互いに向き合う部品実装面で、それぞれ互い
に異なる位置に電子部品を実装し、それぞれの回路基板
に実装された電子部品同士が接触しないようにしたもの
である。
路は、前記の気密型混成集積回路において、ケースまた
は、カバーまたは、コバール板に接合されたそれぞれの
回路基板の互いに向き合う部品実装面で、それぞれ互い
に異なる位置に電子部品を実装し、それぞれの回路基板
に実装された電子部品同士が接触しないようにしたもの
である。
【００１５】
実施の形態１．図１はこの発明の実施の形態１を示す断
面図、図２は図１に示したものの斜視図である。図にお
いて１ａは階段状の側壁に沿って、側壁に気密貫通し、
絶縁材８ａを介して取り付けられた階段状のコバールの
リード２ａを有するコバールのケースであり、電子部品
３ａが実装された回路基板４ａはケース１の内側底面に
接合されると共に、ボンディングワイヤ５ａにより、リ
ード２ａに接続されている。また、６はコバールのリー
ド２ｂが、絶縁材８ｂを介して取り付けられたコバール
のカバーであり、電子部品３ｂが実装された回路基板４
ｂはカバー６の下面に接合されると共に、ボンディング
ワイヤ５ｂにより、リード２ｂに接続されている。さら
に、リード２ａとリード２ｂを導電性接着剤７ａにより
接続する共に、ケース１ａに気密性を確保してコバール
のカバー６を接合し、所望の電気的機能を有する１つの
気密型混成集積回路１０を構成している。このため、従
来の気密型混成集積回路に比べて同一の平面積で、より
多機能の気密型混成集積回路を実現することができる。
面図、図２は図１に示したものの斜視図である。図にお
いて１ａは階段状の側壁に沿って、側壁に気密貫通し、
絶縁材８ａを介して取り付けられた階段状のコバールの
リード２ａを有するコバールのケースであり、電子部品
３ａが実装された回路基板４ａはケース１の内側底面に
接合されると共に、ボンディングワイヤ５ａにより、リ
ード２ａに接続されている。また、６はコバールのリー
ド２ｂが、絶縁材８ｂを介して取り付けられたコバール
のカバーであり、電子部品３ｂが実装された回路基板４
ｂはカバー６の下面に接合されると共に、ボンディング
ワイヤ５ｂにより、リード２ｂに接続されている。さら
に、リード２ａとリード２ｂを導電性接着剤７ａにより
接続する共に、ケース１ａに気密性を確保してコバール
のカバー６を接合し、所望の電気的機能を有する１つの
気密型混成集積回路１０を構成している。このため、従
来の気密型混成集積回路に比べて同一の平面積で、より
多機能の気密型混成集積回路を実現することができる。
【００１６】実施の形態２．図３はこの発明の実施の形
態２を示す断面図、図４は図３に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通して取り
付けられたコバールのリード２ａ、２ｂを有するコバー
ルのケースであり、電子部品３ａ、３ｂが実装された回
路基板４ａ、４ｂはケース１ａ、１ｂの内側底面にそれ
ぞれ接合されると共に、ボンディングワイヤ５ａ、５ｂ
により、リード２ａ、２ｂにそれぞれ接続されている。
さらに、ケース１ａとケース１ｂを気密性を確保して互
いに接合し、所望の電気的機能を有する１つの気密型混
成集積回路１０を構成している。これにより、実施の形
態１の気密型混成集積回路に比べて同一の平面積で、よ
り多機能の気密型混成集積回路を実現することができ
る。
態２を示す断面図、図４は図３に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通して取り
付けられたコバールのリード２ａ、２ｂを有するコバー
ルのケースであり、電子部品３ａ、３ｂが実装された回
路基板４ａ、４ｂはケース１ａ、１ｂの内側底面にそれ
ぞれ接合されると共に、ボンディングワイヤ５ａ、５ｂ
により、リード２ａ、２ｂにそれぞれ接続されている。
さらに、ケース１ａとケース１ｂを気密性を確保して互
いに接合し、所望の電気的機能を有する１つの気密型混
成集積回路１０を構成している。これにより、実施の形
態１の気密型混成集積回路に比べて同一の平面積で、よ
り多機能の気密型混成集積回路を実現することができ
る。
【００１７】実施の形態３．図５はこの発明の実施の形
態３を示す断面図、図６は図５に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通し、絶縁
材８ａ、８ｂを介して取り付けられたコバールのリード
２ａ、２ｂを有するコバールのケースであり、電子部品
３ａ、３ｂが実装された回路基板４ａ、４ｂはケース１
ａ、１ｂの内側底面にそれぞれ接合されると共に、ボン
ディングワイヤ５ａ、５ｂにより、リード２ａ、２ｂに
それぞれ接合されている。また、９はコバールのリード
２ｃ、２ｄが絶縁材８ｃ、８ｄを介して上面及び下面に
取り付けられ、電子部品３ｃ、３ｄが実装された回路基
板４ｃ、４ｄを上面及び下面に有するコバール板であ
り、回路基板４ｃ、４ｄはボンディングワイヤ５ａ、５
ｂによりリード２ｃ、２ｄにそれぞれ接合されている。
さらに、ケース１ａとケース１ｂの間にコバール板８を
挟むように、リード２ａ、２ｂとコバール板８をそれぞ
れ気密性を確保して接合すると同時に、リード２ａとリ
ード２ｄ、リード２ｂと２ｃをそれぞれ導電性接着剤７
ａ、７ｂにより接続し、所望の電気的機能を有する１つ
の気密型混成集積回路１０を構成している。これによ
り、実施の形態１、２の気密型混成集積回路に比べ、同
一の平面積で、より多機能の気密型混成集積回路を実現
することができる。
態３を示す断面図、図６は図５に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通し、絶縁
材８ａ、８ｂを介して取り付けられたコバールのリード
２ａ、２ｂを有するコバールのケースであり、電子部品
３ａ、３ｂが実装された回路基板４ａ、４ｂはケース１
ａ、１ｂの内側底面にそれぞれ接合されると共に、ボン
ディングワイヤ５ａ、５ｂにより、リード２ａ、２ｂに
それぞれ接合されている。また、９はコバールのリード
２ｃ、２ｄが絶縁材８ｃ、８ｄを介して上面及び下面に
取り付けられ、電子部品３ｃ、３ｄが実装された回路基
板４ｃ、４ｄを上面及び下面に有するコバール板であ
り、回路基板４ｃ、４ｄはボンディングワイヤ５ａ、５
ｂによりリード２ｃ、２ｄにそれぞれ接合されている。
さらに、ケース１ａとケース１ｂの間にコバール板８を
挟むように、リード２ａ、２ｂとコバール板８をそれぞ
れ気密性を確保して接合すると同時に、リード２ａとリ
ード２ｄ、リード２ｂと２ｃをそれぞれ導電性接着剤７
ａ、７ｂにより接続し、所望の電気的機能を有する１つ
の気密型混成集積回路１０を構成している。これによ
り、実施の形態１、２の気密型混成集積回路に比べ、同
一の平面積で、より多機能の気密型混成集積回路を実現
することができる。
【００１８】実施の形態４．図７はこの発明の実施の形
態３を示す断面図、図８は図７に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通して取り
付けられたコバールのリード２ａ、２ｂを有する凹型の
コバールのケースであり、電子部品３ａ、３ｂが実装さ
れた回路基板４ａ、４ｂはケース１ａ、１ｂの内側底面
にそれぞれ接合されると共に、ボンディングワイヤ５
ａ、５ｂにより、リード２ａ、２ｂにそれぞれ接合され
ている。さらに、ケース１ａ、１ｂを側壁が互いに異な
る向きになるように、気密性を確保して接合し、所望の
電気的機能を有する１つの気密型混成集積回路１０を構
成している。これにより、実施の形態１、２の気密型混
成集積回路に比べて同一の機能で、より小型の気密型混
成集積回路を実現することができる。
態３を示す断面図、図８は図７に示したものの斜視図で
ある。図において１ａ、１ｂは側壁に気密貫通して取り
付けられたコバールのリード２ａ、２ｂを有する凹型の
コバールのケースであり、電子部品３ａ、３ｂが実装さ
れた回路基板４ａ、４ｂはケース１ａ、１ｂの内側底面
にそれぞれ接合されると共に、ボンディングワイヤ５
ａ、５ｂにより、リード２ａ、２ｂにそれぞれ接合され
ている。さらに、ケース１ａ、１ｂを側壁が互いに異な
る向きになるように、気密性を確保して接合し、所望の
電気的機能を有する１つの気密型混成集積回路１０を構
成している。これにより、実施の形態１、２の気密型混
成集積回路に比べて同一の機能で、より小型の気密型混
成集積回路を実現することができる。
【００１９】実施の形態５．図９は本発明の実施の形態
４を示す断面図、図９は図８に示したものの斜視図であ
る。図において１ａ、１ｂは側壁に気密貫通して取り付
けられたコバールのリード２ａ、２ｂを有する凹型のコ
バールのケースであり、電子部品３ａ、３ｂが実装され
た回路基板４ａ、４ｂはケース１ａ、１ｂの内側底面に
それぞれ接合されると共に、ボンディングワイヤ５ａ、
５ｂにより、リード２ａ、２ｂにそれぞれ接合されてい
る。また、１ｃは上下の側壁に気密貫通して取り付けら
れたコバールのリード２ｃ、２ｄを有するＨ型のコバー
ルのケースであり、電子部品３ｃ、３ｄが実装された回
路基板４ｃ、４ｄはケース１ｃの底面の上下にそれぞれ
接合されると共に、ボンディングワイヤ５ｃ、５ｄによ
り、リード５ｃ、５ｄに接合されている。さらに、ケー
ス１ａ、１ｂの間にケース１ｃを挟むように、また、そ
れぞれの側壁が互いに異なる向きになるように、気密性
を確保して接合し、所望の電気的機能を有する１つの気
密型混成集積回路１０を構成している。これにより、実
施の形態３に比べ、同一の平面積で、より多機能の気密
型混成集積回路を実現することができる。
４を示す断面図、図９は図８に示したものの斜視図であ
る。図において１ａ、１ｂは側壁に気密貫通して取り付
けられたコバールのリード２ａ、２ｂを有する凹型のコ
バールのケースであり、電子部品３ａ、３ｂが実装され
た回路基板４ａ、４ｂはケース１ａ、１ｂの内側底面に
それぞれ接合されると共に、ボンディングワイヤ５ａ、
５ｂにより、リード２ａ、２ｂにそれぞれ接合されてい
る。また、１ｃは上下の側壁に気密貫通して取り付けら
れたコバールのリード２ｃ、２ｄを有するＨ型のコバー
ルのケースであり、電子部品３ｃ、３ｄが実装された回
路基板４ｃ、４ｄはケース１ｃの底面の上下にそれぞれ
接合されると共に、ボンディングワイヤ５ｃ、５ｄによ
り、リード５ｃ、５ｄに接合されている。さらに、ケー
ス１ａ、１ｂの間にケース１ｃを挟むように、また、そ
れぞれの側壁が互いに異なる向きになるように、気密性
を確保して接合し、所望の電気的機能を有する１つの気
密型混成集積回路１０を構成している。これにより、実
施の形態３に比べ、同一の平面積で、より多機能の気密
型混成集積回路を実現することができる。
【００２０】実施の形態６．図１１はこの発明の実施の
形態６を示す断面図であり、実施の形態５において、ケ
ース１ａ、１ｂ、１ｃを接合する際に、それぞれ対向す
る回路基板４ａと４ｄ、４ｂと４ｃに実装された電子部
品３ａ、３ｂ、３ｃ、３ｄが接触しないようにそれぞれ
互いに異なる位置に電子部品３ａ、３ｂ、３ｃ、３ｄを
実装したものであり、これにより、実施の形態５の気密
型混成集積回路に比べ、同一の機能で、より小型の気密
型混成集積回路を得ることができる。
形態６を示す断面図であり、実施の形態５において、ケ
ース１ａ、１ｂ、１ｃを接合する際に、それぞれ対向す
る回路基板４ａと４ｄ、４ｂと４ｃに実装された電子部
品３ａ、３ｂ、３ｃ、３ｄが接触しないようにそれぞれ
互いに異なる位置に電子部品３ａ、３ｂ、３ｃ、３ｄを
実装したものであり、これにより、実施の形態５の気密
型混成集積回路に比べ、同一の機能で、より小型の気密
型混成集積回路を得ることができる。
【００２１】
【発明の効果】第１の発明によれば、ケース及びカバー
に電子部品を実装した回路基板を取り付けてあるので、
気密型混成集積回路の内部に２枚の回路基板を収めるこ
とができ、従来の気密型混成集積回路に比べ、同一の平
面積で、より多機能の気密型混成集積回路を実現するこ
とができる。
に電子部品を実装した回路基板を取り付けてあるので、
気密型混成集積回路の内部に２枚の回路基板を収めるこ
とができ、従来の気密型混成集積回路に比べ、同一の平
面積で、より多機能の気密型混成集積回路を実現するこ
とができる。
【００２２】また、第２の発明によれば、側壁面にリー
ドを有し、電子部品を実装した回路基板を取り付けた２
個のケースを気密封止してあるので、気密型混成集積回
路の内部に２枚の回路基板を収めることができ、また、
２個のケースに気密型混成集積回路の外部との入出力端
子となるリードを設けることができ、実施の形態１に比
べ、同一の平面積で、より多機能の気密型混成集積回路
を実現することができる。
ドを有し、電子部品を実装した回路基板を取り付けた２
個のケースを気密封止してあるので、気密型混成集積回
路の内部に２枚の回路基板を収めることができ、また、
２個のケースに気密型混成集積回路の外部との入出力端
子となるリードを設けることができ、実施の形態１に比
べ、同一の平面積で、より多機能の気密型混成集積回路
を実現することができる。
【００２３】また、第３の発明によれば、側壁面にリー
ドを有し、電子部品を実装した回路基板を取り付けた２
個のケースと、上面及び下面にリード及び電子部品を実
装した回路基板を取り付けたコバール板を、２個のケー
スの間にコバール板を挟むように気密封止してあるの
で、気密型混成集積回路の内部に４枚の回路基板を収め
ることができ、また、２個のケースに気密型混成集積回
路の外部との入出力端子となるリードを設けることがで
き、実施の形態１、２に比べ、同一の平面積で、より多
機能の気密型混成集積回路を実現することができる。
ドを有し、電子部品を実装した回路基板を取り付けた２
個のケースと、上面及び下面にリード及び電子部品を実
装した回路基板を取り付けたコバール板を、２個のケー
スの間にコバール板を挟むように気密封止してあるの
で、気密型混成集積回路の内部に４枚の回路基板を収め
ることができ、また、２個のケースに気密型混成集積回
路の外部との入出力端子となるリードを設けることがで
き、実施の形態１、２に比べ、同一の平面積で、より多
機能の気密型混成集積回路を実現することができる。
【００２４】また、第４の発明によれば、側壁面にリー
ドを有し、電子部品を実装した回路基板を取り付けた２
個の凹型のケースを、側壁面が互いに異なる向きになる
ように、気密封止してあるので、気密型混成集積回路の
内部に２枚の回路基板を収めることができ、また、２個
のケースに気密型混成集積回路の外部との入出力端子と
なるリードを設けることができ、さらに、ケースが凹型
で側壁が互いに異なる向きになっており、実施の形態
１、２に比べ、同一の機能で、より小型の気密型混成集
積回路を実現することができる。
ドを有し、電子部品を実装した回路基板を取り付けた２
個の凹型のケースを、側壁面が互いに異なる向きになる
ように、気密封止してあるので、気密型混成集積回路の
内部に２枚の回路基板を収めることができ、また、２個
のケースに気密型混成集積回路の外部との入出力端子と
なるリードを設けることができ、さらに、ケースが凹型
で側壁が互いに異なる向きになっており、実施の形態
１、２に比べ、同一の機能で、より小型の気密型混成集
積回路を実現することができる。
【００２５】また、第５の発明によれば、側壁面にリー
ドを有し、電子部品を実装した回路基板を取り付けた２
個の凹型のケースと、上下の側壁にリードを有し、電子
部品を実装した回路基板を上面及び下面に取り付けたＨ
型のケースを、２個の凹型のケースの間にＨ型のケース
を挟むように、また、それぞれの側壁が互いに異なる向
きになるように、気密封止してあるので、気密型混成集
積回路の内部に４枚の回路基板を収めることができ、ま
た、２個の凹型のケースと１個のＨ型ケースに気密型混
成集積回路の外部との入出力端子となるリードを設ける
ことができ、さらに、凹型のケースとＨ型のケースの側
壁が互いに異なる向きになっており、実施の形態３に比
べ、同一の平面積で、より多機能の気密型混成集積回路
を実現することができる。
ドを有し、電子部品を実装した回路基板を取り付けた２
個の凹型のケースと、上下の側壁にリードを有し、電子
部品を実装した回路基板を上面及び下面に取り付けたＨ
型のケースを、２個の凹型のケースの間にＨ型のケース
を挟むように、また、それぞれの側壁が互いに異なる向
きになるように、気密封止してあるので、気密型混成集
積回路の内部に４枚の回路基板を収めることができ、ま
た、２個の凹型のケースと１個のＨ型ケースに気密型混
成集積回路の外部との入出力端子となるリードを設ける
ことができ、さらに、凹型のケースとＨ型のケースの側
壁が互いに異なる向きになっており、実施の形態３に比
べ、同一の平面積で、より多機能の気密型混成集積回路
を実現することができる。
【００２６】また、第６の発明によれば、実施の形態１
〜５において、ケースまたは、カバーまたは、コバール
板をそれぞれ接合する際に、対向する回路基板の実装さ
れた電子部品同士が接触しないように、それぞれ互いに
異なる位置に電子部品を実装してあるので、実施の形態
１〜５に比べ、同一の機能で、より小型の気密型混成集
積回路を実現することができる。
〜５において、ケースまたは、カバーまたは、コバール
板をそれぞれ接合する際に、対向する回路基板の実装さ
れた電子部品同士が接触しないように、それぞれ互いに
異なる位置に電子部品を実装してあるので、実施の形態
１〜５に比べ、同一の機能で、より小型の気密型混成集
積回路を実現することができる。
【図１】 この発明による気密型混成集積回路の実施の
形態１を示す断面図である。
形態１を示す断面図である。
【図２】 この発明による気密型混成集積回路の実施の
形態１を示す斜視図である。
形態１を示す斜視図である。
【図３】 この発明による気密型混成集積回路の実施の
形態２を示す断面図である。
形態２を示す断面図である。
【図４】 この発明による気密型混成集積回路の実施の
形態２を示す斜視図である。
形態２を示す斜視図である。
【図５】 この発明による気密型混成集積回路の実施の
形態３を示す断面図である。
形態３を示す断面図である。
【図６】 この発明による気密型混成集積回路の実施の
形態３を示す斜視図である。
形態３を示す斜視図である。
【図７】 この発明による気密型混成集積回路の実施の
形態４を示す断面図である。
形態４を示す断面図である。
【図８】 この発明による気密型混成集積回路の実施の
形態４を示す斜視図である。
形態４を示す斜視図である。
【図９】 この発明による気密型混成集積回路の実施の
形態５を示す断面図である。
形態５を示す断面図である。
【図１０】 この発明による気密型混成集積回路の実施
の形態５を示す斜視図である。
の形態５を示す斜視図である。
【図１１】 この発明による気密型混成集積回路の実施
の形態６を示す断面図である。
の形態６を示す断面図である。
【図１２】 従来の気密型混成集積回路を示す断面図で
ある。
ある。
【図１３】 従来の気密型混成集積回路を示す断面図で
ある。
ある。
１ ケース ２ リード ３ 電子部品 ４ 回路基板 ５ ボンディングワイヤ ６ カバー ７ 導電性接着剤 ８ 絶縁材 ９ コバール板 １０ 気密型混成集積回路
Claims (6)
- 【請求項１】 階段状の側壁を有し、この階段状の側壁
に沿って、階段状のコバールのリードが側壁面に気密貫
通し、底面との間に絶縁材を介して取り付けられ、この
コバールのリードとワイヤボンディング接続され、電子
部品が実装されたセラミック等の回路基板を内側底面に
接合してあるケースと、コバールのリードが、絶縁材を
介して下面に取り付けられ、このリードとワイヤボンデ
ィング接続され、半導体チップ等の電子部品が実装され
たセラミック等の回路基板を下面に接合してあるカバー
とで構成され、前記ケースに取り付けられた階段状のリ
ードの最上段部分と前記カバーに取り付けられたリード
を導電性接着剤により接続すると共に、前記ケースと前
記カバーを接合して気密封止してあることを特徴とする
気密型混成集積回路。 - 【請求項２】 側壁面に気密貫通して取り付けられたコ
バールのリードを有し、このコバールのリードとワイヤ
ボンディング接続され、半導体チップ等の電子部品が実
装されたセラミック等の回路基板を内側底面に接合して
ある２個の同一形状のコバールのケースで構成され、前
記の２個のケース同士をそれぞれの側壁断面で接合し、
気密封止してあることを特徴とする気密型混成集積回
路。 - 【請求項３】 前記の気密型混成集積回路において、２
個のコバールのケースの側壁内側を階段状にし、この階
段状の側壁に沿って、階段状のコバールのリードを側壁
面に気密貫通し、底面との間に絶縁材を介して取り付け
られると共に、２個のケースの間に、上面及び下面に、
絶縁材を介してコバールのリードが取り付けられ、この
コバールのリードとワイヤボンディング接続され、半導
体チップ等の電子部品が実装された回路基板を上面及び
下面に接合してあるコバール板を設け、このコバール板
に取り付けられたリードと前記の２個のケースに取り付
けられた階段状のリードの最上段部分を導電性接着剤に
より、それぞれ接続すると共に、前記の２個のケースと
コバール板をそれぞれ接合し、気密封止してあることを
特徴とする請求項２記載の気密型混成集積回路。 - 【請求項４】 底面の対向する２つの辺に沿って側壁が
設けられ、この側壁面に気密貫通して取り付けられたコ
バールのリードを有し、このコバールのリードとワイヤ
ボンディング接続され、半導体チップ等の電子部品が実
装されたセラミック等の回路基板を内側底面に接合して
ある２個の凹型のコバールのケースで構成され、前記の
２個のケースを、側壁が互いに異なる向きになるように
接合し、気密封止してあることを特徴とする気密型混成
集積回路。 - 【請求項５】 前記の２個の凹型のケースと、底面の対
向する２つの辺に沿って上方向及び下方向に側壁が設け
られ、この側壁面に気密貫通して取り付けられたコバー
ルのリードを有し、このコバールのリードとワイヤボン
ディング接続され、半導体チップ等の電子部品が実装さ
れたセラミック等の回路基板を底面の上下に接合してあ
るＨ型のコバールのケースで構成され、前記のＨ型のケ
ースを中央にし、その上下に前記の凹型のケースを、そ
れぞれの側壁が互いに異なる向きになるように接合し、
気密封止してあることを特徴とする請求項４記載の気密
型混成集積回路。 - 【請求項６】 前記の気密型混成集積回路において、ケ
ースまたは、カバーまたは、コバール板にそれぞれ接合
された回路基板の対向した部品実装面に、部品同士が接
触しないように、それぞれ互いに異なる位置に部品を実
装したことを特徴とする請求項１〜５のいずれかに記載
の気密型混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30499796A JPH10150139A (ja) | 1996-11-15 | 1996-11-15 | 気密型混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30499796A JPH10150139A (ja) | 1996-11-15 | 1996-11-15 | 気密型混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150139A true JPH10150139A (ja) | 1998-06-02 |
Family
ID=17939845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30499796A Pending JPH10150139A (ja) | 1996-11-15 | 1996-11-15 | 気密型混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150139A (ja) |
-
1996
- 1996-11-15 JP JP30499796A patent/JPH10150139A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783464A (en) | Method of forming a hermetically sealed circuit lead-on package | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| JPH11330283A (ja) | 半導体モジュール及び大型半導体モジュール | |
| JP2001223324A (ja) | 半導体装置 | |
| US4748538A (en) | Semiconductor module | |
| US8786165B2 (en) | QFN/SON compatible package with SMT land pads | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| US5051869A (en) | Advanced co-fired multichip/hybrid package | |
| JPH0118583B2 (ja) | ||
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| JP2020120195A (ja) | Ｍｅｍｓ発振器 | |
| JPH10150139A (ja) | 気密型混成集積回路 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3830919B2 (ja) | 大型半導体モジュール | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| JPH0541569A (ja) | 電子回路部品実装用パツケージ | |
| JP2002208830A (ja) | 弾性表面波デバイスの製造方法 | |
| JP3314076B2 (ja) | 水晶発振器 | |
| JP5261259B2 (ja) | 電子部品収納用パッケージ、入出力端子、および電子装置 | |
| JP3314077B2 (ja) | 水晶発振器 |