JPH10149349A - フィルタ対称を使用した信号内挿及びデシメーション - Google Patents

Abstract

(57)【要約】 【課題】 かなりの処理資源を使用する信号補間および
信号デシメーションをより効率よく実施させる。 【解決手段】 フィルタにおける対称性を使用して補間
またはデシメーションの複雑さを少なくし、結果の離散
サンプルの導出を簡単にする。具体的には、２つのサン
プルに適用される重みの逆関係を探して、利用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ・シ
ステムにおける信号処理に関し、具体的にはアナログ信
号の離散サンプルの補間とデシメーション（デシメーシ
ョン）を行うための特に効率的な機構に係わる。

【０００２】

【従来の技術】信号補間と信号デシメーションは、コン
ピュータの資源や回路の点でかなりの資源を必要とする
信号処理の形態である。信号補間と信号デシメーション
は、一般に特定の周波数で取り出されたアナログ信号の
離散サンプルを必要とする。信号補間は、より高い周波
数のアナログ信号の合成離散信号を生成する。たとえ
ば、２０ＭＨｚの周波数で取り出されたアナログ音声信
号の離散サンプルを、１対２信号補間機構によって補間
して、４０ＭＨｚのアナログ音声信号の合成離散サンプ
ルを生成することができる。信号デシメーションは、よ
り低い周波数のアナログ信号の合成離散信号を生成す
る。

【０００３】信号補間機構と信号デシメーション機構を
使用して、様々なタイプのアナログ信号の離散サンプル
を処理し、様々な周波数のアナログ信号の離散サンプル
を生成する。たとえば、信号補間機構とデシメーション
機構は、従来の方式で震動源と１つまたは複数のジオホ
ンとを使用して記録されたアナログ地震信号の離散サン
プルを処理することができる。あるいは、信号補間機構
とデシメーション機構はビデオ・カメラで記録されたア
ナログ光信号すなわちカラー・グラフィカル・イメージ
のピクセルの離散サンプルを処理することができる。さ
らに、信号補間機構と信号デシメーション機構は、アナ
ログ音声記録の離散サンプルを処理することができる。
離散サンプルは一般にはソース・アナログ信号からアナ
ログ−ディジタル変換器を使用して取り出される。アナ
ログ−ディジタル変換器は特定の時点におけるアナログ
信号の特定の値を、コンピュータのメモリに記憶可能な
ディジタル数値に変換する。

【０００４】信号補間と信号デシメーションは一般にか
なりの量の処理資源を必要とするが、これは一部は補間
とデシメーションで使用されるフィルタの複雑さのため
であり、一部は処理する離散サンプルの数が多いためで
ある。フィルタは一般に、いくつかの離散サンプルのそ
れぞれに適用されるいくつかの重みである。この重みは
離散サンプルの様々な集まりに適用されるため、この重
みは一般にフィルタと呼ばれる。たとえば、２４個の重
みを持つフィルタを、まず最初の離散サンプルから２４
番目までの離散サンプルに適用し、２回目には２番目か
ら２５番目までの離散サンプルに適用し、３回目には３
番目から２６番目のサンプルに適用し、以下同様に適用
していく。２４個の重みを持つ信号補間機構の場合、合
成離散サンプルを生成するのに２４回の乗算と２３回の
加算が必要である。同様に、２４個の重みを持つ信号デ
シメーション機構の場合、アナログ信号の基の離散サン
プルを処理するのに２４回の乗算と２３回の加算が必要
である。

【０００５】補間またはデシメーションする信号は一般
に、かなりの数の離散サンプルを含む。たとえば、地震
データは地震データの多数のラインを含むことがあり、
各ラインが地表面に沿った経路を表し、各ラインが１０
００以上の地震トレースを含む。地震トレースはさら
に、地表面の特定の地点で測定されたアナログ地震信号
の数千の離散サンプルを含むことがある。したがって、
地震信号は優に数百万の離散サンプルを含むことがあ
る。他の例として、現在のグラフィカル画像は、各画素
がビデオ信号の離散サンプルである１０００列以上と１
０００行以上から成る画素すなわちピクセルを有するの
が普通である。このようなビデオ信号をビデオ・カメ
ラ、光学式スキャナを使用して記録したり、コンピュー
タで生成したりして、部分的にユーザがコンピュータ入
力装置を物理的に操作することによって定義された物理
オブジェクトを表すことができる。したがって、グラフ
ィカル画像はビデオ画像の百万以上の離散サンプルを含
むのが普通である。さらに、モーション・ビデオ信号は
数千個のフレームを含むことがあり、各フレームが百万
以上の離散サンプルを含むことがある。したがって、こ
のような地震信号やビデオ信号の補間またはデシメーシ
ョンには数百万の信号の処理が必要である。したがっ
て、このような信号を処理するのに必要な時間と資源を
削減するために、信号補間機構または信号デシメーショ
ン機構の効率化がきわめて望ましい。

【０００６】さらに、信号をきわめて迅速に補間または
デシメーションすることが望ましい場合が多い。たとえ
ば、コンパクト・ディスク・プレイヤは一般に、毎秒４
０００万離散サンプル以上の速度でアナログ音声信号の
離散サンプルを読み取る。離散サンプルから再生される
アナログ音声信号の音質を向上させるために、コンパク
ト・ディスクから取り出された離散サンプルから、さら
に離散サンプルが補間される。このような補間機構は一
般に、少なくとも離散サンプルが取り出される速度で、
すなわち少なくとも毎秒４０００万サンプルの速度で離
散サンプルを処理しなければならない。

【０００７】

【発明が解決しようとする課題】このような信号補間お
よび信号デシメーションにはかなりの処理資源を要する
ため、当業界では信号補間機構および信号デシメーショ
ン機構の効率をさらに向上させる必要がある。

【０００８】

【課題を解決するための手段】本発明によると、フィル
タの対称性を使用して補間機構またはデシメーション機
構の複雑さを少なくし、結果の離散サンプルの導出を単
純化する。具体的には、２つのサンプルに適用される重
みの逆関係を見つけて利用すると、加算の複雑さが低減
される。逆関係は、（ｉ）第１の結果サンプルの導出に
おいて、第１のサンプルに第１の重みが関連づけられ、
第２のサンプルに第２の重みが関連づけられ、（ii）第
２の結果サンプルの導出において、第２のサンプルに第
１の重みと等価の重みが関連づけられ、第１のサンプル
に第２の重みと等価の重みが関連づけられている場合に
認められる。第１の重みと第２の重みの２つの複合重み
を形成し、この複合重みを使用して複合サンプル信号に
重みづけすることによって、この逆関係を利用する。複
合重みのうちの第１の複合重みは、第１の重みの値と第
２の重みの値の和の半分である値を有する。複合重みの
うちの第２の複合重みは、第１の重みの値と第２の重み
の値の差の半分である値を有する。この複合重みは、そ
れぞれそれ以降の各補間またはデシメーションに使用す
ることができ、したがって同じフィルタに従って多くの
サンプルを処理するのに１回だけ計算すれば済む。この
２つの複合サンプルの値はそれぞれ、（ｉ）第１と第２
のサンプルの値の和、および（ii）第１と第２のサンプ
ルの値の差である。２つの複合重みしか必要でないの
で、第１と第２のサンプルに、それぞれ第１の重みと第
２の重みで重みづけし、それぞれ第２の重みと第１の重
みで重みづけする４回の乗算は必要なく、２回の乗算で
済む。以下で詳述するように、必要な加算機構の数も大
幅に削減される。

【０００９】本発明によると、単一の加算機構を使用し
て２対のソース・サンプルのそれぞれの和に対応する２
つの中間信号を生成することによって、必要な加算機構
の数はさらに少なくなる。この加算機構を使用して、１
つの時間間隔中に中間信号のうちの第１の信号を生成
し、その後の時間間隔中に中間信号のうちの第２の中間
信号を生成する。結果サンプルの生成において、第１の
中間信号に対応する信号を生成し、１つの時間間隔のあ
いだ遅延させ、第２の中間信号に対応する信号を生成
し、中間信号に対応する信号を加算機構に供給し、加算
機構がこの２つの信号の値の和を表す信号を生成するこ
とによって、この２つの中間信号を結合する。その結
果、いくつかの結果信号を生成するのに必要な加算機構
の数を大幅に減らすことができる。したがって、本発明
による補間機構およびデシメーション機構は、前記のよ
うな補間およびデシメーションの信号効率向上を示す。

【００１０】

【発明の実施の形態】本発明により、フィルタの対称性
を使用して補間機構またはデシメーション機構の複雑さ
を減らし、結果の離散サンプルの導出を単純化する。

【００１１】画像処理システムのハードウェア構成要素
本発明を理解しやすくするために、本発明による信号処
理システムの一実施形態のハードウェア構成要素につい
て簡単に説明する。コンピュータ・システム１００（図
１）は、プロセッサ１０２と、バス１０６を介してプロ
セッサ１０２に結合されたメモリ１０４とを備える。プ
ロセッサ１０２は、メモリ１０４からコンピュータ命令
をフェッチし、フェッチしたコンピュータ命令を実行す
る。プロセッサ１０２は、フェッチし、実行したコンピ
ュータ命令に従ってメモリ１０４のデータの読み書きも
行い、バス１０６を介して１つまたは複数のコンピュー
タ表示装置１２０にデータおよび制御信号を送る。プロ
セッサ１０２は、たとえば米国カリフォルニア州マウン
テンビューのサン・マイクロシテムズ・インクから入手
可能なＳＰＡＲＣプロセッサとすることができる。

【００１２】メモリ１０４は、任意のタイプのコンピュ
ータ・メモリを含むことができ、ランダム・アクセス・
メモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、およ
び磁気ディスクや光ディスクなどの記憶媒体を含む記憶
装置を含むことができるが、これらには限定されない。
メモリ１０４は、メモリ１０４からプロセッサ１０２内
で実行されるコンピュータ・プロセスである信号プロセ
ッサ１１０を含む。コンピュータ・プロセスは、コンピ
ュータ命令とデータの集まりであり、コンピュータ・シ
ステム１００が実行するタスクを集合的に定義する。以
下で詳述するように、信号プロセッサ１１０は、（ｉ）
ソース・バッファ１１２から特定のサンプリング周波数
に対応する離散ソース・サンプルを読み取り、（ii）そ
れらの離散ソース・サンプルから異なるサンプリング周
波数に対応する新しい離散結果サンプルを導き出し、
（iii)それらの新しい離散結果サンプルを宛先バッファ
１１４に格納する。

【００１３】各コンピュータ表示装置１２０は、プリン
ター、陰極線管（ＣＲＴ）、発光ダイオード（ＬＥＤ）
表示装置、液晶表示装置（ＬＣＤ）などのコンピュータ
表示装置とすることができるがこれらに限定されない。
各コンピュータ表示装置１２０は、プロセッサ１０２か
ら制御信号およびデータを受け取り、その制御信号に応
答して受信データを表示する。コンピュータ表示装置１
２０と、プロセッサ１０２によるその制御とは従来から
のものである。

【００１４】コンピュータ・システム１００は、米国カ
リフォルニア州マウンテンビューのサン・マイクロシス
テムズ・インクから入手可能なＳＰＡＲＣｓｔａｔｉｏ
ｎワークステーション・コンピュータのいずれかとする
ことができる。サン、サン・マイクロシステムズ、およ
びサン・ロゴは、米国およびその他の国におけるサン・
マイクロシステムズ・インクの商標または登録商標であ
る。ＳＰＡＲＣの商標はすべてライセンスに基づいて使
用され、米国およびその他の国におけるＳＰＡＲＣイン
ターナショナル・インクの商標である。ＳＰＡＲＣの商
標の付いた製品は、サン・マイクロシステムズ・インク
が開発したアーキテクチャに基づいている。

【００１５】ソース・バッファ１１２と宛先バッファ１
１４はメモリ１０４に記憶され、それぞれアナログ信号
の離散サンプルが入れられる。たとえば、ソース・バッ
ファ１１２は従来の方式で震動源と１つまたは複数のジ
オホンを使用して記録されたアナログ地震信号からソー
ス・サンプリング周波数で取り出された離散サンプルを
入れることができる。あるいは、ソース・バッファ１１
２には、カラー・グラフィカル画像のアナログ光信号す
なわちピクセルの離散サンプルを入れることができる。
さらに、ソース・バッファ１１２には、アナログ音声記
録からソース・サンプリング周波数で取り出された離散
サンプルを入れることができる。ソース・バッファ１１
２の離散サンプルは、一般にソース・アナログ信号から
アナログ−ディジタル変換器を使用して取り出される。
アナログ−ディジタル変換器は特定の時点におけるアナ
ログ信号の特定の値を、メモリ１０４に記憶可能なディ
ジタル数値に変換する。離散サンプルは一般に、離散サ
ンプルが周期的時間間隔におけるアナログ信号の値を表
すようにして、アナログ信号からソース・サンプリング
周波数で取り出される。宛先バッファ１１４には一般
に、信号プロセッサ１１０によってソース・バッファ１
１２の離散ソース・サンプルから導き出され、異なる目
的サンプリング周波数に対応するアナログ信号の値を表
す離散サンプルが入れられる。

【００１６】１対Ｎ補間 本発明の具体的な効率と利点について説明する前に、補
間について簡単に説明すれば理解の助けになるであろ
う。図２Ａないし図２Ｄに１対４補間を示す。重みフィ
ルタＨ（図２Ａ）によって、ソース・バッファ１１２
（図１）の様々な離散ソース・サンプルの相対重みが指
定される。この例では、重みフィルタＨ（図２Ａ）は２
４個の離散重みＨ０〜２３を含む。図２Ａで、重みフィ
ルタＨは、ソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−１）、
Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−４）、およびＸ
（Ｎ−５）から補間される目的サンプルＹ０の上に中心
が置かれている。目的サンプルＹ０の値は、重みフィル
タＨの対応する重みによって重みづけされたソース・サ
ンプルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ
−３）、Ｘ（Ｎ−４）、およびＸ（Ｎ−５）の値を合計
することによって算出される。図２Ａに示すように、重
みＨ０、Ｈ４、Ｈ８、Ｈ１２、Ｈ１６、およびＨ２０は
それぞれソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ
（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−４）、およびＸ
（Ｎ−５）と整列されている。したがって、目的サンプ
ルＹ０に割り当てられた値は以下の式によって求められ
る。 Ｙ０＝Ｘ（Ｎ）・Ｈ０＋Ｘ（Ｎ−１）・Ｈ４＋Ｘ（Ｎ−２）・Ｈ８ ＋Ｘ（Ｎ−３）・Ｈ１２＋Ｘ（Ｎ−４）・Ｈ１６ ＋Ｘ（Ｎ−５）・Ｈ２０ （１）

【００１７】図２Ｂに、ソース・サンプルＸ（Ｎ）、Ｘ
（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−
４）、およびＸ（Ｎ−５）からの第２の目的サンプルＹ
１の導出を示す。図２Ｂで、重みフィルタＨは図２Ａの
重みフィルタＨの位置から、目的サンプルＹ０とＹ１の
間の時間間隔に等しい量だけ左に移動されている。図２
Ｂに示すように、重みＨ１、Ｈ５、Ｈ９、Ｈ１３、Ｈ１
７、およびＨ２１はそれぞれソース・サンプルＸ
（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、
Ｘ（Ｎ−４）、およびＸ（Ｎ−５）と整列されている。
したがって、目的サンプルＹ１に割り当てられた値は以
下の式によって求められる。 Ｙ１＝Ｘ（Ｎ）・Ｈ１＋Ｘ（Ｎ−１）・Ｈ５＋Ｘ（Ｎ−２）・Ｈ９ ＋Ｘ（Ｎ−３）・Ｈ１３＋Ｘ（Ｎ−４）・Ｈ１７ ＋Ｘ（Ｎ−５）・Ｈ２１ （２）

【００１８】図２Ｃに、ソース・サンプルＸ（Ｎ）、Ｘ
（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−
４）、およびＸ（Ｎ−５）からの第３の目的サンプルＹ
２の導出を示す。図２Ｃでは、重みフィルタＨは図２Ｂ
の重みフィルタＨの位置から、目的サンプルＹ１とＹ２
との間の時間間隔に等しい量だけ左に移動されている。
図２Ｃに示すように、重みＨ２、Ｈ６、Ｈ１０、Ｈ１
４、Ｈ１８、およびＨ２２はそれぞれソース・サンプル
Ｘ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−
３）、Ｘ（Ｎ−４）、およびＸ（Ｎ−５）と整列されて
いる。したがって、目的サンプルＹ２に割り当てられた
値は以下の式によって求められる。 Ｙ２＝Ｘ（Ｎ）・Ｈ２＋Ｘ（Ｎ−１）・Ｈ６＋Ｘ（Ｎ−２）・Ｈ１０ ＋Ｘ（Ｎ−３）・Ｈ１４＋Ｘ（Ｎ−４）・Ｈ１８ ＋Ｘ（Ｎ−５）・Ｈ２２ （３）

【００１９】図２Ｄに、ソース・サンプルＸ（Ｎ）、Ｘ
（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−
４）、およびＸ（Ｎ−５）からの第４の目的サンプルＹ
３の導出を示す。図２Ｄでは、重みフィルタＨは図２Ｃ
の重みフィルタＨの位置から、目的サンプルＹ２とＹ３
との間の時間間隔に等しい量だけ左に移動されている。
図２Ｄに示すように、重みＨ３、Ｈ７、Ｈ１１、Ｈ１
５、Ｈ１９、およびＨ２３はそれぞれソース・サンプル
Ｘ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−
３）、Ｘ（Ｎ−４）、およびＸ（Ｎ−５）と整列されて
いる。したがって、目的サンプルＹ３に割り当てられた
値は以下の式によって求められる。 Ｙ３＝Ｘ（Ｎ）・Ｈ３＋Ｘ（Ｎ−１）・Ｈ７＋Ｘ（Ｎ−２）・Ｈ１１ ＋Ｘ（Ｎ−３）・Ｈ１５＋Ｘ（Ｎ−４）・Ｈ１９ ＋Ｘ（Ｎ−５）・Ｈ２３ （４）

【００２０】重みフィルタＨは典型的には対称である。
すなわち、重みＨ０、Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ５、
Ｈ６、Ｈ７、Ｈ８、Ｈ９、Ｈ１０、およびＨ１１はそれ
ぞれ重みＨ２３、Ｈ２２、Ｈ２１、Ｈ２０、Ｈ１９、Ｈ
１８、Ｈ１７、Ｈ１６、Ｈ１５、Ｈ１４、Ｈ１３、およ
びＨ１２と等しい。このような場合、式（１）ないし
（４）はそれぞれ式（５）ないし（８）と等価である。 Ｙ０＝Ｘ（Ｎ）・Ｈ０＋Ｘ（Ｎ−１）・Ｈ４＋Ｘ（Ｎ−２）・Ｈ８ ＋Ｘ（Ｎ−３）・Ｈ１１＋Ｘ（Ｎ−４）・Ｈ７ ＋Ｘ（Ｎ−５）・Ｈ３ （５） Ｙ１＝Ｘ（Ｎ）・Ｈ１＋Ｘ（Ｎ−１）・Ｈ５＋Ｘ（Ｎ−２）・Ｈ９ ＋Ｘ（Ｎ−３）・Ｈ１０＋Ｘ（Ｎ−４）・Ｈ６ ＋Ｘ（Ｎ−５）・Ｈ２ （６） Ｙ２＝Ｘ（Ｎ）・Ｈ２＋Ｘ（Ｎ−１）・Ｈ６＋Ｘ（Ｎ−２）・Ｈ１０ ＋Ｘ（Ｎ−３）・Ｈ９＋Ｘ（Ｎ−４）・Ｈ５ ＋Ｘ（Ｎ−５）・Ｈ１ （７） Ｙ３＝Ｘ（Ｎ）・Ｈ３＋Ｘ（Ｎ−１）・Ｈ７＋Ｘ（Ｎ−２）・Ｈ１１ ＋Ｘ（Ｎ−３）・Ｈ８＋Ｘ（Ｎ−４）・Ｈ４ ＋Ｘ（Ｎ−５）・Ｈ０ （８）

【００２１】式（５）ないし（８）は以下の式（９）と
等価である。

【数１】

【００２２】Ｙ０〜Ｙ３の補間値を式（９）に従って単
純な従来の方式で計算するには、２４個の乗算機構と２
０個の加算機構が必要である。しかし、重みＨ０にはサ
ンプルＸ（Ｎ）とサンプルＸ（Ｎ−５）が乗じられるこ
とがわかる。さらに、重みＨ３もサンプルＸ（Ｎ）とＸ
（Ｎ−５）が乗じられることがわかる。具体的には、Ｈ
０・Ｘ（Ｎ）＋Ｈ３・Ｘ（Ｎ−５）は補間されたサンプ
ルＹ０の成分であり、Ｈ３・Ｘ（Ｎ）＋Ｈ０・Ｘ（Ｎ−
５）は補間されたサンプルＹ３の成分である。この２つ
の成分は合わせて４個の乗算機構と２個の加算機構を必
要とする。しかし、さらにＨ０・Ｘ（Ｎ）＋Ｈ３・Ｘ
（Ｎ−５）は（Ｈ０＋Ｈ３）（Ｘ（Ｎ）＋Ｘ（Ｎ−
５））＋（Ｈ０−Ｈ３）（Ｘ（Ｎ）−Ｘ（Ｎ−５））／
２と等価であることがわかる。同様に、Ｈ３・Ｘ（Ｎ）
＋Ｈ０・Ｘ（Ｎ−５）は（Ｈ０＋Ｈ３）（Ｘ（Ｎ）＋Ｘ
（Ｎ−５））−（Ｈ０−Ｈ３）（Ｘ（Ｎ）−Ｘ（Ｎ−
５））／２と等価である。値（Ｈ０＋Ｈ３）／２と（Ｈ
０−Ｈ３）／２は両方の成分で繰り返される。ソース・
バッファ１１２のすべてのソース・サンプルから宛先バ
ッファ１１４の補間サンプルを導き出す間、重みフィル
タＨの重みＨ０〜Ｈ２３は一般に変化しないままであ
る。したがって、それぞれの値が（Ｈ０＋Ｈ３）／２お
よび（Ｈ０−Ｈ３）／２である重みを事前計算し、複合
重みｃ００およびｄ００として、プロセッサ１０２内の
レジスタに格納するかまたはメモリ１０４内のデータと
して格納することができる。

【００２３】したがって、成分Ｈ０・Ｘ（Ｎ）＋Ｈ３・
Ｘ（Ｎ−５）とＨ３・Ｘ（Ｎ）＋Ｈ０・Ｘ（Ｎ−５）
は、それぞれ（Ｘ（Ｎ）＋Ｘ（Ｎ−５））・ｃ００＋
（Ｘ（Ｎ）−Ｘ（Ｎ−５））・ｄ００および（Ｘ（Ｎ）
＋Ｘ（Ｎ−５））・ｃ００−（Ｘ（Ｎ）−Ｘ（Ｎ−
５））・ｄ００と等価である。（Ｘ（Ｎ）＋Ｘ（Ｎ−
５））・ｃ００は両方の成分に含まれているため、（Ｘ
（Ｎ）＋Ｘ（Ｎ−５））・ｃ００を１回計算して２回使
用し、２つの成分のそれぞれを形成する。同様に、（Ｘ
（Ｎ）−Ｘ（Ｎ−５））・ｄ００は両方の成分に含ま
れ、１回計算して２回使用し、２つの成分のそれぞれを
形成する。したがって、これらの成分の導出には２個の
乗算機構と４個の加算機構が必要である。

【００２４】４個の乗算機構と２個の加算機構の組合せ
が２個の乗算機構と４個の加算機構の組合せに置き換え
られているので、一見したところ、式（９）に従って設
計された補間機構の全体的な複雑さは改善されていない
ように見える。しかし、４個の加算機構のうちの２つを
使用して、式（９）に従って生成される補間信号の他の
成分を生成することができる。たとえば、重みＨ１にサ
ンプルＸ（Ｎ）とサンプルＸ（Ｎ−５）を乗じ、重みＨ
２にもサンプルＸ（Ｎ）とサンプルＸ（Ｎ−５）を乗じ
る。具体的には、Ｈ１・Ｘ（Ｎ）＋Ｈ２・Ｘ（Ｎ−５）
は補間されたサンプルＹ１の成分であり、Ｈ２・Ｘ
（Ｎ）＋Ｈ１・Ｘ（Ｎ−５）は補間されたサンプルＹ２
の成分である。Ｈ１・Ｘ（Ｎ）＋Ｈ２・Ｘ（Ｎ−５）は
（Ｈ１＋Ｈ２）（Ｘ（Ｎ）＋Ｘ（Ｎ−５））＋（Ｈ１−
Ｈ２）（Ｘ（Ｎ）−Ｘ（Ｎ−５））／２と等価である。
同様に、Ｈ２・Ｘ（Ｎ）＋Ｈ１・Ｘ（Ｎ−５）は（Ｈ１
＋Ｈ２）（Ｘ（Ｎ）＋Ｘ（Ｎ−５））−（Ｈ１−Ｈ２）
（Ｘ（Ｎ）−Ｘ（Ｎ−５））／２と等価である。値（Ｈ
１＋Ｈ２）／２と（Ｈ１−Ｈ２）／２は両方の成分で繰
り返される。それぞれの値が（Ｈ１＋Ｈ２）／２および
（Ｈ１−Ｈ２）／２である重みを事前計算し、複合重み
ｃ１０およびｄ１０として、プロセッサ１０２内のレジ
スタに格納するかメモリ内のデータとして格納すること
ができる。したがって、成分Ｈ１・Ｘ（Ｎ）＋Ｈ２・Ｘ
（Ｎ−５）とＨ１・Ｘ（Ｎ）＋Ｈ２・Ｘ（Ｎ−５）は、
それぞれ（Ｘ（Ｎ）＋Ｘ（Ｎ−５））・ｃ１０＋（Ｘ
（Ｎ）−Ｘ（Ｎ−５））・ｄ１０および（Ｘ（Ｎ）＋Ｘ
（Ｎ−５））・ｃ１０−（Ｘ（Ｎ）−Ｘ（Ｎ−５））・
ｄ１０と等価である。前述のように補間サンプルＹ０お
よびＹ３を生成する際に、（Ｘ（Ｎ）＋Ｘ（Ｎ−５））
と（Ｘ（Ｎ）−Ｘ（Ｎ−５））のそれぞれの値を持つ中
間信号が生成されるため、それらの同じ中間信号を補間
信号Ｙ１およびＹ２を生成する際にも使用することがで
きる。具体的には、ソース・サンプルＸ（Ｎ）とＸ（Ｎ
−５）を使用する補間サンプルＹ０〜Ｙ３の成分の生成
には合わせて４個の乗算機構と６個の加算機構が必要で
ある。

【００２５】式（９）に従って単純な方式で設計された
従来の補間機構では、ソース・サンプルＸ（Ｎ）とＸ
（Ｎ−５）に関する補間サンプルＹ０〜Ｙ３の成分を生
成するのに８個の乗算機構と４個の加算機構が必要であ
る。表Ｃおよび表Ｄを参照しながら後述するように、本
発明による補間機構およびデシメーション機構は、必要
な乗算機構の数を重みフィルタＨの長さの約５０％に減
らし、必要な加算機構の数を漸近的に重みフィルタＨの
長さの約５０％まで減らす。

【００２６】したがって前掲の式（９）は以下の式と等
価である。

【数２】

【００２７】式（１０）で、ｃｉｊは（Ｈ（ｉ＋４ｊ）
＋Ｈ（（３−ｉ）＋４ｊ））／２の値を持つ複合重みを
指し、ｄｉｊは（Ｈ（ｉ＋４ｊ）−Ｈ（（３−ｉ）＋４
ｊ））／２の値を持つ複合重みを指す。たとえば、複合
重みｃ１２の値は（Ｈ９＋Ｈ１０）／２であり、複合重
みｄ１２の値は（Ｈ９−Ｈ１０）／２である。

【００２８】本明細書に記載の、ソース・サンプルＸ
（Ｎ）およびＸ（Ｎ−５）に対する重みＨ０とＨ２３お
よび重みＨ３とＨ２０の対称性に基づく効率化は、重み
フィルタＨの残りの部分が対称ではない場合でも実現さ
れることに留意されたい。たとえば、前述の効率化は重
みフィルタＨの任意の２つの対称な重みについて実現す
ることができる。２つの重み、すなわち第１と第２の重
みは、それらの重みが等価である場合と、１つの補間サ
ンプルの計算において第１と第２の重みがそれぞれ第１
と第２のソース・サンプルに対応し、別の補間サンプル
の計算において第１と第２の重みがそれぞれ第２と第１
のソース・サンプルに対応する場合に対称である。

【００２９】４対１補間機構３００（図３）は、前掲の
式（９）に従って６個のソース・サンプルＸ（Ｎ）ない
しＸ（Ｎ−５）から４個の補間サンプルＹ０〜Ｙ３を補
間する。ソース・サンプルは端子３０２で受け取る。所
与の時点で、端子３０２で受け取った信号がソース・サ
ンプルＸ（Ｎ）である。一連の遅延ユニット３０４Ａ〜
３０４Ｅが前に端子３０２で受け取った信号を保持し、
それによって、遅延ユニット３０４Ａ〜３０４Ｅのそれ
ぞれの出力で生成されるソース・サンプルＸ（Ｎ−
１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−４）、お
よびＸ（Ｎ−５）をそれぞれ記録する。各遅延ユニット
３０４Ａ〜３０４Ｅは、たとえばプロセッサ１０２また
はその他の回路で実現されるシフト・レジスタとするこ
ともメモリ１０４（図１）に記憶されたリスト内の項目
とすることもできる。遅延ユニット３０４Ｃ〜３０４Ｅ
からそれぞれ否定回路３０６Ｃ〜３０６Ｅ（図３）がそ
れぞれソース・サンプルＸ（Ｎ−３）、Ｘ（Ｎ−４）、
およびＸ（Ｎ−５）を受け取る。否定回路３０６Ｃ〜３
０６Ｅは、それぞれソース・サンプルＸ（Ｎ−３）、Ｘ
（Ｎ−４）、およびＸ（Ｎ−５）を否定した結果の信号
を生成する。

【００３０】補間機構３００は、それぞれ値（ｉ）Ｘ
（Ｎ）＋Ｘ（Ｎ−５）、（ii）Ｘ（Ｎ−１）＋Ｘ（Ｎ−
４）、（iii)Ｘ（Ｎ−２）＋Ｘ（Ｎ−３）、（ｉｖ）Ｘ
（Ｎ−２）−Ｘ（Ｎ−３）、（ｖ）Ｘ（Ｎ−１）−Ｘ
（Ｎ−４）、および（ｖｉ）Ｘ（Ｎ）−Ｘ（Ｎ−５）を
表す信号を生成する加算機構３０８Ａ〜３０８Ｆも備え
る。たとえば、加算機構３０８Ａは端子３０２からソー
ス・サンプルＸ（Ｎ）を受け取り、遅延ユニット３０２
Ｅからソース・サンプルＸ（Ｎ−５）を受け取って、ソ
ース・サンプルＸ（Ｎ）とＸ（Ｎ−５）の和を表す信号
を生成する。第２の例として、加算機構３０８Ｆは端子
３０２からソース・サンプルＸ（Ｎ）を受け取り、否定
回路３０６Ｅからソース・サンプルＸ（Ｎ−５）の算術
否定を表す信号を受け取って、ソース・サンプルＸ
（Ｎ）とＸ（Ｎ−５）の差を表す信号を生成する。

【００３１】補間機構３００は乗算機構３１０Ａ〜３１
０Ｌも備える。各乗算機構は、図のように加算機構３０
８Ａ〜３０８Ｆのうちの１つと複合重みｃ００、ｃ０
１、ｃ０２、ｃ１０、ｃ１１、ｃ１２、ｄ００、ｄ０
１、ｄ０２、ｄ１０、ｄ１１、およびｄ１２のうちの１
つによって生成された信号の算術積を表す信号を生成す
る。たとえば、乗算機構３１０Ａは、加算機構３０８Ａ
からソース・サンプルＸ（Ｎ）とＸ（Ｎ−５）の和を表
す信号を受け取り、その和と複合重みｃ００の値との算
術積を表す信号を生成する。複合重みｃ００はメモリ１
０４（図１）またはプロセッサ１０２のレジスタから取
り出される。図３に示すように、加算機構３０８Ａによ
って生成された信号は２回使用される。具体的には、乗
算機構３１０Ｂも加算機構３０８Ａからソース・サンプ
ルＸ（Ｎ）とＸ（Ｎ−５）との和を表す信号を受け取
り、その和と複合重みｃ１０の値との算術積を表す信号
を生成する。乗算機構３１０Ａ〜３１０Ｌによって生成
されたそれぞれの信号によって表される値を以下の表Ａ
に示す。 表Ａ 乗算機構 生成された信号が表す値 ソース信号源 ３１０Ａ ［Ｘ（Ｎ）＋Ｘ（Ｎ−５）］・ｃ００ 加算機構３０８Ａ ３１０Ｂ ［Ｘ（Ｎ）＋Ｘ（Ｎ−５）］・ｃ１０ 加算機構３０８Ａ ３１０Ｃ ［Ｘ（Ｎ−１）＋Ｘ（Ｎ−４）］・ｃ０１ 加算機構３０８Ｂ ３１０Ｄ ［Ｘ（Ｎ−１）＋Ｘ（Ｎ−４）］・ｃ１１ 加算機構３０８Ｂ ３１０Ｅ ［Ｘ（Ｎ−２）＋Ｘ（Ｎ−３）］・ｃ０２ 加算機構３０８Ｃ ３１０Ｆ ［Ｘ（Ｎ−２）＋Ｘ（Ｎ−３）］・ｃ１２ 加算機構３０８Ｃ ３１０Ｇ ［Ｘ（Ｎ−２）＋Ｘ（Ｎ−３）］・ｄ０２ 加算機構３０８Ｄ ３１０Ｈ ［Ｘ（Ｎ−２）＋Ｘ（Ｎ−３）］・ｄ１２ 加算機構３０８Ｄ ３１０Ｉ ［Ｘ（Ｎ−１）＋Ｘ（Ｎ−４）］・ｄ０１ 加算機構３０８Ｅ ３１０Ｊ ［Ｘ（Ｎ−１）＋Ｘ（Ｎ−４）］・ｄ１１ 加算機構３０８Ｅ ３１０Ｋ ［Ｘ（Ｎ）＋Ｘ（Ｎ−５）］・ｄ００ 加算機構３０８Ｆ ３１０Ｌ ［Ｘ（Ｎ）＋Ｘ（Ｎ−５）］・ｄ１０ 加算機構３０８Ｆ

【００３２】表Ａおよび図３に示すように、各加算機構
３０８Ａ〜３０８Ｆによって生成された信号は２回使用
される。したがって、補間サンプルＹ０〜Ｙ３を生成す
るのに必要な加算機構の数は、従来の技術を使用して補
間信号を生成するのに必要な加算機構の数より少なくな
る。さらに、図３に示すように補間サンプルＹ０〜Ｙ３
を生成するのに乗算機構３１０Ａ〜３１０Ｌによって行
われる以外の乗算はまったく不要である。したがって、
乗算の数が半分すなわち２４から１２に削減される。し
たがって、本発明は従来の補間技法に優る大幅な改善を
示す。

【００３３】図３に示すように、補間機構３００は加算
機構３１２Ａおよび３１２Ｂを備え、それが組み合わさ
って乗算機構３１０Ａと３１０Ｃと３１０Ｅとによって
生成された信号の算術和を表す信号を生成する。補間機
構３００は加算機構３１２Ｇおよび３１２Ｈも備え、そ
れらが組み合わさって乗算機構３１０Ｈと３１０Ｊと３
１０Ｌによって生成された信号の算術和を表す信号を生
成する。補間機構３００の加算機構３１６Ａは、加算機
構３１２Ａと３１２Ｂおよび加算機構３１２Ｇと３１２
Ｈによって生成された信号の算術和を表す信号を生成す
る。したがって、加算機構３１６Ａによって生成された
信号は、前掲の式（１０）による補間されたサンプルＹ
０である。同様に、補間機構３００の加算機構３１６Ｄ
は否定回路３１４Ｂから加算機構３１２Ｇと３１２Ｈに
よって生成された信号の算術否定を表す信号を受け取る
ため、加算機構３１６Ｄは加算機構３１２Ａと３１２Ｂ
および加算機構３１２Ｇと３１２Ｈによって生成された
信号の算術差を表す信号を生成する。したがって、加算
機構３１６Ｄによって生成された信号は前掲の式（１
０）による補間されたサンプルＹ３である。

【００３４】補間機構３００は、加算機構３１２Ｃと３
１２Ｄも備え、それらが組み合わさって乗算機構３１０
Ｂと３１０Ｄと３１０Ｅとによって生成された信号の算
術和を表す信号を生成する。さらに、補間機構３００は
加算機構３１２Ｅと３１２Ｆを備え、それらが組み合わ
さって乗算機構３１０Ｇと３１０Ｉと３１０Ｋによって
生成された信号の算術和を表す信号を生成する。補間機
構３００の加算機構３１６Ｂは、加算機構３１２Ｃと３
１２Ｄおよび加算機構３１２Ｅと３１２Ｆによって生成
された信号の算術和を表す信号を生成する。したがっ
て、加算機構３１６Ｂによって生成された信号は前掲の
式（１０）による補間されたサンプルＹ１である。同様
に、補間機構３００の加算機構３１６Ｃは否定回路３１
４Ａから加算機構３１２Ｅと３１２Ｆによって生成され
た信号の算術否定を表す信号を受け取るため、加算機構
３１６Ｃは加算機構３１２Ｃと３１２Ｄおよび加算機構
３１２Ｅと３１２Ｆによって生成された信号の算術差を
表す信号を生成する。したがって、加算機構３１６Ｃに
よって生成された信号は前掲の式（１０）による補間さ
れたサンプルＹ２である。

【００３５】一実施形態では、補間機構３００の加算機
構（たとえば加算機構３０８Ａ〜３０８Ｆ）は、プロセ
ッサ１０２（図１）によって実行されるとき、オペラン
ドがコンピュータ・システム１００のメモリ１０４に記
憶されたデータの形の信号である加算演算を行うコンピ
ュータ命令である。この実施形態では、補間機構３００
（図３）（たとえば乗算機構３１０Ａ〜３１０Ｌ）の乗
算機構は、プロセッサ１０２（図１）によって実行され
るとき、オペランドがコンピュータ・システム１００の
メモリ１０４に記憶されたデータの形の信号である乗算
演算を行うコンピュータ命令である。他の実施形態で
は、補間機構３００（図３）の加算機構および乗算機構
はそれぞれ電圧加算器および電圧乗算器であり、前述の
ソース・サンプルと補間サンプルと補間信号は電圧であ
る。さらに、補間機構３００は否定回路（たとえば否定
回路３０６Ｅ）のいくつかのインスタンスを含む。一実
施形態では、加算機構（たとえば加算機構３０８Ｆ）
は、２つの受信信号のそれぞれの値の間の算術差を表す
信号を生成することができる。このような実施形態で
は、否定回路３０６Ｅなどの否定回路が不要になり、否
定回路によって生成された信号を受け取る加算機構は、
それぞれの値または受信信号の算術差を表す信号を生成
するように構成される。たとえば、そのような実施形態
では、否定回路３０６Ｅをなくし、加算機構３０８Ｆを
端子３０２と遅延ユニット３０４Ｅから受け取った信号
によって表されるそれぞれの値の算術差を表す信号を生
成するように構成する。そのような実施形態では、否定
回路による補間機構またはデシメーション機構の複雑さ
の増大がない。

【００３６】本発明の原理による上述の実施形態では、
偶数のソース・サンプルから偶数の補間サンプルが導き
出される。奇数の補間サンプルを導き出す場合、または
奇数のソース・サンプルから補間サンプルを導き出す場
合は、さらに他の効率化を実現することができる。以下
の例を考えてみればわかりやすい。ソース・バッファ１
１２（図１）内の５個のソース・サンプルＸ（Ｎ）ない
しＸ（Ｎ−４）から３個の補間サンプルＹ０〜Ｙ２を導
き出すとする。前掲の式（１）ないし（４）に類似した
式を、補間サンプルＹ０〜Ｙ２の導出を説明する以下の
式のように行列形式で書くことができる。

【数３】

【００３７】重みフィルタ行列が中心に対して対称な場
合、すなわち重みＨ０、Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ
５、およびＨ６がそれぞれ重みＨ１４、Ｈ１３、Ｈ１
２、Ｈ１１、Ｈ１０、Ｈ９およびＨ８と等価の場合、式
（１１）は以下の式（１２）と等価である。

【数４】

【００３８】重みＨ０、Ｈ２、Ｈ３、Ｈ５、Ｈ９、Ｈ１
１、Ｈ１２、およびＨ１４の対称性に基づいて、前述の
ようにして効率化が実現される。重みＨ１、Ｈ４、Ｈ１
０、およびＨ１３の対称性からさらに他の効率化が実現
される。

【００３９】式（１２）の値Ｈ１・Ｘ（Ｎ）＋Ｈ４・Ｘ
（Ｎ−１）＋Ｈ７・Ｘ（Ｎ−２）＋Ｈ４・Ｘ（Ｎ−３）
＋Ｈ１・Ｘ（Ｎ−４）に従って補間機構によって補間サ
ンプルＹ１を導き出す。重みＨ１とＨ４の複数のオカレ
ンスから効率性が導き出される。具体的には、補間サン
プルによって表される値はＨ１・［Ｘ（Ｎ）＋Ｘ（Ｎ−
４）］＋Ｈ４・［Ｘ（Ｎ−１）＋Ｘ（Ｎ−３）］＋Ｈ７
・Ｘ（Ｎ−２）と等価である。したがって、ソース・サ
ンプルＸ（Ｎ）とＸ（Ｎ−４）によって表されるそれぞ
れの値をソース・サンプルＸ（Ｎ−１）とＸ（Ｎ−３）
によって表されるそれぞれの値と合計してから、それぞ
れの和に重みＨ１とＨ４で重みづけする。したがって、
補間サンプルＹ１を導き出すのに、従来の補間機構のよ
うに５個の乗算機構と４個の加算機構ではなく３個の乗
算機構と３個の加算機構だけで済む。一般に、前述のよ
うにソース・サンプルを合計してからその和に共通の重
みで重みづけすることによって、普通ならｎ_m個の乗算
機構とｎ_a＝ｎ_m−２ 個の加算機構を必要とする計算が
少なくなり、必要な乗算機構の数は（ｎ_m ＋１）／２個
に減少し、加算機構の数はｎ_a＝ｎ_m−１個のままであ
る。値Ｈ１・［Ｘ（Ｎ）＋Ｘ（Ｎ−４）］＋Ｈ４・［Ｘ
（Ｎ−１）＋Ｘ（Ｎ−３）］＋Ｈ７・Ｘ（Ｎ−２）を表
す補間サンプルＹ１は、本発明により式（１２）を実施
する補間機構４００（図４）の一部によって生成され
る。

【００４０】補間機構４００については後で詳述する。
ここでは補間機構４００について簡単に説明する。補間
機構４００は加算機構４０８Ａおよび４０８Ｂを備え、
これらはそれぞれソース・サンプルＸ（Ｎ）とＸ（Ｎ−
４）によって表される値の算術和と、ソース・サンプル
Ｘ（Ｎ−１）とＸ（Ｎ−３）によって表される値の算術
和を表すそれぞれの信号を生成する。補間機構４００
は、乗算機構４１０Ａ、４１０Ｃ、および４１０Ｅも備
える。乗算機構４１０Ａは、加算機構４０８Ａによって
生成された信号とたとえばプロセッサ１０２内のレジス
タまたはメモリ１０４に格納されている重みＨ１とを受
け取り、加算機構４０８Ａによって生成された信号と重
みＨ１の算術積を表す信号を生成する。同様に、乗算機
構４１０Ｃは、加算機構４０８Ｂによって生成された信
号とたとえばプロセッサ１０２内のレジスタまたはメモ
リ１０４に格納されている重みＨ４を受け取り、加算機
構４０８Ｂによって生成された信号と重みＨ４の算術積
を表す信号を生成する。乗算機構４１０Ｅは遅延ユニッ
ト４０４Ｂからのソース・サンプルＸ（Ｎ−２）とたと
えばプロセッサ１０２内のレジスタまたはメモリ１０４
に格納されている重みＨ７を受け取り、ソース・サンプ
ルＸ（Ｎ−２）と重みＨ７の算術積を表す信号を生成す
る。次に、乗算機構４１０Ａ、４１０Ｃ、４１０Ｅによ
って生成された信号を使用して、後で詳述するように補
間サンプルＹ０〜Ｙ２を計算する。

【００４１】重みＨ６およびＨ８の対称性と、式（１
１）の重みフィルタ行列の同じ列内にある重みＨ６とＨ
８の位置とにより、すなわち重みＨ６とＨ８とが等価で
あり、別々の補間サンプルの導出で同じソース・サンプ
ルに適用されるため、さらに効率化が実現される。具体
的には、式（１２）で、補間サンプルＹ０とＹ２の導出
の成分が両方ともＨ６・Ｘ（Ｎ−２）を含む。値Ｈ６・
Ｘ（Ｎ−２）を表す信号が乗算機構４１０Ｆによって１
回生成され、補間サンプルＹ０と補間サンプルＹ２の両
方を導出する際に使用される。以下の式は前掲の式（１
２）と等価のものであり、本発明による補間機構４００
によって実現される効率化を示す。

【数５】

【００４２】式（１３）で、（ｉ）複合重みｃ００によ
って表される値は（Ｈ０＋Ｈ２）／２と等価であり、
（ii）複合重みｃ０１によって表される値は（Ｈ３＋Ｈ
５）／２と等価であり、(iii)複合重みｄ００によって
表される値は（Ｈ０−Ｈ２）／２と等価であり、（iv）
複合重みｄ０１によって表される値は（Ｈ３−Ｈ５）／
と等価である。以下の表Ｂに補間機構４００（図４）の
様々な接続と信号を示す 。表Ｂ構成要素 受信信号源 出力信号によって表される値 端子402 X X(N) 遅延ユニット404A 端子402 X(N-1) 遅延ユニット404B 遅延ユニット404A X(N-2) 遅延ユニット404C 遅延ユニット404B X(N-3) 遅延ユニット404D 遅延ユニット404C X(N-4) 否定406C 遅延ユニット404C -X(N-3) 否定406D 遅延ユニット404D -X(N-4) 加算機構408A 端子402、 X(N)+X(N-4) 遅延ユニット404D 加算機構408B 遅延ユニット404A、 X(N-1)+X(N-2) 遅延ユニット404C 加算機構408C 遅延ユニット404A、 X(N-1)-X(N-2) 否定406C 加算機構408D 端子402、否定406D X(N)-X(N-4) 乗算機構410A H1、加算機構408A H1・[X(N)+X(N-4)] 乗算機構410B c00、加算機構408A c00・[X(N)+X(N-4)] 乗算機構410C H4、加算機構408B H4・[X(N-1)+X(N-2)] 乗算機構410D c01、加算機構408B c01・[X(N-1)+X(N-2)] 乗算機構410E H7、遅延ユニット404B H7・X(N-2) 乗算機構410F H6、遅延ユニット404B H6・X(N-2) 乗算機構410G d01、加算機構408C d01・[X(N-1)+X(N-2)] 乗算機構410H d00、加算機構408D d00・[X(N)-X(N-4)] 加算機構412A 乗算機構410A、 H1・[X(N)+X(N-4)]+ 乗算機構410C H4・[X(N-1)+X(N-2)] 加算機構412B 加算機構412A、 H1・[X(N)+X(N-4)]+H4・[X(N-1)+X(N- 乗算機構410E 2)]+H7・X(N-2)=Y1 加算機構412C 乗算機構410B、 c00・[X(N)+X(N-4)]+c01・[X(N-1) 乗算機構410D +X(N-2)] 加算機構412D 加算機構412C、 c00・[X(N)+X(N-4)]+c01・[X(N-1) 乗算機構410F +X(N-2)]+H6・X(N-2) 加算機構412E 乗算機構410G、 d01・[X(N-1)+X(N-2)]+d00・[X(N) 乗算機構410H +X(N-4)] 否定414E 加算機構412E -d01・[X(N-1)-X(N-2)]-d00・ [X(N)-X(N-4)] 加算機構416A 加算機構412D、 c00・[X(N)+X(N-4)]+c01・[X(N-1)+X 加算機構412E (N-2)]+H6・X(N-2)+d01・[X(N-1)-X(N -2)]+d00・[X(N)-X(N-4)]=Y0 加算機構416B 加算機構412D、 c00・[X(N)+X(N-4)]+c01・[X(N-1)+X 否定414E (N-2)]+H6・X(N-2)-d01・[X(N-1)-X(N -2)]-d00・[X(N)-X(N-4)]=Y2

【００４３】したがって、従来の技法を使用して前掲の
式（１１）によって補間サンプルＹ０〜Ｙ２を生成する
には１５個の乗算機構を必要とするのに対し、補間機構
４００（図４）は８個の乗算機構を使用して補間サンプ
ルＹ０〜Ｙ２を生成する。さらに、従来の技法を使用し
て前掲の式（１１）によって補間サンプルＹ０〜Ｙ２を
生成するには１２個の加算機構を必要するのに対し、補
間機構４００は１１個の加算機構を使用して補間サンプ
ルＹ０〜Ｙ２を生成する。

【００４４】デシメーション機構 ディジタル・ネットワーク理論ではＮ対１デシメーショ
ン機構は１対Ｎ補間機構の転置であることが一般に知ら
れている。これについては、たとえばＣ．Ｒ．クロチア
とＬ．Ｒ．ラビナーの「Ｍｕｌｔｉｒａｔｅ Ｄｉｇｉ
ｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ」（Ｐｒ
ｅｎｔｉｃｅ Ｈａｌｌ、米国ニュージャージー州エン
グルウッド・クリフス）（１９８３年）に記載されてい
る。したがって、本発明により特に効率的なＮ対１デシ
メーション機構を設計するには、本発明の原理により特
に効率的な１対Ｎ補間機構を設計し、その１対Ｎ補間機
構の転置を求める。

【００４５】たとえば、補間機構４００（図４）は重み
フィルタＨの長さが１５で（すなわち１５個の重みを持
ち）、中心に対して対称な１対３補間機構である。重み
フィルタＨの長さが１５で中心に対して対称な３対１デ
シメーション機構をデシメーション機構５００（図５）
として示す。デシメーション機構５００の設計と補間機
構４００（図４）の関係は以下の通りである。

【００４６】信号が複製されて加算機構や乗算機構など
の２つの構成要素に入力信号として供給される補間機構
４００の各分岐ノードを、転置後の２つの構成要素によ
って供給される入力信号と、補間機構で複製される信号
の駆動信号である出力信号を有する加算機構に置き換え
る。たとえば、補間機構４００の分岐ノード４２０Ｄ
（図４）は遅延ユニット４０４Ｄによって駆動される信
号を複製し、複製した信号を否定回路４０６Ｄと加算機
構４０８Ａとに供給する。分岐ノード４２０Ｄの転置の
結果、遅延ユニット５０４Ｄに供給される出力信号を有
し、否定回路５０６Ｄと分岐５０８Ａを介して加算機構
５２２Ａとによって駆動される入力信号を有する加算機
構５２０Ｄ（図５）になる。遅延ユニット５０４Ｄと否
定回路５０６Ｄはそれぞれ遅延ユニット４０４Ｄ（図
４）と否定回路４０６Ｄに対応する。後述するように、
分岐ノード５０８Ａ（図５）は加算機構４０８Ａ（図
４）の転置の結果である。

【００４７】補間機構４００の各加算機構は、デシメー
ション機構５００（図５）では、（ｉ）加算機構の出力
信号を受け取る補間機構４００（図４）の構成要素に対
応する構成要素によって駆動される入力信号と、（ii）
加算機構の入力信号を供給する補間機構４００の構成要
素に対応する構成要素に供給される出力信号とを持つ分
岐ノードに置き換えられる。たとえば、加算機構４０８
Ａの転置の結果は分岐ノード５０８Ａ（図５）である。
加算機構４０８Ａ（図４）は、分岐ノード４２０Ａおよ
び４２０Ｄから受け取る入力信号と、分岐ノード４２２
Ａに供給される出力信号とを有する。分岐ノード４２０
Ａ、４２０Ｄ、および４２２Ａの転置の結果は、それぞ
れ加算機構５２０Ａ（図５）、５２０Ｄ、５２２Ａにな
る。したがって、加算機構４０８Ａ（図４）の転置の結
果は、加算機構５２２Ａから受け取る入力信号と加算機
構５２０Ａおよび５２０Ｄに供給される出力信号とを有
する分岐ノード５０８Ａ（図５）になる。

【００４８】補間機構４００（図４）のその他の構成要
素は、入力信号と出力信号を交換することによって転置
される。たとえば、乗算機構４１０Ｈは入力信号として
加算機構４０８Ｄによって駆動される信号を受け取り、
その信号に複合重みｄ００を乗じ、その結果の信号を加
算機構４１２Ｅに供給する。乗算機構４１０Ｈを転置し
た結果は、デシメーション機構５００の乗算機構５１０
Ｈ（図５）である。乗算機構５１０Ｈは、（ｉ）加算機
構４１２Ｅ（図４）の転置の結果である分岐ノード５１
２Ｅから信号を受け取り、（ii）受け取った信号に複合
重みｄ００（図５）を乗じ、（iii)その結果の信号を、
加算機構４０８Ｄ（図４）の転置の結果である分岐ノー
ド５０８Ｄに供給する。

【００４９】デシメーション機構５００（図５）による
ソース・サンプルＸ０、Ｘ１、およびＸ２からのデシメ
ーションされたサンプル成分Ｙ（Ｎ）、Ｙ（Ｎ−１）、
Ｙ（Ｎ−２）、Ｙ（Ｎ−３）、およびＹ（Ｎ−４）の生
成を、以下の式（１４）で示す。

【数６】

【００５０】デシメーション機構５００（図５）は補間
機構４００（図４）の転置の結果である。前述のように
補間機構４００で実現される効率化は、デシメーション
機構５００（図５）でも同様に実現される。あるいは、
補間機構に関して本明細書に記載されている効率化のい
ずれも、本発明の原理により設計された補間機構に関係
するデシメーション機構でも実現可能である。たとえ
ば、補間機構３００（図３）に関して前述したのとまっ
たく同様の方式で、ソース・サンプルＸ０とＸ２によっ
て表される値の和を表す信号に複合重みｃ００とｃ０１
を適用し、ソース・サンプルＸ０とＸ２によって表され
る値の差を表す信号に複合重みｄ００とｄ０１を適用す
る。さらに、補間機構４００（図４）に関して前述した
のとまったく同様の方式で、ソース・サンプルＸ１に重
みＨ１とＨ４を各１回適用し、デシメーションされたサ
ンプル成分Ｙ（Ｎ）、Ｙ（Ｎ−１）、Ｙ（Ｎ３）、およ
びＹ（Ｎ−４）の生成にそれぞれ２回使用する。やはり
補間機構４００に関して前述したのとまったく同様の方
式で、デシメーション機構５００（図５）内でソース・
サンプルＸ０とＸ２によって表される値の和を表す信号
に重みＨ６を適用する。

【００５１】処理の複雑さ 補間機構またはデシメーション機構の効率の有用な評価
基準は処理の複雑さである。補間機構に関しては、処理
の複雑さはたとえば各入力ごとの乗算機構や加算機構な
どの処理構成要素の数を示す。たとえば、補間機構４０
０（図４）の処理の複雑さは、ソース・サンプルＸ
（Ｎ）ないしＸ（Ｎ−４）を遅延ユニット４０４Ａ〜４
０４Ｄを介してシフトして端子４０２で別のソース・サ
ンプルを読み取る前に、補間サンプルＹ０、Ｙ１、およ
びＹ２を生成するのに必要な処理構成要素の数である。
デシメーション機構については、処理の複雑さは各出力
ごとの処理構成要素の数である。たとえば、デシメーシ
ョン機構５００（図５）の処理の複雑さは、端子５２８
Ａ〜５２８Ｃで受け取った３つのソース・サンプルか
ら、端子５０２でデシメーションされたサンプルを生成
するのに必要な処理構成要素の数である。

【００５２】以下の表Ｃに、本発明の原理により設計さ
れ、重みの数Ｌを有する中心に対して対称な重みフィル
タＨを伴う１対Ｎ補間機構の処理の複雑さを示す。以下
の表Ｃにおいて、Ｍ＝Ｌ／Ｎであり、Ｎ、Ｌ、およびＭ
は整数である。 表Ｃ Ｍ Ｎ 乗算機構 加算機構 遅延ユニット 偶数 偶数 Ｌ／２ Ｌ／２＋Ｍ Ｍ−１ 偶数 奇数 Ｌ／２ Ｌ／２＋Ｍ−１ Ｍ−１ 奇数 偶数 Ｌ／２ Ｌ／２＋Ｍ−１ Ｍ−１ 奇数 奇数 （Ｌ＋１）／２ （Ｌ＋１）／２＋Ｍ−２ Ｍ−１

【００５３】比較すると、前掲の式（１１）による補間
信号Ｙ０−Ｙ２の生成には一般にＬ個の乗算機構とＬ−
Ｎ個の加算機構が必要である。

【００５４】以下の表Ｄに、本発明の原理により設計さ
れ、Ｌ個の重みを持つ重みフィルタＨを使用し、中心に
対して対称なＮ対１デシメーション機構の処理の複雑さ
を示す。以下の表Ｄで、Ｍ＝Ｌ／Ｎであり、Ｎ、Ｌ、お
よびＭは整数である。 表Ｄ Ｍ Ｎ 乗算機構 加算機構 遅延ユニット 偶数 偶数 Ｌ／２ Ｌ／２＋ＭＮ−１ Ｍ−１ 偶数 奇数 Ｌ／２ Ｌ／２＋ＭＮ−２ Ｍ−１ 奇数 偶数 Ｌ／２ Ｌ／２＋ＭＮ−２ Ｍ−１ 奇数 奇数 （Ｌ＋１）／２ （Ｌ＋１）／２＋Ｍ＋Ｎ−３ Ｍ−１

【００５５】比較すると、前掲の式（１１）により設計
された従来の補間機構の転置であるデシメーション機構
は一般に、Ｌ個の乗算機構とＬ−１個の加算機構を必要
とする。

【００５６】加算の複雑さの改善 加算の複雑さ、すなわち本発明による補間機構またはデ
シメーション機構の加算機構の数は、ある種の状況では
さらに少なくすることができる。その例を以下に示す。

【００５７】以下の式は、長さが２４の重みフィルタＨ
を使用する２つの補間サンプルの補間を示す。

【数７】

【００５８】式（１５）により設計された補間機構の加
算の複雑さは、前掲の表Ｃからわかるように２４であ
る。言い換えると、２つの補間サンプルＹ０およびＹ１
を生成する各補間について２４個の加算機構が必要であ
る。

【００５９】式（１５）の重み行列は１２の列と２つの
行を有する。ソース・サンプルＸ（Ｎ−１）はソース・
バッファ１１２（図１）のサンプリング・レートで１つ
の時間遅延ユニットの後のソース・サンプルＸ（Ｎ）で
あることを認識すると、式（１５）は以下の式（１６）
のように書き直すことができる。

【数８】

【００６０】式（１６）で、Ｚ₁ ^-1 はソース・バッファ
１１２のサンプリング・レートで１つの時間遅延を表
す。言い換えると、補間サンプルＹ０は、（ｉ）ソース
・サンプルＸ（Ｎ）、Ｘ（Ｎ−２）、Ｘ（Ｎ−４）、Ｘ
（Ｎ−６）、Ｘ（Ｎ−８）、およびＸ（Ｎ−１０）のそ
れぞれを式（１６）の重み行列の最初の行のそれぞれの
重みで重みづけし、（ii）１遅延後にそれらの同じソー
ス・サンプルのそれぞれを式（１６）の２行目のそれぞ
れの重みで重みづけし、（iii)重みづけされたソース・
サンプルを組み合わせて補間サンプルＹ０を生成するこ
とによって生成される。

【００６１】補間機構６００（図６）は式（１６）の補
間を実現するものである。補間機構６００は、前述の補
間機構３００（図３）と大体同様の１対４補間機構を実
施する回路６０２を含む。補間機構６００（図６）は遅
延ユニット６０４Ａ〜６０４Ｅを備え、各遅延ユニット
は端子６１０で受け取ったソース信号をソース・バッフ
ァ１１２（図１）のサンプリング間隔の２倍に相当する
量だけ遅延させる。したがって、補間機構３００（図
３）はソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ
（Ｎ−２）、Ｘ（Ｎ−３）、Ｘ（Ｎ−４）、およびＸ
（Ｎ−５）を処理するのに対して、補間機構６００（図
６）はソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−２）、Ｘ
（Ｎ−４）、およびＸ（Ｎ−６）、Ｘ（Ｎ−８）、およ
びＸ（Ｎ−１０）を処理する。

【００６２】補間機構３００（図３）に関して前述した
のと同様にして、補間機構６００の回路６０２（図６）
は、各端末６１２Ａ〜Ｄで４つの出力信号を生成し、そ
のそれぞれが式（１６）の重み行列の各行に対応する。
前述のようにして補間サンプルＹ０を生成するために、
端子６１２Ｂで生成された信号を遅延ユニット６０６Ａ
によってソース・バッファ１１２（図１）の１サンプリ
ング間隔に相当する時間だけ遅延させる。この遅延した
信号を加算機構６０８Ａによって、端子６１２Ａで生成
された信号に加える。その結果の信号が補間サンプルＹ
０である。補間機構６００は、端子６１２Ｃ〜６１２Ｄ
と遅延ユニット６０８Ｂと加算機構６０８Ｂとを使用し
てまったく同様にして補間サンプルＹ１を生成する。

【００６３】補間機構６００の加算の複雑さは２０であ
る。すなわち前掲の表Ｃによる回路６０２の加算の複雑
さ１８に、加算機構６０８Ａ〜Ｂの結果としての２を加
えた数である。したがって、補間機構６００では必要な
加算機構の数が、前掲の式（１５）による補間機構を実
現するのに必要な数よりも４個少ない。回路６０２内
で、６個の加算機構を使用して、補間機構３００の加算
機構３０８Ａ〜Ｆ（図３）に関して前述したのと同様に
して、端子６１２Ａ上の信号の生成において、Ｘ（Ｎ）
＋Ｘ（Ｎ−１０）、Ｘ（Ｎ−２）＋Ｘ（Ｎ−８）、Ｘ
（Ｎ−４）＋Ｘ（Ｎ−６）、Ｘ（Ｎ）ーＸ（Ｎ−１
０）、Ｘ（Ｎ−２）−Ｘ（Ｎ−８）、およびＸ（Ｎ−
４）−Ｘ（Ｎ−６）の各値を表す中間信号を生成する。
端子６１２Ｂ上の信号の生成において、ソース・バッフ
ァ１１２（図１）の信号サンプリング間隔に等しい時間
の長さの時間遅延後に、それと同じ６個の加算機構を使
用して同じ中間信号を生成する。式（１５）を単純な方
式で実現する補間機構は、中間信号Ｘ（Ｎ）＋Ｘ（Ｎ−
１１）、Ｘ（Ｎ−１）＋Ｘ（Ｎ−１０）、Ｘ（Ｎ−２）
＋Ｘ（Ｎ−９）、Ｘ（Ｎ−３）＋Ｘ（Ｎ−８）、Ｘ（Ｎ
−４）＋Ｘ（Ｎ−７）、Ｘ（Ｎ−５）＋Ｘ（Ｎ−６）、
Ｘ（Ｎ）−Ｘ（Ｎ−１１）、Ｘ（Ｎ−１）−Ｘ（Ｎ−１
０）、Ｘ（Ｎ−２）−Ｘ（Ｎ−９）、Ｘ（Ｎ−３）−Ｘ
（Ｎ−８）、Ｘ（Ｎ−４）−Ｘ（Ｎ−７）、およびＸ
（Ｎ−５）を生成するのに、このような加算機構を１２
個必要とすることになる。

【００６４】恣意的な長さの重みフィルタ 前述の各例では、重みフィルタＨの重みの数は補間機構
に関しては補間サンプルの数の整数倍であり、デシメー
ション機構に関してはソース・サンプルの数の整数倍で
ある。しかし、本発明の原理は重みフィルタＨの重みの
数が補間機構の補間サンプル数の整数倍またはデシメー
ション機構のソース・サンプル数の整数倍ではない補間
機構およびデシメーション機構にも等しく適用可能であ
る。以下の例で例示する。

【００６５】以下の式（１７）は、３３個の重みを含む
重みフィルタを使用した７個の補間サンプルの補間に対
応する。

【数９】

【００６６】この例では、重みＨ０〜Ｈ３２は中心に対
して対称である。したがって、式（１７）は以下の式
（１８）と等価である。

【数１０】

【００６７】式（１８）は、以下の２つの別々の式（１
９）と（２０）に分割することができる。

【数１１】

【数１２】

【００６８】式（１９）と（２０）の重みフィルタ行列
の重みは中心に対して対称であり、従ってそれぞれ独立
して前述のように実施して、たとえば補間機構３００
（図３）および４００（図４）に関して前述した効率化
を実現することができる。

【００６９】補間機構７００（図７）は、式（１７）〜
（２０）に従って３３個の重みを使用して７個の補間さ
れたサンプルを補間する。補間機構７００は、遅延ユニ
ット７０２Ａ〜７０２Ｄを備え、前述のようにしてソー
ス・サンプル・バッファ１１２（図１）からソース・サ
ンプルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ
−３）、およびＸ（Ｎ−４）を形成する。ソース・サン
プルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−
３）、およびＸ（Ｎ−４）は回路７０４に供給され、回
路７０４は補間機構３００（図３）および４００（図
４）について前述したのと同様にして式（１９）に従っ
て補間サンプルＹ０、Ｙ１、Ｙ２、Ｙ３、およびＹ４を
生成する。ソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−１）、
Ｘ（Ｎ−２）、Ｘ（Ｎ−３）は回路７０６に供給され、
回路７０６は補間機構３００（図３）および４００（図
４）に関して前述したのと同様にして式（２０）に従っ
て補間サンプルＹ５およびＹ６を生成する。

【００７０】したがって、補間についての出力サンプル
数またはデシメーションについての入力サンプル数の整
数倍である重み数を含む補間機構およびデシメーション
機構における前述の効率化を、重みの数が出力サンプル
数（補間の場合）または入力サンプル数（デシメーショ
ンの場合）の整数倍ではない補間機構およびデシメーシ
ョン機構でも実現することができる。

【００７１】恣意的長さの重みフィルタに関連する加算
の複雑さの低減 補間機構７００（図７）は、従来の補間機構に優る大幅
な改善を示す。しかし、回路７０４と回路７０６は入力
信号、たとえばソース・サンプルＸ（Ｎ）、Ｘ（Ｎ−
１）、Ｘ（Ｎ−２）、およびＸ（Ｎ−３）を共有する
が、それ以後に入力信号から導き出された信号を共有し
ない。ソース・サンプルＸ（Ｎ）およびＸ（Ｎ−２）
は、ソース・バッファ１１２（図１）のサンプリング・
レートで１遅延後にそれぞれソース・サンプルＸ（Ｎ−
１）およびＸ（Ｎ−３）と等価であるため、前掲の式
（１８）は式（２１）と等価である。式（２１）ではＺ
₁ ^-1はソース・バッファ１１２のサンプリング・レート
で１つの時間遅延を表す。

【数１３】

【００７２】一般に式（９）および（１０）に関して前
述した理由から、補間サンプルＹ０〜Ｙ４の導出には、
値Ｘ（Ｎ−１）＋Ｘ（Ｎ−３）およびＸ（Ｎ−１）−Ｘ
（Ｎ−３）に対応する中間信号が含まれる。式（２１）
により、同じ中間信号を使用して補間信号Ｙ５とＹ６を
導き出す。具体的には、式（１８）および（２０）に従
ってソース・サンプルＸ（Ｎ）およびＸ（Ｎ−３）に適
用される重みＨ５およびＨ６を、式（２１）のソース・
サンプルＸ（Ｎ−１）およびＸ（Ｎ−３）に適用する。
さらに、式（１８）および（２０）に従ってソース・サ
ンプルＸ（Ｎ−１）およびＸ（Ｎ−２）に適用される重
みＨ１２およびＨ１３を、式（２１）のソース・サンプ
ルＸ（Ｎ−１）およびＸ（Ｎ−３）に適用する。その結
果、重みＨ７〜Ｈ１１と同様に、重みＨ５、Ｈ６、Ｈ１
２、およびＨ１３が式（２１）のソース・サンプルＸ
（Ｎ）およびＸ（Ｎ−３）に適用される。したがって、
重みＨ５、Ｈ６、Ｈ１２、およびＨ１３の対称な適用を
重みフィルタの重みＨ７〜Ｈ１１の対称な適用と整列さ
せることによって、重みフィルタＨの行列表現の残りの
部分における対称性をさらに利用する。

【００７３】式（２１）は以下の式（２２）と等価であ
る。式（２２）では補間信号Ｙ５’およびＹ６’はそれ
ぞれ補間信号Ｙ５およびＹ６等価であり、ソース・バッ
ファ１１２（図１）の１遅延前の１セットのソース・サ
ンプルＸ（Ｎ）、Ｘ（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ
−３）、およびＸ（Ｎ−４）に対応する。

【数１４】

【００７４】補間機構８００（図８）は、式（２１）に
よる補間信号Ｙ５’、Ｙ６’、Ｙ０、Ｙ１、Ｙ２、Ｙ
３、およびＹ４の導出を実施する。補間機構８００は、
遅延ユニット８０２Ａ〜８０２Ｄを備え、これらは遅延
ユニット７０２Ａ〜７０２Ｄ（図７）とまったく同様で
あり、遅延ユニット３０２Ａ〜３０２Ｅ（図３）に関し
て前述したのと全く同様にしてソース信号Ｘ（Ｎ）、Ｘ
（Ｎ−１）、Ｘ（Ｎ−２）、Ｘ（Ｎ−３）、およびＸ
（Ｎ−４）（図８）を分離する。補間機構８００（図
８）は回路７０４（図７）とまったく同様の回路８０４
を備え、この回路８０４は補間機構４００（図３）およ
び４００（図４）に関して前述したのと同様にして式
（１９）に従って補間サンプルＹ０、Ｙ１、Ｙ２、Ｙ
３、およびＹ４（図８）を生成する。

【００７５】回路８０４の中間信号Ｘ（Ｎ−１）＋Ｘ
（Ｎ−３）およびＸ（Ｎ−１）−Ｘ（Ｎ−３）を使用し
て、前掲の式（２２）に従って補間信号Ｙ５’およびＹ
６’を導き出す。以下の表Ｅに、補間信号Ｙ５’および
Ｙ６’を導き出すように機能する補間機構８００（図
８）の様々な接続と信号を示す。補間機構８００（した
がって以下の表Ｅ）で、複合重みａ００は（Ｈ５＋Ｈ１
３）／２と等価であり、複合重みａ１０は（Ｈ６＋Ｈ１
２）／２と等価であり、複合重みｂ００は（Ｈ５−Ｈ１
３）／２と等価であり、複合重みｂ１０は（Ｈ６−Ｈ１
２）／２と等価である。 表Ｅ 接続 受信信号源 出力信号によって表される値 乗算機構806A a10、回路804 a10・[X(N-1)+X(N-3)] 乗算機構806B a00、回路804 a00・[X(N-1)+X(N-3)] 乗算機構806C b10、回路804 b10・[X(N-1)-X(N-3)] 乗算機構806D b00、回路804 b00・[X(N-1)-X(N-3)] 否定808C 乗算機構806C -b10・[X(N-1)-X(N-3)] 否定808D 乗算機構806D -b00・[X(N-1)+X(N-3)] 加算機構810A 乗算機構806A、 a10・[X(N-1)+X(N-3)] 乗算機構806C +b10・[X(N-1)-X(N-3)] 加算機構810B 乗算機構806B、 a00・[X(N-1)+X(N-3)] 乗算機構806D +b00・[X(N-1)-X(N-3)] 加算機構810C 乗算機構806A、 a10・[X(N-1)+X(N-3)] 否定808C -b10・[X(N-1)-X(N-3)] 加算機構810D 乗算機構806B、 a00・[X(N-1)+X(N-3)] 否定808D +b00・[X(N-1)-X(N-3) 遅延ユニット812C 加算機構810C z₁ ^-1・[a10・[X(N-1)+X(N-3)] -b10・[X(N-1)-X(N-3)]] 遅延ユニット812D 加算機構810D z₁ ^-1・[a00・[X(N-1)+X(N-3)] +b00・[X(N-1)-X(N-3)]] 加算機構814A 加算機構810A、 a10・[X(N-1)+X(N-3)] 遅延回路812C +b10・[X(N-1)-X(N-3)] +z₁ ^-1・[a10・[X(N-1)+X(N-3)] -b10・[X(N-1)-X(N-3)]]=Y6' 加算機構814B 加算機構810B、 a00・[X(N-1)+X(N-3)] 遅延ユニット812D +b00・[X(N-1)-X(N-3) +z₁ ^-1・[a00・[X(N-1)+X(N-3)] +b00・[X(N-1)-X(N-3)]]=Y5'

【００７６】補間信号Ｙ５’およびＹ６’を生成するた
めに、補間機構８００（図８）は４個の乗算機構と６個
の加算機構を備える。比較すると、補間機構７００の回
路７０６（図７）は、表Ｄに示すように、補間信号Ｙ５
とＹ６を生成するために４個の乗算機構と９個の加算機
構を備える。したがって、重みＨ５、Ｈ６、Ｈ１２、お
よびＨ１３の対称な適用を重みＨ７〜Ｈ１１の対称な適
用と整列させて重みＨ５〜Ｈ１３のそれぞれがソース・
サンプルＸ（Ｎ−１）とＸ（Ｎ−３）の両方に適用され
るようになっている、式（２２）による補間機構８００
を構成することによって、補間機構８００（図８）は３
個少ない加算機構を使用して補間信号Ｙ５およびＹ６を
生成する。

【００７７】重み関数が恣意的な長さを有する補間機構
の加算の複雑さを表Ｆに示す。表Ｆで、重み関数Ｈの長
さはＬであり、これはＭＮ＋Ｋと等価である。ここで、
Ｎは補間機構によって生成される補間信号の数であり、
ＷはＭに（Ｌ＋１）／２の整数部分を加えた値に等し
い。Ｌ、Ｍ、Ｎ、ＫおよびＷは整数である。手法Ａは、
補間機構７００（図７）および式（１８）ないし（２
０）に関して前述した一般的手法を指し、手法Ｂは補間
機構８００（図８）および式（２１）および（２２）に
関して前述した一般的手法を指す。 表Ｆ−−加算の複雑さ Ｍ Ｎ Ｋ 手法Ａ 手法Ｂ 偶数 偶数 偶数 Ｗ＋Ｍ Ｗ＋Ｎ−Ｋ 偶数 偶数 奇数 Ｗ＋Ｍ−２ Ｗ＋Ｎ−Ｋ−１ 偶数 奇数 偶数 Ｗ＋Ｍ−１ Ｗ＋Ｎ−Ｋ 偶数 奇数 奇数 Ｗ＋Ｍ−１ Ｗ＋Ｎ−Ｋ−１ 奇数 偶数 偶数 Ｗ＋Ｍ Ｗ＋Ｋ−１ 奇数 偶数 奇数 Ｗ＋Ｍ−２ Ｗ＋Ｋ−２ 奇数 奇数 偶数 Ｗ＋Ｍ−１ Ｗ＋Ｋ−２ 奇数 奇数 奇数 Ｗ＋Ｍ−１ Ｗ＋Ｋ−１

【００７８】一般に、手法Ａと手法Ｂは同じ数の乗算機
構を必要とするが、手法Ｂは追加の遅延ユニットを必要
とする。具体的には、手法Ｂは、Ｍが偶数の場合はＮ−
Ｋ個の追加の遅延ユニットを必要とし、Ｍが奇数の場合
はＫ個の追加の遅延ユニットを必要とする。しかし、遅
延ユニットは比較的安価であるため、手法Ａと手法Ｂの
うち加算の複雑さが少ないいずれか一方を使用すること
が好ましい。

【００７９】Ｎ次帯域フィルタＮ次帯域フィルタは１対
Ｎ補間機構およびＮ対１デシメーション機構に一般的に
使用され、ナイキスト・フィルタと呼ばれることもあ
る。Ｎ次帯域フィルタは中心重みすなわちＨｃを持ち、
したがって奇数長を有する。さらに、Ｎ次帯域フィルタ
は、正または負の各整数ｉについて値がゼロの重みＨ
_C+Niを含む。前述の信号サンプル補間機構およびデシメ
ーション機構をそのまま適用して、Ｎ次帯域フィルタを
使用する補間機構およびデシメーション機構の効率を向
上させることができる。

【００８０】以下に例を示す。１９個の重みの重みフィ
ルタを持つ４次帯域補間機構を考えてみる。以下の式
（２３）は補間信号Ｙ０〜Ｙ３の導出を示す。

【数１５】

【００８１】中心重みは重みＨ９であり、重みフィルタ
Ｈは中心に対して対称である。したがって、式（２３）
は以下の式（２４）と等価である。

【数１６】

【００８２】式（２４）で、重みフィルタＨはＮＭ＋Ｋ
である長さＬを有する。ここで、Ｎ＝４、Ｍ＝４、Ｋ＝
３である。したがって、補間機構７００（図７）および
８００（図８）に関して前述したのと同様にして式（２
４）に従って補間機構を設計することができる。さら
に、各整数ｉについてＮ＝４およびＨ₉±_Ni＝０である
ため、重みＨ１およびＨ５はゼロである。したがって、
式（２４）は以下の式（２５）と等価である。

【数１７】

【００８３】重み行列Ｈの１行目と３行目は互いに対し
て対称であり、したがって補間機構３００（図３）およ
び４００（図４）に関して前述した効率向上に容易に資
することに留意されたい。さらに、重み行列Ｈの２行目
と４行目はそれぞれ個々に対称であり、したがって補間
機構４００（図４）に関して前述した効率向上に容易に
資する。さらに、補間サンプルＹ０とＹ２の両方のデシ
メーションの際に、重みＨ８がソース・サンプルＸ（Ｎ
−２）に適用される。したがって、補間機構４００（図
４）に関して前述したのと同様の効率向上は、式（２
５）に従って設計された補間機構にも適用可能である。

【００８４】以上の説明は例示的なものに過ぎず、限定
的なものではない。本発明は特許請求の範囲によっての
み限定される。

【図面の簡単な説明】

【図１】本発明による信号プロセッサを含むコンピュー
タ・システムのブロック図である。

【図２】サンプルＹを補間するためにソース離散サンプ
ルＸに適用される重みフィルタＨを示す図である。

【図３】本発明による１対４補間機構を示すブロック図
である。

【図４】本発明による１対３補間機構を示すブロック図
である。

【図５】本発明による３対１補間機構を示すブロック図
である。

【図６】加算の複雑さを減少させた本発明による１対２
補間機構を示すブロック図である。

【図７】重みフィルタを２つのサブフィルタにデシメー
ションした本発明による１対５補間機構を示すブロック
図である。

【図８】加算の複雑さを低減した本発明による１対５補
間機構を示すブロック図である。

【符号の説明】

１０２ プロセッサ １０４ メモリ １１０ 信号プロセッサ １１２ ソース・バッファ １１４ 宛先バッファ １２０ コンピュータ表示装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年１０月２９日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図６】

【図１】

【図２】

【図３】

【図４】

【図７】

【図５】

【図８】

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ.

Claims (26)

【特許請求の範囲】
1. 【請求項１】 ソース信号の２つ以上のソース・サンプ
   ルから結果信号の１つまたは複数の結果サンプルを導き
   出す方法であって、 ２つ以上のソース・サンプルのうちの第１および第２の
   ソース・サンプルを加算機構に供給して第１の中間信号
   を生成するステップと、 ２つ以上のソース・サンプルのうちの第３および第４の
   ソース・サンプルを加算機構に供給して第２の中間信号
   を生成するステップと、 ２つ以上の結果サンプルのうちの選択された１つの結果
   サンプルの生成において第１および第２の中間信号を結
   合するステップとを含む方法。
2. 【請求項２】 第３のソース・サンプルが１つの時間遅
   延後の第１のソース・サンプルと実質的に等価であるこ
   とを特徴とする、請求項１に記載の方法。
3. 【請求項３】 第４のソース・サンプルが１つの時間遅
   延後の第２のソース・サンプルと実質的に等価であるこ
   とを特徴とする、請求項２に記載の方法。
4. 【請求項４】 結合するステップが、 第１の中間信号を前記の加算機構とは異なる第２の加算
   機構に供給するステップと、 その後で１つの時間増分のあいだ遅延させるステップ
   と、 その後で第２の加算機構に第２の中間信号を供給するス
   テップとを含むことをことを特徴とする、請求項１に記
   載の方法。
5. 【請求項５】 ソース信号の２つ以上のソース・サンプ
   ルから結果信号の１つまたは複数の結果サンプルを導き
   出すその中に実現された計算可能可読コードを有するコ
   ンピュータ使用可能媒体を含むコンピュータ・プログラ
   ム製品であって、コンピュータ可読コードは、 加算機構と、 加算機構に機能可能に結合され、２つ以上のソース・サ
   ンプルのうちの第１と第２のソース・サンプルから第１
   の中間信号を生成するように構成された第１のソース・
   サンプル選択モジュールと、 加算機構に機能可能に結合され、２つ以上のソース・サ
   ンプルの第３と第４のソース・サンプルから第２の中間
   信号を生成するように構成された第２のソース・サンプ
   ル選択モジュールと、 第１および第２のソース・サンプル選択モジュールに機
   能可能に結合され、第１と第２の中間信号を結合して２
   つ以上の結果サンプルのうちの選択された１つの結果サ
   ンプルを生成するように構成された中間信号結合モジュ
   ールとを含むコンピュータ・プログラム製品。
6. 【請求項６】 第３のソース・サンプルが１つの時間遅
   延後の第１のソース・サンプルと実質的に等価であるこ
   とを特徴とする、請求項５に記載のコンピュータ・プロ
   グラム製品。
7. 【請求項７】 第４のソース・サンプルが１つの時間遅
   延後の第２のソース・サンプルと実質的に等価であるこ
   とを特徴とする、請求項６に記載のコンピュータ・プロ
   グラム製品。
8. 【請求項８】 中間信号結合モジュールが、前記の加算
   機構とは異なる、第１のソース・サンプル選択モジュー
   ルに機能可能に結合された第２の加算機構を含み、 第２のソース・サンプル選択モジュールが第２の加算機
   構に機能可能に結合された遅延ユニットを含み、 第２の加算機構が第１と第２の中間信号を結合するよう
   に構成されていることを特徴とする、請求項５に記載の
   コンピュータ・プログラム製品。
9. 【請求項９】 加算機構と、 加算機構に機能可能に結合され、２つ以上のソース・サ
   ンプルのうちの第１と第２のソース・サンプルから第１
   の中間信号を生成するように構成された第１のソース・
   サンプル選択モジュールと、 加算機構に機能可能に結合され、２つ以上のソース・サ
   ンプルの第３と第４のソース・サンプルから第２の中間
   信号を生成するように構成された第２のソース・サンプ
   ル選択モジュールと、 第１および第２のソース・サンプル選択モジュールに機
   能可能に結合され、第１と第２の中間信号を結合して結
   果信号の２つ以上の結果サンプルのうちの選択された１
   つの結果サンプルを生成するように構成された中間信号
   結合モジュールとを含む信号プロセッサ。
10. 【請求項１０】 第３のソース・サンプルが１つの時間
    遅延後の第１のソース・サンプルと実質的に等価である
    ことをことを特徴とする、請求項９に記載の信号プロセ
    ッサ。
11. 【請求項１１】 第４のソース・サンプルが１つの時間
    遅延後の第２のソース・サンプルとほぼ等価であること
    を特徴とする、請求項１０に記載の信号プロセッサ。
12. 【請求項１２】 中間信号結合モジュールが、前記の加
    算機構とは異なる、第１のソース・サンプル選択モジュ
    ールに機能可能に結合された第２の加算機構を含み、 第２のソース・サンプル選択モジュールが第２の加算機
    構に機能可能に結合された遅延ユニットを含み、 第２の加算機構が第１と第２の中間信号を結合するよう
    に構成されていることを特徴とする、請求項９に記載の
    信号プロセッサ。
13. 【請求項１３】 コンピュータ・プロセッサと、 コンピュータ・プロセッサに機能可能に結合されたメモ
    リと、 メモリに記憶され、コンピュータ・プロセッサ内で実行
    されてソース信号の２つ以上のソース・サンプルから結
    果信号の１つまたは複数の結果サンプルを導き出す１つ
    または複数のコンピュータ命令を含む信号プロセッサと
    を含み、信号プロセッサは、 加算機構と、 加算機構に機能可能に結合され、２つ以上のソース・サ
    ンプルのうちの第１と第２のソース・サンプルから第１
    の中間信号を生成するように構成された第１のソース・
    サンプル選択モジュールと、 加算機構に機能可能に結合され、２つ以上のソース・サ
    ンプルの第３と第４のソース・サンプルから第２の中間
    信号を生成するように構成された第２のソース・サンプ
    ル選択モジュールと、 第１および第２のソース・サンプル選択モジュールに機
    能可能に結合され、第１と第２の中間信号を結合して２
    つ以上の結果サンプルのうちの選択された１つの結果サ
    ンプルを生成するように構成された中間信号結合モジュ
    ールとを含むコンピュータ・システム。
14. 【請求項１４】 第３のソース・サンプルが１つの時間
    遅延後の第１のソース・サンプルと実質的に等価である
    ことを特徴とする、請求項１３に記載のコンピュータ・
    システム。
15. 【請求項１５】 第４のソース・サンプルが１つの時間
    遅延後の第２のソース・サンプルと実質的に等価である
    ことを特徴とする、請求項１４に記載のコンピュータ・
    システム。
16. 【請求項１６】 中間信号結合モジュールが、前記の加
    算機構とは異なる、第１のソース・サンプル選択モジュ
    ールに機能可能に結合された第２の加算機構を含み、 第２のソース・サンプル選択モジュールが第２の加算機
    構に機能可能に結合された遅延ユニットを含み、 第２の加算機構が第１と第２の中間信号を結合するよう
    に構成されていることを特徴とする、請求項１３に記載
    のコンピュータ・システム。
17. 【請求項１７】 コードが（ｉ）コンピュータ可読媒体
    に記憶され、（ii）コンピュータによって実行すること
    ができ、（iii)各モジュールがコンピュータによって実
    行される少なくとも１つの機能を遂行するように構成さ
    れた少なくとも１つのモジュールを含むコードを分配す
    る分配システムであって、前記分配システムは、 加算機構と、 加算機構に機能可能に結合され、２つ以上のソース・サ
    ンプルのうちの第１と第２のソース・サンプルから第１
    の中間信号を生成するように構成された第１のソース・
    サンプル選択モジュールと、 加算機構に機能可能に結合され、２つ以上のソース・サ
    ンプルの第３と第４のソース・サンプルから第２の中間
    信号を生成するように構成された第２のソース・サンプ
    ル選択モジュールと、 第１および第２のソース・サンプル選択モジュールに機
    能可能に結合され、第１と第２の中間信号を結合して結
    果信号の２つ以上の結果サンプルのうちの選択された１
    つの結果サンプルを生成するように構成された中間信号
    結合モジュールとを含む分配システム。
18. 【請求項１８】 第３のソース・サンプルが１つの時間
    遅延後の第１のソース・サンプルと実質的に等価である
    ことをことを特徴とする、請求項１７に記載の分配シス
    テム。
19. 【請求項１９】 第４のソース・サンプルが１つの時間
    遅延後の第２のソース・サンプルとほぼ等価であること
    を特徴とする、請求項１８に記載の分配システム。
20. 【請求項２０】 中間信号結合モジュールが、前記の加
    算機構とは異なる、第１のソース・サンプル選択モジュ
    ールに機能可能に結合された第２の加算機構を含み、 第２のソース・サンプル選択モジュールが第２の加算機
    構に機能可能に結合された遅延ユニットを含み、 さらに第２の加算機構が第１と第２の中間信号を結合す
    るように構成されていることを特徴とする、請求項１７
    に記載の分配システム。
21. 【請求項２１】 ソース信号が記録された地震信号であ
    ることを特徴とする、請求項１に記載の方法。
22. 【請求項２２】 ソース信号がビデオ信号であることを
    特徴とする、請求項１に記載の方法。
23. 【請求項２３】 ソース信号が音声信号であることを特
    徴とする、請求項１に記載の方法。
24. 【請求項２４】 ソース信号が記録された地震信号であ
    ることをことを特徴とする、請求項９に記載の信号プロ
    セッサ。
25. 【請求項２５】 ソース信号がビデオ信号であることを
    特徴とする、請求項９に記載の信号プロセッサ。
26. 【請求項２６】 ソース信号が音声信号であることを特
    徴とする、請求項９に記載の信号プロセッサ。