JPH10145791A - ディジタル・ビデオ・デコーダおよびディジタル・ビデオ信号をデコードする方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリを小規模化したディジタル・ビデオ・
デコーダを提供する。 【解決手段】 周波数領域内で受信したディジタル・ビ
デオ信号の運動補償を行う。運動補償はビデオ信号に含
まれる各インター・コード化された画像毎にインター・
コード化画像に対応する基準画像を表す合成画像を周波
数領域内で構成し、次に合成画像を対応するインター・
コード化画像に加算７４する。合成画像の各マクロ・ブ
ロックはメモリ６４内の少なくとも１つのアンカー画像
の対応するマクロ・ブロックに基づいて形成される。ア
ンカー画像はメモリ容量を縮小するため量子化７０、可
変長コード化７２されて記憶される。合成マクロ・ブロ
ックを形成するために合成器６８が用いる合成技術はフ
ィールドおよびフレーム運動補償の双方並びに全および
半ピクセル精度を考慮する。次に運動補償の結果として
作成されたイントラ・コード化画像は表示順にリフォー
マットされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はディジタル・ビデ
オ・デコーダおよびディジタル・ビデオ信号をデコード
する方法に関する。

【０００２】

【従来の技術】ディジタル・ビデオ信号の処理はこの１
０年で急速に開発された科学と工学の分野である。動画
専門家グループ(ＭＰＥＧ)のビデオ・コード化基準の成
熟度はビデオ産業の極めて重要な達成を示しており、ビ
デオ信号のディジタル伝送を強力に支えている。ディジ
タル圧縮およびディジタル変調およびパケット化、並び
にＶＬＳＩ技術のようなその他の技術の進歩とともに、
テレビジョンの原理はディジタル時代に向けて再検討さ
れてきた。

【０００３】共同企業群によって高低の解像度のテレビ
ジョン放送のために開発された最初の米国ディジタル・
テレビジョン送信基準は、連邦通信委員会(ＦＣＣ)に提
案された。高解像度のディジタル・テレビジョン放送は
一般にＨＤＴＶと呼ばれ、一方、低解像度のディジタル
・テレビジョン放送は一般にＳＤＴＶと呼ばれている。
これらの用語はこの明細書全体で用いられるが、特定の
様式や規格に縛られるものではない。むしろ、これらの
用語は任意のコード化基準(例えばＶＴＲおよびテレビ
ジョン用の基準)の高低の解像度のディジタル・テレビ
ジョン全体を網羅するために用いられる。

【０００４】衛星を介して放送された最初のディジタル
・テレビジョン・サービスがオンエアーされた１９９４
年に、ＳＤＴＶは現実のものとなった。トムソン・カン
シューマ・エレクトロニクス等によって開発されたディ
ジタル衛星サービス(ＤＳＳ)は１００万世帯以上の家庭
に普及した。ディジタル・テレビジョンを送信し、受信
する高性能の方法はより高画質のテレビジョン放送を生
み出すのみならず、需要に応じた映画、対話式プログラ
ミング、マルチメデアの用途、並びにテレビジョンを介
した電話やコンピュータ・サービスのような新たなサー
ビスをも創りだした。

【０００５】間もなくＨＤＶＴは実現し、ＳＤＴＶに参
入するであろう。従って、近い将来、ＨＤＴＶとＳＤＴ
Ｖが共存する放送を含む最新式テレビジョン(ＡＴＶ)が
期待される。

【０００６】例えばＨＤＴＶのＭＰＥＧビデオ・コード
化を行う場合、空間領域内の８×８ピクセルの画像ブロ
ックが、ＤＣＴ(離散余弦変換)または周波数領域内でＤ
ＣＴ係数が８×８のＤＣＴブロックへと変換される。特
に、ＭＰＥＧのようなほとんどのコード化様式では、Ｈ
ＤＴＶ信号はルミナンス成分(Ｙ)と２つのクロマ成分
(Ｕ)と(Ｖ)に分割される。更に、ＵおよびＶのクロマ・
ブロックの代わりに、カラー差信号クロマ・ブロックを
採用している規格もある。説明目的のためだけである
が、ここではＵおよびＶクロマ・ブロックを採用するこ
とにする。ＭＰＥＧのようなほとんどの様式は異なるコ
ード化手順を規定する。各コード化手順で、手順ヘッダ
がコード化手順を特定する。更に、各コード化手順で
は、ＤＣＴ係数が８×８のＤＣＴブロックのマクロ・ブ
ロックが形成される。

【０００７】ＨＤＴＶのコード化手順には一般に４:２:
０、４:２:２、および４:４:４のコード化手順が含まれ
る。４:２:０のコード化手順では、マクロ・ブロックは
４つの８×８ＶルミナンスＤＣＴブロックと、１つの８
×８ＵクロマＤＣＴブロックと、１つの８×８Ｖクロマ
ＤＣＴブロックとからなっている。４:２:２コード化手
順では、マクロ・ブロックは４つのルミナンスＤＣＴブ
ロックと、２つの８×８ＵクロマＤＣＴブロックと、２
つの８×８ＶクロマＤＣＴブロックとからなっている。
最後に、４:４:４コード化手順では、マクロ・ブロック
は４つの８×８ルミナンスＤＣＴブロックと、４つの８
×８Ｕクロマ・ブロックと、４つの８×８ＶクロマＤＣ
Ｔブロックとからなっている。ＳＤＴＶには同じコード
化手順が含まれているが、ＤＣＴブロックは４×４ＤＣ
Ｔブロックである。

【０００８】可変長コード化の他にも、ＭＰＥＧのよう
な多くの基準によってイントラ(内部の)・コード化およ
びインター(相互の)・コード化が行われる。イントラ・
コード化とは、画像と呼ばれるディジタル・ビデオ信号
のフィールド、またはフレームが画像内のピクセルに基
づいて符合化されることである。イントラ・コード化に
は幾つかの公知の技術が存在する。イントラ・コード化
された画像は一般にＩ−画像と呼ばれる。

【０００９】場合によっては予測コード化とも呼ばれる
インター・コード化とは、画像がアンカー画像と呼ばれ
る基準画像に基づいてコード化されることである。イン
ター・コード化では、最大の相関関係を有するアンカー
画像のマクロ・ブロックを探すために、コード化された
画像の各マクロ・ブロック(すなわち関連するルミナン
スおよびクロマ・ブロック)がアンカー画像のマクロ・
ブロックと比較される。次に２つのマクロ・ブロック間
のベクトルが運動ベクトルとして算定される。そこで、
コード化されたマクロ・ブロックのインター・コード化
されたディジタル・ビデオ信号には運動ベクトルと、コ
ード化されたマクロ・ブロックと最大の相関関係を有す
るアンカー画像の対応するマクロ・ブロックとの差とが
含まれる。

【００１０】例えば、一連の画像には表示順、Ｉ₁ Ｂ₁
Ｂ₂ Ｐ₁ Ｂ₃ Ｂ₄ Ｐ₂ Ｂ₅ Ｂ₆ Ｐ₃Ｂ₇ Ｂ₈ Ｉ₂...を有
することがある。しかし、送信されるＨＤＴＶ信号は次
のようなコード化順に配列された画像を有するとする。
すなわち、Ｉ₁ Ｐ₁ Ｂ₁ Ｂ₂Ｐ₂ Ｂ₃ Ｂ₄ Ｐ₃ Ｂ₅ Ｂ₆
Ｉ₂ Ｂ₇ Ｂ₈...。Ｐ−画像は以前のＩ−画像、またはＰ
−画像をアンカー画像として利用してコード化される。
上記の例では、Ｐ−画像Ｐ₁ 、Ｐ₂およびＰ₃はＩ−画像
Ｉ₁、Ｐ−画像Ｐ₁およびＰ−画像Ｐ₂をそれぞれアンカ
ー画像として利用してコード化されたものである。

【００１１】Ｂ−画像は順方向コード化、逆方向コード
化、または双方向コード化されてもよい。例えば、Ｂ−
画像Ｂ₁がアンカー画像としてＩ−画像Ｉ₁を利用してコ
ード化された場合、Ｂ−画像Ｂ₁は逆方向、すなわち逆
コード化される。あるいは、Ｂ−画像Ｂ₁がアンカー画
像としてＰ−画像Ｐ₁を利用してコード化された場合、
Ｂ−画像Ｂ₁は順方向でコード化される。Ｂ−画像Ｂ₁が
アンカー画像としてＩ−画像Ｉ₁とＰ−画像Ｐ₁の双方
(一般的にはその重み付き平均)を利用してコード化され
た場合、Ｂ−画像Ｂ₁は双方向でコード化される。

【００１２】ディジタル・ビデオ信号のヘッダは、画像
がＩ、Ｂ、またはＰ−画像のどれであるか、およびコー
ド化の方向を示す。これらのヘッダは更に、画像群(Ｇ
ＯＰ)のサイズＮと、アンカー画像の間の距離Ｍをも示
す。ＧＰＯサイズはＩ−画像間の距離を示し、これは上
記の例ではＮ＝１２となろう。Ｉ−画像とＰ−画像とは
アンカー画像であるので、上記の例のアンカー画像間の
距離はＭ＝３となろう。ヘッダに供給された情報に基づ
いて、ディジタル・ビデオ信号を適正にコード化するこ
とができる。

【００１３】従来技術に関連して、図５はディジタル・
ビデオ信号をデコードするための従来形のディジタル・
ビデオ・デコーダを示している。図５に示すように、可
変長デコーダ・デクォンタイザ１０がディジタル信号を
受信する。運動ベクトル・アドレス発生器２０と加算器
１８とが可変長デコーダ・デクォンタイザ１０の出力に
接続されている。運動ベクトル・アドレス発生器２０は
出力をフレーム記憶装置２２に送る。フレーム記憶装置
２２は加算器１８に接続された第１出力端子と、リフォ
ーマッタ２４に接続された第２出力端子とを有してい
る。加えて、フレーム記憶装置２２は加算器１８の出力
端子に接続された入力端子を有している。フレーム記憶
装置２２の出力の他に、リフォーマッタ２４は更に加算
器１８の出力をも受信する。

【００１４】ここで図５に示した従来形のデコーダの動
作を説明する。可変長デコーダ・デクォンタイザ１０は
ディジタル・ビデオ信号を受信し、ディジタル・ビデオ
信号を可変長デコードおよびデクォンタイズ(反量子化)
する。ＶＬＤ(可変長デコーダ)・デクォンタイザ１０の
出力は運動ベクトル・アドレス発生器２０によって受信
される。運動ベクトル・アドレス発生器２０はインター
・コード化された画像の運動ベクトルを特定し、それに
対応して運動ベクトル・アドレスを作成する。運動ベク
トル・アドレスはフレーム記憶装置２２に出力される。
フレーム記憶装置２２は２つの先行のアンカー画像(例
えばＩ−またはＰ−画像)を記憶する。フレーム記憶装
置２２は運動ベクトル・アドレスによってアドレス指定
されたアンカー画像のマクロ・ブロックを出力する。こ
れらのマクロ・ブロックは加算器１８によって受信され
る。加算器１８は更に可変長デコーダ・デクォンタイザ
１０の出力をも受信する。その結果、Ｂ−またはＰ−画
像がデコードされている場合、画像とアンカー画像との
差異を表す可変長デコーダ・デクォンタイザ１０の出力
をアンカー画像に加算して完全な画像を作成することに
よって、完全なＩ−画像を得ることができる。Ｉ−画像
が可変長デコーダ・デクォンタイザ１０から出力される
と、それにアンカー画像情報を加える必要がなく、従っ
てフレーム記憶装置２２は加算器１８に出力を送出しな
い。

【００１５】前述したように、Ｂ−画像が双方向でコー
ド化された場合は、これらの画像をインター・コード化
するために２つのアンカー画像の重み付き平均が用いら
れる。重み付けはオリジナルのエンコーダによって運動
ベクトルへとコード化される。フレーム記憶装置２２が
２つの運動ベクトルを受信する場合は、それによって照
準(特定)されるアンカー・フレームのマクロ・ブロック
はフレーム記憶装置２２によって平均されて、重み付き
の平均マクロ・ブロックが形成される。次にフレーム記
憶装置２２は、重み付き平均マクロ・ブロックを加算器
１８に出力する。

【００１６】フレーム記憶装置２２は更に加算器１８の
出力を監視する。フレーム記憶装置２２が、加算器１８
がＩ−またはＰ−画像を出力するものと判定すると、フ
レーム記憶装置２２は最も以前に(最も古い)記憶された
アンカー・フレームを加算器１８によって出力されたＩ
−またはＰ−画像と入れ換える。

【００１７】Ｂ−およびＰ−画像からＩ−画像を形成す
る動作は運動補償と呼ばれる。画像がフレームである場
合はフレーム運動補償が実行される。元のコード化プロ
セス中、インター・コード化された偶数および奇数フィ
ールドは、先行のフレームの偶数または奇数フィールド
のいずれかに基づいて別個にコード化される。

【００１８】加算器１８の出力はリフォーマッタ２４に
よって受信される。リフォーマッタ２４はフレーム記憶
装置２２にも接続されている。画像の送信順、ひいては
受信順は適正な表示順にはなっていないので、リフォー
マッタ２４は画像の順序を適正な表示順にリフォーマッ
トする動作を行う。

【００１９】図５に示したリフォーマッタ２４の動作を
より明解に理解するため、前述したようなディジタル・
ビデオ信号が受信されるものと想定する。リフォーマッ
タ２４は、下記の規則に従って、デコードされるディジ
タル・ビデオ信号としてどの出力が送出されるべきであ
るかを判定する。すなわち、(１)受信された画像が最初
のアンカー画像である場合は、出力は送出されない。
(２)受信された画像はアンカー画像であるが、最初に受
信されたアンカー画像ではない場合は、以前に受信され
たアンカー画像が出力される。また、(３)受信された画
像がＢ−画像である場合は、Ｂ−画像が即座に出力され
る。

【００２０】従って、Ｉ−画像Ｉ₁が受信された場合、
リフォーマッタ２４は何の出力も送出しない。受信され
る次の画像はＰ−画像Ｐ₁である。加算器１８は次に可
変長デコーダ・デクォンタイザ１０の出力、および運動
ベクトル・アドレス検出器２０によって検出された運動
ベクトルによって照準されたＩ−画像Ｉ₁からのマクロ
・ブロックを受信する。その結果、加算器１８は完全な
画像を発生する。この完全な画像はアンカー画像である
ので、次にフレーム記憶装置２２は完全な画像Ｐ₁を記
憶する。前述の規則に従って、次にリフォーマッタ２４
はフレーム記憶装置２２からＩ−画像Ｉ₁(すなわち先行
のアンカー画像)を出力する。

【００２１】受信された次の２つの画像はＢ−画像Ｂ₁
およびＢ₂である。コード化の方向に応じてＩ−画像Ｉ₁
およびＰ−画像Ｐ₁の双方または一方がアンカー画像と
して利用されることを除いて、前述したＰ−画像Ｐ₁と
同様の態様で完全な画像がこれらのＢ−画像から形成さ
れる。加算器１８はＢ−画像を出力するので、リフォー
マッタ２４は即座にＢ−画像を出力する。その結果、リ
フォーマッタ２４からの出力はＩ₁、Ｂ₁、Ｂ₂である。

【００２２】次に、Ｐ−画像Ｐ₂が受信され、Ｐ−画像
Ｐ₁と同様の態様で処理される。加算器１８が完全なＰ
−画像Ｐ₂を出力すると、フレーム記憶装置２２はＩ−
画像Ｉ₁をＰ−画像Ｐ₂と入れ換える。次にリフォーマッ
タ２４は前述の規則に従って、Ｐ−画像Ｐ₁を出力す
る。このようにして、リフォーマッタ２４は適切な表示
順で画像を出力する。

【００２３】このような従来形の図５のディジタル・ビ
デオ・デコーダは残念ながら、ディジタル・ビデオ信号
をデコードするために空間領域内に２つのアンカー画像
を記憶する必要がある。その結果、ディジタル・ビデオ
・デコーダには極めて大規模なメモリが必要になる。

【００２４】

【発明が解決しようとする課題】以上のように従来のデ
ィジタル・ビデオ・デコーダでは、ディジタル・ビデオ
信号をデコードするために空間領域内に２つの完全な画
像を記憶しなければならない。その結果、従来のデコー
ダには極めて大規模のメモリがて必要である。ディジタ
ル・デコーダにメモリが必要であることで装置全体のコ
ストのかなりの部分を占めるので、従来のディジタル・
デコーダに大規模のメモリが必要であることはこのよう
な装置のコストに悪影響を及ぼす。

【００２５】この発明は上記の課題を解消するためにな
されたもので、従来形のデコーダよりも大幅に小規模の
メモリしか必要としないディジタル・ビデオ・デコーダ
およびディジタル・ビデオ信号をデコードする方法を提
供することを目的とする。

【００２６】

【課題を解決するための手段】上記の目的に鑑み、この
発明は、ディジタル・ビデオ信号を受信し、周波数領域
内で上記ディジタル・ビデオ信号の運動補償を行うため
の運動補償手段と、上記運動補償手段によって出力され
た上記ディジタル・ビデオ信号に含まれる画像が表示順
になるように、この画像をリフォーマットするリフォー
マッタと、を備えたことを特徴とするディジタル・ビデ
オ・デコーダにある。

【００２７】またこの発明は、上記運動補償手段が、上
記ディジタル・ビデオ信号に含まれる各々のインター・
コード化された画像毎に、上記インター・コード化画像
に対応する基準画像を表す合成画像を上記周波数領域内
で形成するとともに、上記合成画像を上記インター・コ
ード化画像に加算して上記運動補償を行うことを特徴と
する請求項１に記載のディジタル・ビデオ・デコーダに
ある。

【００２８】またこの発明は、上記運動補償手段が、上
記周波数領域内に少なくとも１つのアンカー画像を記憶
するアンカー画像用のメモリと、上記アンカー画像と、
上記インター・コード化画像に関連する運動ベクトルと
に基づいて上記合成画像を形成する手段と、を備えたこ
とを特徴とする請求項２に記載のディジタル・ビデオ・
デコーダにある。

【００２９】またこの発明は、上記形成手段が、上記運
動ベクトルを上記インター・コード化画像から分離し、
かつ上記アンカー画像メモリに記憶された上記アンカー
画像を上記運動ベクトルに基づいてアドレス指定するた
めの運動ベクトル・アドレス発生手段と、上記運動ベク
トルに基づいてアドレス指定された上記アンカー画像の
一部を各運動ベクトル毎に合成して、上記合成画像を形
成する合成器と、を備えたことを特徴とする請求項３に
記載のディジタル・ビデオ・デコーダにある。

【００３０】またこの発明は、上記アンカー画像メモリ
がマクロ・ブロック毎の基準で上記アンカー画像を記憶
し、上記運動ベクトル・アドレス発生手段が上記インタ
ー・コード化画像内の各マクロ・ブロックに関連する上
記運動ベクトルを分離し、かつ上記運動ベクトルに基づ
いて上記アンカー画像のマクロ・ブロックをアドレス指
定し、上記合成器が上記アドレス指定されたマクロ・ブ
ロックを合成して、上記運動ベトクルに基づいて合成マ
クロ・ブロックを形成する、ことを特徴とする請求項４
に記載のディジタル・ビデオ・デコーダにある。

【００３１】またこの発明は、上記運動補償手段が更
に、上記インター・コード化画像内の各マクロ・ブロッ
クを上記合成器によって出力された対応する合成マクロ
・ブロックに加算するための加算器を備えたことを特徴
とする請求項５に記載のディジタル・ビデオ・デコーダ
にある。

【００３２】またこの発明は、上記加算器が上記ディジ
タル・ビデオ信号を受信し、上記インター・コード化画
像内の各マクロ・ブロックを上記合成器によって出力さ
れた対応する合成マクロ・ブロックに加算し、かつ上記
ディジタル・ビデオ信号内のイントラ・コード化された
画像を不変のまま出力することを特徴とする請求項６に
記載のディジタル・ビデオ・デコーダにある。

【００３３】またこの発明は、上記アンカー画像メモリ
が上記加算器から出力された最後の２つのアンカー画像
を記憶することを特徴とする請求項７に記載のディジタ
ル・ビデオ・デコーダにある。

【００３４】またこの発明は、上記運動補償手段が更
に、上記加算器から出力された各アンカー画像を量子化
するための量子化器と、上記量子化器の出力を可変長コ
ード化する可変長エンコーダと、上記アンカー画像メモ
リ内の上記可変長エンコーダの出力を記憶するためのパ
ーザと、を備えたことを特徴とする請求項７に記載のデ
ィジタル・ビデオ・デコーダにある。

【００３５】またこの発明は、上記量子化器はひずみが
除去されるように各アンカー画像を量子化することを特
徴とする請求項９に記載のディジタル・ビデオ・デコー
ダにある。

【００３６】またこの発明は、上記アンカー画像メモリ
は２つのアンカー・フレームを記憶することを特徴とす
る請求項３に記載のディジタル・ビデオ・デコーダにあ
る。

【００３７】またこの発明は、上記アンカー画像メモリ
は上記周波数領域内に、可変長コード化され、量子化さ
れたアンカー画像を記憶することを特徴とする請求項３
に記載のディジタル・ビデオ・デコーダにある。

【００３８】またこの発明は、上記アンカー画像メモリ
は最新に運動補償がなされたアンカー画像を記憶するこ
とを特徴とする請求項３に記載のディジタル・ビデオ・
デコーダにある。

【００３９】またこの発明は、上記運動補償手段が、上
記ディジタル・ビデオ信号に含まれるイントラ・コード
化された画像を運動補償を行わずに出力することを特徴
とする請求項２または３に記載のディジタル・ビデオ・
デコーダにある。

【００４０】またこの発明は、上記アンカー画像メモリ
は最新に運動補償がなされたアンカー画像と、上記運動
補償手段によって受信された上記ディジタル・ビデオ信
号内のイントラ・コード化画像であるアンカー画像の少
なくとも１つを記憶することを特徴とする請求項１４に
記載のディジタル・ビデオ・デコーダにある。

【００４１】またこの発明は、上記運動補償手段は、フ
レーム運動補償とフィールド運動補償の少なくとも一方
を行うことを特徴とする請求項１に記載のディジタル・
ビデオ・デコーダにある。

【００４２】またこの発明は、上記運動補償手段は、全
ピクセル精度と半ピクセル精度の少なくとも一方で運動
補償を行うことを特徴とする請求項１または１６に記載
のディジタル・ビデオ・デコーダにある。

【００４３】またこの発明は、ディジタル・ビデオ信号
を受信し、かつ周波数領域内で上記ディジタル・ビデオ
信号に含まれるインター・コード化画像をイントラ・コ
ード化画像へと変換するコンバータ手段と、上記コンバ
ータ手段によって出力された上記ディジタル・ビデオ信
号に含まれる画像が表示順になるように、この画像をリ
フォーマットするリフォーマッタと、を備えたことを特
徴とするディジタル・ビデオ・デコーダにある。

【００４４】またこの発明は、上記コンバータ手段が、
上記周波数領域内で上記ディジタル・ビデオ信号に含ま
れる上記インター・コード化画像の運動補償を行って、
上記インター・コード化画像をイントラ・コード化画像
へと変換することを特徴とする請求項１８に記載のディ
ジタル・ビデオ・デコーダにある。

【００４５】またこの発明は、上記コンバータ手段が、
上記ディジタル・ビデオ信号に含まれる各々のインター
・コード化画像毎に、上記インター・コード化画像に対
応する基準画像を表す合成画像を上記周波数領域内で形
成するとともに、上記合成画像を上記インター・コード
化画像に加算して上記運動補償を行うことを特徴とする
請求項１９に記載のディジタル・ビデオ・デコーダにあ
る。

【００４６】またこの発明は、上記コンバータ手段が、
上記周波数領域内に少なくとも１つのアンカー画像を記
憶するアンカー画像メモリと、上記アンカー画像と、上
記インター・コード化画像に関連する運動ベクトルとに
基づいて上記合成画像を形成する手段と、を備えたこと
を特徴とする請求項２０に記載のディジタル・ビデオ・
デコーダにある。

【００４７】またこの発明は、上記形成手段が、上記運
動ベクトルを上記インター・コード化画像から分離し、
かつ上記アンカー画像メモリに記憶された上記アンカー
画像を上記運動ベクトルに基づいてアドレス指定するた
めの運動ベクトル・アドレス発生手段と、上記運動ベク
トルに基づいてアドレス指定された上記アンカー画像の
一部を各運動ベクトル毎に合成して、上記合成画像を形
成する合成器と、を備えたことを特徴とする請求項２１
に記載のディジタル・ビデオ・デコーダにある。

【００４８】またこの発明は、上記アンカー画像メモリ
がマクロ・ブロック毎の基準で上記アンカー画像を記憶
し、上記運動ベクトル・アドレス発生手段が上記インタ
ー・コード化画像内の各マクロ・ブロックに関連する上
記運動ベクトルを分離し、かつ上記運動ベクトルに基づ
いて上記アンカー画像のマクロ・ブロックをアドレス指
定し、上記合成器が上記アドレス指定されたマクロ・ブ
ロックを合成して、上記運動ベトクルに基づいて合成マ
クロ・ブロックを形成する、ことを特徴とする請求項２
２に記載のディジタル・ビデオ・デコーダにある。

【００４９】またこの発明は、(ａ)ディジタル・ビデオ
信号を受信し、(ｂ)周波数領域内で上記ディジタル・ビ
デオ信号の運動補償を行い、(ｃ)上記ステップ(ｂ)で出
力された上記ディジタル・ビデオ信号に含まれる画像が
表示順になるように、この画像をリフォーマットする、
各ステップからなることを特徴とするディジタル・ビデ
オ信号をデコードする方法にある。

【００５０】またこの発明は、上記ステップ(ｂ)が、
(ｂ１)上記ディジタル・ビデオ信号に含まれる各々のイ
ンター・コード化画像毎に、上記インター・コード化画
像に対応する基準画像を表す合成画像を上記周波数領域
内で形成し、かつ(ｂ２)上記合成画像を上記インター・
コード化画像に加算して上記運動補償を行う、ステップ
からなることを特徴とする請求項２４に記載のディジタ
ル・ビデオ信号をデコードする方法にある。

【００５１】またこの発明は、上記ステップ(ｂ１)が、
(ｂ１１)上記周波数領域内に少なくとも１つのアンカー
画像を記憶し、(ｂ１２)上記アンカー画像と、上記イン
ター・コード化画像に関連する運動ベクトルとに基づい
て上記合成画像を形成する、ステップからなることを特
徴とする請求項２５に記載のディジタル・ビデオ信号を
デコードする方法にある。

【００５２】またこの発明は、上記ステップ(ｂ１２)
が、(ｂ１２１)上記運動ベクトルを上記インター・コー
ド化画像から分離し、(ｂ１２２)上記ステップ(ｂ１１)
で記憶された上記アンカー画像を上記運動ベクトルに基
づいてアドレス指定し、(ｂ１２３)上記運動ベクトルに
基づいてアドレス指定された上記アンカー画像の一部を
各運動ベクトル毎に合成して、上記合成画像を形成す
る、ステップからなることを特徴とする請求項２６に記
載のディジタル・ビデオ信号をデコードする方法にあ
る。

【００５３】またこの発明は、上記ステップ(ｂ１１)が
マクロ・ブロック毎の基準で上記アンカー画像を記憶
し、上記ステップ(ｂ１２１)が上記インター・コード化
画像内の各マクロ・ブロックに関連する上記運動ベクト
ルを分離し、上記ステップ(ｂ１２２)が上記運動ベクト
ルに基づいて上記アンカー画像のマクロ・ブロックをア
ドレス指定し、上記ステップ(ｂ１２３)が上記周波数領
域内で上記アドレス指定されたマクロ・ブロックを合成
して、上記運動ベトクルに基づいて合成マクロ・ブロッ
クを形成する、ことを特徴とする請求項２７に記載のデ
ィジタル・ビデオ信号をデコードする方法にある。

【００５４】またこの発明は、上記ステップ(ｂ２)が、
上記インター・コード化画像内の各マクロ・ブロックを
上記ステップ(ｂ１２３)によって出力された対応する合
成マクロ・ブロックに加算することを特徴とする請求項
２８に記載のディジタル・ビデオ信号をデコードする方
法にある。

【００５５】またこの発明は、上記ステップ(ｂ２)が、
(ｂ２１)上記ディジタル・ビデオ信号を受信し、(ｂ２
２)上記インター・コード化画像内の各マクロ・ブロッ
クを上記ステップ(ｂ１２３)によって出力された対応す
る合成マクロ・ブロックに加算し、かつ、 (ｂ２３)上
記ディジタル・ビデオ信号内のイントラ・コード化され
た画像を不変のまま出力する、ステップからなることを
特徴とする請求項２９に記載のディジタル・ビデオ信号
をデコードする方法にある。

【００５６】またこの発明は、上記ステップ(ｂ１１)
が、上記加算器から出力された最後の２つのアンカー画
像を記憶することを特徴とする請求項３０に記載のディ
ジタル・ビデオ信号をデコードする方法にある。

【００５７】またこの発明は、上記ステップ(ｂ)が更
に、(ｂ３)上記ステップ(ｂ２)によって出力された各ア
ンカー画像を量子化し、(ｂ４)上記ステップ(ｂ３)の出
力を可変長コード化する、ステップからなるとともに、
上記ステップ(ｂ１１)が上記ステップ(ｂ４)の出力を記
憶する、ことを特徴とする請求項３１に記載のディジタ
ル・ビデオ信号をデコードする方法にある。

【００５８】またこの発明は、上記ステップ(ｂ３)は、
ひずみが除去されるように各アンカー画像を量子化する
ことを特徴とする請求項３２に記載のディジタル・ビデ
オ信号をデコードする方法にある。

【００５９】またこの発明は、上記ステップ(ｂ１１)は
２つのアンカー・フレームを記憶することを特徴とする
請求項２６に記載のディジタル・ビデオ信号をデコード
する方法にある。

【００６０】またこの発明は、上記ステップ(ｂ１１)は
上記周波数領域内に、可変長コード化され、量子化され
たアンカー画像を記憶することを特徴とする請求項２６
に記載のディジタル・ビデオ信号をデコードする方法に
ある。

【００６１】またこの発明は、上記ステップ(ｂ１１)は
最新に運動補償がなされたアンカー画像を記憶すること
を特徴とする請求項２６に記載のディジタル・ビデオ信
号をデコードする方法にある。

【００６２】またこの発明は、上記ステップ(ｂ)は更
に、上記ディジタル・ビデオ信号に含まれるイントラ・
コード化された画像を運動補償を行わずに出力するステ
ップ(ｂ３)を含むことを特徴とする請求項２５または２
６に記載のディジタル・ビデオ信号をデコードする方法
にある。

【００６３】またこの発明は、上記ステップ(ｂ１１)
は、最新に運動補償がなされたアンカー画像と、上記ス
テップ(ａ)によって受信された上記ディジタル・ビデオ
信号内のイントラ・コード化画像であるアンカー画像の
少なくとも１つを記憶することを特徴とする請求項３７
に記載のディジタル・ビデオ信号をデコードする方法に
ある。

【００６４】またこの発明は、上記ステップ(ｂ)はフレ
ーム運動補償とフィールド運動補償の少なくとも一方を
行うことを特徴とする請求項２４に記載のディジタル・
ビデオ信号をデコードする方法にある。

【００６５】またこの発明は、上記ステップ(ｂ)は全ピ
クセル精度と半ピクセル精度の少なくとも一方で運動補
償を行うことを特徴とする請求項２４または３９に記載
のディジタル・ビデオ信号をデコードする方法にある。

【００６６】またこの発明は、(ａ)ディジタル・ビデオ
信号を受信し、(ｂ)周波数領域内で上記ディジタル・ビ
デオ信号に含まれるインター・コード化画像をイントラ
・コード化画像へと変換し、(ｃ)上記ステップ(ｂ)によ
って出力された上記ディジタル・ビデオ信号に含まれる
画像が表示順になるように、この画像をリフォーマット
する、ステップからなることを特徴とするディジタル・
ビデオ信号をデコードする方法にある。

【００６７】またこの発明は、上記ステップ(ｂ)が、上
記周波数領域内で上記ディジタル・ビデオ信号に含まれ
る上記インター・コード化画像の運動補償を行って、上
記インター・コード化画像をイントラ・コード化画像へ
と変換することを特徴とする請求項４１に記載のディジ
タル・ビデオ信号をデコードする方法にある。

【００６８】またこの発明は、上記ステップ(ｂ)が、
(ｂ１)上記ディジタル・ビデオ信号に含まれる各々のイ
ンター・コード化画像毎に、上記インター・コード化画
像に対応する基準画像を表す合成画像を上記周波数領域
内で形成し、かつ(ｂ２)上記合成画像を上記インター・
コード化画像に加算して上記運動補償を行う、ステップ
からなることを特徴とする請求項４２に記載のディジタ
ル・ビデオ信号をデコードする方法にある。

【００６９】またこの発明は、上記ステップ(ｂ１)が、
(ｂ１１)上記周波数領域内に少なくとも１つのアンカー
画像を記憶し、(ｂ１２)上記アンカー画像と、上記イン
ター・コード化画像に関連する運動ベクトルとに基づい
て上記合成画像を形成する、ステップからなることを特
徴とする請求項４３に記載のディジタル・ビデオ信号を
デコードする方法にある。

【００７０】またこの発明は、上記ステップ(ｂ１２)
が、(ｂ１２１)上記運動ベクトルを上記インター・コー
ド化画像から分離し、(ｂ１２２)上記ステップ(ｂ１１)
で記憶された上記アンカー画像を上記運動ベクトルに基
づいてアドレス指定し、(ｂ１２３)上記運動ベクトルに
基づいてアドレス指定された上記アンカー画像の一部を
各運動ベクトル毎に合成して、上記合成画像を形成す
る、ステップからなることを特徴とする請求項４４に記
載のディジタル・ビデオ信号をデコードする方法にあ
る。

【００７１】またこの発明は、上記ステップ(ｂ１１)が
マクロ・ブロック毎の基準で上記アンカー画像を記憶
し、上記ステップ(ｂ１２１)が上記インター・コード化
画像内の各マクロ・ブロックに関連する上記運動ベクト
ルを分離し、上記ステップ(ｂ１２２)が上記運動ベクト
ルに基づいて上記アンカー画像のマクロ・ブロックをア
ドレス指定し、上記ステップ(ｂ１２３)が上記周波数領
域内で上記アドレス指定されたマクロ・ブロックを合成
して、上記運動ベトクルに基づいて合成マクロ・ブロッ
クを形成することを特徴とする請求項４５に記載のディ
ジタル・ビデオ信号をデコードする方法にある。

【００７２】

【発明の実施の形態】この発明のその他の目的、特徴お
よび特性、構造の関連素子の方法、動作および機能、部
品の組合わせ、および製造上の経済性は、全てがこの明
細書の一部を構成する好適な実施の形態と添付図面の以
下の詳細な説明によって明らかにされ、その際、同一の
参照番号は各図の対応部品を示すものである。

【００７３】図１はディジタル・ビデオ信号をデコード
するためのこの発明の一実施の形態によるディジタル・
ビデオ・デコーダを示している。図５の従来形のディジ
タル・ビデオ・デコーダとは対照的に、この発明に基づ
くディジタル・ビデオ・デコーダには空間領域に２つの
アンカー画像を記憶するのに充分な記憶容量を必要とし
ない。その代わりに、図１のディジタル・ビデオ・デコ
ーダはインター・コード化された画像を周波数領域、も
しくはＤＣＴ領域内でＩ−画像に変換する。

【００７４】従って、図１のディジタル・ビデオ・デコ
ーダには周波数領域内に２つのアンカー画像を記憶する
必要があるだけである。加えて、図１のディジタル・ビ
デオ・デコーダはこれらの周波数領域のアンカー画像の
可変長コード化および量子化されたバージョンを記憶す
る。その結果、これらのアンカー画像を記憶するために
必要なメモリ容量は図５の場合と比較して大幅に縮小さ
れる。見積もりでは、図１のディジタル・ビデオ・デコ
ーダに必要な記憶容量は図５に示した従来形のディジタ
ル・ビデオ・デコーダに必要な記憶容量の少なくとも１
／３未満である。ディジタル・ビデオ・デコーダに必要
な記憶容量はデコーダのコストの大きな要素であるの
で、記憶容量が上記のように縮小される結果、製造され
る装置のコストが大幅に低減する。

【００７５】図１に示したディジタル・ビデオ・デコー
ダはインター・コード化画像およびイントラ・コード化
画像を含むディジタル・ビデオ信号を受信し、イントラ
・コード化された画像のみからなるディジタル・ビデオ
信号を出力する。図１に示すように、デコードされるべ
きディジタル・ビデオ信号はビット・ストリーム・パー
ザ６０によって受信される。可変長デコーダ・デクォン
タイザ５８はビット・ストリーム・パーザ６０の出力の
１つを受信する。可変長デコーダ・デクォンタイザ５８
は画像を加算器７４に出力し、かつ運動ベクトルを運動
ベクトル・アドレス発生器６２に出力する。点線で示す
ように、可変長デコーダ・デクォンタイザ５８は出力信
号を選択的フィールド−フレーム・コンバータ６９を介
して加算器７４に出力する。ビット・ストリーム・パー
ザ６０と運動ベクトル・アドレス発生器６２の双方は出
力信号をＩ−およびＰ−画像マクロ・ブロック・ビット
メモリ６４(以後メモリ６４と呼ぶ)に供給する。可変長
デコーダ・デクォンタイザ６７はメモリ６４の出力端子
に接続され、合成器６８に接続された出力端子を有して
いる。もう１つの可変長デコーダ・デクォンタイザ６６
はメモリ６４の出力端子に接続され、リフォーマッタ７
８に接続された出力端子を有している。

【００７６】合成器６８は更に運動ベクトル・アドレス
発生器６２からの出力を受信する。可変長デコーダ・デ
クォンタイザ５８の出力を受信することの他、加算器７
４は合成器６８の出力をも受信する。加算器７４の出力
端子はリフォーマッタ７８に接続され、リフォーマッタ
７８の出力の１つはＩ−画像コンバータの出力としての
役割を果たす。リフォーマッタ７８の別の出力はＩ−画
像コンバータ内のクォンタイザ(量子化器)７０によって
受信される。可変長エンコーダ７２はクォンタイザ７０
の出力端子に接続され、ビット・ストリーム・パーザ５
９は可変長エンコーダ７２の出力端子に接続されてい
る。ビット・ストリーム・パーザ５９はメモリ６４の別
の入力を供給する。

【００７７】図１では、明解にするために種々のデータ
経路が大幅に簡略化された示されていることが理解され
よう。実際には、種々の部品に出入りする多くの別個の
データ経路が必要である。加えて、明解にするために図
１では多くのデータ線および制御線を省略してある。

【００７８】ここで図１に示した実施の形態の動作を説
明する。前述したように、ディジタル・ビデオ・デコー
ダはディジタル・ビデオ信号を受信し、その内部にある
全てのインター・コード化された画像をＩ−画像へと変
換する。説明目的のため、デコードされるべきディジタ
ル・ビデオ信号が下記のようなコード化順序Ｉ₁ Ｐ₁Ｂ₁
Ｂ₂ Ｐ₂ Ｂ₃ Ｂ₄ Ｐ₃ Ｂ₅ Ｂ₆ Ｉ₂ Ｂ₇ Ｂ₈.を有して
おり、表示される場合、これらの画像はＩ₁ Ｂ₁ Ｂ₂ Ｐ
₁ Ｂ₃ Ｂ₄ Ｐ₂ Ｂ₅ Ｂ₆ Ｐ₃ Ｂ₇ Ｂ₈ Ｉ₂ の表示順を有
するものと想定する。

【００７９】前述したように、インター・コード化画像
を含むディジタル・ビデオ信号には画像データと、これ
に対応する運動ベクトルの双方が含まれている。ビット
・ストリーム・パーザ６０はディジタル・ビデオ信号を
受信し、各々のアンカー画像毎にヘッダ情報を分析(per
se out)する。ヘッダ情報は画像の種類、画像のタイミ
ング・スタンプＰＴＳ、スライス・ヘッダ等を含んでい
る。各アンカー画像毎のヘッダ情報がビット・ストリー
ム・パーザ６０からメモリ６４(アンカー画像メモリ)に
出力される。メモリ６４はヘッダ情報を画像毎に記憶す
る。ビット・ストリーム・パーザ６０は更にディジタル
・ビデオ信号を可変長デコーダ・デクォンタイザ５８に
出力する。

【００８０】可変長デコーダ・デクォンタイザ５８はデ
ィジタル・ビデオ信号を受信し、ディジタル・ビデオ信
号を可変長デコード、およびデクォンタイズし、デコー
ドされたディジタル・ビデオ信号を加算器７４に送り、
運動ベクトルを運動ベクトル・アドレス発生器６２に送
る。ディジタル・ビデオ信号の画像がフレームではな
く、またはフレームに加えてフィールドを含んでいる場
合は、ディジタル・ビデオ・デコーダはフィールド−フ
レーム・コンバータ６９を含み、これはフレーム毎の別
個の偶数および奇数フィールドを単一のフレームに変換
する。これは偶数および奇数フィールドをインターレー
ス(交互走査)することによって簡単に達成される。

【００８１】後により詳細に説明するように、合成器６
８は運動ベクトル・アドレス発生器６２の出力およびメ
モリ６４によって出力されるマクロ・ブロックに基づく
合成マクロ・ブロックを生成する。加算器７４は合成マ
クロ・ブロックを可変長デコーダ・デクォンタイザ５
８、または選択的にフィールド−フレーム・コンバータ
６９によって現在出力されている画像データのマクロ・
ブロックに加算して、完全なマクロ・ブロックを再構成
する。このようにして、Ｐ−画像とＢ−画像の双方がＩ
−画像に変換される。

【００８２】勿論、現在Ｉ−画像が可変長デコーダ・デ
クォンタイザ５８によって出力されている場合は、加算
器７４は合成器６８から加算されるどのブロックをも受
信しない。運動ベクトル・アドレス発生器６２はＩ−画
像をＩ−画像として認識し、合成器６８が出力を加算器
７４に送ることを不可能にしているであろう。

【００８３】後に詳述するように、加算器７４がＩ−画
像または形式上はＰ−画像であったＩ−画像を出力する
と、リフォーマッタ７８はこれらのアンカー画像を記憶
させるためクォンタイザ７０、可変長エンコーダ７２お
よびビット・ストリーム・パーザ５９を介してメモリ６
４に出力する。メモリ６４は一時に２つのアンカー画像
だけを記憶し、最も以前に記憶されたアンカー画像を新
たに受信されたアンカー画像と入れ換える。特に、リフ
ォーマッタ７８からメモリ６４に出力されたＩ−画像形
式のＩ−およびＰ−画像(すなわちアンカー画像)はクォ
ンタイザ７０によって量子化され、可変長エンコーダ７
２によって可変長コード化される。

【００８４】可変長コーディングは損失がないコード化
であるので、クォンタイザ７０は量子化ステップに起因
するひずみだけを補償すればよい。更に、テストの結
果、クォンタイザ７０がオリジナル・エンコーダによっ
て決定された量子化スケールを利用してアンカー・フレ
ームを量子化する場合、顕著なひずみは出現しないこと
が判明している。しかし、ひずみの除去は後に詳述する
ような量子化を行うことによって確実にすることができ
る。Ｑがオリジナル・エンコーダによって決定された量
子化スケールであり、Ｉが量子化の前の内部マクロ・ブ
ロック・データであり、Ｉ’が量子化後のデータである
ものと想定すると、

【００８５】 Ｉ’＝[Ｉ／Ｑ]・Ｑ (１)

【００８６】となり、但し演算子［.］は整数演算子で
あり、Ｉ’は再構成されたデータと見なすことができ
る。

【００８７】Ｑｒが再量子化で用いられる量子化スケー
ルであり、Ｉ”が再量子化後に得られたデータであるも
のとすると、

【００８８】 Ｉ”＝[Ｉ’／Ｑr]・Ｑr＝[[Ｉ／Ｑ]・Ｑ／Ｑr]・Ｑr ＝[Ｉ／Ｑ]・[Ｑ／Ｑr]・Ｑr (２)

【００８９】となり、従って、

【００９０】 Ｉ”＝[Ｉ／Ｑ]・Ｑ＝Ｉ’ もし[Ｑ／Ｑr]が整数なら (３)

【００９１】となる。言い換えると、再量子化スケール
を整数×元の量子化スケールとして選択した場合、再量
子化によって付加的なひずみは生じない。

【００９２】単方向でインター・コード化されたマクロ
・ブロック(すなわちＰ−画像からのマクロ・ブロック)
の場合、

【００９３】 Ｐ’＝Ｉ’＋Ｅ’ (４)

【００９４】となり、但しＰ’はＰ−画像からのインタ
ー・コード化されたマクロ・ブロックの再構成されたデ
ータであり、Ｉ’は運動補償用に再構成された基準デー
タ(すなわち合成マクロ・ブロック)を表し、また、Ｅ’
は再構成された予測エラー(すなわち可変長デコーダ・
デクォンタイザ５８からのマクロ・ブロック)である。
ＱｉをＩ’のクオンタイザとし、ＱｐをＰ’の、またＱ
ｅをＥ’のクォンタイザとすると、数式(４)を次のよう
に書き換えることができる。

【００９５】 Ｐ’＝[Ｐ／Ｑp]・Ｑp ＝[Ｉ／Ｑi]・Ｑi＋[Ｅ／Ｑe]・Ｑe (５)

【００９６】量子化スケールＱｒで再量子化した後は、

【００９７】 Ｐ”＝[Ｐ／Ｑr]・Ｑr ＝[[Ｉ／Ｑi]・Ｑi／Ｑr＋[Ｐ／Ｑp]・Ｑp／Ｑr]・Ｑr (６)

【００９８】となり、但しＰ”は再量子化された再構成
データである。従って、 Ｑi／Ｑr＝整数、Ｑe／Ｑr＝整数、 (８) の双方が満たされるとすると、

【００９９】 Ｐ”＝[Ｉ／Ｑi]・Ｑi＋[Ｅ／Ｑe]・Ｑe＝Ｐ’ (７)

【０１００】となる。従って、Ｑｒが下記の数式に従っ
て選択されると、単方向でインター・コード化されたマ
クロ・ブロックの再量子化プロセスに起因して付加的な
ひずみは生じない。

【０１０１】 Ｑr＝ＧＣＤ(Ｑi，ＱＥ) (９)

【０１０２】但し、ＧＣＤは最大公約数を示す。このひ
ずみ除去方程式をクォンタイザ７０が用いると、クォン
タイザ７０はディジタル・ビデオ信号のオリジナルのビ
ット伝送速度を得るためにビット速度制御を行う必要が
あることがある。このビット速度制御は任意の公知のビ
ット速度制御技術を用いて行うことができる。

【０１０３】ディジタル・ビデオ信号内の種々のヘッダ
を利用して、ビット・ストリーム・パーザ５９はアンカ
ー画像内の各マクロ・ブロックを特定する。次にビット
・ストリーム・パーザ５９はアンカー画像用のマクロ・
ブロックを分離し、それらをメモリ６４に記憶する。こ
れらのアンカー・フレームはＤＣＴ領域内に記憶され、
既に可変長コード化および量子化されている。その結
果、メモリ６４をフレーム記憶装置２２を実施するのに
必要なメモリよりも大幅に小規模にできる。

【０１０４】メモリ６４の可能な一実施の形態を図２に
示す。図２に示すように、メモリ６４はメモリ・スタッ
クに類似している。メモリ・スタック内の各記憶域は１
つのマクロ・ブロック用のデータだけを記憶する。マク
ロ・ブロックは可変長コード化および量子化されている
ので、マクロ・ブロックは可変な長さを有することがで
きる。図示したとおり、マクロ・ブロックＭＢ０は第１
のスタック記憶域の一部だけを占め、ブロックＭＢ１お
よびＭＢ２についても同様である。しかし、第４のマク
ロ・ブロックＭＢ３は単一のスタック域よりも多くのデ
ータを含んでいる。この例では、マクロ・ブロックＭＢ
３はスタック域全体と、別のスタック域の一部とを満た
している。次にマクロ・ブロックＭＢ３に続くマクロ・
ブロックＭＢ４が次のスタック域に記憶される。従っ
て、メモリ６４に記憶された各マクロ・ブロックは新た
なスタック域の始端に記憶される。このようにして、各
マクロ・ブロックを別のマクロ・ブロックとは別個に記
憶し、検出することができる。好適にはメモリ６４は２
つのアンカー・フレームのマクロ・ブロックを記憶する
ために２つのこのようなスタックを含んでいる。あるい
は、単一の大きいスタックを半分割することもできよ
う。更に、メモリ６４はアンカー画像のマクロ・ブロッ
クを以前に記憶されたそのためのヘッダ情報と連結す
る。

【０１０５】図５の例では、完全な画像を形成するため
に用いられるアンカー画像(Ｉ−画像およびＰ−画像)の
マクロ・ブロックは空間領域に記憶された。従って、運
動ベクトルによってアンカー画像のブロック構造にシフ
トが生じた場合、この明細書に参考文献として引用され
ているシー・フー・チャン著「ＭＣ−ＤＣＴ圧縮ビデオ
の操作と構成」(選別された通信地域に関するＩＥＥＥ
ジャーナル、第１３巻第１号、１９９５年１月刊)(以後
チャン論文と呼ぶ)に記載されているように、新たなマ
クロ・ブロックはアンカー画像用の元のマクロ・ブロッ
ク構造から容易に得ることができよう。

【０１０６】例えば、チャン論文に記載されているよう
に、図３の(ａ)は点線で示されたマクロ・ブロック構造
Ｂと、実線で示されたマクロ・ブロック構造Ａとを示し
ている。マクロ・ブロック構造Ｂが図５のフレーム記憶
メモリ２２に記憶されたアンカー画像のマクロ・ブロッ
ク構造を表し、かつマクロ・ブロック構造Ａがフレーム
記憶メモリ２２に送られる運動ベクトルによって示され
るようなマクロ・ブロック構造を表すものと想定する。
運動ベクトルによっし示されたマクロ・ブロックが図３
の(ａ)でＢ’として示されたマクロ・ブロックである場
合、このマクロ・ブロックは単純に図３の(ｂ)、(ｃ)、
(ｄ)に示すようなマクロ・ブロック構造内の４つのマク
ロ・ブロックのデータから形成される。マクロ・ブロッ
クは空間領域に記憶されているので、マクロ・ブロック
構造Ａ内のマクロ・ブロックＢ’を形成するマクロ・ブ
ロック構造Ｂの一部を簡単に読み出すことができる。こ
れをディスプレー・スクリーン上の画像だとみなせば、
ウインドゥはそのディスプレー・スクリーン上を簡単に
移動される。

【０１０７】これとは対照的に、周波数領域内のマクロ
・ブロック(すなわちＤＣＴブロック)は同じ態様では動
作しない。むしろ、ＤＣＴ係数は空間領域の対応するマ
クロ・ブロックの異なる周波数成分を表している。すな
わち、新たなマクロ・ブロックＢ’はブロックＢ₁の左
下コーナーＢ₁₃、マクロ・ブロックＢ₂の右下コーナー
Ｂ₂₄、ブロックＢ₃の右上コーナーＢ₃₁およびマクロ・
ブロックＢ₄の左上コーナーＢ₄₂からの分担を含んでい
る。空間領域では上記の４つの分担は図３の(ｃ)に示す
ようにゼロで補足され、かつ図３の(ｄ)に示すように方
程式Ｂ’＝Ｂ₁₃＋Ｂ₂₄＋Ｂ₃₁＋Ｂ₄₂に従って加算される
ことができるが、これと同じ方法をＤＣＴ領域に適用す
ることはできない。その代わりに、チャン論文に記載さ
れているように、ＤＣＴマクロ・ブロックＢ’を下記の
数式に従って計算することができる。

【０１０８】

【数１】

【０１０９】但し、ＩｈおよびＩｗはサイズがそれぞれ
ｈ×ｈ、およびｗ×ｗである単位行列であり、ｈとｗは
抽出される行と列の数である。

【０１１０】合成マクロ・ブロックの形成 しかし、好適な実施の形態では、合成マクロ・ブロック
を算定するために異なる数式群が用いられる。最初に、
フレーム運動補償を行うための合成マクロ・ブロックの
形成について説明する。フィールド運動補償はその後で
説明する。

【０１１１】フレーム運動補償 全ピクセル精度 図４は空間領域内のアンカー・フレームからのマクロ・
ブロックａ、ｂ、ｃ、ｄと、空間領域内であるにも係わ
らず運動ベクトルによって指標されたマクロ・ブロック
であるブロックｅを示している。図４に示すように、マ
クロ・ブロックｅは左上の座標(ｍ，ｎ)を有している。
ベクトル・アドレス発生器６２によって受信された運動
ベクトルはこの座標(ｍ，ｎ)を指標する。運動ベクトル
に基づいて、運動ベクトル・アドレス発生器６２はメモ
リ６４に対してアンカー・フレームのどのマクロ・ブロ
ックを合成器６８に出力するべきかを指令する。運動ベ
クトル・アドレス発生器６２は更に座標(ｍ，ｎ)を示す
信号を合成器６８に出力する。

【０１１２】マクロ・ブロックａ、ｂ、ｃ、ｄおよびｅ
は数式(１１)(４４)で後に示す関係を有している。例え
ば、(ｍ，ｎ＝２，３)である場合は、

【０１１３】

【数２】

【０１１４】となり、一方、(ｍ，ｎ)＝(６，５)である
場合は、

【０１１５】

【数３】

【０１１６】となる。配列Ａ、Ｂ、Ｃ、ＤおよびＥがマ
クロ・ブロックａ、ｂ、ｃ、ｄおよびｅのそれぞれに対
応するＤＣＴマクロ・ブロックであるものと仮定する。
従って、Ｅとｅは下記の数式(１２)に示す関係を有して
いる。

【０１１７】

【数４】

【０１１８】数式(１１)に基づいて数式(１２)のｅに
ａ、ｂ、ｃおよびｄを代入すると、下記の数式(１３)に
なる。

【０１１９】

【数５】

【０１２０】ａ、ｂ、ｃおよびｄを数式(１２)を用いて
対応するＤＣＴ係数Ａ、Ｂ、ＣおよびＤのそれぞれで表
し、ＥにＡ、Ｂ、ＣまたはＤを、またｅにａ、ｂ、ｃま
たはｄを代入すると、下記の数式(１４)になる。

【数６】

【０１２１】加算の順序を変え、数式(１４)を書き換え
ると、下記の数式(１５)になる。

【数７】

【０１２２】数式(１５)を下記の数式(１６)に簡略化で
きる。

【０１２３】

【数８】

【０１２４】但し、Ｍ_A、Ｍ_B、Ｍ_C、およびＭ_DはＤＣＴ
係数には関わりなく、ｐ、ｑ、ｋ、ｌ、ｍおよびｎによ
ってのみ左右される行列である。従って、行列Ｍ_A、
Ｍ_B、Ｍ_C、およびＭ_Dは０≦ｐ、ｑ、ｋ、ｌ≦７である
場合の下記の数式に従って予備計算することができる。

【０１２５】

【数９】

【０１２６】従って、数式(１６)および(１７ａ)〜(１
７ｄ)を用いて、合成マクロ・ブロックＥ用のＤＣＴ係
数を算定することができる。上記の説明から当業者には
容易に理解できるように、上記の数式によって全ピクセ
ル精度用の合成マクロ・ブロックが得られる。換言する
と、座標(ｍ，ｎ)は合成マクロ・ブロックｅ内のピクセ
ル用の座標である。しかし、座標(ｍ，ｎ)は必ずしもア
ンカー・フレームのマクロ・ブロック内のピクセルに当
たるわけではない。むしろ、この座標は水平方向の２つ
のピクセルの間、垂直方向の２つのピクセルの間、また
は対角線方向の２つのピクセルの間に当たることがあ
る。

【０１２７】フレーム運動補償−半pel(ピクセル)精度 水平半pel(ピクセル)精度 座標(ｍ，ｎ)が水平方向の２つのピクセルの間にある場
合は、運動補償は水平方向の半pel(すなわち半ピクセ
ル)精度を以て行わなければならない。

【０１２８】下記の数式(１８)は合成マクロ・ブロック
ｅと空間領域内のアンカー・フレーム内の合成マクロ・
ブロックａ〜ｄとの関係を示している。

【０１２９】

【数１０】

【０１３０】下記の数式(１９ａ)〜(１９ｄ)は数式(１
８)を用いて数式(１７ａ)−(１７ｄ)と同様に導出され
る。

【０１３１】

【数１１】

【０１３２】数式(１６)および(１９ａ)〜(１９ｄ)を用
いて、合成マクロ・ブロックＥを水平方向の半ピクセル
精度を以て導出することができる。

【０１３３】垂直半ピクセル精度 座標(ｍ，ｎ)が垂直方向の２つのピクセルの間にある場
合は、運動補償は垂直方向の半ピクセル精度を以て行わ
なければならない。後述する方程式(５４)は合成マクロ
・ブロックｅと空間領域内のアンカー・フレーム内の合
成マクロ・ブロックａ〜ｄとの関係を示している。

【０１３４】

【数１２】

【０１３５】下記の数式(２２ａ)〜(２２ｄ)は数式(２
１)を用いて数式(１７ａ)〜(１７ｄ)と同様に導出され
る。

【０１３６】

【数１３】

【０１３７】数式(１６)および(２２ａ)〜(２２ｄ)を用
いて、合成マクロ・ブロックＥを垂直方向の半ピクセル
精度を以て導出することができる。

【０１３８】対角線方向の半ピクセル精度 座標(ｍ，ｎ)が対角線方向の２つのピクセルの間にある
場合は、運動補償は対角線方向の半ピクセル精度を以て
行わなければならない。後述する方程式(２４)は合成マ
クロ・ブロックｅと空間領域内のアンカー・フレーム内
の合成マクロ・ブロックａ〜ｄとの関係を示している。

【０１３９】

【数１４】

【０１４０】下記の数式(２５ａ)〜(２５ｄ)は数式(２
４)を用いて数式(１７ａ)〜(１７ｄ)と同様に導出され
る。

【０１４１】

【数１５】

【０１４２】

【数１６】

【０１４３】数式(１６)および(２５ａ)〜(２５ｄ)を用
いて、合成マクロ・ブロックＥを対角線方向の半ピクセ
ル精度を以て導出することができる。

【０１４４】合成器６８は、インター・コード化された
画像がフレーム毎にコード化された場合には数式(１６)
〜(２５ｄ)を用いてＤＣＴ領域内に合成マクロ・ブロッ
クを形成する。従って、加算器７４がマクロ・ブロック
を可変長デコーダ・デクォンタイザ５８から出力された
Ｐ−およびＢ−画像のマクロ・ブロックに加算すると、
フレーム運動補償が実行される。

【０１４５】フィールド運動補償 しかし、ディジタル・ビデオ信号はフィールドをも含ん
でいる。フレームの偶数および奇数フィールドは先行フ
レームの偶数および奇数フィールドに基づいて別個にイ
ンター・コード化されてもよい。すなわち、偶数フィー
ルドは、偶数フィールドが成功フレームの偶数フィール
ドまたは奇数フィールドのいずれに基づいてインター・
コード化されたかに関わりなく、先行フレームの偶数ま
たは奇数フィールドのいずれかに基づいてインター・コ
ード化されてもよい。前述したように、インター・コー
ド化されたフィールドのデコードはフィールド運動補償
と呼ばれる。

【０１４６】フィールド運動補償を行うには、運動ベク
トル・アドレス発生器６２は可変長デコーダ・デクォン
タイザ５８から奇数フィールド運動ベクトルと偶数フィ
ールド運動ベクトルとを受ける。奇数フィールド運動ベ
クトルは合成フィールド・マクロ・ブロックｅの第１の
座標(ｍ，ｎ)を指標し、一方、偶数フィールド運動ベク
トルは合成フィールド・マクロ・ブロックｅ’の第２の
座標(ｍ’,ｎ’)を指標する。第１と第２の運動ベクト
ルに基づいて、運動ベクトル・アドレス発生器６２はメ
モリ６４に、アンカー・フレーム・マクロ・ブロックの
どのブロックを合成器６８に出力するべきかを指令す
る。

【０１４７】説明目的のため、運動ベクトル・アドレス
発生器６２がメモリ６４に、奇数フィールド運動ベクト
ルに関してはアンカー・フレーム・マクロ・ブロックＡ
〜Ｄを出力し、偶数フィールド運動ベクトルに関しては
アンカー・フレーム・マクロ・ブロックＡ’〜Ｄ’を出
力すると想定する。運動ベクトル・アドレス発生器６２
は更に、座標(ｍ，ｎ)および(ｍ’,ｎ’)を示す信号を
合成器６８に出力する。加えて、運動ベクトル・アドレ
ス発生器６２によって出力される信号は、フレーム運動
補償とフィールド運動補償のいずれを行うべきかを指示
する。フィールド運動補償を行うべき場合は、次に合成
器６８は後述の数式(２６)〜(６１)に従ってフレーム合
成マクロ・ブロックを形成する。

【０１４８】フィールド−フレーム・コンバータ６９の
動作によって、加算器７４はＨＤＴＶ信号がフィールド
を含む場合でもフレームのマクロ・ブロックを受信す
る。従って、合成器６８はフレーム合成マクロ・ブロッ
クを出力しなければならない。更に、可変長デコーダ・
デクォンタイザ６７を介してメモリ６４から受信された
マクロ・ブロックはフレーム・マクロ・ブロックであ
る。従って、合成器６８は、(１)アンカー・フレーム・
マクロ・ブロックを偶数と奇数のフィールドに分離し、
(２)それぞれ偶数および奇数フィールド合成マクロ・ブ
ロックを形成し、かつ(３)偶数および奇数フィールド合
成マクロ・ブロックをインターレースして、フレーム合
成マクロ・ブロックを形成する。動作(１)、(２)、(３)
は下記の数式(２６)〜(６１)に従って合成器６８によっ
て行われる。

【０１４９】全ピクセル精度 フィールド運動補償には、４つの可能なコード化方式が
ある。すなわち、 (１)Ｏ→Ｏ Ｏ→ｅ (２)ｅ→Ｏ ｅ→ｅ (３)Ｏ→Ｏ ｅ→ｅ (４)Ｏ→ｅ ｅ→Ｏ である。但し、Ｏ→ｅは、現行の偶数フィールドが先行
の奇数フィールドに基づいてコード化されたことを示し
ている。言い換えると、“Ｏ”は奇数フィールドを表
し、“ｅ”は偶数フィールドを表している。

【０１５０】ケース(１)Ｏ→ＯおよびＯ→ｅ 下記の数式(２６)は偶数および奇数フィールドがアンカ
ー・フレームの奇数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０１５１】

【数１７】

【０１５２】数式(２６)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(２６)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０１５３】数式(２６)を用いて、下記の数式(２７)が
数式(１４)と同様に導出される。

【０１５４】

【数１８】

【０１５５】方程式(２７)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む４重加算項はフレーム合成マクロ・ブロッ
クＥのＯ→Ｏ部分を表し、一方、方程式(２７)中の項
Ａ’pq、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む４重加算項
はフレーム合成マクロ・ブロックＥのＯ→ｅ部分を表し
ている。

【０１５６】偶数および奇数フィールドがアンカー・フ
レームの奇数フィールドに基づいてコード化される場合
は、数式(２７)を用いて全ピクセル向きに運動補償され
たマクロ・ブロックＥを導出することができる。

【０１５７】数式(２６)および(２７)が示すように、
(１)アンカー・フレーム・マクロ・ブロックを偶数と奇
数のフィールドに分離し、(２)それぞれ偶数および奇数
フィールド合成マクロ・ブロックを形成し、かつ(３)偶
数および奇数フィールド合成マクロ・ブロックをインタ
ーレースして、フレーム合成マクロ・ブロックを形成す
る、各動作を、別個に行う必要なくフレーム合成マクロ
・ブロックＥを導出できるようにフレーム合成マクロ・
ブロックｅを空間領域内で表出することができる。

【０１５８】ケース(２)ｅ→Ｏおよびｅ→ｅ 下記の数式(２９)は偶数および奇数フィールドがアンカ
ー・フレームの偶数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０１５９】

【数１９】

【０１６０】数式(２９)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(２９)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０１６１】数式(２９)を用いて、下記の数式(３０)が
数式(１４)と同様に導出される。

【０１６２】

【数２０】

【０１６３】方程式(３０)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(３０)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０１６４】偶数および奇数フィールドがアンカー・フ
レームの偶数フィールドに基づいてコード化される場合
は、数式(３０)を用いて全ピクセル向きに運動補償され
たマクロ・ブロックＥを導出することができる。

【０１６５】ケース(３)Ｏ→Ｏおよびｅ→ｅ 下記の数式(３１)は偶数および奇数フィールドがアンカ
ー・フレームの奇数および偶数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０１６６】

【数２１】

【０１６７】数式(３１)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(３１)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０１６８】数式(３１)を用いて、下記の数式(３２)が
数式(１４)と同様に導出される。

【０１６９】

【数２２】

【０１７０】方程式(３２)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(３２)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０１７１】偶数および奇数フィールドがアンカー・フ
レームの奇数および偶数フィールドのそれぞれに基づい
てコード化される場合は、数式(３２)を用いて全ピクセ
ル向きに運動補償されたマクロ・ブロックＥを導出する
ことができる。

【０１７２】ケース(４)ｅ→ＯおよびＯ→ｅ 下記の数式(３３)は偶数および奇数フィールドがアンカ
ー・フレームの偶数および奇数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０１７３】

【数２３】

【０１７４】数式(３３)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(３３)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０１７５】数式(３３)を用いて、下記の数式(３４)が
数式(１４)と同様に導出される。

【０１７６】

【数２４】

【０１７７】方程式(３４)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(３４)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０１７８】偶数および奇数フィールドがアンカー・フ
レームの偶数および奇数フィールドのそれぞれに基づい
てコード化される場合は、数式(３４)を用いて全ピクセ
ル向きに運動補償されたマクロ・ブロックＥを導出する
ことができる。

【０１７９】従って、数式(２７)、(３０)、(３２)およ
び(３４)を用いて、合成マクロ・ブロックＥ用のＤＣＴ
係数を算定することができる。上記の説明から当業者に
は容易に理解できるように、上記の数式によって全ピク
セル精度用の合成マクロ・ブロックが得られる。換言す
ると、座標(ｍ，ｎ)および(ｍ’,ｎ’)は合成マクロ・
ブロックｅ内のピクセル用の座標である。しかし、座標
(ｍ，ｎ)および(ｍ’，ｎ’)は必ずしもアンカー・フレ
ームのマクロ・ブロック内のピクセルに当たる訳ではな
い。むしろ、この座標は水平方向の２つのピクセルの
間、垂直方向の２つのピクセルの間、または対角線方向
の２つのピクセルの間にあることがある。

【０１８０】水平方向の半ピクセル精度 ケース(１)Ｏ→ＯおよびＯ→ｅ 下記の数式(３５)は偶数および奇数フィールドがアンカ
ー・フレームの奇数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０１８１】

【数２５】

【０１８２】数式(３５)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(３５)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０１８３】数式(３５)を用いて、下記の数式(３６)が
数式(１４)と同様に導出される。

【０１８４】

【数２６】

【０１８５】但し、

【０１８６】

【数２７】

【０１８７】方程式(３６)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(３６)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０１８８】偶数および奇数フィールドがアンカー・フ
レームの奇数フィールドに基づいてコード化される場合
は、数式(３６)を用いて水平方向の半ピクセル向きに運
動補償されたマクロ・ブロックＥを導出することができ
る。

【０１８９】ケース(２)ｅ→Ｏおよびｅ→ｅ 下記の数式(３８)は偶数および奇数フィールドがアンカ
ー・フレームの偶数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０１９０】

【数２８】

【０１９１】数式(３８)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(３８)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０１９２】数式(３８)を用いて、下記の数式(３９)が
数式(１４)と同様に導出される。

【０１９３】

【数２９】

【０１９４】方程式(３９)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(３９)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０１９５】偶数および奇数フィールドがアンカー・フ
レームの偶数フィールドに基づいてコード化される場合
は、数式(３９)を用いて水平方向の半ピクセル向きに運
動補償されたマクロ・ブロックＥを導出することができ
る。

【０１９６】ケース(３)Ｏ→Ｏおよびｅ→ｅ 下記の数式(４０)は偶数および奇数フィールドがアンカ
ー・フレームの奇数および偶数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０１９７】

【数３０】

【０１９８】数式(４０)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式（４０）
の下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部
分を表している。

【０１９９】数式(４０)を用いて、下記の数式(４１)が
数式(１４)と同様に導出される。

【０２００】

【数３１】

【０２０１】方程式(４１)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(４１)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０２０２】偶数および奇数フィールドがアンカー・フ
レームの偶数および偶数フィールドのそれぞれに基づい
てコード化される場合は、数式(４１)を用いて水平方向
の半ピクセル向きに運動補償されたマクロ・ブロックＥ
を導出することができる。

【０２０３】ケース(４)ｅ→ＯおよびＯ→ｅ 下記の数式(４２)は偶数および奇数フィールドがアンカ
ー・フレームの偶数および奇数フィールドのそれぞれに
に基づいてコード化された場合の、フレーム合成マクロ
・ブロックｅと空間領域内のアンカー・フレームのマク
ロ・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表して
いる。

【０２０４】

【数３２】

【０２０５】数式(４２)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(４２)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０２０６】数式(４２)を用いて、下記の数式(４３)が
数式(１４)と同様に導出される。

【０２０７】

【数３３】

【０２０８】方程式(４３)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(４３)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０２０９】偶数および奇数フィールドがアンカー・フ
レームの偶数及び奇数フィールドのそれぞれに基づいて
コード化される場合は、数式(４３)を用いて水平方向の
半ピクセル向きに運動補償されたマクロ・ブロックＥを
導出することができる。

【０２１０】垂直方向の半ピクセル精度 ケース(１)Ｏ→ＯおよびＯ→ｅ 下記の数式(４４)は偶数および奇数フィールドがアンカ
ー・フレームの奇数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０２１１】

【数３４】

【０２１２】数式(４４)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(４４)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０２１３】数式(４４)を用いて、下記の数式(４５)が
数式(１４)と同様に導出される。

【０２１４】

【数３５】

【０２１５】但し、

【０２１６】

【数３６】

【０２１７】方程式(４５)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(４５)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０２１８】偶数および奇数フィールドがアンカー・フ
レームの奇数フィールドに基づいてコード化される場合
は、数式(４５)を用いて垂直方向の半ピクセル向きに運
動補償されたマクロ・ブロックＥを導出することができ
る。

【０２１９】ケース(２)ｅ→Ｏ、およびｅ→ｅ 下記の数式(４７)は偶数および奇数フィールドがアンカ
ー・フレームの偶数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０２２０】

【数３７】

【０２２１】数式(４７)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(４７)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０２２２】数式(４７)を用いて、下記の数式(４８)が
数式(１４)と同様に導出される。

【０２２３】

【数３８】

【０２２４】方程式(４８)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(４８)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０２２５】偶数および奇数フィールドがアンカー・フ
レームの偶数フィールドに基づいてコード化される場合
は、数式(４８)を用いて垂直方向の半ピクセル向きに運
動補償されたマクロ・ブロックＥを導出することができ
る。

【０２２６】ケース(３)Ｏ→Ｏ、およびｅ→ｅ 下記の数式(４９)は偶数および奇数フィールドがアンカ
ー・フレームの奇数および偶数フィールドにそれぞれ基
づいてコード化された場合の、フレーム合成マクロ・ブ
ロックｅと空間領域内のアンカー・フレームのマクロ・
ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０２２７】

【数３９】

【０２２８】数式(４９)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(４９)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０２２９】数式(４９)を用いて、下記の数式(５０)が
数式(１４)と同様に導出される。

【０２３０】

【数４０】

【０２３１】方程式(５０)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(５０)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０２３２】偶数および奇数フィールドがアンカー・フ
レームの奇数および偶数フィールドのそれぞれに基づい
てコード化される場合は、数式(５０)を用いて垂直方向
の半ピクセル向きに運動補償されたマクロ・ブロックＥ
を導出することができる。

【０２３３】ケース(４)ｅ→Ｏ、およびＯ→ｅ 下記の数式(５１)は偶数および奇数フィールドがアンカ
ー・フレームの偶数および奇数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０２３４】

【数４１】

【０２３５】数式(５１)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(５１)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０２３６】数式(５１)を用いて、下記の数式(５２)が
数式(１４)と同様に導出される。

【０２３７】

【数４２】

【０２３８】方程式(５２)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(５１)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０２３９】偶数および奇数フィールドがアンカー・フ
レームの偶数および奇数フィールドにそれぞれ基づいて
コード化される場合は、数式(５２)を用いて垂直方向の
半ピクセル向きに運動補償されたマクロ・ブロックＥを
導出することができる。

【０２４０】対角線方向の半ピクセル精度 ケース(１)Ｏ→Ｏ、およびＯ→ｅ 下記の数式(５３)は偶数および奇数フィールドがアンカ
ー・フレームの奇数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０２４１】

【数４３】

【０２４２】数式(５３)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(５３)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０２４３】数式(５３)を用いて、下記の数式(５４)が
数式(１４)と同様に導出される。

【０２４４】

【数４４】

【０２４５】

【数４５】

【０２４６】但し、

【数４６】

【０２４７】方程式(５４)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(５４)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０２４８】偶数および奇数フィールドがアンカー・フ
レームの奇数フィールドに基づいてコード化される場合
は、数式(５４)を用いて対角線方向の半ピクセル向きに
運動補償されたマクロ・ブロックＥを導出することがで
きる。

【０２４９】ケース(２)ｅ→Ｏ、およびｅ→ｅ 下記の数式(５６)は偶数および奇数フィールドがアンカ
ー・フレームの偶数フィールドに基づいてコード化され
た場合の、フレーム合成マクロ・ブロックｅと空間領域
内のアンカー・フレームのマクロ・ブロックａ〜ｄおよ
びａ’〜ｄ’との関係を表している。

【０２５０】

【数４７】

【０２５１】数式(５６)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(５６)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０２５２】数式(５６)を用いて、下記の数式(５７)が
数式(１４)と同様に導出される。

【０２５３】

【数４８】

【０２５４】

【数４９】

【０２５５】方程式(５７)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(５７)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０２５６】偶数および奇数フィールドがアンカー・フ
レームの偶数フィールドに基づいてコード化される場合
は、数式(５７)を用いて対角線方向の半ピクセル向きに
運動補償されたマクロ・ブロックＥを導出することがで
きる。

【０２５７】ケース(３)Ｏ→Ｏ、およびｅ→ｅ 下記の数式(５８)は偶数および奇数フィールドがアンカ
ー・フレームの奇数および偶数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０２５８】

【数５０】

【０２５９】数式(５８)の上半部はフレーム合成マクロ
・ブロックｅのＯ→Ｏ部分を表し、一方、数式(５８)の
下半部はフレーム合成マクロ・ブロックｅのｅ→ｅ部分
を表している。

【０２６０】数式(５８)を用いて、下記の数式(５９)が
数式(１４)と同様に導出される。

【０２６１】

【数５１】

【０２６２】

【数５２】

【０２６３】方程式(５９)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のＯ→Ｏ部分を表し、一方、方程式(５９)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのｅ→ｅ部分を表している。

【０２６４】偶数および奇数フィールドがアンカー・フ
レームの奇数および偶数フィールドのそれぞれに基づい
てコード化される場合は、数式(５９)を用いて対角線方
向の半ピクセル向きに運動補償されたマクロ・ブロック
Ｅを導出することができる。

【０２６５】ケース(４)ｅ→Ｏ、およびＯ→ｅ 下記の数式(６０)は偶数および奇数フィールドがアンカ
ー・フレームの偶数および奇数フィールドのそれぞれに
基づいてコード化された場合の、フレーム合成マクロ・
ブロックｅと空間領域内のアンカー・フレームのマクロ
・ブロックａ〜ｄおよびａ’〜ｄ’との関係を表してい
る。

【０２６６】

【数５３】

【０２６７】数式(６０)の上半部はフレーム合成マクロ
・ブロックｅのｅ→Ｏ部分を表し、一方、数式(６０)の
下半部はフレーム合成マクロ・ブロックｅのＯ→ｅ部分
を表している。

【０２６８】数式(６０)を用いて、下記の数式(６１)が
数式(１４)と同様に導出される。

【０２６９】

【数５４】

【０２７０】

【数５５】

【０２７１】方程式(６１)中の項Ａpq、Ｂpq、Ｃpqおよ
びＤpqを含む加算項はフレーム合成マクロ・ブロックＥ
のｅ→Ｏ部分を表し、一方、方程式(６１)中の項Ａ’p
q、Ｂ’pq、Ｃ’pqおよびＤ’pqを含む加算項はフレー
ム合成マクロ・ブロックＥのＯ→ｅ部分を表している。

【０２７２】偶数および奇数フィールドがアンカー・フ
レームの偶数および奇数フィールドのそれぞれに基づい
てコード化される場合は、数式(６１)を用いて、対角線
方向の半ピクセル向きに運動補償されたマクロ・ブロッ
クＥを導出することができる。

【０２７３】フィールド運動補償では、双方の運動ベク
トルは必ずしも同じ方向で半ピクセルまたは全ピクセル
の同じ精度を有するわけではない。例えば、奇数フィー
ルドの運動ベクトルは全ピクセル精度を有し、一方、偶
数フィールドの運動ベクトルは水平方向では半ピクセル
精度を有することがあろう。別の例としては、奇数フィ
ールドは水平方向で半ピクセル精度を有し、一方、偶数
フィールドの運動ベクトルは垂直方向で半ピクセル精度
を有することがあろう。

【０２７４】これらの例についての合成マクロ・ブロッ
クの数式は、前述の数式の運動ベクトルに対応する部分
から容易に作成することができる。例えば、奇数フィー
ルドが先行の奇数フィールドに基づいてコード化され、
そのための運動ベクトルが水平方向に半ピクセル精度を
有している場合は、数式(３５)の上半部はフレーム合成
マクロ・ブロックｅ_ijの第１の部分を表し、一方、フレ
ーム合成マクロ・ブロックＥ_klの第１部分を作成するた
めに数式(３６)の加算項Ａpq、Ｂpq、ＣpqおよびＤpqが
用いられる。次に、偶数フィールドが先行の偶数フィー
ルドに基づいてコード化され、そのための運動ベクトル
が垂直方向に半ピクセル精度を有している場合は、数式
(４９)の下半部はフレーム合成マクロ・ブロックｅ_ijの
第２の部分を表し、一方、フレーム合成マクロ・ブロッ
クＥ_klの第２部分を作成するために数式(５０)の加算項
Ａ’pq、Ｂ’pq、Ｃ’pqおよびＤ’pqが用いられる。

【０２７５】前述のように、Ｂ−画像は双方向にコード
化できる。従って、２つの運動ベクトルが双方向にコー
ド化されるＢ−画像の各フィールドまたはフレームに関
連する。画像が双方向にインター・コード化された画像
である場合は、運動ベクトル・アドレス発生器６２がそ
の旨を識別し、それを合成器６８に報知する。これに応
答して、合成器６８は運動ベクトルによって指標された
各アンカー・フレームに関する合成アンカー・フレーム
・ブロックを形成する。次に合成器６８は２つの合成マ
クロ・ブロックを平均して、重み付きの平均合成マクロ
・ブロックを形成し、この重み付きの平均合成マクロ・
ブロックを加算器７４に出力する。

【０２７６】加算器７４は合成マクロ・ブロックを、可
変長デコーダ・デクォンタイザ５８、または場合によっ
てはフィールド−フレーム・コンバータ６９によって現
在出力されている画像データのマクロ・ブロックに加算
して、完全なマクロ・ブロックを再構成する。このよう
にして、Ｐ−画像とＢ−画像の双方がＩ−画像に変換さ
れる。

【０２７７】勿論、現在Ｉ−画像が可変長デコーダ・デ
クォンタイザ５８によって出力されている場合には、加
算器７４は合成器６８から加算されるブロックは受信し
ない。運動ベクトル・アドレス発生器６２は、Ｉ−画像
をＩ−画像として認識し、合成器６８が出力を加算器７
４に送ることを不可能にしているであろう。

【０２７８】加算器７４の出力はリフォーマッタ７８に
よって受信される。リフォーマッタ７８は可変長デコー
ダ・デクォンタイザ６６を介してメモリ６４にも接続さ
れている。ＨＤＴＶ信号に含まれる全ての信号は、既に
Ｉ−画像ではない限りはＩ−画像に変換されるので、リ
フォーマッタ７８はディジタル・ビデオ信号に含まれる
画像の順序を表示順に復元する。

【０２７９】リフォーマッタ７８は以下の規則に従って
出力を生成する。すなわち、(１)受信された画像が受信
された最初のアンカー画像である場合は、ディジタル・
ビデオ・デコーダの出力およびＩ−画像が記憶されるた
めにメモリ６４に出力されるので、出力は送出されな
い。(２)受信された画像はアンカー画像ではあるが、最
初のアンカー画像ではない場合は、ディジタル・ビデオ
・デコーダの出力および現行のアンカー・フレームが記
憶されるためにメモリ６４に出力されるので、以前に受
信されたアンカー画像が可変長デコーダ６６を介してメ
モリ６４から得られる。また、(３)受信された画像がＢ
−画像である場合は、Ｂ−画像は即座に出力される。

【０２８０】従って、Ｉ−画像Ｉ₁を受信すると、リフ
ォーマッタ７８はＩ−画像Ｉ₁を記憶するために、クォ
ンタイザ７０、可変長デコーダ７２、およびビット・ス
トリーム・パーザ５９を介してメモリ６４に出力する。
加算器７４によって出力される次の画像はＰ−画像Ｐ₁
である。この画像はアンカー画像であるので、メモリ６
４は次に、Ｉ−画像に変換されるにも係わらず、ビット
・ストリーム・パーザ５９の制御でＰ−画像Ｐ₁を記憶
する。また、リフォーマッタ７８はメモリ６４に、Ｉ−
画像Ｉ₁(すなわち先行のアンカー画像)をリフォーマッ
タ７８に出力するための制御信号を送り、かつ、リフォ
ーマッタ７８はＩ−画像Ｉ₁を出力する。リフォーマッ
タ７８は次に、Ｂ−画像を受信し、即座に出力する。そ
の結果、リフォーマッタ７８からの出力順はＩ₁、Ｂ₁、
Ｂ₂となる。

【０２８１】次に、Ｐ−画像Ｐ₂が受信され、Ｐ−画像
Ｐ₁と同様に処理される。その結果、ビット・ストリー
ム・パーザ５９はＩ−画像Ｉ₁をメモリ６４内のＰ−画
像Ｐ₂に入れ換える。リフォーマッタ７８は次に、前述
の規則に従ってメモリ６４からＰ−画像Ｐ₁を受信し、
Ｐ−画像Ｐ₁を出力する。このようにして、リフォーマ
ッタ７８は画像を適正な表示順に出力し、これらの画像
は全てＩ−画像となる。従って、ディジタル・ビデオ・
デコーダは全体が表示順のＩ−画像からなるディジタル
・ビデオ信号を出力する。

【０２８２】図１のディジタル・ビデオ・デコーダはＤ
ＣＴ領域内にあり、かつ可変長デコード化および量子化
されているアンカー・フレームを記憶するので、図１の
ディジタル・ビデオ・デコーダはインター・コード化さ
れた画像を含むディジタル・ビデオ信号をデコードする
ために必要な記憶容量を大幅に縮小する。

【０２８３】上述の実施の形態には幾つかの異なる実施
形態がある。例えば、１つの形態はプログラム化された
マイクロプロセッサを使用して実施できよう。あるい
は、各形態をハードウェア論理を用いて実施することも
できよう。

【０２８４】これまでこの発明を特定のコード化手順に
関して説明してきたが、この発明は前述のコード化手順
に限定されるものではないことが理解されよう。加え
て、この発明はＭＰＥＧのような特定のディジタル形
式、または高解像度テレビジョンのような特定の解像度
レベルで使用することに限定されるものではない。そう
ではなく、この発明はディジタル・ビデオ信号のデコー
ドが必要な任意の用途で任意の形式で利用できる。

【０２８５】更に、この発明を現在最も実際的で好適な
実施と考えられる態様と関連して説明してきたが、この
発明は開示した実施例に限定されるものではなく、これ
とは対照的に、添付の特許請求の範囲の趣旨と範囲に含
まれる種々の修正と等価の構成を網羅することを意図す
るものである。

【０２８６】

【発明の効果】以上のようにこの発明によれば、従来の
ものに比べて極めて小規模のメモリしか必要としない安
価なディジタル・ビデオ・デコーダおよびディジタル・
ビデオ信号をデコードする方法を提供できる。

【０２８７】この発明に基づくディジタル・ビデオ・デ
コーダおよびディジタル・ビデオ信号をデコードする方
法は、周波数領域内でディジタル・ビデオ信号をデコー
ドすることによって上記の目的を達成する。より詳細に
は、イントラ・コード化画像をインター・コード化画像
にデコードするために運動補償を行う際に、この発明は
２つのアンカー画像を空間領域とは対照的に周波数領域
内に記憶する。更に、アンカー画像を記憶するために必
要なメモリの量を更に縮小するため、記憶されるアンカ
ー画像には量子化と可変長コード化の双方がなされてい
る。ディジタル・デコーダは更に合成マクロ・ブロック
を作成する合成器を含んでおり、上記合成マクロ・ブロ
ックはインター・コード化されたマクロ・ブロックに加
算されると、イントラ・コード化されたマクロ・ブロッ
クを形成する。フィールドおよびフレームの運動補償、
並びに全および半Pel 精度を考慮した合成技術を利用し
て、合成器は完全に周波数領域内でアンカー画像マクロ
・ブロックを処理することによって合成マクロ・ブロッ
クを形成する。従って、逆周波数および周波数(例えば
ＤＣＴ)コンバータの必要がなくなった。

【０２８８】この発明の効果は、ディジタル・ビデオ信
号を受信し、周波数領域内で上記ディジタル・ビデオ信
号の運動補償を行うための運動補償手段と、上記運動補
償手段によって出力された上記ディジタル・ビデオ信号
に含まれる画像が表示順になるように、この画像をリフ
ォーマットするリフォーマッタ、とを備えたディジタル
・ビデオ・デコータを提供することによって達成され
る。

【０２８９】この発明の効果は更に、上記ディジタル・
ビデオ信号に含まれる各々のインター・コード化画像毎
に、上記インター・コード化画像に対応する基準画像を
表す合成画像を上記周波数領域内で形成し、上記合成画
像を上記インター・コード化画像に加算して上記運動補
償を行う運動補償手段を備えることによって達成され
る。

【０２９０】この発明の効果は更に、ディジタル・ビデ
オ信号を受信し、かつ周波数領域内で上記ディジタル・
ビデオ信号に含まれるインター・コード化画像をイント
ラ・コード化画像へと変換するコンバータ手段と、上記
コンバータ手段によって出力された上記ディジタル・ビ
デオ信号に含まれる画像が表示順になるように、この画
像をリフォーマットするリフォーマッタとを備えたディ
ジタル・ビデオ・デコータを提供することによって達成
される。

【０２９１】この発明の効果は更に、(ａ)ディジタル・
ビデオ信号を受信し、(ｂ)周波数領域内で上記ディジタ
ル・ビデオ信号の運動補償を行い、上記ステップ(ｂ)で
出力された上記ディジタル・ビデオ信号に含まれる画像
が表示順になるように、この画像をリフォーマットす
る、各ステップからなるディジタル・ビデオ信号をデコ
ードする方法を提供することによって達成される。

【０２９２】この発明の効果は付加的に、ステップ(ｂ)
が、(ｂ１)上記ディジタル・ビデオ信号に含まれる各々
のインター・コード化画像毎に、上記インター・コード
化画像に対応する基準画像を表す合成画像を上記周波数
領域内で形成し、かつ(ｂ２)上記合成画像を上記インタ
ー・コード化画像に加算して上記運動補償を行うステッ
プからなる上記方法を提供することによって達成され
る。

【０２９３】この発明の効果は更に、(ａ)ディジタル・
ビデオ信号を受信し、(ｂ)周波数領域内で上記ディジタ
ル・ビデオ信号に含まれるインター・コード化画像をイ
ントラ・コード化画像へと変換し、かつ(ｃ)上記ステッ
プ(ｂ)によって出力された上記ディジタル・ビデオ信号
に含まれる画像が表示順になるように、この画像をリフ
ォーマットする、ステップからなるディジタル・ビデオ
信号をデコードする方法を提供することによって達成さ
れる。

【図面の簡単な説明】

【図１】 この発明の一実施の形態によるディジタル・
ビデオ・デコーダの構成を示す図である。

【図２】 図１のデコーダ内のメモリの構成の一例を示
す図である。

【図３】 空間領域内での合成マクロ・ブロックの形成
プロセスを示す図である。

【図４】 アンカー・フレーム・マクロ・ブロックに対
する合成マクロ・ブロックの関係を示す図である。

【図５】 従来のディジタル・ビデオ・デコーダの構成
を示す図である。

───────────────────────────────────────────────────── フロントページの続き (71)出願人 597067574 201 ＢＲＯＡＤＷＡＹ， ＣＡＭＢＲＩ ＤＧＥ， ＭＡＳＳＡＣＨＵＳＥＴＴＳ 02139， Ｕ．Ｓ．Ａ. (72)発明者 トミー・シー・プーン アメリカ合衆国、ニュージャージー州、マ ーレイ・ヒル、マーレイ・ヒル・ブールバ ード 75 (72)発明者 フイファン・スン アメリカ合衆国、ニュージャージー州、ク ランベリー、サウス、キングレット・ドラ イブ 61 (72)発明者 ジェイ・バオ アメリカ合衆国、ニュージャージー州、プ レインズボロ、ラベンズ・クレスト・ドラ イブ 65−23 (72)発明者 アンソニー・ヴェトロ アメリカ合衆国、ニューヨーク州、スタテ ン・アイランド、レジス・ドライブ 113

Claims (46)

【特許請求の範囲】
1. 【請求項１】 ディジタル・ビデオ信号を受信し、周波
   数領域内で上記ディジタル・ビデオ信号の運動補償を行
   うための運動補償手段と、 上記運動補償手段によって出力された上記ディジタル・
   ビデオ信号に含まれる画像が表示順になるように、この
   画像をリフォーマットするリフォーマッタと、 を備えたことを特徴とするディジタル・ビデオ・デコー
   ダ。
2. 【請求項２】 上記運動補償手段が、上記ディジタル・
   ビデオ信号に含まれる各々のインター・コード化された
   画像毎に、上記インター・コード化画像に対応する基準
   画像を表す合成画像を上記周波数領域内で形成するとと
   もに、上記合成画像を上記インター・コード化画像に加
   算して上記運動補償を行うことを特徴とする請求項１に
   記載のディジタル・ビデオ・デコーダ。
3. 【請求項３】 上記運動補償手段が、 上記周波数領域内に少なくとも１つのアンカー画像を記
   憶するアンカー画像用のメモリと、 上記アンカー画像と、上記インター・コード化画像に関
   連する運動ベクトルとに基づいて上記合成画像を形成す
   る手段と、 を備えたことを特徴とする請求項２に記載のディジタル
   ・ビデオ・デコーダ。
4. 【請求項４】 上記形成手段が、 上記運動ベクトルを上記インター・コード化画像から分
   離し、かつ上記アンカー画像メモリに記憶された上記ア
   ンカー画像を上記運動ベクトルに基づいてアドレス指定
   するための運動ベクトル・アドレス発生手段と、 上記運動ベクトルに基づいてアドレス指定された上記ア
   ンカー画像の一部を各運動ベクトル毎に合成して、上記
   合成画像を形成する合成器と、 を備えたことを特徴とする請求項３に記載のディジタル
   ・ビデオ・デコーダ。
5. 【請求項５】 上記アンカー画像メモリがマクロ・ブロ
   ック毎の基準で上記アンカー画像を記憶し、 上記運動ベクトル・アドレス発生手段が上記インター・
   コード化画像内の各マクロ・ブロックに関連する上記運
   動ベクトルを分離し、かつ上記運動ベクトルに基づいて
   上記アンカー画像のマクロ・ブロックをアドレス指定
   し、 上記合成器が上記アドレス指定されたマクロ・ブロック
   を合成して、上記運動ベトクルに基づいて合成マクロ・
   ブロックを形成する、 ことを特徴とする請求項４に記載のディジタル・ビデオ
   ・デコーダ。
6. 【請求項６】 上記運動補償手段が更に、 上記インター・コード化画像内の各マクロ・ブロックを
   上記合成器によって出力された対応する合成マクロ・ブ
   ロックに加算するための加算器を備えたことを特徴とす
   る請求項５に記載のディジタル・ビデオ・デコーダ。
7. 【請求項７】 上記加算器が上記ディジタル・ビデオ信
   号を受信し、上記インター・コード化画像内の各マクロ
   ・ブロックを上記合成器によって出力された対応する合
   成マクロ・ブロックに加算し、かつ上記ディジタル・ビ
   デオ信号内のイントラ・コード化された画像を不変のま
   ま出力することを特徴とする請求項６に記載のディジタ
   ル・ビデオ・デコーダ。
8. 【請求項８】 上記アンカー画像メモリが上記加算器か
   ら出力された最後の２つのアンカー画像を記憶すること
   を特徴とする請求項７に記載のディジタル・ビデオ・デ
   コーダ。
9. 【請求項９】 上記運動補償手段が更に、 上記加算器から出力された各アンカー画像を量子化する
   ための量子化器と、 上記量子化器の出力を可変長コード化する可変長エンコ
   ーダと、 上記アンカー画像メモリ内の上記可変長エンコーダの出
   力を記憶するためのパーザとを備えたことを特徴とする
   請求項７に記載のディジタル・ビデオ・デコーダ。
10. 【請求項１０】 上記量子化器はひずみが除去されるよ
    うに各アンカー画像を量子化することを特徴とする請求
    項９に記載のディジタル・ビデオ・デコーダ。
11. 【請求項１１】 上記アンカー画像メモリは２つのアン
    カー・フレームを記憶することを特徴とする請求項３に
    記載のディジタル・ビデオ・デコーダ。
12. 【請求項１２】 上記アンカー画像メモリは上記周波数
    領域内に、可変長コード化され、量子化されたアンカー
    画像を記憶することを特徴とする請求項３に記載のディ
    ジタル・ビデオ・デコーダ。
13. 【請求項１３】 上記アンカー画像メモリは最新に運動
    補償がなされたアンカー画像を記憶することを特徴とす
    る請求項３に記載のディジタル・ビデオ・デコーダ。
14. 【請求項１４】 上記運動補償手段が、上記ディジタル
    ・ビデオ信号に含まれるイントラ・コード化された画像
    を運動補償を行わずに出力することを特徴とする請求項
    ２または３に記載のディジタル・ビデオ・デコーダ。
15. 【請求項１５】 上記アンカー画像メモリは最新に運動
    補償がなされたアンカー画像と、上記運動補償手段によ
    って受信された上記ディジタル・ビデオ信号内のイント
    ラ・コード化画像であるアンカー画像の少なくとも１つ
    を記憶することを特徴とする請求項１４に記載のディジ
    タル・ビデオ・デコーダ。
16. 【請求項１６】 上記運動補償手段は、フレーム運動補
    償とフィールド運動補償の少なくとも一方を行うことを
    特徴とする請求項１に記載のディジタル・ビデオ・デコ
    ーダ。
17. 【請求項１７】 上記運動補償手段は、全ピクセル精度
    と半ピクセル精度の少なくとも一方で運動補償を行うこ
    とを特徴とする請求項１または１６に記載のディジタル
    ・ビデオ・デコーダ。
18. 【請求項１８】 ディジタル・ビデオ信号を受信し、か
    つ周波数領域内で上記ディジタル・ビデオ信号に含まれ
    るインター・コード化画像をイントラ・コード化画像へ
    と変換するコンバータ手段と、 上記コンバータ手段によって出力された上記ディジタル
    ・ビデオ信号に含まれる画像が表示順になるように、こ
    の画像をリフォーマットするリフォーマッタと、 を備えたことを特徴とするディジタル・ビデオ・デコー
    ダ。
19. 【請求項１９】 上記コンバータ手段が、上記周波数領
    域内で上記ディジタル・ビデオ信号に含まれる上記イン
    ター・コード化画像の運動補償を行って、上記インター
    ・コード化画像をイントラ・コード化画像へと変換する
    ことを特徴とする請求項１８に記載のディジタル・ビデ
    オ・デコーダ。
20. 【請求項２０】 上記コンバータ手段が、上記ディジタ
    ル・ビデオ信号に含まれる各々のインター・コード化画
    像毎に、上記インター・コード化画像に対応する基準画
    像を表す合成画像を上記周波数領域内で形成するととも
    に、上記合成画像を上記インター・コード化画像に加算
    して上記運動補償を行うことを特徴とする請求項１９に
    記載のディジタル・ビデオ・デコーダ。
21. 【請求項２１】 上記コンバータ手段が、 上記周波数領域内に少なくとも１つのアンカー画像を記
    憶するアンカー画像メモリと、 上記アンカー画像と、上記インター・コード化画像に関
    連する運動ベクトルとに基づいて上記合成画像を形成す
    る手段と、 を備えたことを特徴とする請求項２０に記載のディジタ
    ル・ビデオ・デコーダ。
22. 【請求項２２】 上記形成手段が、 上記運動ベクトルを上記インター・コード化画像から分
    離し、かつ上記アンカー画像メモリに記憶された上記ア
    ンカー画像を上記運動ベクトルに基づいてアドレス指定
    するための運動ベクトル・アドレス発生手段と、 上記運動ベクトルに基づいてアドレス指定された上記ア
    ンカー画像の一部を各運動ベクトル毎に合成して、上記
    合成画像を形成する合成器と、 を備えたことを特徴とする請求項２１に記載のディジタ
    ル・ビデオ・デコーダ。
23. 【請求項２３】 上記アンカー画像メモリがマクロ・ブ
    ロック毎の基準で上記アンカー画像を記憶し、 上記運動ベクトル・アドレス発生手段が上記インター・
    コード化画像内の各マクロ・ブロックに関連する上記運
    動ベクトルを分離し、かつ上記運動ベクトルに基づいて
    上記アンカー画像のマクロ・ブロックをアドレス指定
    し、 上記合成器が上記アドレス指定されたマクロ・ブロック
    を合成して、上記運動ベトクルに基づいて合成マクロ・
    ブロックを形成する、 ことを特徴とする請求項２２に記載のディジタル・ビデ
    オ・デコーダ。
24. 【請求項２４】 (ａ)ディジタル・ビデオ信号を受信
    し、 (ｂ)周波数領域内で上記ディジタル・ビデオ信号の運動
    補償を行い、 (ｃ)上記ステップ(ｂ)で出力された上記ディジタル・ビ
    デオ信号に含まれる画像が表示順になるように、この画
    像をリフォーマットする、 各ステップからなることを特徴とするディジタル・ビデ
    オ信号をデコードする方法。
25. 【請求項２５】 上記ステップ(ｂ)が、 (ｂ１)上記ディジタル・ビデオ信号に含まれる各々のイ
    ンター・コード化画像毎に、上記インター・コード化画
    像に対応する基準画像を表す合成画像を上記周波数領域
    内で形成し、かつ(ｂ２)上記合成画像を上記インター・
    コード化画像に加算して上記運動補償を行うステップか
    らなることを特徴とする請求項２４に記載のディジタル
    ・ビデオ信号をデコードする方法。
26. 【請求項２６】 上記ステップ(ｂ１)が、 (ｂ１１)上記周波数領域内に少なくとも１つのアンカー
    画像を記憶し、 (ｂ１２)上記アンカー画像と、上記インター・コード化
    画像に関連する運動ベクトルとに基づいて上記合成画像
    を形成する、 ステップからなることを特徴とする請求項２５に記載の
    ディジタル・ビデオ信号をデコードする方法。
27. 【請求項２７】 上記ステップ(ｂ１２)が、 (ｂ１２１)上記運動ベクトルを上記インター・コード化
    画像から分離し、 (ｂ１２２)上記ステップ(ｂ１１)で記憶された上記アン
    カー画像を上記運動ベクトルに基づいてアドレス指定
    し、 (ｂ１２３)上記運動ベクトルに基づいてアドレス指定さ
    れた上記アンカー画像の一部を各運動ベクトル毎に合成
    して、上記合成画像を形成する、 ステップからなることを特徴とする請求項２６に記載の
    ディジタル・ビデオ信号をデコードする方法。
28. 【請求項２８】 上記ステップ(ｂ１１)がマクロ・ブロ
    ック毎の基準で上記アンカー画像を記憶し、 上記ステップ(ｂ１２１)が上記インター・コード化画像
    内の各マクロ・ブロックに関連する上記運動ベクトルを
    分離し、 上記ステップ(ｂ１２２)が上記運動ベクトルに基づいて
    上記アンカー画像のマクロ・ブロックをアドレス指定
    し、 上記ステップ(ｂ１２３)が上記周波数領域内で上記アド
    レス指定されたマクロ・ブロックを合成して、上記運動
    ベトクルに基づいて合成マクロ・ブロックを形成する、 ことを特徴とする請求項２７に記載のディジタル・ビデ
    オ信号をデコードする方法。
29. 【請求項２９】 上記ステップ(ｂ２)が、上記インター
    ・コード化画像内の各マクロ・ブロックを上記ステップ
    (ｂ１２３)によって出力された対応する合成マクロ・ブ
    ロックに加算することを特徴とする請求項２８に記載の
    ディジタル・ビデオ信号をデコードする方法。
30. 【請求項３０】 上記ステップ(ｂ２)が、 (ｂ２１)上記ディジタル・ビデオ信号を受信し、 (ｂ２２)上記インター・コード化画像内の各マクロ・ブ
    ロックを上記ステップ(ｂ１２３)によって出力された対
    応する合成マクロ・ブロックに加算し、かつ、 (ｂ２３)上記ディジタル・ビデオ信号内のイントラ・コ
    ード化された画像を不変のまま出力する、 ステップからなることを特徴とする請求項２９に記載の
    ディジタル・ビデオ信号をデコードする方法。
31. 【請求項３１】 上記ステップ(ｂ１１)が、上記加算器
    から出力された最後の２つのアンカー画像を記憶するこ
    とを特徴とする請求項３０に記載のディジタル・ビデオ
    信号をデコードする方法。
32. 【請求項３２】 上記ステップ(ｂ)が更に、 (ｂ３)上記ステップ(ｂ２)によって出力された各アンカ
    ー画像を量子化し、 (ｂ４)上記ステップ(ｂ３)の出力を可変長コード化す
    る、 ステップからなるとともに、 上記ステップ(ｂ１１)が上記ステップ(ｂ４)の出力を記
    憶する、 ことを特徴とする請求項３１に記載のディジタル・ビデ
    オ信号をデコードする方法。
33. 【請求項３３】 上記ステップ(ｂ３)は、ひずみが除去
    されるように各アンカー画像を量子化することを特徴と
    する請求項３２に記載のディジタル・ビデオ信号をデコ
    ードする方法。
34. 【請求項３４】 上記ステップ(ｂ１１)は２つのアンカ
    ー・フレームを記憶することを特徴とする請求項２６に
    記載のディジタル・ビデオ信号をデコードする方法。
35. 【請求項３５】 上記ステップ(ｂ１１)は上記周波数領
    域内に、可変長コード化され、量子化されたアンカー画
    像を記憶することを特徴とする請求項２６に記載のディ
    ジタル・ビデオ信号をデコードする方法。
36. 【請求項３６】 上記ステップ(ｂ１１)は最新に運動補
    償がなされたアンカー画像を記憶することを特徴とする
    請求項２６に記載のディジタル・ビデオ信号をデコード
    する方法。
37. 【請求項３７】 上記ステップ(ｂ)は更に、上記ディジ
    タル・ビデオ信号に含まれるイントラ・コード化された
    画像を運動補償を行わずに出力するステップ(ｂ３)を含
    むことを特徴とする請求項２５または２６に記載のディ
    ジタル・ビデオ信号をデコードする方法。
38. 【請求項３８】 上記ステップ(ｂ１１)は、最新に運動
    補償がなされたアンカー画像と、上記ステップ(ａ)によ
    って受信された上記ディジタル・ビデオ信号内のイント
    ラ・コード化画像であるアンカー画像の少なくとも１つ
    を記憶することを特徴とする請求項３７に記載のディジ
    タル・ビデオ信号をデコードする方法。
39. 【請求項３９】 上記ステップ(ｂ)はフレーム運動補償
    とフィールド運動補償の少なくとも一方を行うことを特
    徴とする請求項２４に記載のディジタル・ビデオ信号を
    デコードする方法。
40. 【請求項４０】 上記ステップ(ｂ)は全ピクセル精度と
    半ピクセル精度の少なくとも一方で運動補償を行うこと
    を特徴とする請求項２４または３９に記載のディジタル
    ・ビデオ信号をデコードする方法。
41. 【請求項４１】 (ａ)ディジタル・ビデオ信号を受信
    し、 (ｂ)周波数領域内で上記ディジタル・ビデオ信号に含ま
    れるインター・コード化画像をイントラ・コード化画像
    へと変換し、 (ｃ)上記ステップ(ｂ)によって出力された上記ディジタ
    ル・ビデオ信号に含まれる画像が表示順になるように、
    この画像をリフォーマットする、 ステップからなることを特徴とするディジタル・ビデオ
    信号をデコードする方法。
42. 【請求項４２】 上記ステップ(ｂ)が、上記周波数領域
    内で上記ディジタル・ビデオ信号に含まれる上記インタ
    ー・コード化画像の運動補償を行って、上記インター・
    コード化画像をイントラ・コード化画像へと変換するこ
    とを特徴とする請求項４１に記載のディジタル・ビデオ
    信号をデコードする方法。
43. 【請求項４３】 上記ステップ(ｂ)が、 (ｂ１)上記ディジタル・ビデオ信号に含まれる各々のイ
    ンター・コード化画像毎に、上記インター・コード化画
    像に対応する基準画像を表す合成画像を上記周波数領域
    内で形成し、かつ(ｂ２)上記合成画像を上記インター・
    コード化画像に加算して上記運動補償を行う、 ステップからなることを特徴とする請求項４２に記載の
    ディジタル・ビデオ信号をデコードする方法。
44. 【請求項４４】 上記ステップ(ｂ１)が、 (ｂ１１)上記周波数領域内に少なくとも１つのアンカー
    画像を記憶し、 (ｂ１２)上記アンカー画像と、上記インター・コード化
    画像に関連する運動ベクトルとに基づいて上記合成画像
    を形成する、 ステップからなることを特徴とする請求項４３に記載の
    ディジタル・ビデオ信号をデコードする方法。
45. 【請求項４５】 上記ステップ(ｂ１２)が、 (ｂ１２１)上記運動ベクトルを上記インター・コード化
    画像から分離し、 (ｂ１２２)上記ステップ(ｂ１１)で記憶された上記アン
    カー画像を上記運動ベクトルに基づいてアドレス指定
    し、 (ｂ１２３)上記運動ベクトルに基づいてアドレス指定さ
    れた上記アンカー画像の一部を各運動ベクトル毎に合成
    して、上記合成画像を形成する、 ステップからなることを特徴とする請求項４４に記載の
    ディジタル・ビデオ信号をデコードする方法。
46. 【請求項４６】 上記ステップ(ｂ１１)がマクロ・ブロ
    ック毎の基準で上記アンカー画像を記憶し、 上記ステップ(ｂ１２１)が上記インター・コード化画像
    内の各マクロ・ブロックに関連する上記運動ベクトルを
    分離し、 上記ステップ(ｂ１２２)が上記運動ベクトルに基づいて
    上記アンカー画像のマクロ・ブロックをアドレス指定
    し、 上記ステップ(ｂ１２３)が上記周波数領域内で上記アド
    レス指定されたマクロ・ブロックを合成して、上記運動
    ベトクルに基づいて合成マクロ・ブロックを形成するこ
    とを特徴とする請求項４５に記載のディジタル・ビデオ
    信号をデコードする方法。