JP3423595B2 - デジタルビデオ信号をダウンコンバートするための装置及び方法 - Google Patents

デジタルビデオ信号をダウンコンバートするための装置及び方法

Info

Publication number
JP3423595B2
JP3423595B2 JP30117097A JP30117097A JP3423595B2 JP 3423595 B2 JP3423595 B2 JP 3423595B2 JP 30117097 A JP30117097 A JP 30117097A JP 30117097 A JP30117097 A JP 30117097A JP 3423595 B2 JP3423595 B2 JP 3423595B2
Authority
JP
Japan
Prior art keywords
digital video
video signal
picture
dct
converting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30117097A
Other languages
English (en)
Other versions
JPH10145749A (ja
Inventor
トミー・シー・プーン
フイファン・スン
ジェイ・バオ
アンソニー・ヴェトロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Research Laboratories Inc
Original Assignee
Mitsubishi Electric Research Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Research Laboratories Inc filed Critical Mitsubishi Electric Research Laboratories Inc
Publication of JPH10145749A publication Critical patent/JPH10145749A/ja
Application granted granted Critical
Publication of JP3423595B2 publication Critical patent/JP3423595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/16—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter for a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/547—Motion estimation performed in a transform domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Discrete Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、デジタルビデオ
信号のフォーマットを変換するための装置及び方法、特
に、デジタルビデオ信号をダウンコンバートするための
装置及び方法に関する。
【０００２】
【従来の技術】デジタルビデオ信号処理は、ここ１０年
来急速に発達した科学及びエンジニアリングの分野であ
る。動画専門家グループ（ＭＰＥＧ）ビデオコード化規
格の成熟は、ビデオ業界にとって非常に重要な業績であ
り、ビデオ信号のデジタル伝送のための強力な裏づけを
提供する。デジタル変調及びパケット化といったデジタ
ル圧縮その他の技術ならびにＶＬＳＩテクノロジーの進
歩に伴って、テレビジョンの原理が、デジタル時代に向
けて徹底的に作り直されてきた。
【０００３】企業の連合により高及び低品位テレビ放送
のために開発された最初の米国デジタルテレビ伝送規格
は、連邦通信委員会（Ｆ.Ｃ.Ｃ）に提案された。高品位
デジタルテレビ放送は一般にＨＤＴＶと呼ばれ、一方低
品位デジタルテレビ放送は一般にＳＤＴＶと呼ばれる。
これらの用語は本出願全体を通して用いられることにな
るが、特定のフォーマット又は規格に結びつけられるわ
けではない。その代り、これらの用語は、あらゆるコー
ド化規格（例えばＶＴＲ及びテレビジョン用といった）
の高及び低品位デジタルテレビを網羅するのに用いられ
る。
【０００４】１９９４年、ＳＤＴＶ放送は、衛星放送に
より最初のデジタルテレビサービスが放送された時点で
現実のものとなった。Thomson Consumer Service 等に
より開発されたデジタル衛星サービス（ＤＳＳ）ユニッ
トが１００万以上もの家庭に販売された。きわめて精巧
なデジタルテレビ送受信方法は、高品質のテレビ放送を
作り出すのみならず、要望に応じた映画、対話型プログ
ラミング、マルチメディアアプリケーションならびにテ
レビを通じた電話及びコンピュータサービスといった新
しいサービスを創り出す。
【０００５】まもなく、ＨＤＴＶが現実のものとなりＳ
ＤＴＶに合流するだろう。従って近い将来、ＨＤＴＶ及
びＳＤＴＶの共存放送を含む拡張型テレビ（ＡＴＶ）放
送を期待されたい。しかしながら、問題は、ＨＤＴＶ信
号が現在のＳＤＴＶデコーダ又はＮＴＳＣデコーダでは
復号できないということにある（ＮＴＳＣは、米国にお
ける現行のアナログ放送規格である）。この問題に対処
するためにいくつかの研究努力が報告されてきた。Ｓ.
Ｎｇに対する米国特許第５、２６２、８５４号は、多重
ビデオ解像度を圧縮ＭＰＥＧビットストリームから再構
築できるような形で復号されたビデオシーケンスの階層
的表示を提供するべく、階層型デコーダ構造を提案して
いる。この構造の修正版は、当該出願の発明人である
Ｈ.Sun により提案された（ＩＥＥＥの Trans. on Cons
umer Electronics、１９９３年８月、第３９巻、第３
号、ｐ５５９−５６２上の「ＭＰＥＧ圧縮ビデオデータ
用階層型デコーダ」。その上全フォーマットＡＴＶデコ
ーダの詳細な調査が、ＪillBoyce、 John Henderson 及
び Larry Pearlstein により報告された（１９９５年 N
ew Orleans のＳＭＰＴＥ秋季会議、「ＨＤＴＶケーパ
ビリティをもつＳＤＴＶデコーダ」）。
【０００６】従来、ＨＤＴＶからＳＤＴＶへの変換にお
ける空間的ドメインのダウンサイジングは、ＤＣＴドメ
イン係数をカットし、残りの係数で逆ＤＣＴを実行する
ことによって達成された。まず最初に、画像は、低域フ
ィルターをエイリアス除去することによってろ過され
る。次に、ろ過された画像は、各次元で望まれる因子に
よりダウンサンプリングされる。（ＭＰＥＧビデオコー
ド化といった）ＤＣＴベースのコード化された画像につ
いては、従来の方法では、圧縮画像を逆ＤＣＴにより空
間ドメインに変換すること、そして次に逆ＤＣＴをろ過
しダウンサンプリング又はダウンコンバートすることが
要求される。代替的には、ろ過及びダウンサンプリング
オペレーションは、周波数をカットしより少ないＤＣＴ
係数を伴って逆ＤＣＴをとることによってＤＣＴドメイ
ン内で組合わされる。
【０００７】例えばＨＤＴＶのＭＰＥＧビデオコード化
を実行する場合、空間ドメイン内の８×８画素の画像ブ
ロックは、ＤＣＴ又は周波数ドメイン内でＤＣＴ係数の
８×８のＤＣＴ（離散コサイン変換）ブロックへと変換
される。特に、ＭＰＥＧといった大部分のコード化フォ
ーマットにおいて、ＨＤＴＶ信号は、輝度成分（Ｙ）と
２つの彩度成分（Ｕ）及び（Ｖ）へと分割される。さら
に、Ｕ及びＶ彩度ブロックの代りに、色差信号彩度ブロ
ックを用いる規格もある。論述のみを目的として、ここ
ではＵ及びＶ彩度ブロックを使用することにする。ＭＰ
ＥＧといったような大部分のフォーマットは、異なるコ
ード化シーケンスを規定する。各々のコード化シーケン
スにおいて、シーケンスヘッダーはそのコード化シーケ
ンスを識別する。さらに、各々のコード化シーケンス中
で、ＤＣＴ係数の８×８ＤＣＴブロックのマクロブロッ
クが形成される。
【０００８】ＨＤＴＶのためのコード化シーケンスは、
特に４：２：０のコード化シーケンス、４：２：２のコ
ード化シーケンス、及び４：４：４のコード化シーケン
スを内含する。４：２：０のコード化シーケンス内で
は、マクロブロックは、４つの８×８輝度ＤＣＴブロッ
ク、１つの８×８Ｕ彩度ＤＣＴブロック及び１つの８×
８のＶ彩度ＤＣＴブロックで構成される。４：２：２の
コードシーケンス内で、マクロブロックは、４つの８×
８輝度ＤＣＴブロック、２つの８×８Ｕ彩度ＤＣＴブロ
ック及び２つの８×８Ｖ彩度ＤＣＴブロックで構成され
る。最後に、４：４：４コード化シーケンス中で、マク
ロブロックは、４つの８×８輝度ＤＣＴブロック、４つ
の８×８Ｕ彩度ＤＣＴブロック及び４つの８×８Ｖ彩度
ＤＣＴブロックで構成される。ＳＤＴＶは、類似のコー
ド化シーケンスを含むが、ＤＣＴブロックは４×４ＤＣ
Ｔブロックである。
【０００９】
【発明が解決しようとする課題】残念なことに、従来の
変換技術は、大量のブロックエッジ効果及びその他のひ
ずみを有するＳＤＴＶ信号を生成する。さらにこれらの
従来の技術は、高い処理速度を提供せず、従来のＳＤＴ
Ｖデジタルビデオデコーダにとって受容可能なＳＤＴＶ
信号を生成できない。その上、動き補償を実行しなけれ
ばならない場合、従来のダウンコンバータは、空間ドメ
イン内に２つの完全なアンカーピクチャを記憶すること
を必要とする。従って、従来のダウンコンバータのため
のメモリー所要量はきわめて大きい。ダウンコンバータ
のメモリー所要量が全体的なデバイスコストの大部分を
占めていることから、従来のダウンコンバータの大きな
メモリ所要量は、かかるデバイスのコストに不利な影響
を及ぼす。
【００１０】この発明の目的は、ＤＣＴドメイン内での
ろ過及びダウンサンプリングを実行するＳＤＴＶ又はＮ
ＴＳＣ信号へのＨＤＴＶ信号のダウンコンバート用の方
法及び装置を提供することにある。
【００１１】この発明のもう１つの目的は、ＤＣＴドメ
イン内のろ過及びダウンサンプリングを実行しブロック
エッジ効果及びその他のひずみを削減する、ＳＤＴＶ又
はＮＴＳＣ信号へのＨＤＴＶ信号のダウンコンバート用
の方法及び装置を提供することにある。
【００１２】この発明のもう１つの目的は、ＤＣＴドメ
イン内でろ過及びダウンサンプリングを実行し高い処理
速度を提供する、ＳＤＴＶ又はＮＴＳＣ信号へのＨＤＴ
Ｖ信号のダウンコンバート用の方法及び装置を提供する
ことにある。
【００１３】この発明のもう１つの目的は、精細度のよ
り低い標準デジタルデコーダにとって受容可能なダウン
コンバートされたデジタルビデオ信号を生成する、デジ
タルビデオ信号のダウンコンバート用の方法及び装置を
提供することにある。
【００１４】この発明のさらにもう１つの目的は、デジ
タルビデオ信号をダウンコンバートするのに必要とされ
る周波数及び逆周波数変換を低減させる、デジタルビデ
オ信号のダウンコンバート用の方法及び装置を提供する
ことにある。
【００１５】この発明のもう１つの目的は、著しく低い
メモリー能力所要量をもつ、デジタルビデオ信号のダウ
ンコンバート用の方法及び装置を提供することにある。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【課題を解決するための手段】この発明に係るデジタル
ビデオ信号をダウンコンバートするための装置は、デジ
タルビデオ信号を受信し、周波数ドメイン内で前記デジ
タルビデオ信号についての動き補償を実行するための動
き補償手段と、前記周波数ドメイン内の前記動き補償さ
れたデジタルビデオ信号をダウンコンバートするダウン
コンバータとを備え、前記動き補償手段は、前記デジタ
ルビデオ信号内の各々のインターコード化されたピクチ
ャについてこのインターコード化されたピクチャに対応
する基準ピクチャを表す前記周波数ドメイン内に合成ピ
クチャを形成し、前記動き補償を実行するべく前記対応
するインターコード化されたピクチャに前記合成ピクチ
ャを加算するものである。
【００２１】
【００２２】また、前記動き補償手段は、前記周波数ド
メインの圧縮フォーマット内に少なくとも１つのアンカ
ーピクチャを記憶するアンカーピクチャメモリと、前記
インターコード化されたピクチャに関連した前記アンカ
ーピクチャ及び動きベクトルに基づいて前記合成ピクチ
ャを形成するための形成手段とを備えたことを特徴とす
るものである。
【００２３】また、前記形成手段は、前記インターコー
ド化されたピクチャから前記動きベクトルを分離し、前
記動きベクトルに基づいて前記アンカーピクチャメモリ
内に記憶された前記アンカーピクチャの一部分をアドレ
ス指定するための動きベクトル生成手段と、各々の動き
ベクトルについて前記合成ピクチャを形成すべく前記動
きベクトルに基づいてアドレス指定された前記アンカー
ピクチャの一部を合成する合成器とを備えたことを特徴
とするものである。
【００２４】また、前記ダウンコンバータは、ＤＣＴド
メイン係数を量子化し、量子化されたＤＣＴ係数を可変
長符号化し、可変長符号化されたＤＣＴ係数を逆量子化
することで生成される、少なくともＤＣＴ係数の第１及
び第２のＤＣＴブロックを含む前記動き補償されたデジ
タルビデオ信号を受信し、前記第１及び第２のＤＣＴブ
ロックと等しい次元をもつ単一の合成されたＤＣＴブロ
ックの形に前記第１及び第２のＤＣＴブロックを合成す
るための合成器を備えたことを特徴とするものである。
【００２５】また、前記アンカーピクチャメモリは、マ
クロブロック毎のベースで前記アンカーピクチャを記憶
し、前記動きベクトル生成手段は、前記インターコード
化されたピクチャ内の各々のマクロブロックに関連した
前記動きベクトルを分離し、前記動きベクトルに基づい
て前記アンカーピクチャのマクロブロックをアドレス指
定し、前記合成器は、前記動きベクトルに基づいて合成
マクロブロックを形成すべく前記アドレス指定されたマ
クロブロックを合成することを特徴とするものである。
【００２６】また、前記動き補償手段は、前記合成器に
より出力された対応する合成マクロブロックに対して前
記インターコード化されたピクチャ内の各々の各マクロ
ブロックを加算するための加算器をさらに備えたことを
特徴とするものである。
【００２７】また、前記加算器は、前記デジタルビデオ
信号を受信し、前記合成器によって出力された対応する
合成マクロブロックに対して前記インターコード化され
たピクチャ内の各々のマクロブロックを付加し、未変更
の前記デジタルビデオ信号内の再構築されたピクチャを
出力することを特徴とするものである。
【００２８】また、前記アンカーピクチャメモリは、前
記加算器から出力された最後の２つのアンカーピクチャ
を記憶することを特徴とするものである。
【００２９】また、前記動き補償手段は、前記加算器に
より出力された各々のアンカーピクチャを量子化するた
めの量子化器と、前記量子化器の出力を可変長符号化す
る可変長符号化器と、前記アンカーピクチャメモリ内に
前記可変長符号化器の出力を記憶するための構文解析系
手段とをさらに備えたことを特徴とするものである。
【００３０】また、前記量子化器は、前記動き補償され
たデジタルビデオ信号を生成するために使用された量子
化スケールと異なる量子化スケールを使用して、各々の
アンカーピクチャを再量子化することを特徴とするもの
である。
【００３１】また、前記アンカーピクチャメモリは、最
後のアンカーフレームを記憶することを特徴とするもの
である。
【００３２】また、前記アンカーピクチャメモリは、周
波数ドメインブロックの可変長符号化及び量子化を介し
て前記圧縮フォーマット内で前記アンカーピクチャを記
憶することを特徴とするものである。
【００３３】また、前記アンカーピクチャメモリは、一
番最後に動き補償を受けたアンカーピクチャを記憶する
ことを特徴とするものである。
【００３４】
【００３５】また、前記動き補償手段は、動き補償を実
行することなく前記デジタルビデオ信号内の再構築され
たピクチャを出力することを特徴とするものである。
【００３６】また、前記アンカーピクチャメモリは、一
番最後に動き補償を受けたアンカーピクチャ及び前記動
き補償手段により受信された前記デジタルビデオ信号内
のイントラコード化されたピクチャであるアンカーピク
チャのうちの少なくとも一方を記憶することを特徴とす
るものである。
【００３７】また、前記動き補償手段は、フレーム動き
補償及びフィールド動き補償のうちの少なくとも１つを
実行することを特徴とするものである。
【００３８】また、前記動き補償手段は、全画素精度及
び半画素精度のうちの少なくとも一方で動き補償を実行
することを特徴とするものである。
【００３９】また、前記動き補償手段は、全画素精度及
び半画素精度のうちの少なくとも一方で動き補償を実行
することを特徴とするものである。
【００４０】また、前記動き補償手段は、前記デジタル
ビデオ信号内のピクチャが、コード化順序から表示順序
へとフォーマット変更されるような形で、前記デジタル
ビデオ信号のフォーマットを変更することを特徴とする
ものである。
【００４１】また、前記ダウンコンバータは、前記周波
数ドメイン内の前記動き補償されたデジタルビデオ信号
を変換することを特徴とするものである。
【００４２】
【請求項２３】 前記ダウンコンバータは、ＤＣＴドメ
イン係数を量子化し、量子化されたＤＣＴ係数を可変長
符号化し、可変長符号化されたＤＣＴ係数を逆量子化す
ることで生成される、少なくともＤＣＴ係数の第１及び
第２のＤＣＴブロックを含む前記動き補償されたデジタ
ルビデオ信号を受信し、前記第１及び第２のＤＣＴブロ
ックに等しい次元をもつ単一の合成ＤＣＴブロックの形
に前記第１及び第２のＤＣＴブロックを合成するための
合成器を備えたことを特徴とするものである。
【００４３】また、前記ダウンコンバータの出力を量子
化する量子化器と、前記量子化器の出力を可変長符号化
する可変長符号化器とをさらに備えたことを特徴とする
ものである。
【００４４】また、前記量子化器は、前記動き補償され
たデジタルビデオ信号を生成するために使用された量子
化スケールと異なる量子化スケールを使用して各々のア
ンカーピクチャを再量子化することを特徴とするもので
ある。
【００４５】また、さらに他の発明に係るデジタルビデ
オ信号をダウンコンバートするための装置は、デジタル
ビデオ信号を受信し、周波数ドメイン内で前記デジタル
ビデオ信号内のインターコード化されたピクチャをイン
トラコード化されたピクチャへと変換する第１のコンバ
ータと、前記第１のコンバータの出力をダウンコンバー
トする第２のコンバータとを備え、前記第１のコンバー
タは、前記インターコード化されたピクチャをイントラ
コード化されたピクチャへと変換させるべく、前記デジ
タルビデオ信号内のインターコード化されたピクチャに
ついて前記周波数ドメイン内に動き補償を実行すること
を特徴とするものである。
【００４６】
【００４７】また、前記第１のコンバータは、前記圧縮
フォーマット内に少なくとも１つのアンカーピクチャを
記憶するアンカーピクチャメモリと、前記インターコー
ド化されたピクチャに関連した前記アンカーピクチャ及
び動きベクトルに基づいて前記合成ピクチャを形成する
ための形成手段とを備えたことを特徴とするものであ
る。
【００４８】また、前記形成手段は、前記インターコー
ド化されたピクチャから前記動きベクトルを分離し、前
記動きベクトルに基づいて前記アンカーピクチャメモリ
内に記憶された前記アンカーピクチャの一部分をアドレ
ス指定するための動きベクトル生成手段と、各々の動き
ベクトルについて前記合成ピクチャを形成すべく前記動
きベクトルに基づいてアドレス指定された前記アンカー
ピクチャの一部を合成する合成器とを備えたことを特徴
とするものである。
【００４９】また、前記第２のコンバータは、前記第１
のコンバータから出力された、ＤＣＴドメイン係数を量
子化し、量子化されたＤＣＴ係数を可変長符号化し、可
変長符号化されたＤＣＴ係数を逆量子化することで生成
される、少なくともＤＣＴ係数の第１及び第２のＤＣＴ
ブロックを含む前記デジタルビデオ信号を受信し、前記
第１及び第２のＤＣＴブロックと等しい次元をもつ単一
の合成されたＤＣＴブロックの形に前記第１及び第２の
ＤＣＴブロックを変換するための合成器を備えたことを
特徴とするものである。
【００５０】また、前記アンカーピクチャメモリは、マ
クロブロック毎のベースで前記アンカーピクチャを記憶
し、前記動きベクトル生成手段は、前記インターコード
化されたピクチャ内の各々のマクロブロックに関連した
前記動きベクトルを分離し、前記動きベクトルに基づい
て前記アンカーピクチャのマクロブロックをアドレス指
定し、前記合成器は、前記動きベクトルに基づいて合成
マクロブロックを形成すべく前記アドレス指定されたマ
クロブッロクを合成することを特徴とするものである。
【００５１】また、前記第２のコンバータは、前記第１
のコンバータから出力された、ＤＣＴドメイン係数を量
子化し、量子化されたＤＣＴ係数を可変長符号化し、可
変長符号化されたＤＣＴ係数を逆量子化することで生成
される、少なくともＤＣＴ係数の第１及び第２のＤＣＴ
ブロックを含む前記デジタルビデオ信号を受信し、前記
第１及び第２のＤＣＴブロックと等しい次元をもつ単一
の合成されたＤＣＴブロックの形に前記第１及び第２の
ＤＣＴブロックを合成するための合成器を備えたことを
特徴とするものである。
【００５２】また、他の発明に係るデジタルビデオ信号
をダウンコンバートするための方法は、（ａ）デジタル
ビデオ信号を受信する段階と、（ｂ）周波数ドメイン内
で前記デジタルビデオ信号に対し動き補償を実行する段
階と、（ｃ）前記段階（ｂ）により出力された前記デジ
タルビデオ信号をダウンコンバートする段階とを備え、
前記段階（ｂ）は、（ｂ１）前記デジタルビデオ信号内
の各々のインターコード化されたピクチャについて前記
インターコード化されたピクチャに対応する基準ピクチ
ャを表す前記周波数ドメイン内に合成ピクチャを形成す
る段階と、（ｂ２）前記動き補償を実行するため、前記
対応するインターコード化されたピクチャに対して前記
合成ピクチャを加算する段階とを備えたことを特徴とす
るものである。
【００５３】
【００５４】また、前記段階（ｂ１）は、（ｂ１１）前
記圧縮フォーマット内に少なくとも１つのアンカーピク
チャを記憶する段階と、（ｂ１２）前記インターコード
化されたピクチャに関連したアンカーピクチャ及び動き
ベクトルに基づいて前記合成ピクチャを形成する段階と
を備えたことを特徴とするものである。
【００５５】また、前記段階（ｂ１２）は、（ｂ１２
１）前記インターコード化されたピクチャから前記動き
ベクトルを分離する段階と、（ｂ１２２）前記動きベク
トルに基づいて前記段階（ｂ１１）内に記憶された前記
アンカーピクチャの一部分をアドレス指定する段階と、
（ｂ１２３）各々の動きベクトルについて前記合成ピク
チャを形成すべく前記動きベクトルに基づいてアドレス
指定された前記アンカーピクチャの一部分を合成する段
階とを備えたことを特徴とするものである。
【００５６】また、前記段階（ｃ）は、（ｃ１）前記段
階（ｂ）によって出力された、ＤＣＴドメイン係数を量
子化し、量子化されたＤＣＴ係数を可変長符号化し、可
変長符号化されたＤＣＴ係数を逆量子化することで生成
される、少なくともＤＣＴ係数の第１及び第２のＤＣＴ
ブロックを含む前記デジタルビデオ信号を受信する段階
と、（ｃ２）前記第１及び第２のＤＣＴブロックと等し
い次元をもつ単一の合成されたＤＣＴブロックの形に前
記第１及び第２のＤＣＴブロックを合成する段階とを備
えたことを特徴とするものである。
【００５７】また、前記段階（ｂ１１）は、マクロブロ
ック毎のベースで前記アンカーピクチャを記憶し、前記
段階（ｂ１２１）は、前記インターコード化されたピク
チャ内の各々のマクロブロックに関連した前記動きベク
トルを分離し、前記段階（ｂ１２２）は、前記動きベク
トルに基づいて前記アンカーピクチャのマクロブロック
をアドレス指定し、前記段階（ｂ１２３）は、前記動き
ベクトルに基づいて合成マクロブロックを形成すべく前
記周波数ドメイン内で前記アドレス指定されたマクロブ
ロックを合成することを特徴とするものである。
【００５８】また、前記段階（ｂ２）は、前記段階（ｂ
１２３）によって出力された対応する合成マクロブロッ
クに対して前記インターコード化されたピクチャ内の各
々のマクロブロックに加算することを特徴とするもので
ある。
【００５９】また、前記段階（ｂ２）は、（ｂ２１）前
記デジタルビデオ信号を受信する段階と、（ｂ２２）前
記段階（ｂ１２３）によって出力された対応する合成マ
クロブロックに対して前記インターコード化されたピク
チャ内の各々のマクロブロックを加算する段階と、（ｂ
２３）前記未変更のデジタルビデオ信号内のイントラコ
ード化されたピクチャを出力する段階とを備えたことを
特徴とするものである。
【００６０】また、前記段階（ｂ１１）は、前記加算器
から出力された最後の２つのアンカーピクチャを記憶す
ることを特徴とするものである。
【００６１】また、前記段階（ｂ）は、（ｂ３）前記段
階（ｂ２）によって出力される各々のアンカーピクチャ
を量子化する段階と、（ｂ４）前記段階（ｂ３）の出力
を可変長符号化する段階とをさらに備え、前記段階（ｂ
１１）は、前記段階（ｂ４）の出力を記憶することを特
徴とするものである。
【００６２】また、前記段階（ｂ３）は、ひずみが除去
されるような形で各々のアンカーピクチャを量子化する
ことを特徴とするものである。
【００６３】また、前記段階（ｂ１１）は、２つのアン
カーフレームを記憶することを特徴とするものである。
【００６４】また、前記段階（ｂ１１）は、可変長符号
化及び量子化された状態で前記周波数ドメイン内に前記
アンカーピクチャを記憶することを特徴とするものであ
る。
【００６５】また、前記段階（ｂ１１）は、最近動き補
償を受けたアンカーピクチャを記憶することを特徴とす
るものである。
【００６６】また、前記段階（ｂ）は、（ｂ３）前記デ
ジタルビデオ信号内のイントラコード化されたピクチャ
を、それに対して動き補償を実行することなく出力する
段階をさらに備えたことを特徴とするものである。
【００６７】また、前記段階（ｂ）は、（ｂ３）前記デ
ジタルビデオ信号内のイントラコード化されたピクチャ
を、それに対して動き補償を実行することなく出力する
段階をさらに備えたことを特徴とするものである。
【００６８】また、前記段階（ｂ１１）は、最近動き補
償を受けたアンカーピクチャ及び前記段階（ａ）により
受信された前記デジタルビデオ信号内のイントラコード
化されたピクチャであるアンカーピクチャのうち少なく
とも１つを記憶することを特徴とするものである。
【００６９】また、前記段階（ｂ）は、フレーム動き補
償及びフィールド動き補償のうちの少なくとも一方を実
行することを特徴とするものである。
【００７０】また、前記段階（ｂ）は、全画素精度と半
画素精度のうち少なくとも一方で動き補償を実行するこ
とを特徴とするものである。
【００７１】また、前記段階（ｂ）は、全画素精度と半
画素精度のうち少なくとも一方で動き補償を実行するこ
とを特徴とするものである。
【００７２】また、前記段階（ｂ）は、前記デジタルビ
デオ信号内のピクチャが表示順序へとフォーマット変更
されるように前記デジタルビデオ信号をフォーマット変
更する段階を備えたことを特徴とするものである。
【００７３】また、前記段階（ｃ）は、前記周波数ドメ
イン内で前記デジタルビデオ信号を変換することを特徴
とするものである。
【００７４】また、前記段階（ｃ）は、（ｃ１）前記段
階（ｂ）により出力された、ＤＣＴドメイン係数を量子
化し、量子化されたＤＣＴ係数を可変長符号化し、可変
長符号化されたＤＣＴ係数を逆量子化することで生成さ
れる、少なくともＤＣＴ係数の第１及び第２のＤＣＴブ
ロックを含む前記デジタルビデオ信号を受信する段階
と、（ｃ２）前記第１及び第２のＤＣＴブロックと等し
い次元をもつ単一の合成されたＤＣＴブロックの形に前
記第１及び第２のＤＣＴブロックを合成する段階とを備
えたことを特徴とするものである。
【００７５】また、（ｄ）前記段階（ｃ）の出力を量子
化する段階と、（ｅ）前記段階（ｄ）の出力を可変長符
号化する段階とをさらに備えたことを特徴とするもので
ある。
【００７６】また、前記段階（ｄ）は、各々のアンカー
ピクチャを前記動き補償されたデジタルビデオ信号を生
成するために使用された量子化スケールと異なる量子化
スケールを使用して再量子化することを特徴とするもの
である。
【００７７】また、さらに他の発明に係るデジタルビデ
オ信号をダウンコンバートするための方法は、（ａ）デ
ジタルビデオ信号を受信する段階と、（ｂ）周波数ドメ
イン内で前記デジタルビデオ信号内のインターコード化
されたピクチャをイントラコード化されたピクチャに変
換する段階と、（ｃ）前記段階（ｂ）の出力をダウンコ
ンバートする段階とを備え、前記段階（ｂ）は、前記イ
ンターコード化されたピクチャをイントラコード化され
たピクチャへと変換すべく前記デジタルビデオ信号内の
前記インターコード化されたピクチャについて前記周波
数ドメイン内で動き補償を実行することを特徴とするも
のである。
【００７８】
【００７９】また、前記（ｂ１）は、（ｂ１１）前記周
波数ドメイン内に少なくとも１つのアンカーピクチャを
記憶する段階と、（ｂ１２）前記インターコード化され
たピクチャに関連したアンカーピクチャ及び動きベクト
ルに基づいて前記合成ピクチャを形成する段階とを備え
たことを特徴とするものである。
【００８０】また、前記段階（ｂ１２）は、（ｂ１２
１）前記インターコード化ピクチャから前記動きベクト
ルを分離する段階と、（ｂ１２２）前記動きベクトルに
基づいて前記段階（ｂ１１）内に記憶された前記アンカ
ーピクチャの一部分をアドレス指定する段階と、（ｂ１
２３）各々の動きベクトルについて前記合成ピクチャを
形成すべく前記動きベクトルに基づいてアドレス指定さ
れた前記アンカーピクチャの一部分を合成する段階とを
備えたことを特徴とするものである。
【００８１】また、前記段階（ｃ）は、（ｃ１）前記段
階（ｂ）によって出力された、ＤＣＴドメイン係数を量
子化し、量子化されたＤＣＴ係数を可変長符号化し、可
変長符号化されたＤＣＴ係数を逆量子化することで生成
される、少なくともＤＣＴ係数の第１及び第２のＤＣＴ
ブロックを含む前記デジタルビデオ信号を受信する段階
と、（ｃ２）前記第１及び第２のＤＣＴブロックと等し
い次元をもつ単一の合成されたＤＣＴブロックの形に前
記第１及び第２のＤＣＴブロックを変換する段階とを備
えたことを特徴とするものである。
【００８２】また、前記段階（ｂ１１）は、マクロブロ
ック毎のベースで前記アンカーピクチャを記憶し、前記
段階（ｂ１２１）は、前記インターコード化されたピク
チャ内の各々のマクロブロックに関連した前記動きベク
トルを分離し、前記段階（ｂ１２２）は、前記動きベク
トルに基づいて前記アンカーピクチャのマクロブロック
をアドレス指定し、前記段階（ｂ１２３）は、前記動き
ベクトルに基づいて合成マクロブロックを形成すべく前
記周波数ドメイン内で前記アドレス指定されたマクロブ
ロックを合成することを特徴とするものである。
【００８３】また、前記段階（ｃ）は、（ｃ１）前記段
階（ｂ）により出力された、ＤＣＴドメイン係数を量子
化し、量子化されたＤＣＴ係数を可変長符号化し、可変
長符号化されたＤＣＴ係数を逆量子化することで生成さ
れる、少なくともＤＣＴ係数の第１及び第２のＤＣＴブ
ロックを含む前記デジタルビデオ信号を受信する段階
と、（ｃ２）前記第１及び第２のＤＣＴブロックと等し
い次元をもつ単一の合成されたＤＣＴブロックの形に前
記第１及び第２のＤＣＴブロックを合成する段階とを備
えたことを特徴とするものである。
【００８４】
【発明の実施の形態】この発明の方法及び装置は、従来
の周波数カット技術を利用しない。その代り、この発明
の方法及び装置は、ブロックエッジ効果及びその他のひ
ずみの削減ならびに高い処理速度を結果としてもたらす
周波数合成技術を利用する。この発明のその他の目的、
特長及び特性、作動、並びに構造の関連要素の機能、部
品の組合せ及び製造上の効率的な使用は、全て本明細書
の一部を成し、同じ参照番号がさまざまな図の中で対応
する部品を表している、好ましい実施の形態についての
以下の詳細な説明及び添付図面から明らかになるものと
思われる。
【００８５】より特定して言うと、先行技術に関して、
図１は、ろ過及びダウンサンプリング手順がＤＣＴドメ
インの中で実行されている上述した従来の技術に従って
ＨＤＴＶダウンコンバートを実行するための従来の装置
を例示している。図１に示されている通り、可変長デコ
ーダ（ＶＬＤ）及び量子化解除器１０は、例えばＭＰＥ
Ｇビデオコード化規格に従って生成されたＨＤＴＶビッ
トストリームを受信する。ＶＬＤ及び量子化解除器１０
は、周知のやり方でＨＤＴＶ信号を可変長復号し量子化
解除する。マスク１４及びＤＣＴインバータ（ＩＤＣ
Ｔ）１６を含むダウンコンバータ１２は、ＶＬＤ及び量
子化解除器１０により出力されたＨＤＴＶ信号をダウン
コンバートする。マスク１４は、ＶＬＤ及び量子化解除
器１０により出力された８×８のＤＣＴ係数ブロックを
マスキングして４×４のＤＣＴ係数ブロックを生成し、
かくして８×８のＤＣＴブロックを周波数カットする。
【００８６】ＩＤＣＴ１６は、４×４のＤＣＴブロック
の逆ＤＣＴをとり、マスク１４により出力された４×４
のＤＣＴブロックを４×４の空間ブロックに変換する。
ＨＤＴＶ信号のコード化方式に応じてＩＤＣＴ１６の出
力は、対応するＳＤＴＶシーケンス内でビットストリー
ムを生成する。例えば、４：２：０、４：２：２及び
４：４：４のＨＤＴＶコード化配列は、それぞれ４：
２：０、４：２：２及び４：４：４のＳＤＴＶコード化
シーケンスにダウン変換される。専用の周知のあらゆる
変換技術を用いてＳＤＴＶ信号からＮＴＳＣ信号を得る
ことが可能である。
【００８７】以上言及された通り、ＩＤＣＴ１６の出力
がＳＤＴＶフォーマット内でビットストリームを生成す
るか否かは、ＨＤＴＶ信号のコード化方式によって左右
される。可変長符号化の他に、ＭＰＥＧといった数多く
の規格がイントラ及びインターコード化を提供してい
る。イントラコード化は、ピクチャと呼ばれるＨＤＴＶ
信号のフィールド又はフレームがその中の画素に基づい
てコード化される場合である。イントラコード化のため
にはいくつかの周知の技術が存在する。イントラコード
化されたピクチャは標準的にＩ−ピクチャと呼ばれる。
従って、図１の装置は、ＨＤＴＶ信号がＩピクチャのみ
を含む場合にＳＤＴＶ信号を生成することができる。
【００８８】時たま予測コード化とも呼ばれるインター
コード化は、ピクチャがアンカーピクチャと呼ばれる基
準ピクチャに基づいてコード化される場合である。イン
ターコード化においては、コード化されつつあるピクチ
ャの各々のマクロブロック（すなわち関係する輝度及び
彩度ブロック）は、アンカーピクチャのマクロブロック
と比較されて、それとの最大の相関関係を提供するアン
カーピクチャのマクロブロックを発見する。このとき、
２つのマクロブロックの間のベクトルは、動きベクトル
として決定される。コード化されつつあるマクロブロッ
クのためのインターコード化されたＨＤＴＶ信号は、こ
のとき、動きベクトル及びコード化されつつあるマクロ
ブロックと最大の相関関係を提供するアンカーピクチャ
の対応するマクロブロックの間の差を内含することにな
る。
【００８９】例えば、一連のピクチャは、表示順序Ｉ1
Ｂ1Ｂ2Ｐ1Ｂ3Ｂ4Ｐ2Ｂ5Ｂ6Ｐ3Ｂ7Ｂ8Ｉ2・・・を有して
いてよい。しかしながら、伝送されたＨＤＴＶ信号は、
Ｉ1Ｐ1Ｂ1Ｂ2Ｐ2Ｂ3Ｂ4Ｐ3Ｂ5Ｂ6Ｉ2Ｂ7Ｂ8といったよ
うなコード化順序で配置されたピクチャを有することに
なる。Ｐ−ピクチャは、先行するＩ−ピクチャ又はＰ−
ピクチャをアンカーピクチャとして用いてコード化され
る。上述の例では、Ｐ−ピクチャ、Ｐ1、Ｐ2及びＰ
3は、それぞれＩ−ピクチャＩ1、Ｐ−ピクチャＰ1及び
Ｐ−ピクチャＰ2をアンカーピクチャとして用いてコー
ド化されている。
【００９０】Ｂ−ピクチャは、順方向コード化、逆方向
コード化又は双方向コード化が可能である。例えば、Ｂ
−ピクチャＢ1が、Ｉ−ピクチャＩ1をアンカーピクチャ
として用いてコード化された場合、Ｂ−ピクチャＢ1 は
逆方向又は逆コード化される。代替的に、Ｂ−ピクチャ
Ｂ1が、アンカーピクチャとしてＰ−ピクチャＰ1を用い
てコード化された場合、Ｂ−ピクチャＢ1 は順方向コー
ド化される。アンカーピクチャとしてＩ−ピクチャＩ1
及びＰ−ピクチャＰ1の両方（標準的にはその加重平
均）を用いてＢ−ピクチャＢ1がコード化された場合、
Ｂ−ピクチャＢ1は双方向にコード化される。
【００９１】ＨＤＴＶ信号内のヘッダーは、ピクチャが
Ｉ、Ｂ又はＰ−ピクチャのいずれであるのかとコード化
の方向を表示する。これらのヘッダーは、同様に、ピク
チャグループ（ＧＯＰ）サイズＮ及びアンカーピクチャ
Ｍ間の距離をも表示する。ＧＯＰサイズは、上述の例で
はＮ＝１２であるＩ−ピクチャ間の距離を表わす。Ｉ−
ピクチャ及びＰ−ピクチャはアンカーピクチャであるこ
とから、上述の例におけるアンカーピクチャ間の距離
は、Ｍ＝３となる。ヘッダー内に提供された情報に基づ
いてＨＤＴＶ信号を適切に復号することができる。
【００９２】従って、ピクチャをコード化するのにイン
ターコード化が使用された場合、ＩＤＣＴ１６は、現行
のピクチャと先行ピクチャの間の差のみを出力する。完
全なピクチャを生成するためには、図２に示されている
ような付加的な構造が必要である。
【００９３】図２では、図１の場合と同じ参照番号が同
じ構成要素を表すのに用いられている。従って、これら
の構成要素については詳述しない。図２では、ＶＬＤ及
び量子化解除器１０の出力は同様に動きベクトル検出器
２０によっても受信される。動きベクトル検出器２０
は、インターコード化されたピクチャのための動きベク
トルを識別する。しかしながら、ダウンコンバータ１２
のダウン変換オペレーションに起因して、動きベクトル
検出器２０は、識別された動きベクトルを２分の１にス
ケールダウンする。次に、動きベクトルはフレーム記憶
装置２２に出力される。
【００９４】フレーム記憶装置２２は、２つの先行する
アンカーピクチャ（例えばＩ又はＰ−ピクチャ）を記憶
する。フレーム記憶装置２２は次に動きベクトルによっ
てポイントされたアンカーピクチャのマクロブロックを
出力することになる。これらのマクロブロックは、加算
器１８によって受信される。加算器１８は同様にダウン
コンバータ１２の出力も受信する。その結果、Ｂ又はＰ
−ピクチャがダウン変換されている場合、完全なピクチ
ャは、ピクチャとアンカーピクチャの間の差を表すダウ
ンコンバータ１２の出力とアンカーピクチャを加算して
完全なピクチャを作り出すことによって得られる。Ｉ−
ピクチャがダウンコンバータ１２から出力されると、そ
れに対しアンカーピクチャ情報を加算する必要は全くな
く、従ってフレーム記憶装置２２は加算器１８に対して
出力を送らず、加算器１８の出力はダウンコンバータ１
２の出力となる。
【００９５】上述の通り、Ｂ−ピクチャが双方向にコー
ド化された時点で、２つのアンカーフレームの加重平均
がこれらのピクチャのインターコード化のために用いら
れる。重みづけは、もとのエンコーダによって動きベク
トルにコード化される。フレーム記憶装置２２が２つの
動きベクトルを受信した時点で、それによりポイントさ
れたアンカーフレームマクロブロックは、フレーム記憶
装置２２によって平均されて加重平均マクロブロックを
形成する。フレーム記憶装置２２は次に加重平均マクロ
ブロックを加算器１８に出力する。フレーム記憶装置２
２は同様に加算器１８の出力を監視する。加算器１８が
Ｉ又はＰ−ピクチャを出力することを見極めた時点で、
フレーム記憶装置２２は、記憶されている最も古いアン
カーフレームを、加算器１８によって出力されたＩ又は
Ｐ−ピクチャと置き換える。
【００９６】Ｂ又はＰ−ピクチャからＩ−ピクチャを形
成するオペレーションは、動き補償と呼ばれる。ピクチ
ャがフレームであるときにフレーム動き補償が実行され
る。ピクチャがフィールドであるときはフィールド動き
補償が実行される。もとのコード化の間に、インターコ
ード化された偶数及び奇数のフィールドが、先行フレー
ムの偶数又は奇数のいずれかのフィールドに基づいて独
立してコード化される。その結果、フィールド動き補償
については、４つのコード化ケースが存在する。
【００９７】フレーム記憶装置２２以外に、加算器１８
の出力はリフォーマッタ２４によっても受信される。リ
フォーマッタ２４はフレーム記憶装置にも接続されてい
る。ピクチャの送信ひいては受信順序は適正な表示順序
にないことから、リフォーマッタ２４は、ピクチャの順
序を適切な表示順序にフォーマット変更するために作動
する。
【００９８】図２に例示されている装置のオペレーショ
ンをより良く理解するため、上述のようなＨＤＴＶ信号
が受信されたと仮定する。リフォーマッタ２４は、次の
規則に従ってどの出力をＳＤＴＶ信号として送るべきか
を決定する。すなわち、（１）受信されたピクチャが初
めて受信されたアンカーピクチャである場合には、いか
なる出力も送られない。（２）受信されたピクチャがア
ンカーピクチャであるものの初めて受信されたアンカー
ピクチャでない場合、前に受信したアンカーピクチャが
送られる。そして、（３）受信されたピクチャがＢピク
チャである場合には、直ちにＢ−ピクチャが出力され
る。
【００９９】従って、Ｉ−ピクチャＩ1の受信時点で、
リフォーマッタ２４はいかなる出力も送らない。受信さ
れた次のピクチャはＰ−ピクチャＰ1となる。加算器１
８は、このとき、ダウンコンバータ１２の出力を受信
し、動きベクトルによってポイントされたＩ−ピクチャ
Ｉ1からのマクロブロックが動きベクトル検出器２０に
よって検出される。その結果、加算器１８は完全なピク
チャを生成することになる。この完全なピクチャはアン
カーピクチャであることから、フレーム記憶装置２２は
このとき完全なピクチャＰ1を記憶することになる。上
述の規則に従うと、次に、リフォーマッタ２４は、フレ
ーム記憶装置２２からＩ−ピクチャＩ1（すなわち先行
アンカーピクチャ）を出力することになる。
【０１００】次に、受信された２つのピクチャは、Ｂ−
ピクチャＢ1及びＢ2である。完全なピクチャは、Ｐ−ピ
クチャＰ1に関して上述したものと同じ要領でこれらの
Ｂ−ピクチャから形成される。ただしこの場合、コード
化の方向に応じて、アンカーピクチャとしてＩ−ピクチ
ャＩ1及び／又はＰ−ピクチャＰ1のいずれかが使用され
る。加算器１８はＢ−ピクチャを出力することから、リ
フォーマッタ２４は直ちにＢ−ピクチャを出力する。そ
の結果、リフォーマッタ２４からの出力はＩ1Ｂ1Ｂ2と
なる。
【０１０１】次に、Ｐ−ピクチャＰ2は、Ｐ−ピクチャ
Ｐ1と同じ要領で受信され処理される。加算器１８が完
全なＰ−ピクチャＰ2を出力した時点で、フレーム記憶
装置２２はＩ−ピクチャＩ1をＰ−ピクチャＰ2で置換す
る。リフォーマッタ２４は、上述の規則に従って、この
ときＰ−ピクチャＰ1を出力する。この要領で、リフォ
ーマッタ２４は適正な表示順序でピクチャを出力する。
【０１０２】もう１つの技術では、図１の４×４ＩＤＣ
Ｔは、８×８ＩＤＣＴで置換される。従って、マスク１
４により出力された４×４のＤＣＴブロックはゼロでパ
ディングされて８×８のＤＣＴブロックを生成する。そ
の後、８×８のＩＤＣＴを実行した後、各々の８×８の
空間ブロックは、従来の技術に従って各々の次元でダウ
ンサンプリングされて４×４の空間ブロックを生成す
る。
【０１０３】図１及び図２に関して上述した従来の変換
技術は、大量のブロックエッジ効果及びその他のひずみ
をもつＳＤＴＶ信号を生成する。さらに、これらのダウ
ン変換技術は高速処理を提供せず、従来のデコーダにと
って受容可能なＳＤＴＶ信号を生成することができな
い。その上、図２のダウンコンバータは、動き補償を実
行すべく空間ドメイン内に２つのアンカーピクチャを記
憶しなくてはならない。従って、図２のダウンコンバー
タについてはメモリ所要量がきわめて大きい。ダウンコ
ンバータのメモリ所要量はデバイスコスト全体の大きな
割合を占めるものであることから、図２に例示されてい
るダウンコンバータの大きいメモリ所要量はかかるデバ
イスのコストに不利な影響を及ぼす。
【０１０４】実施の形態１．図３は、ろ過及びダウンサ
ンプリングがＤＣＴドメイン内で実行されるような、Ｈ
ＤＴＶダウン変換を実行するための本発明に従った装置
を例示している。図３に示されているように、装置に
は、特定のあらゆるフォーマットのＨＤＴＶ信号を受信
する上述したとおりのＶＬＤ及び量子化解除器１０が含
まれている。議論のみを目的として、ＨＤＴＶ信号は
４：２：０のコード化シーケンスに従ってコード化され
ており、Ｕ及びＶの彩度ＤＣＴブロックを含むものと仮
定する。分離器３０が、ＶＬＤ及び量子化解除器１０の
出力を受信し、輝度ＤＣＴブロックをＶ彩度ＤＣＴブロ
ック及びＵ彩度ＤＣＴブロックから分離する。輝度ＤＣ
Ｔブロックはシンセサイザ３２に出力され、Ｕ及びＶ彩
度ＤＣＴブロックはダウンコンバータ１２に出力され
る。
【０１０５】ダウンコンバータ１２は、図１に関して上
述のものと同じ要領で、Ｕ及びＶ彩度ＤＣＴブロックに
ついて作動する。シンセサイザ３２は輝度ＤＣＴブロッ
クを合成する。ＩＤＣＴ３４が逆ＤＣＴを実行し、ＤＣ
Ｔ又は周波数ドメインからのシンセサイザの出力を空間
ドメインに変換する。再結合器３６が、ＩＤＣＴ３４及
びダウンコンバータ１２からビットストリームを受信
し、これら２つのビットストリームを再結合させてＳＤ
ＴＶフォーマット内でビットスリトームを得る。分離器
３０、シンセサイザ３２、ＩＤＣＴ３４、ダウンコンバ
ータ１２及び再結合器３６は、図３に例示されている本
発明に従ったＨＤＴＶコンバータのダウンコンバータ４
０を形成する。
【０１０６】実施の形態１のオペレーション 次に、図３に例示された本発明に従ったＨＤＴＶコンバ
ータのオペレーションについて記述する。分離器３０
は、ＶＬＤ及び量子化解除器１０の出力を受信し、シー
ケンスヘッダに基づいてＨＤＴＶ信号のシーケンスを識
別する。４：２：０のシーケンスが識別された時点で、
分離器３０はシンセサイザ３２に対し４つの８×８輝度
ＤＣＴブロックを送り、ダウンコンバータ１２に対し８
×８のＵ彩度ＤＣＴブロック及び８×８Ｖ彩度ＤＣＴブ
ロックを送る。４：２：２の配列が識別された時点で、
分離器３０はシンセサイザ３２に対し４つの８×８輝度
ＤＣＴブロックを送り、ダウンコンバータ１２に対して
２つの８×８Ｕ彩度ＤＣＴブロック及び２つの８×８Ｖ
彩度ＤＣＴブロックを送る。しかしながら、分離器は、
４：４：４のシーケンスを識別した時点で、４つの８×
８輝度ＤＣＴブロック、４つの８×８Ｕ彩度ＤＣＴブロ
ック及び４つの８×８Ｖ彩度ＤＣＴブロックをシンセサ
イザ３２に送る。
【０１０７】シンセサイザ３２は、４つの８×８ＤＣＴ
ブロックを１つの８×８ＤＣＴブロックに合成する。従
って、シンセサイザ３２は４つの輝度ＤＣＴブロックを
受信した時点で、１つの８×８輝度ＤＣＴブロックを出
力する。シンセサイザ３２のオペレーションをより良く
説明するため、一次元のケースについて、まず、作動原
理を記述し、次に、シンセサイザ３２内で用いられる二
次元アプローチについて記述する。合成オペレーション
を実行するための２つの異なる技術についても記述す
る。
【０１０８】一次元のケースでは、２つの８要素アレイ
（例えば１つの１６要素アレイ）から１つの８要素アレ
イが得られる。ａi（ｉ＝０，１，・・・，１５）が空
間ドメイン内の１６要素アレイを表していると仮定する
と、空間ドメイン内の２つの一次元アレイは、ｂi＝ａi
及びＣi＝ａi＋８（ｉ＝０，１，・・・，７）として定
義づけされる。式（１）及び（２）は、一次元８要素ア
レイｂ及びｃをそれぞれ８×１ＤＣＴアレイＢ及びＣと
して表している。
【０１０９】
【数１】
【０１１０】この一次元のケースにおいて、周波数合成
オペレーションの機能は、２つの一次元８×１ＤＣＴア
レイＢ及びＣから８×１ＤＣＴアレイＡ’を生成するこ
とにある。従って、空間ドメイン内で８要素アレイａ’
として表わさているＡ’は、８×１ＤＣＴアレイＢ及び
Ｃ及び／又は８要素アレイｂ及びｃの形で定義づけでき
る。以下の式（３）はＡ’とａ’の関係を示している。
【０１１１】
【数２】
【０１１２】第１の合成技術には、平均平滑化及びダウ
ンサンプリングオペレーションが関与する。平均平滑化
オペレーションに従うと、ａ’は、式（４）に示されて
いるように演算子Ｓｂ及びＳｃを用いてｂ及びｃから得
られる。
【０１１３】
【数３】
【０１１４】例えば、式（４）は、以下の式（５）に示
された形をとることができる。なお式中、Ｓｂ及びＳｃ
は両方共、０.５０にセットされる。
【０１１５】
【数４】
【０１１６】式（５）に従うと、式（３）中のａ’から
Ａ’までの変形を以下の式（６）に示すように表すこと
ができる。
【０１１７】
【数５】
【０１１８】なお、式中、Ｍｋ（Ｐ）及びＮｋ（Ｐ）
は、以下の式（７ａ）及び（７ｂ）に表された行列であ
る。
【０１１９】
【数６】
【０１２０】当業者であれば容易にわかるように、行列
Ｍ及びＮはＤＣＴ係数を含まず、かくしてこれとは独立
している。式（６）が実証しているように、８×１ＤＣ
ＴアレイＡ’は２つの８×１ＤＣＴアレイＢ及びＣから
合成できる。空間ドメイン内の８要素アレイａ’はこの
とき逆ＤＣＴ変形によって得ることができる。望ましい
合成特性に応じて、平滑化及びろ過オペレーションは、
式（４）内のＳｂ及びＳｃを修正することによって修正
でき、これは行列Ｍ及びＮへの変化を結果としてもたら
す。
【０１２１】一次元のケースについて実証してきたが、
当業者であれば、二次元ケースを実証するために以下の
式（８）〜（１５ｄ）を直ちに決定することができる。
なお式中、Ａ”は合成された８×８ＤＣＴブロックを表
し、ａ”はＡ”の空間変形を表し、Ｂ、Ｃ、Ｄ、及びＥ
は各々４つの８×８ＤＣＴブロックのうちの１つを表
し；ｂ、ｃ、ｄ及びｅはそれぞれ８×８ＤＣＴブロック
の空間変形を表す。
【０１２２】
【数７】
【０１２３】
【数８】
【０１２４】
【数９】
【０１２５】
【数１０】
【０１２６】
【数１１】
【０１２７】二次元のケースについての上述の式の中
で、式（８）〜（１１）、（１２）、（１３）、（１
４）及び（１５ａ）〜（１５ｄ）は、一次元ケースにつ
いての式（１）−（２）、（４）、（５）、（６）及び
（７ａ）−（７ｂ）に対応する。従って、一次元ケース
について以上で記述したとおり、行列Ｗ、Ｘ、Ｙ及びＺ
はＤＣＴ係数から独立したものであり、平滑化及びろ過
オペレーションは、式（１２）中のＳｂ、Ｓｃ、Ｓｄ及
びＳｅを修正することによって修正でき、これは、行列
Ｗ、Ｘ、Ｙ及びＺを変更という結果をもたらす。
【０１２８】第２の技術には、低域ろ過及び平滑化が関
与している。この技術では、エイリアス除去フィルタと
して用いられる理想的な低域フィルタが、ダウンサンプ
リングの前に高周波数を除去する。理想的低域ろ過のプ
ロセスは、空間ドメイン内のｓｉｎ関数での入力アレイ
の畳み込みと同等である。ここでも又、１６要素アレイ
を表すのにａを用いて、一次元ケースについて記述す
る。１６×１ＤＣＴアレイＡは、以下の式（１６）を用
いて得られる。
【０１２９】
【数１２】
【０１３０】理想的低域ろ過を実施して、８×１ ＤＣ
ＴアレイＡ’は、以下の式（１７）に従って得られる。
【０１３０】
【数１３】
【０１３１】次に、合成を得るために、Ａ’はＢ及びＣ
について特徴づけされなくてはならない。式（１８）
は、Ａ’の偶数係数についてのＡ’と８要素アレイｂ及
びｃの間の関係を示す。
【０１３２】
【数１４】
【０１３３】式（１８）、（１）及び（２）から、式
（１９）が得られる。
【０１３４】
【数１５】
【０１３５】式（２０）は、Ａ’の奇数係数のための８
つの要素アレイｂ及びｃとＡ’の間の関係を示す。
【０１３６】
【数１６】
【０１３７】残念なことに、奇数係数は、偶数係数の場
合のように単純な式にすることができない。従って、行
列オペレーションには、８×１行列 Ｂ及びＣの形で
Ａ’の奇数係数を表すことが求められる。以下の式（２
１）及び（２２ａ）−（２２ｂ）はＡ’の奇数係数と８
×１行列Ｂ及びＣの関係を示している。
【０１３８】
【数１７】
【０１３９】第１の技術における行列Ｍ及びＮの場合と
同様に、行列Ｕ及びＶはＤＣＴ係数から独立している。
式（１９）及び（２１）に基づいて、合成された８×１
ＤＣＴアレイＡ’を得ることができる。その後、
Ａ’、ａ’の空間ドメイン表示は逆ＤＣＴにより得るこ
とができる。第１の技術の場合と同様に、第２の技術に
ついての一次元ケースを実証したので、当業者ならば、
第２の技術の二次元ケースを実施するべく以下の式（２
３）〜（２６ｄ）を容易に決定することができる。な
お、式中、Ａ”は合成された８×８ＤＣＴブロックを表
し、ａ”はＡ”の空間変形を表し、Ｂ、Ｃ、Ｄ及びＥは
各々４つの８×８ＤＣＴブロックの１つを表し、ｂ、
ｃ、ｄ及び３はそれぞれ８×８ＤＣＴブロックの空間変
形を表す。
【０１４０】
【数１８】
【０１４１】
【数１９】
【０１４２】
【数２０】
【０１４３】二次元ケースについての上述の式では、式
（２３）〜（２６ｄ）は、一次元ケースについての式
（１９）〜（２２ｂ）に対応する。従って、一次元ケー
スについて上述した通り、行列Ｑ、Ｒ、Ｓ及びＴはＤＣ
Ｔ係数とは独立したものである。このため、第１の技術
に従った式（１４）〜（１５ｄ）又は第２の技術に従っ
た式（２１）〜（２６ｄ）のいずれかを用いて、シンセ
サイザ３２は４つの８×８輝度ＤＣＴブロックを単一の
８×８輝度ＤＣＴブロックの形に合成する。
【０１４４】分離器３０が４：２：０又は４：２：２の
いずれかのシーケンスを識別した時点で、シンセサイザ
３２は、上述の２つの技術のうちのいずれかに従って１
つの８×８輝度ＤＣＴブロックの形に４つの８×８輝度
ＤＣＴブロックを合成する。しかしながら、分離器３０
が４：４：４のシーケンスを識別した場合には、シンセ
サイザ３２は、４つの８×８輝度ＤＣＴブロックを１つ
の８×８輝度ＤＣＴブロックに合成し、４つの８×８Ｕ
彩度ＤＣＴブロックを１つの８×８Ｕ彩度ブロックに合
成し、４つの８×８Ｖ彩度ＤＣＴブロックを１つの８×
８Ｖ彩度ＤＣＴブロックに合成する。ＩＤＣＴ３４は、
シンセサイザ３２から出力されたＤＣＴブロックを空間
ブロックへと変換する。
【０１４５】合成オペレーション中、ダウンコンバータ
１２は、上述のように分離器３０の出力を受信し、「従
来の技術」の部分で記述したものと同じ要領で作動す
る。再結合器３６は、同様に、シーケンスヘッダに基づ
いてＨＤＴＶシーケンスを識別し、４：２：０又は４：
２：２シーケンスが識別された時点でダウンコンバータ
１２により出力された空間彩度ブロックとＩＤＣＴ３４
により出力された空間輝度ブロックを再結合する。そう
でなければ、４：４：４シーケンスが識別された時点
で、再結合器３６は、ＩＤＣＴ３６の出力を通過させる
だけである。再結合器３６の出力は、上述のとおりＨＤ
ＴＶ信号が、予測つまりインターコード化によりコード
化されたのでないかぎり、ＳＤＴＶビットストリームで
ある。
【０１４６】実施の形態２．インターコード化が使用さ
れた場合、再結合器３６の出力はＳＤＴＶフォーマット
での空間データを表さない。従って、加算器１８、動き
ベクトル検出器２０、フレーム記憶装置２２及びリフォ
ーマッタ２４は、図５に示されているような図３の変換
装置に接続されなくてはならなくなる。特に、動きベク
トル検出器２０は、ＶＬＤ及び量子化解除器１０の出力
を受信するように接続される。フレーム記憶装置２２
は、動きベクトル検出器２０の出力端に接続され、加算
器１８は再結合器３６及びフレーム記憶装置２２の出力
を加算する。フレーム記憶装置２２は同様に加算器１８
の出力を受信する。リフォーマッタ２４は、加算器１８
及びフレーム記憶装置２２の両方に接続され、加算器１
８からの出力又はフレーム記憶装置２２により記憶され
たピクチャのいずれかを出力する。これらの付加的な構
成要素のオペレーションは図２との関係において記述し
たため、ここでは繰り返さない。従来の技術の場合と同
様に、ＳＤＴＶフォーマットでのデジタル信号がひとた
び得られたならば、ＳＤＴＶ信号を周知の技術を用いて
ＮＴＳＣ信号に変換することができる。
【０１４７】図３に例示された本発明のコンバータを図
１に関して以上で論述した先行技術と比較するために、
コンピュータシミュレーションが実行された。さらに、
ベンチマークとして、ＨＤＴＶ復号ピクチャがまず低域
フィルタによってろ過され、各次元で半分だけダウンサ
ンプリングされるような先行技術が用いられた。コンピ
ュータシュミレーションでは、１９２０×１０８０のイ
ンターレースされたＨＤＴＶシーケンス「Whale」が用
いられた。ＨＤＴＶビットストリームは、ＧＯＰサイズ
Ｎ＝１５、アンカーフレーム距離Ｍ＝３、１９Ｍｂｐｓ
に等しいビットレート及び４：２：０シーケンスといっ
たパラメータを伴うＭＰＥＧ標準ビデオコード化ソフト
ウェアによって生成された。シミュレーション結果は、
図１に例示された先行技術が、単に高階係数（例えばマ
スキング）を無視したことによって導かれた近似不良に
よる著しい量のブロックエッジ効果及びひずみになやま
されていたことを示した。しかしながら、本発明は、図
１の先行技術に比べて著しく改善された結果を達成し
た。さらに、本発明は、ベンチマークよりも速いもので
さえある改善された処理速度を提供した。
【０１４８】実施の形態３．標準的ＳＤＴＶデコーダ
は、量子化され（Ｑ）可変長コード化された（ＶＬＣ）
ＳＤＴＶ信号又はビットストリームを受信することを予
想している。従って、図３及び図５のＨＤＴＶコンバー
タによって出力された信号は標準ＳＤＴＶコンバータに
よって使用され得ない。しかしながら、図３及び図５の
ＨＤＴＶコンバータは、標準的ＳＤＴＶデコーダによっ
て予想されるもののようなＳＤＴＶ信号を供給するよう
に修正することができる。特に、図４及び図６に示され
ているように、図３及び図５のＨＤＴＶコンバータの出
力に対してＳＤＣＴコンバータ１００、量子化器１０２
及び可変長エンコーダ１０４を直接接続しなければなら
なくなる。
【０１４９】第３の実施形態のオペレーション ＤＣＴコンバータ１００は、空間ドメインＳＤＴＶ信号
を周波数ドメインへと変換し、次に、量子化器１０２は
ＤＣＴコンバータ１００の出力を量子化し、可変長エン
コーダ１０４は量子化器１０２からの出力をコード化し
て、標準的ＳＤＴＶデコーダにより予想される通りのＳ
ＤＴＶ信号を生成する。可変長コード化は無損失のコー
ド化であることから、量子化器１０２は、量子化段階に
起因するひずみのみを説明できればよい。
【０１５０】しかしながら、ひずみの除去は以下で詳述
する通り、量子化を実行することによって確保すること
ができる。Ｑがもとのエンコーダによって決定される量
子化スケールであると仮定すると、Ｉは量子化前のマク
ロブロック内データであり、Ｉ’は量子化後のデータで
ある。このとき、式２７が成立する。
【０１５１】
【数２１】
【０１５２】ここで、演算子〔 . 〕は整数演算子であ
り、Ｉ’は再構築されたデータとして見ることができ
る。
【０１５３】Ｑｒが再量子化で使用される量子化スケー
ルであり、Ｉ”が再量子化の前に得られたデータである
とすると、このとき、式２８を得る。
【０１５４】
【数２２】
【０１５５】換言すると、再量子化スケールがもとの量
子化スケールの整数倍として選択される場合、再量子化
はいかなる付加的ひずみもひき起こさない。一方向にイ
ンターコード化されたマクロブロック（すなわちＰ−ピ
クチャからのマクロブロック）については、式３０を得
る。
【０１５６】
【数２３】
【０１５７】なお、ここで、式中、Ｐ’はＰ−ピクチャ
からのインターコード化されたマクロブロックの再構築
されたデータであり、Ｉ’は動き補償のための再構築さ
れた基準データ（すなわち合成マクロブロック）を表わ
し、Ｅ’は再構築された予測エラー（すなわち可変長デ
コーダ及び量子化解除器５８からのマクロブロック）で
ある。ＱｉをＩ’のための量子化器とし、ＱｐをＰ’用
の、ＱｅをＥ’用の量子化器とすると、式（３０）は、
以下のように書き直すことができる。
【０１５８】
【数２４】
【０１５９】量子化器スケールＱｒでの再量子化の後は
次のようになる。
【０１６０】
【数２５】
【０１６１】なお、ここで、Ｐ”は再構築されたデータ
である。従って、
【０１６２】
【数２６】
【０１６３】という式が両方共に満たされたことを条件
として、
【０１６４】
【数２７】
【０１６５】従って、以下の式に従ってＱｒが選択され
たならば、一方向にインターコード化されたマクロブロ
ックを再量子化するプロセスによってひき起こされる付
加的なひずみは全くない。
【０１６６】
【数２８】
【０１６７】なお、ここで、ＧＣＤは最大公約数の略で
ある。
【０１６８】同様にして、双方向にインターコード化さ
れたマクロブロックについて、付加的なエラーが再量子
化プロセス中に全く導入されないように、再量子化プロ
セス中に量子化器スケールが適切に選択されるような形
で関係式を誘導することも可能である。
【０１６９】双方向にインターコード化されたマクロブ
ロック（すなわちＢ−ピクチャからのマクロブロック）
については、式３６を得る。
【０１７０】
【数２９】
【０１７１】なお、式中、Ｂ’は、Ｂ−ピクチャからの
インターコード化されたマクロブロックの再構築された
データであり、Ｅ1’は、再構築された基準データＩ’
に関する再構築された予測エラーであり、ＥP’は再構
築された基準データＰ’に関する再構築された予測エラ
ーである。ＱBをＢ’のための量子化器、ＱPをＰ’用、
ＱE1をＥ1’用そしてＱEPをＥP’用の量子化器とする
と、式（３６）は、以下の式（３７）として記述するこ
とができる。
【０１７２】
【数３０】
【０１７３】量子化スケールＱｒでの再量子化の後は次
のようになる。
【０１７４】
【数３１】
【０１７５】なお、式中、Ｂ”は、双方向にインターコ
ード化されたマクロブロックのための再量子化され再構
築されたデータである。従って、
【０１７６】
【数３２】
【０１７７】ただし、以下の比率は整数である。
【０１７８】
【数３３】
【０１７９】従って、式（４０）又は（４１）が満たさ
れたならば、双方向にインターコード化されたマクロブ
ロックを再量子化することによってひき起こされる付加
的なひずみは全くない。従って、式（３４）及び（３
５）を考慮に入れて、以下の式が満たされた場合、一方
向又は双方向にインターコード化されたマクロブロック
を再量子化するプロセスによって付加的なひずみが引き
起されることは全くない。
【０１８０】
【数３４】
【０１８１】さらに、ＨＤＴＶ信号はダウン変換されて
いることから、量子化器１０２は同様に、その出力がＳ
ＤＴＶビットレートを達成するような形でビットレート
制御を実行しなければならない。周知のあらゆるビット
レート制御技術を使用することができる。同様に、上述
のひずみ除去技術が使用される場合、ビットレート制御
も同様に必要となる可能性がある。しかしながら、ＳＤ
ＴＶビットレートを得るために実行されるビットレート
制御は、ひずみ除去等式の使用がビットレートに及ぼす
可能性のある何らかの影響を説明する。
【０１８２】図４及び図６に関して上述した要領で標準
的ＳＤＴＶデコーダにより予想されるようなＳＤＴＶ信
号を生成することには、２つの欠点がある。まず、第１
に、付加的なＤＣＴコンバータ（すなわちＤＣＴプロセ
ッサ）が必要とされる。このことは、結果として得られ
る装置の処理時間及び出費を増大させる。その上、ＨＤ
ＴＶ信号がインターコード化ピクチャを含む場合、空間
ドメイン内に２つの完全なアンカーピクチャを記憶する
ことのできるフレーム記憶装置２２（図６参照）が、空
間ピクチャの再構築に必要となる。メモリー所要量は、
このようなデバイスの複雑性及び費用に対し直接影響を
及ぼす。
【０１８３】実施の形態４．図７はＨＤＴＶからＳＤＴ
Ｖのコンバータのもう１つの実施の形態を例示する。図
７のＨＤＴＶコンバータは、標準的ＳＤＴＶデコーダに
より予想されたＳＤＴＶ信号へとＨＤＴＶ信号を変換す
る。しかしながら、図５の実施の形態は、ＤＣＴ変換の
実行を必要とせず、同様に、逆ＤＣＴ変換の必要性をも
無くする。従って、図４の実施の形態に比較して、この
実施の形態は、逆ＤＣＴコンバータ及びＤＣＴコンバー
タの両方を除去する。従って当業者であれは容易にわか
るように、復号プロセスは、結果として得られるデバイ
スのコストと同様、大幅に簡略化されれる。
【０１８４】図７に示されているように、可変長デコー
ダ及び量子化解除器１０はダウンコンバータ５２に接続
されている。ダウンコンバータ５２の出力は、量子化器
５４及び可変長エンコーダ５６により連続して処理され
る。量子化器５４は、量子化器１０２に関して前述した
ものと同じ要領でダウンコンバータ５２の出力を再量子
化する。ダウンコンバータ５２は、可変長デコーダ及び
量子化解除器１０の出力を受理する分離器３０を内含す
る。この分離器３０にはシンセサイザ３２及びマスク１
４が接続され、これらはその出力を再結合器５０に送
る。再結合器５０の出力は、ダウンコンバータ５２の出
力とし役立つ。
【０１８５】図７では、さまざまなデータ経路が明確さ
を期して大幅に単純化された形で表わされているという
ことを理解すべきである。実際には、さまざまな構成要
素内へ及びそこからの数多くの別々のデータ経路が必要
とされる。さらに、数多くのデータ及び制御ラインが、
明確化を期して図７から完全に省かれている。
【０１８６】実施の形態４のオペレーション オペレーション中、可変長デコーダ及び量子化解除器１
０は、ＨＤＴＶ信号を可変長復号及び量子化解除する。
図３に関して論述されている通り、分離器３０は、可変
長デコーダ及び量子化解除器１０の出力を受理し、シー
ケンスヘッダーに基づいて、ＨＤＴＶ信号のシーケンス
を識別する。その後、分離器３０はシンセサイザ３２に
対して輝度ＤＣＴブロックを送り、ＨＤＴＶ信号のシー
ケンスヘッダからの識別されたシーケンスに応じてシン
セサイザ３２又はマスク１４のいずれかに彩度ＤＣＴブ
ロックを送る。シンセサイザ３２及びマスク１４は両方
共、本開示中で前述したように作動する。シンセサイザ
３２によって出力された輝度ＤＣＴブロックは、次に、
再結合器５０によりマスク１４から出力された彩度ＤＣ
Ｔブロックと再結合される。
【０１８７】この要領で、再結合器５０は、再結合器３
６が空間ドメイン輝度及び彩度ブロックを再結合したの
とほぼ同じ方法で周波数ドメイン内のＳＤＴＶ信号を生
成するべく各ピクチャに対応するＤＣＴブロックを再結
合させる。そのとき、再結合器５０によって出力された
周波数ドメイン内のＳＤＴＶ信号は、量子化器５４によ
って量子化される。上述のとおり、量子化器５４は、量
子化器１０２と同じ要領でダウンコンバータ５２の出力
を再量子化する。その後、量子化器５４の出力は、可変
長エンコーダ５６によって可変長コード化される。従っ
て、可変長エンコーダ５６は、標準ＳＤＴＶデコーダに
よって予想されるようなＳＤＴＶ信号を生成する。
【０１８８】図７に示されているＨＤＴＶコンバータ
は、ＳＤＴＶデコーダとは独立して作動する。その結
果、当該実施形態のＨＤＴＶコンバータを、標準的ＳＤ
ＴＶデコーダの修正なく既存の標準的ＳＤＴＶデコーダ
に追加することが可能である。その結果、図７のＨＤＴ
Ｖコンバータは、その利用分野にきわめて融通性があ
る。
【０１８９】実施の形態５．図７のＨＤＴＶのコンバー
タは、イントラコード化されたピクチャをもつＨＤＴＶ
信号のみをとり扱うことができる。図７のＨＤＴＶコン
バータは、インターコード化されたピクチャを処理する
ための手段を提供しない。しかしながら、図８は、この
発明に従ったもう１つのＨＤＴＶ−ＳＤＴＶコンバータ
を例示する。図８のＨＤＴＶコンバータは、ＨＤＴＶ信
号がインターコード化ピクチャを含んでいても、標準Ｓ
ＤＴＶコンバータにより予想されるようなＳＤＴＶ信号
にＨＤＴＶ信号をダウン変換することができる。その
上、図６のＨＤＴＶコンバータとは対照的に、図８のＨ
ＤＴＶコンバータは、空間ドメイン内に２つのアンカー
ピクチャを記憶するのに充分なメモリ容量を必要としな
い。その代り、図８のＨＤＴＶコンバータは、インター
コード化されたピクチャを周波数又はＤＣＴドメイン内
のＩ−ピクチャに変換する。
【０１９０】従って、図８の実施の形態は、周波数ドメ
イン内に２つのアンカーピクチャを記憶することしか必
要としない。さらに、図８の実施の形態は、これらの周
波数ドメインアンカーピクチャの可変長コード化及び量
子化されたバージョンを記憶する。その結果、図６に比
べてこれらのアンカーピクチャを記憶するためのメモリ
ー所要量は著しく減少する。出願人は、図８のメモリー
所要量が、図６の実施の形態のためのメモリー所要量よ
りも３分の１以上少ないものと見積っている。ＨＤＴＶ
コンバータのための必須メモリー容量はコストの大きな
構成要素であることからこのメモリー容量の減少は、結
果として得られるデバイスのコストを著しく減少させる
結果となる。
【０１９１】図８に示されているように、ＨＤＴＶ信号
は、Ｉ−ピクチャとインターコード化されたピクチャの
いずれか一方又は両方をもつＨＤＴＶ信号を処理するＩ
−ピクチャコンバータ７６によって受信される。ＨＤＴ
Ｖ信号を処理した後、Ｉ−ピクチャコンバータ７６は、
Ｉ−ピクチャのみで構成されたＨＤＴＶ信号を出力す
る。Ｉ−ピクチャコンバータ７６により出力されたＨＤ
ＴＶ信号はダウンコンバータ１２又は４０によって受信
される。ダウンコンバータ１２、４０の出力に直列に接
続されているのは、ＤＣＴコンバータ８０、量子化器８
２及び可変長エンコーダ８４である。
【０１９２】Ｉ−ピクチャコンバータ７６は、Ｉ−ピク
チャコンバータ７６に入力されたＨＤＴＶ信号を受信す
るビットストリーム構文解析系６０である。可変長デコ
ーダ及び量子化解除器５８は、ビットストリーム構文解
析系６０の出力の１つを受信する。可変長デコーダ及び
量子化解除器５８は加算器７４にピクチャを出力し、動
きベクトルアドレス発生器６２に動きベクトルを出力す
る。破線で示されているように、可変長デコーダ及び量
子化解除器５８は、オプションのフィールド−フレーム
コンバータ６９を介して加算器７４にピクチャを出力す
る。ビットストリーム構文解析系６０及び動きベクトル
アドレス発生器６２は両方共、Ｉ及びＰ−ピクチャマク
ロブロックビットメモリ６４（以下「メモリ６４」と呼
ぶ）に出力信号を供給する。可変長デコーダ及び量子化
解除器６７がメモリ６４の出力端に接続され、その出力
端は合成器６８に接続されている。もう１つの可変長デ
コーダ及び量子化解除器６６はメモリ６４の出力端に接
続され、その出力端はリフォマッタ７８に接続されてい
る。
【０１９３】合成器６８は、同様に、動きベクトルアド
レス発生器６２から出力を受信する。可変長デコーダ及
び量子化解除器５８の出力を受信する以外に、加算器７
４は同様に合成器６８の出力をも受信する。加算器７４
の出力端はリフォマッタ７８に接続され、リフォマッタ
７８の出力端の１つは、Ｉ−ピクチャコンバータ７６の
出力端として役立つ。リフォマッタのもう１つの出力
は、Ｉ−ピクチャコンバータ７６内で量子化器７０によ
り受信される。可変長エンコーダ７２は量子化器７０の
出力端に接続され、ビットストリーム構文解析系５９は
可変長エンコーダ７２出力端に接続される。ビットスト
リーム構文解析系５９はメモリ６４のもう１つの入力を
供給する。
【０１９４】図８では、明確さを期して、さまざまなデ
ータ経路が大幅に単純化された形で表わされていること
を理解すべきである。現実には、さまざまな構成要素内
へ及びそこからの数多くの分離したデータ経路が必要と
される。更に、数多くのデータ及び制御ラインが、明確
さを期して図８から完全に省かれている。
【０１９５】実施の形態５のオペレーション ここで、図８に例示された実施形態のオペレーションに
ついて記述する。以上で論述したとおり、Ｉ−ピクチャ
コンバータ７６はＨＤＴＶ信号を受信し、その中の全て
のインターコード化されたピクチャをＩ−ピクチャへと
変換する。論述上、ＨＤＴＶ信号は、Ｉ1Ｐ1Ｂ1Ｂ2Ｐ2
Ｂ3Ｂ4Ｐ3Ｂ5Ｂ6Ｉ2Ｂ7Ｂ8 というコード化順序をも
ち、表示されるときこれらのピクチャがＩ1Ｂ1Ｂ2Ｐ1Ｂ
3Ｂ4Ｐ2Ｂ5Ｂ6Ｐ3Ｂ7Ｂ8Ｉ2という表示順序を有すると
仮定する。
【０１９６】上述の通り、インターコード化されたピク
チャを含むＨＤＴＶ信号は、ピクチャデータとそれに対
応する動きベクトルの両方を含む。ビットストリーム構
文解析系６０は、ＨＤＴＶ信号を受信し、各々のアンカ
ーピクチャについてヘッダー情報を構文解析する。ヘッ
ダ情報には、ピクチャタイプ、ピクチャタイミングスタ
ンプＰＴＳ、スライスヘッダなどが含まれる。各々のア
ンカーピクチャのためのヘッダ情報は、メモリ６４に対
しビットストリーム構文解析系６０により出力される。
メモリ６４はピクチャ毎のベースでヘッダ情報を記憶す
る。ビットストリーム構文解析系６０は同様に、可変長
デコーダ及び量子化解除器５８に対してＨＤＴＶ信号を
出力する。
【０１９７】可変長デコーダ及び量子化解除器５８はＨ
ＤＴＶ信号を受信し、ＨＤＴＶ信号を可変長復号し量子
化解除し、復号されたＨＤＴＶ信号を加算器７４に送
り、動きベクトルアドレス発生器６２を動きベクトルに
送る。ＨＤＴＶ信号のピクチャがフレームではなく又は
フレームに加えてフィールドを内含できる場合、Ｉ−ピ
クチャコンバータ７６は１つのフレームのための奇数及
び偶数のフィールドを単一のフレームへと変換するフィ
ールドフレームコンバータを内含する。これは、奇数及
び偶数のフィールドを単にインターレースすることによ
って達成される。
【０１９８】以下でより詳細に論述するように、合成器
６８は、動きベクトルアドレス発生器６２の出力及びメ
モリ６４によって出力されたマクロブロックに基づいて
合成マクロブロックを生成する。加算器７４は、可変長
デコーダ及び量子化器５８又は任意にはフィールド−フ
レームコンバータ６９によって現在出力されているピク
チャデータのマロクブロックに対して合成マクロブロッ
クを付加して完全なマクロブロックを再構築する。この
要領で、Ｐ−ピクチャ及びＢ−ピクチャの両方がＩ−ピ
クチャへと変換される。
【０１９９】当然のことながら、Ｉ−ピクチャが現在可
変長デコーダ及び量子化解除器５８によって出力されて
いる場合、加算器７４はそれに加算すべき何かを合成器
６８から受信することはしない。動きベクトルアドレス
発生器６２は、Ｉ−ピクチャをＩ−ピクチャとして認識
し、合成器６８が加算器７４に出力を送ることができな
いようにしている。
【０２００】以下で詳述するように、加算器７４がＩ−
ピクチャ又は形式的にはＰ−ピクチャであったＩ−ピク
チャを出力するとき、フォーマット変換器７８は、量子
化器７０、可変長エンコーダ７２及びビットストリーム
構文解析系５９を介して記憶するためのメモリ６４にこ
れらのアンカーピクチャを出力する。メモリ６４は一度
に２つのアンカーピクチャしか記憶せず、最も古く記憶
されたアンカーピクチャを新しく受信されたアンカーピ
クチャと交換する。特定的に言うと、リフォマッタ７８
からメモリ６４へと出力されたＩ−ピクチャフォーマッ
ト内のＩ及びＰ−ピクチャ（すなわちアンカーピクチ
ャ）は、量子化器７０によって量子化され、可変長エン
コーダ７２により可変長コード化される。
【０２０１】量子化器７０は、量子化器１０２に関して
上述したのと同じ要領で量子化を実行する。しかしなが
ら量子化器７０からのビットレート出力はＨＤＴＶ信号
のものである。従って、もとのエンコーダの量子化スケ
ールが用いられる場合には、いかなるビットレート制御
も必要とされない。その上、テストにより、もとのエン
コーダによって決定された量子化スケールを用いて量子
化器７０がアンカーフレームを量子化する場合、顕著な
ひずみは全く導かれない、ということが示された。しか
しながら量子化器７０は、ひずみ除去方程式を利用する
場合、ＨＤＴＶビットレートを得るためにビットレート
制御の実行を必要とする可能性がある。
【０２０２】ＨＤＴＶ信号内のさまざまなヘッダーを使
用して、ビットストリーム構文解析系５９は、アンカー
ピクチャ内の各々のマクロブロックを識別する。このと
き、ビットストリーム構文解析系５９は、アンカーピク
チャのためにマクロブロックを分離し、それらをメモリ
６４内に記憶する。これらのアンカーフレームは、ＤＣ
Ｔドメイン内に記憶され、可変長コード化され量子化さ
れる。その結果、メモリ６４は、フレーム記憶装置２２
を実施するのに必要とされるメモリよりもはるかに小さ
くてよい。
【０２０３】メモリ６４の考えられる１つの実施の形態
が図８に例示されている。図１０に示されている通り、
メモリ６４はメモリスタックに似ている。メモリスタッ
ク内の各々の場所は１つのマクロブロックのためのデー
タを記憶するだけである。マクロブロックは可変長コー
ド化され量子化されることから、マクロブロックは可変
長をもち得る。例示されている通り、マクロブロックＭ
Ｂ０は第１のスタック場所の一部分のみをとり上げ、マ
クロブロックＭＢ１及びＭＢ２についても同じである。
しかしながら第４のマクロブロックＭＢ３は、単一のス
タック場所よりも多くのデータを含んでいる。この例で
は、マクロブロックＭＢ３は、スタック場所全体及びも
う１つのスタック場所の一部分を満たす。マクロブロッ
クＭＢ３に続くマクロブロックＭＢ４は、その後、次の
スタック場所の中に記憶される。従って、メモリ６４内
に記憶された各々のマクロブロックは、新しいスタック
場所から始まって記憶されることになる。この要領で、
各々のマクロブロックはその他のマクロブロックとは独
立して記憶され検索され得る。好ましくは、メモリ６４
は、２つのアンカーフレームのマクロブロックを記憶す
るためこのようなスタックを２つ内含している。代替的
には、単一の大きいスタックを２分割することができ
る。その上、メモリ６４は、アンカーピクチャのマクロ
ブロックを、そのために以前に記憶されたヘッダ情報に
リンクする。
【０２０４】図５及び図６の実施の形態においては、完
全なピクチャを形成するために使用されるアンカーピク
チャ（Ｉ−ピクチャ及びＰ−ピクチャ）のマクロブロッ
クは、空間ドメイン内に記憶された。従って、動きベク
トルがアンカーピクチャのブロック構造中のシフトをひ
き起こした場合、新しいマクロブロックのためのデータ
は、本書に参考として内含されているＩＥＥＥ Journal
on Selected Areas in Communications 第１３巻、第
１号１９９５年１月のShin-Fu Chang 著「ＭＣ−ＤＣＴ
圧縮ビデオの操作と作成」（以下「Chang の論文」と呼
ぶ）の中で論述されている通り、アンカーピクチャのた
めのもとのマクロブロック構造から容易に得ることがで
きる。
【０２０５】例えば、Chang の論文に論述されている通
り、図１１（Ａ）は、破線で示されたマクロブロック構
造Ｂ及び実線で例示されたマクロブロック構造Ａを例示
する。マクロブロック構造Ｂが、図６のフレーム記憶装
置メモリ２２内に記憶されたアンカーピクチャのマクロ
ブロック構造を表し、マクロブロック構造Ａが、フレー
ム記憶装置２２に供給される動きベクトルによって指示
されるようなマクロブロック構造を表すと仮定する。動
きベクトルによって指示されたマクロブロックが図１１
（Ａ）内にＢ’として示されているマクロブロックであ
る場合、マクロブロックは単に、図１１（Ｂ）〜（Ｄ）
に示されているようなマクロブロック構造Ｂ内の４つの
マクロブロックのデータで形成されている。マクロブロ
ックは空間ドメイン内に記憶されていることから、マク
ロブロック構造Ａ内でマクロブロックＢ’を形成するマ
クロブロック構造Ｂの部分を、簡単に読みとることが可
能である。それを表示スクリーン上のピクチャと考える
と、その表示スクリーンのまわりを単純にウィンドウが
移動させられる。
【０２０６】これと対照的に、周波数ドメイン内のマク
ロブロック（すなわちＤＣＴブロック）は同じ要領で作
動しない。その代り、ＤＣＴ係数は空間ドメイン内の対
応するマクロブロックの異なる周波数構成要素を表わ
す。すなわち、新しいマクロブロックＢ’は、ブロック
Ｂ1の左下コーナーＢ13、マクロブロックＢ2の右下コー
ナーＢ24、ブロックＢ3の右上コーナーＢ31及びマクロ
ブロックＢ4の左上コーナーＢ42からの寄付を含む。空
間ドメイン内では、４つの寄与に図１１（Ｃ）に示され
ているようにゼロを補足（図９Ｄに示されているように
方程式Ｂ’＝Ｂ13＋Ｂ24＋Ｂ31＋Ｂ42に従ってこれらの
寄与を加算することができるものの、ＤＣＴドメイン内
でこれと同じ方法を適用することはできない。その代り
Changの論文で論述されているように、ＤＣＴマクロブ
ロックＢ’は、以下の方程式に従って計算することがで
きる。
【０２０７】
【数３５】
【０２０８】なお、Ｉh及びＩWはそれぞれサイズｈ×ｈ
及びｗ×ｗををもつ恒等行列であり、ｈ及びｗは抽出さ
れた行及び列の数である。
【０２０９】合成マクロブロックの形成しかしながら、
好ましい実施の形態においては、合成マクロブロックを
決定するために異なる等式セットが用いられる。まず、
第１に、フレーム動き補償を実行するための合成マクロ
ブロックの形成について記述する。その後でフィールド
動き補償について記述する。
【０２１０】フレーム動き補償 全画素精度 図１２は、空間ドメイン内のアンカーフレームからのマ
クロブロックａ、ｂ、ｃ及びｄならびに、空間ドメイン
内であるにもかかわらず動きベクトルによってポイント
されているマクロブロックであるブロックｅを例示して
いる。図１２に示されている通り、マクロブロックｅは
（ｍ、ｎ）の左上側座標を有する。動きベクトルアドレ
ス発生器６２によって受信された動きベクトルはこの座
標（ｍ、ｎ）をポイントする。動きベクトルに基づい
て、動きベクトルアドレス発生器６２は、アンカーフレ
ームのどのマクロブロックを合成器６８に出力すべきか
についてメモリ６４に命令する。動きベクトルアドレス
発生器６２は同様に、座標（ｍ、ｎ）を表示する信号を
合成器６８に出力する。
【０２１１】マクロブロックａ、ｂ、ｃ、ｄ及びｅは以
下に式（４４）で示す関係を有する。
【０２１２】
【数３６】
【０２１３】アレイＡ、Ｂ、Ｃ、Ｄ、及びＥがそれぞれ
マクロブロックａ、ｂ、ｃ、ｄ及びｅの対応するＤＣＴ
マクロブロックであると仮定する。従って、Ｅ及びｅは
以下に式（４５）で示す関係をもつ。
【０２１４】
【数３７】
【０２１５】式（４４）に基づいて式（４５）中のｅに
代わってａ、ｂ、ｃ、及びｄを代入すると、以下の式
（４６）が結果として得られる。
【０２１６】
【数３８】
【０２１７】式（４５）を用いてそれぞれ対応するＤＣ
Ｔ係数Ａ、Ｂ、Ｃ及びＤでａ、ｂ、ｃ及びｄを表し、
Ａ、Ｂ、Ｃ、又はＤをＥに、又ａ、ｂ、ｃ、又はｄをｅ
に代入すると、以下の式（４７）が得られる。
【０２１８】
【数３９】
【０２１９】合計順序を変え式（４７）を書き換える
と、以下の式（４８）が結果として得られる。
【０２２０】
【数４０】
【０２２１】式（４８）は以下の式（４９）に簡略化で
きる。
【０２２２】
【数４１】
【０２２３】なお、式中、ＭA、ＭB、ＭC、及びＭDは、
ＤＣＴ係数とは独立した行列であり、ｐ、ｑ、ｋ、ｌ、
ｍ、及びｎの値によってのみ左右される。従って、行列
ＭA、ＭB、ＭC及びＭDは、０≦Ｐ、ｑ、ｋ、ｌ≦７につ
いて、以下の式に従って予め計算できる。
【０２２４】
【数４２】
【０２２５】従って、式（４９）及び（５０ａ）〜（５
０ｄ）を用いると、合成マクロブロックＥについてのＤ
ＣＴ係数を決定することができる。当業者であれば上述
の開示から容易にわかるように、上述の式は、全画素精
度のための合成マクロブロックを提供する。換言する
と、座標（ｍ、ｎ）は合成マクロブロックｅ内の画素に
ついての座標である。しかしながら座標（ｍ、ｎ）はつ
ねにアンカーフレームのマクロブロック内の画素上に来
るとはかぎらない。その代り、この座標は、水平方向の
２つの画素の間、垂直方向の２つの画素の間又は対角線
方向の２つの画素の間に来る可能性がある。
【０２２６】フレーム動き補償−半画素精度 水平半画素精度 座標（ｍ、ｎ）が水平方向で２つの画素の間に来る場
合、動き補償は水平方向で半 pel（すなわち半画素）精
度で実行されなくてはならない。以下の式（５１）は、
空間ドメイン内のアンカーフレーム中のマクロブロック
ａ〜ｄと合成マクロブロックｅの間の関係を例示する。
【０２２７】
【数４３】
【０２２８】以下の式（５２ａ）〜（５２ｄ）は、式
（５１）を用いて上述の式（５０ａ）〜（５０ｄ）と同
じ要領で誘導される。
【０２２９】
【数４４】
【０２３０】式（４９）及び（５２ａ）〜（５２ｄ）を
使用して、合成マクロブロックＥを水平半画素精度で誘
導できる。
【０２３１】垂直半画素精度 座標（ｍ、ｎ）が垂直方向の２つの画素の間に来た場
合、動き補償は垂直方向に半 pel（すなわち半画素）精
度で実行されなくてはならない。以下の式（５４）は、
空間ドメイン中のアンカーフレームのマクロブロックａ
〜ｄと合成マクロブロックｅの間の関係を例示する。
【０２３２】
【数４５】
【０２３３】以下の式（５５ａ）〜（５５ｄ）は、式
（５４）を用いて式（５０ａ）〜（５０ｄ）と同じ要領
で誘導される。
【０２３４】
【数４６】
【０２３５】式（４９）及び（５５ａ〜５５ｄ）を使用
すると、垂直半画素精度で合成マクロブロックＥを誘導
することができる。
【０２３６】対角線方向半画素精度 座標（ｍ、ｎ）が対角線方向の２つの画素の間に来る場
合、動き補償は対角線方向に半画素精度で実行されなく
てはならない。以下の式（５７）は、空間ドメイン内の
アンカーフレームのマクロブロックａ〜ｄと合成マクロ
ブロックｅの間の関係を例示する。
【０２３７】
【数４７】
【０２３８】以下の式（５８ａ）〜（５８ｄ）は、式
（５７）を用いて式（５０ａ）〜（５０ｄ）と同じ要領
で誘導される。
【０２３９】
【数４８】
【０２４０】式（４９）及び（５８ａ）〜（５８ｄ）を
用いて、合成マクロブロックＥを対角線方向半画素精度
で誘導することができる。
【０２４１】合成器６８は、フレーム毎のベースでイン
ターコード化ピクチャがコード化されるとき、ＤＣＴド
メイン内の合成マクロブロックを形成するために式（４
９）〜（５８ｄ）を使用する。従って、加算器７４が、
可変長デコーダ及び量子化解除器５８から出力されたＰ
及びＢ−ピクチャのマクロブロックに対し合成ブロック
を加算した時点で、フレーム動き補償が実行される。
【０２４２】フィールド動き補償 しかながら、ＨＤＴＶ信号は同様に、フィールドも内含
できる。１つのフレームの偶数及び奇数のフィールド
は、先行フレームの偶数及び奇数のフィールドに基づい
て独立してインターコード化され得る。すなわち、偶数
フィールドは、先行フレームの偶数又は奇数フィールド
に基づいて奇数フィールドがインターコード化されたか
否かに関わらず、先行フレームの奇数又は偶数フィール
ドのいずれかに基づいてインターコード化され得る。以
上に論述した通り、インターコード化されたフィールド
を復号することを、フィールド動き補償と呼ぶ。
【０２４３】フィールド動き補償を実行するためには、
動きベクトルアドレス発生器は、奇数フィールド動きベ
クトル及び偶数フィールド動きベクトルを、可変長デコ
ーダ及び量子化解除器５８から受信する。奇数フィール
ド動きベクトルは、合成奇数フィールドマクロブロック
ｅの第１の座標（ｍ、ｎ）をポイントし、一方偶数フィ
ールド動きベクトルは合成偶数フィールドマクロブロッ
クｅ’の第２の座標（ｍ’、ｎ’）をポイントする。第
１及び第２の動きベクトルに基づき、動きベクトルアド
レス発生器６２は、アンカーフレームマクロブロックの
どれを合成器６８に出力すべきかについてメモリ６４に
命令する。
【０２４４】論述上、動きベクトルアドレス発生器がメ
モリ６４に対し、奇数フィールド動きベクトルに関して
はアンカーフレームマクロブロックＡ−Ｄを出力し奇数
フィールド動きベクトルに関してはアンカーフレームマ
クロブロックＡ’〜Ｄ’を出力するように命令すると仮
定する。動きベクトルアドレス発生器６２は同様に、座
標（ｍ、ｎ）及び（ｍ' 、ｎ')を表示する信号も合成器
６８に出力する。さらに、合成器６８に対し動きベクト
ルアドレス発生器６２により出力された信号は、フレー
ム又はフィールド動き補償のいずれを実行するべきかを
指示する。フィールド動き補償を実行しなくてはならな
い場合、合成器６８は、以下で論述する式（５９）−
（９４）に従ってフレーム合成マクロブロックを形成す
る。
【０２４５】フィールド−フレームコンバータ６９のオ
ペレーションのため、加算器７４は、ＨＤＴＶ信号がフ
ィールドを含む場合でさえ１つのフレームのマクロブロ
ックを受信する。従って、合成器６８は、フレーム合成
マクロブロックを出力しなければならない。同様に、可
変長デコーダ及び量子化解除器６７を介してメモリ６４
から受信されたマクロブロックは、フレームマクロブロ
ックである。従って、フィールド動き補償を実行すると
き、合成器６８は、（１）アンカーフレームマクロブロ
ックを偶数及び奇数のフィールドに分離し、（２）それ
ぞれの偶数及び奇数のフィールド合成マクロブロックを
形成し、（３）偶数及び奇数のフィールド合成マクロブ
ロックをインターレースしてフレーム合成マクロブロッ
クを形成する。オペレーション（１）、（２）及び
（３）は、以下で論述する式（５９）〜（９４）に従っ
て合成器６８により同時に実行される。
【０２４６】全画素精度 フィールド動き補償の場合、考えられるコード化方式は
４つ存在する。 （１） ｏ→ｏ ｏ→ｅ （２） ｅ→ｏ ｅ→ｅ （３） ｏ→ｏ ｅ→ｅ （４） ｏ→ｅ ｅ→ｏ
【０２４７】なお、ここで、ｏ→ｅは、現行の偶数フィ
ールドが先行奇数フィールドに基づいてコード化された
ことを意味する。換言すると、「ｏ」は奇数フィールド
を表わし、「ｅ」は偶数フィールドを表す。
【０２４８】ケース（１） ｏ→ｏ 及び ｏ→ｅ 以下の式（５９）は、アンカーフレームの奇数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のアンカーフレームのマクロブ
ロックａ−ｄ及びａ’−ｄ’とフレーム合成マクロブロ
ックｅの間の関係を表す。
【０２４９】
【数４９】
【０２５０】式（５９）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（５９）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（５９）を用いて、式（４７）と同じ要領で以下
の式（６０）を誘導することができる。
【０２５１】
【数５０】
【０２５２】方程式（６０）中の項Ａpq、Ｂpq、Ｃpq及
びＤpqを含む４重求和は、フレーム合成マクロブロック
Ｅのｏ→ｏ部分を表わし、一方項Ａ'pq 、Ｂ'pq 、Ｃ'
pq、及びＤ'pq を含む４重求和は、フレーム合成マクロ
ブロックＥのｏ→ｅ部分を表す。
【０２５３】式（６０）を用いて、偶数及び奇数フィー
ルドがアンカーフレームの奇数フィールドに基づいてコ
ード化される時の全画素精度について動き補償されたフ
レームマクロブロックＥを誘導することができる。
【０２５４】式（５９）及び（６０）が示すとおり、次
のオペレーションを別々に実行する必要なくフレーム合
成マクロブロックＥを誘導できるように、フレーム合成
マクロブロックｅを空間ドメイン内で表わすことができ
る。（１）フレームアンカーマクロブロックを偶数及び
奇数フィールドに分離する、（２）それぞれの偶数及び
奇数フィールド合成マクロブロックをインターレースし
てフレーム合成マクロブロックを形成する。
【０２５５】ケース（２） ｅ→ｏ 及び ｅ→ｅ 以下の式（６２）は、アンカーフレームの偶数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のマクロブロックａ〜ｄ及び
ａ’〜ｄ’とフレーム合成マクロブロックｅの間の関係
を表す。
【０２５６】
【数５１】
【０２５７】式（６２）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（６２）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（６２）を用いて、以下の式（６３）が式（４
７）と同じ要領で誘導される。
【０２５８】
【数５２】
【０２５９】式（６３）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（６３）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｅ→ｅ部分を表す。式（６３）を用いて、
偶数及び奇数フィールドがアンカーフレームの偶数フィ
ールドに基づいてコード化された時点で全画素精度につ
いて、動き補償されたフレームマクロブロックＥを誘導
することができる。
【０２６０】ケース（３） ｏ→ｏ 及び ｅ→ｅ 以下の式（６４）は、アンカーフレームのそれぞれ奇数
及び偶数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０２６１】
【数５３】
【０２６２】式（６４）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（６４）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（６４）を用いて、以下の式（６５）が式（４
７）と同じ要領で誘導される。
【０２６３】
【数５４】
【０２６４】式（６５）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（６５）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｅ→ｅ部分を表す。式（６５）を用いて、
奇数及び偶数フィールドがアンカーフレームのそれぞれ
奇数及び偶数フィールドに基づいてコード化された時点
で全画素精度について、動き補償されたフレームマクロ
ブロックＥを誘導することができる。
【０２６５】ケース（４） ｅ→ｏ 及び ｏ→ｅ 以下の式（６６）は、それぞれアンカーフレームの偶数
及び奇数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０２６６】
【数５５】
【０２６７】式（６６）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（６６）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（６６）を用いて、以下の式（６７）が式（４
７）と同じ要領で誘導される。
【０２６８】
【数５６】
【０２６９】式（６７）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（６７）中のＡ’ｐｑ、Ｂ’ｐ
ｑ、Ｃ’ｐｑ及びＤ’ｐｑを含む求和項は、フレーム合
成マクロブロックＥのｏ→ｅ部分を表す。
【０２７０】式（６７）を用いて、奇数及び偶数フィー
ルドがアンカーフレームのそれぞれ偶数及び奇数フィー
ルドに基づいてコード化された時点で全画素精度につい
て、動き補償されたフレームマクロブロックＥを誘導す
ることができる。
【０２７１】従って、式（６０）（６３）（６５）及び
（６７）を用いて、合成マクロブックＥのためのＤＣＴ
係数を決定することができる。当業者であれば上述の開
示から直ちにわかるように、以上の式は全画素精度のた
めの合成マクロブロックを提供する。換言すると、座標
（ｍ、ｎ）及び（ｍ’、ｎ’）は、合成マクロブロック
ｅ内の画素のための座標である。しかしながら座標
（ｍ、ｎ）及び（ｍ’、ｎ’）は常にアンカーフレーム
のマクロブロック内の画素上に来るとは限らない。その
代わり、これらの座標は、水平方向の２つの画素の間、
垂直方向の２つの画素の間又は対角線方向の２つの画素
の間にくることができる。
【０２７２】水平半画素精度 ケース（１） ｏ→ｏ 及び ｏ→ｅ 以下の式（６８）は、アンカーフレームの奇数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のアンカーフレーム内のマクロ
ブロックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブ
ロックｅの間の関係を表す。
【０２７３】
【数５７】
【０２７４】式（６８）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（６８）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（６８）を用いて、以下の式（６９）が式（４
７）と同じ要領で誘導される。
【０２７５】
【数５８】
【０２７６】式（６９）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（６９）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｏ→ｅ部分を表す。
【０２７７】式（６９）を用いて、偶数及び奇数フィー
ルドがアンカーフレームの奇数フィールドに基づいてコ
ード化された時点で水平半画素精度について、動き補償
されたフレームマクロブロックＥを誘導することができ
る。 ケース（２） ｅ→ｏ 及び ｅ→ｅ 以下の式（７１）は、アンカーフレームの偶数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のマクロブロックａ〜ｄ及び
ａ’〜ｄ’とフレーム合成マクロブロックｅの間の関係
を表す。
【０２７８】
【数５９】
【０２７９】式（７１）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（７１）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（７１）を用いて、以下の式（７２）が式（４
７）と同じ要領で誘導される。
【０２８０】
【数６０】
【０２８１】式（７２）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（７２）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｅ→ｅ部分を表す。式（７２）を用いて、
偶数及び奇数フィールドがアンカーフレームの偶数フィ
ールドに基づいてコード化された時点で水平半画素精度
について、動き補償されたフレームマクロブロックＥを
誘導することができる。
【０２８２】ケース（３） ｏ→ｏ 及び ｅ→ｅ 以下の式（７３）は、アンカーフレームのそれぞれ奇数
及び偶数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０２８３】
【数６１】
【０２８４】式（７３）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（７３）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（７３）を用いて、以下の式（７４）が式（４
７）と同じ要領で誘導される。
【０２８５】
【数６２】
【０２８６】式（７４）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（７４）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pqを含む求和項は、フレーム合成マクロブ
ロックＥのｅ→ｅ部分を表す。式（７４）を用いて、奇
数及び偶数フィールドがアンカーフレームの偶数フィー
ルドに基づいてコード化された時点で水平半画素精度に
ついて、動き補償されたフレームマクロブロックＥを誘
導することができる。
【０２８７】ケース（４） ｅ→ｏ 及び ｏ→ｅ 以下の式（７５）は、アンカーフレームのそれぞれ偶数
及び奇数フィールドに基づいて偶数及び奇数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０２８８】
【数６３】
【０２８９】式（７５）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（７５）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（７５）を用いて、以下の式（７６）が式（４
７）と同じ要領で誘導される。
【０２９０】
【数６４】
【０２９１】式（７６）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（７６）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｏ→ｅ部分を表す。式（７６）を用いて、
奇数及び偶数フィールドがアンカーフレームの偶数及び
奇数フィールドに基づいてコード化された時点で水平半
画素精度について、動き補償されたフレームマクロブロ
ックＥを誘導することができる。
【０２９２】垂直半画素精度 ケース（１） ｏ→ｏ 及び ｏ→ｅ 以下の式（７７）は、アンカーフレームの奇数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のアンカーフレーム中のマクロ
ブロックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブ
ロックｅの間の関係を表す。
【０２９３】
【数６５】
【０２９４】式（７７）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（７７）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（７７）を用いて、以下の式（７８）が式（４
７）と同じ要領で誘導される。
【０２９５】
【数６６】
【０２９６】式（７８）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（７８）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｏ→ｅ部分を表す。式（７８）を用いて、
偶数及び奇数フィールドがアンカーフレームの奇数フィ
ールドに基づいてコード化された時点で垂直半画素精度
について、動き補償されたフレームマクロブロックＥを
誘導することができる。
【０２９７】ケース（２） ｅ→ｏ 及び ｅ→ｅ 以下の式（８０）は、アンカーフレームの偶数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のマクロブロックａ〜ｄ及び
ａ’〜ｄ’とフレーム合成マクロブロックｅの間の関係
を表す。
【０２９８】
【数６７】
【０２９９】式（８０）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（８０）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（８０）を用いて、以下の式（８１）が式（４
７）と同じ要領で誘導される。
【０３００】
【数６８】
【０３０１】式（８１）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（８１）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｅ→ｅ部分を表す。式（８１）を用いて、
偶数及び奇数フィールドがアンカーフレームの偶数フィ
ールドに基づいてコード化された時点で垂直半画素精度
について、動き補償されたフレームマクロブロックＥを
誘導することができる。
【０３０２】ケース（３） ｏ→ｏ 及び ｅ→ｅ 以下の式（８２）は、アンカーフレームのそれぞれの奇
数及び偶数フィールドに基づいて奇数及び偶数フィール
ドがコード化された時点での空間ドメイン内のマクロブ
ロックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロ
ックｅの間の関係を表す。
【０３０３】
【数６９】
【０３０４】式（８２）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（８２）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（８２）を用いて、以下の式（８３）が式（４
７）と同じ要領で誘導される。
【０３０５】
【数７０】
【０３０６】式（８３）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（８３）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pq を含む求和項は、フレーム合成マクロ
ブロックＥのｅ→ｅ部分を表す。式（８３）を用いて、
奇数及び偶数フィールドがアンカーフレームのそれぞれ
奇数及び偶数フィールドに基づいてコード化された時点
で垂直半画素精度について、動き補償されたフレームマ
クロブロックＥを誘導することができる。
【０３０７】ケース（４） ｅ→ｏ 及び ｏ→ｅ 以下の式（８４）は、アンカーフレームのそれぞれ偶数
及び奇数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０３０８】
【数７１】
【０３０９】式（８４）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（６４）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（８４）を用いて、以下の式（８５）が式（４
７）と同じ要領で誘導される。
【０３１０】
【数７２】
【０３１１】式（８５）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（８５）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pqを含む求和項は、フレーム合成マクロブ
ロックＥのｏ→ｅ部分を表す。式（８５）を用いて、奇
数及び偶数フィールドがアンカーフレームのそれぞれ偶
数及び奇数フィールドに基づいてコード化された時点で
垂直半画素精度について、動き補償されたフレームマク
ロブロックＥを誘導することができる。
【０３１２】対角線方向半画素精度 ケース（１） ｏ→ｏ 及び ｏ→ｅ 以下の式（８６）は、アンカーフレームの奇数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のアンカーフィールド中のマク
ロブロックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロ
ブロックｅの間の関係を表す。
【０３１３】
【数７３】
【０３１４】式（８６）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（８６）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（８６）を用いて、以下の式（８７）が式（４
７）と同じ要領で誘導される。
【０３１５】
【数７４】
【０３１６】
【数７５】
【０３１７】式（８７）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（８７）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ' pqを含む求和項は、フレーム合成マクロ
ブロックＥのｏ→ｅ部分を表す。式（８７）を用いて、
偶数及び奇数フィールドがアンカーフレームの奇数フィ
ールドに基づいてコード化された時点で対角線方向半画
素精度について、動き補償されたフレームマクロブロッ
クＥを誘導することができる。
【０３１８】ケース（２） ｅ→ｏ 及び ｅ→ｅ 以下の式（８９）は、アンカーフレームの偶数フィール
ドに基づいて偶数及び奇数フィールドがコード化された
時点での空間ドメイン内のマクロブロックａ〜ｄ及び
ａ’〜ｄ’とフレーム合成マクロブロックｅの間の関係
を表す。
【０３１９】
【数７６】
【０３２０】式（８９）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（８９）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（８９）を用いて、以下の式（９０）が式（４
７）と同じ要領で誘導される。
【０３２１】
【数７７】
【０３２２】
【数７８】
【０３２３】式（９０）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（９０）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pqを含む求和項は、フレーム合成マクロブ
ロックＥのｅ→ｅ部分を表す。式（９０）を用いて、偶
数及び奇数フィールドがアンカーフレームの偶数フィー
ルドに基づいてコード化された時点で対角線方向半画素
精度について、動き補償されたフレームマクロブロック
Ｅを誘導することができる。
【０３２４】ケース（３） ｏ→ｏ 及び ｅ→ｅ 以下の式（９１）は、アンカーフレームのそれぞれ奇数
及び偶数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０３２５】
【数７９】
【０３２６】式（９１）の上半分はフレーム合成マクロ
ブロックｅのｏ→ｏ部分を表し、一方、式（９１）の下
半分はフレーム合成マクロブロックｅのｅ→ｅ部分を表
す。式（９１）を用いて、以下の式（９２）が式（４
７）と同じ要領で誘導される。
【０３２７】
【数８０】
【０３２８】
【数８１】
【０３２９】式（９２）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｏ→
ｏ部分を表し、一方、式（９２）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pqを含む求和項は、フレーム合成マクロブ
ロックＥのｅ→ｅ部分を表す。式（９２）を用いて、奇
数及び偶数フィールドがアンカーフレームのそれぞれ奇
数及び偶数フィールドに基づいてコード化された時点で
対角線方向半画素精度について、動き補償されたフレー
ムマクロブロックＥを誘導することができる。
【０３３０】ケース（４） ｅ→ｏ 及び ｏ→ｅ 以下の式（９３）は、アンカーフレームのそれぞれ偶数
及び奇数フィールドに基づいて奇数及び偶数フィールド
がコード化された時点での空間ドメイン内のマクロブロ
ックａ〜ｄ及びａ’〜ｄ’とフレーム合成マクロブロッ
クｅの間の関係を表す。
【０３３１】
【数８２】
【０３３２】式（９３）の上半分はフレーム合成マクロ
ブロックｅのｅ→ｏ部分を表し、一方、式（９３）の下
半分はフレーム合成マクロブロックｅのｏ→ｅ部分を表
す。式（９３）を用いて、以下の式（９４）が式（４
７）と同じ要領で誘導される。
【０３３３】
【数８３】
【０３３４】
【数８４】
【０３３５】式（９４）中のＡpq、Ｂpq、Ｃpq及びＤpq
を含む求和項は、フレーム合成マクロブロックＥのｅ→
ｏ部分を表し、一方、式（６３）中のＡ'pq、Ｂ'pq、
Ｃ'pq及びＤ'pqを含む求和項は、フレーム合成マクロブ
ロックＥのｏ→ｅ部分を表す。式（９４）を用いて、奇
数及び偶数フィールドがアンカーフレームのそれぞれ偶
数及び奇数フィールドに基づいてコード化された時点で
対角線方向半画素精度について、動き補償されたフレー
ムマクロブロックＥを誘導することができる。
【０３３６】フィールド動き補償の場合、動きベクトル
はつねに同方向で半又は全画素の同じ精度を有している
わけではない。例えば、偶数フィールド動きベクトルが
水平方向に半画素精度を有するのに対して、奇数フィー
ルドは全画素精度をもつことができる。もう１つの例と
しては、偶数フィールド動きベクトルが垂直方向に半画
素精度を有するのに対して、奇数フィールドは水平方向
に半画素精度をもつことができる。
【０３３７】これらの例のための合成マクロブロックの
式は、動きベクトルに対応する前述の式の一部分から容
易に生成できる。例えば、先行する奇数フィールドに基
づいて奇数フィールドがコード化され、そのための動き
ベクトルが水平方向に半画素精度を有する場合、式（６
８）の上半分は、フレーム合成マクロブロック eijの第
１の部分を表わし、一方、フレーム合成マクロブロック
Ｅk1の第１の部分を生成するために式（６９）からの求
和項Ａpq、Ｂpq、Ｃpq及びＤpqが用いられる。次に、先
行する偶数フィールドに基づき偶数フィールドがコード
化され、そのための動きベクトルが垂直方向に半画素精
度を有する場合、式（８２）の下半分は、フレーム合成
マクロブロック eij の第２の部分を表わし、一方、式
（８３）からの求和項Ａ'pq、Ｂ'pq、Ｃ'pq 及びＤ'pq
は、フレーム合成マクロブロックＥk1の第２の部分を生
成するために用いられる。
【０３３８】上述のように、Ｂ−ピクチャは双方向でコ
ード化され得る。従って、２つの動きベクトルは、双方
向にコード化されたＢ−ピクチャの各々のフィールド又
はフレームと結びつけられる。動きベクトルアドレス発
生器６２は、ピクチャが双方向に相互コード化されたピ
クチャであるとき、それを識別し合成器６８に知らせ
る。これに応答して、合成器６８は、動きベクトルによ
ってポイントされた各々のアンカーフレームに関して、
合成アンカーフレームブロックを形成する。このときコ
ポジタ６８は、加重平均合成マクロブロックを形成する
べき２つの合成マクロブロックを平均し、加算器７４に
対して加重平均合成マクロブロックを出力する。
【０３３９】加算器７４は、完全なマクロブロックを再
構築するべく、可変長デコーダ及び量子化解除器又は任
意にはフィールド−フレームコンバータ６９により現在
出力されているピクチャデータのマクロブロックに対
し、合成マクロブロックを加算する。この要領で、Ｐ−
ピクチャ及びＢ−ピクチャの両方が、Ｉ−ピクチャに変
換される。
【０３４０】当然のことながら、Ｉ−ピクチャが現在可
変長デコーダ及び量子化解除器５８により出力されつつ
ある場合、加算器７４は、合成器６８からそれに加算す
べきものを全く受信しない。動きベクトルアドレス発生
器６２はＩ−ピクチャをＩ−ピクチャとして認識してお
り、合成器６８が加算器７４まで出力を送るのを不能に
していることになる。
【０３４１】加算器７４の出力は、リフォーマッタ７８
によって受信される。リフォーマッタ７８は同様に、可
変長デコーダ及び量子化解除器６６を介してメモリ６４
に接続されている。ＨＤＴＶ信号内のピクチャは全てＩ
−ピクチャに変換されることから、すでにＩ−ピクチャ
でない場合、リフォーマッタ７８は、ＨＤＴＶ信号内の
ピクチャの順序を表示順序に復元する。
【０３４２】リフォーマッタ７８は、以下の規則に従っ
て出力を生成する。すなわち、 （１）受信されたピクチャが最初に受信されたアンカー
ピクチャである場合、Ｉ−ピクチャコンバータ７６の出
力としていかなる出力も送られず、Ｉ−ピクチャは、記
憶のためメモリー６４に出力されることになる。 （２）受信されたピクチャがアンカーピクチャであるが
最初に受信されたピクチャでない場合、先に受信された
アンカーピクチャは可変長デコーダを介してメモリー６
４から得られ、Ｉ−ピクチャコンバータ７８の出力とし
て出力され、現行のアンカーフレームは、記憶のためメ
モリー６４に出力されることになる。 （３）受信されたピクチャがＢピクチャである場合、Ｂ
−ピクチャは直ちに出力されることになる。
【０３４３】従って、ＩピクチャＩ1の受信時点で、リ
フォーマッタ７８は、量子化器７０、可変長コーダ７２
及びビットストリーム構文解析系５９を介して記憶のた
めメモリー６４にＩ−ピクチャＩ1を出力することにな
る。加算器７４により出力される次のピクチャは、Ｐ−
ピクチャＰ1となる。このピクチャはアンカーピクチャ
であることから、そのときメモリー６４は、ビットスト
リーム構文解析系５９の制御下で、Ｉ−ピクチャに変換
されているにもかかわらず、Ｐ−ピクチャＰ1を記憶す
ることになる。また、リフォーマッタ７８は、これにＩ
−ピクチャＩ1（すなわち先行アンカーピクチャ）を出
力するための制御信号をメモリ６４に送り、Ｉ−ピクチ
ャＩ1を出力することになる。次に、リフォーマッタ７
８はＢ−ピクチャを受信し直ちに出力する。その結果、
リフォーマッタ７８からの出力順序は、Ｉ1Ｂ1Ｂ2とな
る。
【０３４４】次に、Ｐ−ピクチャＰ2は、Ｐ−ピクチャ
Ｐ1と同じ要領で受信され処理される。その結果、ビッ
トストリーム構文解析系５９はＩ−ピクチャＩ1をメモ
リ６４内のＰ−ピクチャＰ2と置換する。上述の規則に
従ったリフォーマッタ７８は、このときメモリー６４か
ら、Ｐ−ピクチャＰ１を受信し、Ｐ−ピクチャＰ１を出
力する。この要領で、リフォーマッタ７８は、適正な表
示順序でピクチャを出力し、これらのピクチャは全てＩ
−ピクチャとなる。従って、Ｉ−ピクチャコンバータ７
６は、表示順序にて、完全にＩ−ピクチャから成るＨＤ
ＴＶ信号を出力する。
【０３４５】Ｉ−ピクチャコンバータによって出力され
たＨＤＴＶ信号は、次にダウンコンバータ１２、４０に
よって受信される。ダウンコンバータ１２、４０は、図
１に関して開示されたダウンコンバータ１２であって
も、また、図３及び図４に関して開示されたダウンコン
バータ４０であってもよい。図１、図３及び図４に関し
て前述した通り、ダウンコンバータ１２、４０は、ＨＤ
ＴＶ信号をＳＤＴＶ信号にダウン変換し、空間ドメイン
内にＳＤＴＶ信号を出力する。その結果、ダウンコンバ
ータ１２、４０によって出力されたＳＤＴＶ信号を標準
ＳＤＴＶデコーダにより予想されるフォーマットに入れ
るためには、ダウンコンバータ１２、４０によって出力
されたＳＤＴＶ信号は、ＤＣＴドメインに変換し戻され
なくてはならない。従って、ＤＣＴコンバータ８０は、
ダウンコンバータ１２、４０の出力を受信し、ダウンコ
ンバータ１２、４０の出力をＤＣＴドメインに変換す
る。
【０３４６】このとき、ＤＣＴコンバータ８０の出力
は、量子化器８２によって量子化され、可変長エンコー
ダ８４によって可変長コード化される。量子化器８２
は、量子化器１０２に関して前述したのと同じ要領でダ
ウンコンバータ５２の出力を再度量子化する。可変長エ
ンコーダ８４によって出力された、結果として得られる
ＳＤＴＶ信号は、標準的ＳＤＴＶデコーダが予想したフ
ォーマットをもつものである。
【０３４７】図８のＨＤＴＶコンバータは、ＤＣＴドメ
イン内にありかつ可変長コード化され量子化されたアン
カーフレームを記憶することから、図８のＨＤＴＶコン
バータは、インターコード化されたピクチャを含むＨＤ
ＴＶ信号のダウン変換を実行するのに必要とされるメモ
リの量を著しく減少させる。しかしながら、図８のＨＤ
ＴＶコンバータは、なお標準的ＳＤＴＶコンバータによ
って予想されたフォーマット内にＳＤＴＶ信号を入れる
ために付加的なＤＣＴコンバータを必要とする。
【０３４８】図９は、この発明に従ったもう１つのＨＤ
ＴＶ−ＳＤＴＶコンバータを例示する。図９の実施の形
態は、同様に、ダウン変換を実行するのに必要とされる
メモリの量が著しく減少するという点で、図８の実施形
態で提供されている利点を提供する。しかしながら、図
９の実施形態は、さらにＤＣＴコンバータに対する必要
性を無くするという付加的な利点を提供する。
【０３４９】図９では、Ｉ−ピクチャコンバータ７６に
よりＨＤＴＶ信号が受信される。Ｉ−ピクチャコンバー
タ７６の出力はダウンコンバータ５２により受信され、
ダウンコンバータ５２の出力は、量子化器５４により量
子化され、可変長エンコーダ５６により可変長コード化
される。これらの要素の各々のオペレーションについて
は先に詳述した。従って、この記述は簡略化を期して反
復しない。Ｉ−ピクチャコンバータ７６が、周波数ドメ
イン内のＩ−ピクチャから成るＨＤＴＶ信号を出力し、
ダウンコンバータ５２が逆ＤＣＴ変換を実行する必要な
くダウン変換を実行するということを記しておくことが
重要である。その結果、ダウンコンバータ５２の出力
は、周波数ドメイン内にピクチャを伴うＳＤＴＶをフォ
ーマットのものである。従って、ダウンコンバータの出
力端におけるＤＣＴコンバータの必要性はなくなる。図
９の実施の形態は、相互コード化されたピクチャでのＨ
ＤＴＶ信号のとり扱いのためのメモリ所要量の低減から
得られるコスト及び複雑性の両方の減少という利点なら
びに逆ＤＣＴ及びＤＣＴコンバータの削除を達成する。
【０３５０】上述の実施の形態の各々は、複数の異なる
実現形式を有する可能性がある。例えば、各々の実施の
形態は、プログラミングされたマイクロプロセッサを用
いて実現可能である。代替的には、各実施の形態は、ハ
ードワイヤード論理を用いて実現可能である。
【０３５１】この発明について特定のコード化シーケン
スに関して記述されてきたが、この発明が上述のコード
化シーケンスに制限されるものでないということを理解
すべきである。さらに、この発明は、ＭＰＥＧといった
ような特定のデジタルフォーマットでの使用に制限され
るものではない。その代り、この発明は、デジタルデー
タのダウン変換が望まれるあらゆる利用分野においてあ
らゆるフォーマットで使用することができる。
【０３５２】その上、この発明は、現在最も実用的で好
ましい実施の形態とみなされているものに関連して記述
されてきたが、この発明は開示された実施の形態に制限
されず、反対に添付のクレームの精神及び範囲内に含ま
れるさまざまな修正及び同等の配置を網羅することが意
図されている。
【０３５３】
【発明の効果】以上のように、この発明によれば、ＤＣ
Ｔドメイン内でのろ過及びダウンサンプリングを実行す
るＳＤＴＶ又はＮＴＳＣ信号へのＨＤＴＶ信号のダウン
コンバート用の方法及び装置を得ることができる。
【０３５４】また、ＤＣＴドメイン内のろ過及びダウン
サンプリングを実行しブロックエッジ効果及びその他の
ひずみを削減するＳＤＴＶ又はＮＴＳＣ信号へのＨＤＴ
Ｖ信号のダウンコンバート用の方法及び装置を得ること
ができる。
【０３５５】また、ＤＣＴドメイン内でろ過及びダウン
サンプリングを実行し高い処理速度を提供するＳＤＴＶ
又はＮＴＳＣ信号へのＨＤＴＶ信号のダウンコンバート
用の方法及び装置を得ることができる。
【０３５６】また、精細度のより低い標準デジタルデコ
ーダにとって受容可能なダウンコンバートされたデジタ
ルビデオ信号を生成するデジタルビデオ信号のダウンコ
ンバート用の方法及び装置を得ることができる。
【０３５７】また、デジタルビデオ信号をダウンコンバ
ートするのに必要とされる周波数及び逆周波数変換を低
減させるデジタルビデオ信号のダウンコンバート用の方
法及び装置を得ることができる。
【０３５８】さらに、著しく低いメモリ能力所要量をも
つデジタルビデオ信号のダウンコンバート用の方法及び
装置を得ることができる。
【図面の簡単な説明】
【図１】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のための従来の装
置を例示する構成図である。
【図２】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のためのもう１つ
の従来の装置を例示する構成図である。
【図３】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のためのこの発明
に従った装置を例示する構成図である。
【図４】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のためのこの発明
に従った装置を例示する構成図である。
【図５】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のためのこの発明
に従ったもう１つの装置を例示する構成図である。
【図６】 ろ過及びダウンサンプリングがＤＣＴドメイ
ン内で実行されるＨＤＴＶダウン変換のためのこの発明
に従ったもう１つの装置を例示する構成図である。
【図７】 この発明に従ったＨＤＴＶ−ＳＤＴＶコンバ
ータのもう１つの実施の形態を例示する構成図である。
【図８】 この発明に従ったＨＤＴＶ−ＳＤＴＶコンバ
ータのさらにもう１つの実施の形態を例示する構成図で
ある。
【図９】 この発明に従ったＨＤＴＶ−ＳＤＴＶコンバ
ータのさらにもう１つの実施の形態を例示する構成図で
ある。
【図１０】 Ｉ−ピクチャコンバータ内のメモリの実施
の形態を例示する説明図である。
【図１１】 空間ドメイン内の合成マクロブロックの形
成を例示する説明図である。
【図１２】 アンカーフレームマクロブロックに関する
合成マクロブロックを例示する説明図である。
【符号の説明】
１０、５８ ＶＬＤ及び量子化解除器、１２、４０、５
２ ダウンコンバータ、２０ 動きベクトル検出器、２
２ フレーム記憶装置、２４、７８ リフォーマッタ、
３０ 分離器、３２ シンセサイザ、３４ ＩＤＣＴ、
３６、５０ 再結合器、５９、６０ ビットストリーム
構文解析系、６２ 動きベクトルアドレス発生器、６４
Ｉ及びＢ−ピクチャマクロブロックメモリ、６８ 合
成器、６９ フィールド−フレームコンバータ、７６
Ｉ−ピクチャコンバータ、１００ ＤＣＴコンバータ、
１０２ 量子化器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フイファン・スン アメリカ合衆国、ニュージャージー州、 クランベリー、サウス、キングレット・ ドライブ 61 (72)発明者 ジェイ・バオ アメリカ合衆国、ニュージャージー州、 プレインズボロ、ラベンズ・クレスト・ ドライブ 65−23 (72)発明者 アンソニー・ヴェトロ アメリカ合衆国、ニューヨーク州、スタ テン・アイランド、レジス・ドライブ 113 (56)参考文献 Ｓｈｉｈ−Ｆｕ Ｃｈａｎｇ，Ｄａｖ ｉｄ Ｇ．Ｍｅｓｓｅｒｓｃｈｍｉｔ ｔ，”Ｍａｎｉｐｕｌａｔｉｏｎ ａｎ ｄ Ｃｏｍｐｏｓｉｔｉｎｇ ｏｆ Ｍ Ｃ−ＤＣＴ Ｃｏｍｐｒｅｓｓｅｄ Ｖ ｉｄｅｏ”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ Ｓｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓ，米国，ＩＥＥＥ，1995年 １月，Ｖ ｏｌ．13，Ｎｏ．１，ｐ．１−ｐ．11 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68

Claims (59)

    (57)【特許請求の範囲】
  1. 【請求項１】 デジタルビデオ信号を受信し、周波数ド
    メイン内で前記デジタルビデオ信号についての動き補償
    を実行するための動き補償手段と、 前記周波数ドメイン内の前記動き補償されたデジタルビ
    デオ信号をダウンコンバートするダウンコンバータとを
    備え、 前記動き補償手段は、前記デジタルビデオ信号内の各々
    のインターコード化されたピクチャについてこのインタ
    ーコード化されたピクチャに対応する基準ピクチャを表
    す前記周波数ドメイン内に合成ピクチャを形成し、前記
    動き補償を実行するべく前記対応するインターコード化
    されたピクチャに前記合成ピクチャを加算することを特
    徴とするデジタルビデオ信号をダウンコンバートするた
    めの装置。
  2. 【請求項２】 前記動き補償手段は、前記周波数ドメイ
    ンの圧縮フォーマット内に少なくとも１つのアンカーピ
    クチャを記憶するアンカーピクチャメモリと、前記イン
    ターコード化されたピクチャに関連した前記アンカーピ
    クチャ及び動きベクトルに基づいて前記合成ピクチャを
    形成するための形成手段とを備えたことを特徴とする請
    求項１に記載のデジタルビデオ信号をダウンコンバート
    するための装置。
  3. 【請求項３】 前記形成手段は、前記インターコード化
    されたピクチャから前記動きベクトルを分離し、前記動
    きベクトルに基づいて前記アンカーピクチャメモリ内に
    記憶された前記アンカーピクチャの一部分をアドレス指
    定するための動きベクトル生成手段と、各々の動きベク
    トルについて前記合成ピクチャを形成すべく前記動きベ
    クトルに基づいてアドレス指定された前記アンカーピク
    チャの一部を合成する合成器とを備えたことを特徴とす
    る請求項２に記載のデジタルビデオ信号をダウンコンバ
    ートするための装置。
  4. 【請求項４】 前記ダウンコンバータは、ＤＣＴドメイ
    ン係数を量子化し、量子化されたＤＣＴ係数を可変長符
    号化し、可変長符号化されたＤＣＴ係数を逆量子化する
    ことで生成される、少なくともＤＣＴ係数の第１及び第
    ２のＤＣＴブロックを含む前記動き補償されたデジタル
    ビデオ信号を受信し、前記第１及び第２のＤＣＴブロッ
    クと等しい次元をもつ単一の合成されたＤＣＴブロック
    の形に前記第１及び第２のＤＣＴブロックを合成するた
    めの合成器を備えたことを特徴とする請求項３に記載の
    デジタルビデオ信号をダウンコンバートするための装
    置。
  5. 【請求項５】 前記アンカーピクチャメモリは、マクロ
    ブロック毎のベースで前記アンカーピクチャを記憶し、
    前記動きベクトル生成手段は、前記インターコード化さ
    れたピクチャ内の各々のマクロブロックに関連した前記
    動きベクトルを分離し、前記動きベクトルに基づいて前
    記アンカーピクチャのマクロブロックをアドレス指定
    し、前記合成器は、前記動きベクトルに基づいて合成マ
    クロブロックを形成すべく前記アドレス指定されたマク
    ロブロックを合成することを特徴とする請求項３に記載
    のデジタルビデオ信号をダウンコンバートするための装
    置。
  6. 【請求項６】 前記動き補償手段は、前記合成器により
    出力された対応する合成マクロブロックに対して前記イ
    ンターコード化されたピクチャ内の各々の各マクロブロ
    ックを加算するための加算器をさらに備えたことを特徴
    とする請求項５に記載のデジタルビデオ信号をダウンコ
    ンバートするための装置。
  7. 【請求項７】 前記加算器は、前記デジタルビデオ信号
    を受信し、前記合成器によって出力された対応する合成
    マクロブロックに対して前記インターコード化されたピ
    クチャ内の各々のマクロブロックを付加し、未変更の前
    記デジタルビデオ信号内の再構築されたピクチャを出力
    することを特徴とする請求項６に記載のデジタルビデオ
    信号をダウンコンバートするための装置。
  8. 【請求項８】 前記アンカーピクチャメモリは、前記加
    算器から出力された最後の２つのアンカーピクチャを記
    憶することを特徴とする請求項７に記載のデジタルビデ
    オ信号をダウンコンバートするための装置。
  9. 【請求項９】 前記動き補償手段は、前記加算器により
    出力された各々のアンカーピクチャを再量子化するため
    の量子化器と、前記量子化器の出力を可変長符号化する
    可変長符号化器と、前記アンカーピクチャメモリ内に前
    記可変長符号化器の出力を記憶するための構文解析系手
    段とをさらに備えたことを特徴とする請求項７に記載の
    デジタルビデオ信号をダウンコンバートするための装
    置。
  10. 【請求項１０】 前記量子化器は、前記動き補償された
    デジタルビデオ信号を生成するために使用された量子化
    スケールと異なる量子化スケールを使用して、各々のア
    ンカーピクチャを再量子化することを特徴とする請求項
    ９に記載のデジタルビデオ信号をダウンコンバートする
    ための装置。
  11. 【請求項１１】 前記アンカーピクチャメモリは、最後
    のアンカーフレームを記憶することを特徴とする請求項
    ２に記載のデジタルビデオ信号をダウンコンバートする
    ための装置。
  12. 【請求項１２】 前記アンカーピクチャメモリは、周波
    数ドメインブロックの可変長符号化及び量子化を介して
    前記圧縮フォーマット内で前記アンカーピクチャを記憶
    することを特徴とする請求項２に記載のデジタルビデオ
    信号をダウンコンバートするための装置。
  13. 【請求項１３】 前記アンカーピクチャメモリは、一番
    最後に動き補償を受けたアンカーピクチャを記憶するこ
    とを特徴とする請求項２に記載のデジタルビデオ信号を
    ダウンコンバートするための装置。
  14. 【請求項１４】 前記動き補償手段は、動き補償を実行
    することなく前記デジタルビデオ信号内の再構築された
    ピクチャを出力することを特徴とする請求項２に記載の
    デジタルビデオ信号をダウンコンバートするための装
    置。
  15. 【請求項１５】 前記アンカーピクチャメモリは、一番
    最後に動き補償を受けたアンカーピクチャ及び前記動き
    補償手段により受信された前記デジタルビデオ信号内の
    イントラコード化されたピクチャであるアンカーピクチ
    ャのうちの少なくとも一方を記憶することを特徴とする
    請求項１４に記載のデジタルビデオ信号をダウンコンバ
    ートするための装置。
  16. 【請求項１６】 前記動き補償手段は、フレーム動き補
    償及びフィールド動き補償のうちの少なくとも１つを実
    行することを特徴とする請求項１に記載のデジタルビデ
    オ信号をダウンコンバートするための装置。
  17. 【請求項１７】 前記動き補償手段は、全画素精度及び
    半画素精度のうちの少なくとも一方で動き補償を実行す
    ることを特徴とする請求項１６に記載のデジタルビデオ
    信号をダウンコンバートするための装置。
  18. 【請求項１８】 前記動き補償手段は、全画素精度及び
    半画素精度のうちの少なくとも一方で動き補償を実行す
    ることを特徴とする請求項１に記載のデジタルビデオ信
    号をダウンコンバートするための装置。
  19. 【請求項１９】 前記動き補償手段は、前記デジタルビ
    デオ信号内のピクチャが、コード化順序から表示順序へ
    とフォーマット変更されるような形で、前記デジタルビ
    デオ信号のフォーマットを変更することを特徴とする請
    求項１に記載のデジタルビデオ信号をダウンコンバート
    するための装置。
  20. 【請求項２０】 前記ダウンコンバータは、前記周波数
    ドメイン内の前記動き補償されたデジタルビデオ信号を
    変換することを特徴とする請求項１に記載のデジタルビ
    デオ信号をダウンコンバートするための装置。
  21. 【請求項２１】 前記ダウンコンバータは、ＤＣＴドメ
    イン係数を量子化し、量子化されたＤＣＴ係数を可変長
    符号化し、可変長符号化されたＤＣＴ係数を逆量子化す
    ることで生成される、少なくともＤＣＴ係数の第１及び
    第２のＤＣＴブロックを含む前記動き補償されたデジタ
    ルビデオ信号を受信し、前記第１及び第２のＤＣＴブロ
    ックに等しい次元をもつ単一の合成ＤＣＴブロックの形
    に前記第１及び第２のＤＣＴブロックを合成するための
    合成器を備えたことを特徴とする請求項２０に記載のデ
    ジタルビデオ信号をダウンコンバートするための装置。
  22. 【請求項２２】 前記ダウンコンバータの出力を再量子
    化する量子化器と、前記量子化器の出力を可変長符号化
    する可変長符号化器とをさらに備えたことを特徴とする
    請求項１に記載のデジタルビデオ信号をダウンコンバー
    トするための装置。
  23. 【請求項２３】 前記量子化器は、前記動き補償された
    デジタルビデオ信号を生成するために使用された量子化
    スケールと異なる量子化スケールを使用して各々のアン
    カーピクチャを再量子化することを特徴とする請求項２
    ２に記載のデジタルビデオ信号をダウンコンバートする
    ための装置。
  24. 【請求項２４】 デジタルビデオ信号を受信し、周波数
    ドメイン内で前記デジタルビデオ信号内のインターコー
    ド化されたピクチャをイントラコード化されたピクチャ
    へと変換する第１のコンバータと、 前記第１のコンバータの出力をダウンコンバートする第
    ２のコンバータとを備え、 前記第１のコンバータは、前記インターコード化された
    ピクチャをイントラコード化されたピクチャへと変換さ
    せるべく、前記デジタルビデオ信号内のインターコード
    化されたピクチャについて前記周波数ドメイン内に動き
    補償を実行することを特徴とするデジタルビデオ信号を
    ダウンコンバートするための装置。
  25. 【請求項２５】 前記第１のコンバータは、前記圧縮フ
    ォーマット内に少なくとも１つのアンカーピクチャを記
    憶するアンカーピクチャメモリと、前記インターコード
    化されたピクチャに関連した前記アンカーピクチャ及び
    動きベクトルに基づいて前記合成ピクチャを形成するた
    めの形成手段とを備えたことを特徴とする請求項２４に
    記載のデジタルビデオ信号をダウンコンバートするため
    の装置。
  26. 【請求項２６】 前記形成手段は、前記インターコード
    化されたピクチャから前記動きベクトルを分離し、前記
    動きベクトルに基づいて前記アンカーピクチャメモリ内
    に記憶された前記アンカーピクチャの一部分をアドレス
    指定するための動きベクトル生成手段と、各々の動きベ
    クトルについて前記合成ピクチャを形成すべく前記動き
    ベクトルに基づいてアドレス指定された前記アンカーピ
    クチャの一部を合成する合成器とを備えたことを特徴と
    する請求項２５に記載のデジタルビデオ信号をダウンコ
    ンバートするための装置。
  27. 【請求項２７】 前記第２のコンバータは、前記第１の
    コンバータから出力された、ＤＣＴドメイン係数を量子
    化し、量子化されたＤＣＴ係数を可変長符号化し、可変
    長符号化されたＤＣＴ係数を逆量子化することで生成さ
    れる、少なくともＤＣＴ係数の第１及び第２のＤＣＴブ
    ロックを含む前記デジタルビデオ信号を受信し、前記第
    １及び第２のＤＣＴブロックと等しい次元をもつ単一の
    合成されたＤＣＴブロックの形に前記第１及び第２のＤ
    ＣＴブロックを変換するための合成器を備えたことを特
    徴とする請求項２６に記載のデジタルビデオ信号をダウ
    ンコンバートするための装置。
  28. 【請求項２８】 前記アンカーピクチャメモリは、マク
    ロブロック毎のベースで前記アンカーピクチャを記憶
    し、前記動きベクトル生成手段は、前記インターコード
    化されたピクチャ内の各々のマクロブロックに関連した
    前記動きベクトルを分離し、前記動きベクトルに基づい
    て前記アンカーピクチャのマクロブロックをアドレス指
    定し、前記合成器は、前記動きベクトルに基づいて合成
    マクロブロックを形成すべく前記アドレス指定されたマ
    クロブッロクを合成することを特徴とする請求項２６に
    記載のデジタルビデオ信号をダウンコンバートするため
    の装置。
  29. 【請求項２９】 前記第２のコンバータは、前記第１の
    コンバータから出力された、ＤＣＴドメイン係数を量子
    化し、量子化されたＤＣＴ係数を可変長符号化し、可変
    長符号化されたＤＣＴ係数を逆量子化することで生成さ
    れる、少なくともＤＣＴ係数の第１及び第２のＤＣＴブ
    ロックを含む前記デジタルビデオ信号を受信し、前記第
    １及び第２のＤＣＴブロックと等しい次元をもつ単一の
    合成されたＤＣＴブロックの形に前記第１及び第２のＤ
    ＣＴブロックを合成するための合成器を備えたことを特
    徴とする請求項２４に記載のデジタルビデオ信号をダウ
    ンコンバートするための装置。
  30. 【請求項３０】 （ａ）デジタルビデオ信号を受信する
    段階と、 （ｂ）周波数ドメイン内で前記デジタルビデオ信号に対
    し動き補償を実行する段階と、 （ｃ）前記段階（ｂ）により出力された前記デジタルビ
    デオ信号をダウンコンバートする段階とを備え、 前記段階（ｂ）は、 （ｂ１）前記デジタルビデオ信号内の各々のインターコ
    ード化されたピクチャについて前記インターコード化さ
    れたピクチャに対応する基準ピクチャを表す前記周波数
    ドメイン内に合成ピクチャを形成する段階と、 （ｂ２）前記動き補償を実行するため、前記対応するイ
    ンターコード化されたピクチャに対して前記合成ピクチ
    ャを加算する段階とを備えたことを特徴とするデジタル
    ビデオ信号をダウンコンバートするための方法。
  31. 【請求項３１】 前記段階（ｂ１）は、 （ｂ１１）前記圧縮フォーマット内に少なくとも１つの
    アンカーピクチャを記憶する段階と、 （ｂ１２）前記インターコード化されたピクチャに関連
    したアンカーピクチャ及び動きベクトルに基づいて前記
    合成ピクチャを形成する段階とを備えたことを特徴とす
    る請求項３０に記載のデジタルビデオ信号をダウンコン
    バートするための方法。
  32. 【請求項３２】 前記段階（ｂ１２）は、 （ｂ１２１）前記インターコード化されたピクチャから
    前記動きベクトルを分離する段階と、 （ｂ１２２）前記動きベクトルに基づいて前記段階（ｂ
    １１）内に記憶された前記アンカーピクチャの一部分を
    アドレス指定する段階と、 （ｂ１２３）各々の動きベクトルについて前記合成ピク
    チャを形成すべく前記動きベクトルに基づいてアドレス
    指定された前記アンカーピクチャの一部分を合成する段
    階とを備えたことを特徴とする請求項３１に記載のデジ
    タルビデオ信号をダウンコンバートするための方法。
  33. 【請求項３３】 前記段階（ｃ）は、 （ｃ１）前記段階（ｂ）によって出力された、ＤＣＴド
    メイン係数を量子化し、量子化されたＤＣＴ係数を可変
    長符号化し、可変長符号化されたＤＣＴ係数を逆量子化
    することで生成される、少なくともＤＣＴ係数の第１及
    び第２のＤＣＴブロックを含む前記デジタルビデオ信号
    を受信する段階と、 （ｃ２）前記第１及び第２のＤＣＴブロックと等しい次
    元をもつ単一の合成されたＤＣＴブロックの形に前記第
    １及び第２のＤＣＴブロックを合成する段階とを備えた
    ことを特徴とする請求項３２に記載のデジタルビデオ信
    号をダウンコンバートするための方法。
  34. 【請求項３４】 前記段階（ｂ１１）は、マクロブロッ
    ク毎のベースで前記アンカーピクチャを記憶し、 前記段階（ｂ１２１）は、前記インターコード化された
    ピクチャ内の各々のマクロブロックに関連した前記動き
    ベクトルを分離し、 前記段階（ｂ１２２）は、前記動きベクトルに基づいて
    前記アンカーピクチャのマクロブロックをアドレス指定
    し、 前記段階（ｂ１２３）は、前記動きベクトルに基づいて
    合成マクロブロックを形成すべく前記周波数ドメイン内
    で前記アドレス指定されたマクロブロックを合成するこ
    とを特徴とする請求項３２に記載のデジタルビデオ信号
    をダウンコンバートするための方法。
  35. 【請求項３５】 前記段階（ｂ２）は、前記段階（ｂ１
    ２３）によって出力された対応する合成マクロブロック
    に対して前記インターコード化されたピクチャ内の各々
    のマクロブロックに加算することを特徴とする請求項３
    ４に記載のデジタルビデオ信号をダウンコンバートする
    ための方法。
  36. 【請求項３６】 前記段階（ｂ２）は、 （ｂ２１）前記デジタルビデオ信号を受信する段階と、 （ｂ２２）前記段階（ｂ１２３）によって出力された対
    応する合成マクロブロックに対して前記インターコード
    化されたピクチャ内の各々のマクロブロックを加算する
    段階と、 （ｂ２３）前記未変更のデジタルビデオ信号内のイント
    ラコード化されたピクチャを出力する段階とを備えたこ
    とを特徴とする請求項３５に記載のデジタルビデオ信号
    をダウンコンバートするための方法。
  37. 【請求項３７】 前記段階（ｂ１１）は、前記加算器か
    ら出力された最後の２つのアンカーピクチャを記憶する
    ことを特徴とする請求項３６に記載のデジタルビデオ信
    号をダウンコンバートするための方法。
  38. 【請求項３８】 前記段階（ｂ）は、 （ｂ３）前記段階（ｂ２）によって出力される各々のア
    ンカーピクチャを再量子化する段階と、 （ｂ４）前記段階（ｂ３）の出力を可変長符号化する段
    階とをさらに備え、 前記段階（ｂ１１）は、前記段階（ｂ４）の出力を記憶
    することを特徴とする請求項３６に記載のデジタルビデ
    オ信号をダウンコンバートするための方法。
  39. 【請求項３９】 前記段階（ｂ３）は、前記動き補償さ
    れたデジタルビデオ信号を生成するために使用された量
    子化スケールと異なる量子化スケールを使用して各々の
    アンカーピクチャを再量子化することを特徴とする請求
    項３８に記載のデジタルビデオ信号をダウンコンバート
    するための方法。
  40. 【請求項４０】 前記段階（ｂ１１）は、２つのアンカ
    ーフレームを記憶することを特徴とする請求項３１に記
    載のデジタルビデオ信号をダウンコンバートするための
    方法。
  41. 【請求項４１】 前記段階（ｂ１１）は、可変長符号化
    及び量子化された状態で前記周波数ドメイン内に前記ア
    ンカーピクチャを記憶することを特徴とする請求項３１
    に記載のデジタルビデオ信号をダウンコンバートするた
    めの方法。
  42. 【請求項４２】 前記段階（ｂ１１）は、最近動き補償
    を受けたアンカーピクチャを記憶することを特徴とする
    請求項３１に記載のデジタルビデオ信号をダウンコンバ
    ートするための方法。
  43. 【請求項４３】 前記段階（ｂ）は、（ｂ３）前記デジ
    タルビデオ信号内のイントラコード化されたピクチャ
    を、それに対して動き補償を実行することなく出力する
    段階をさらに備えたことを特徴とする請求項３０に記載
    のデジタルビデオ信号をダウンコンバートするための方
    法。
  44. 【請求項４４】 前記段階（ｂ）は、（ｂ３）前記デジ
    タルビデオ信号内のイントラコード化されたピクチャ
    を、それに対して動き補償を実行することなく出力する
    段階をさらに備えたことを特徴とする請求項３１に記載
    のデジタルビデオ信号をダウンコンバートするための方
    法。
  45. 【請求項４５】 前記段階（ｂ１１）は、最近動き補償
    を受けたアンカーピクチャ及び前記段階（ａ）により受
    信された前記デジタルビデオ信号内のイントラコード化
    されたピクチャであるアンカーピクチャのうち少なくと
    も１つを記憶することを特徴とする請求項４４に記載の
    デジタルビデオ信号をダウンコンバートするための方
    法。
  46. 【請求項４６】 前記段階（ｂ）は、フレーム動き補償
    及びフィールド動き補償のうちの少なくとも一方を実行
    することを特徴とする請求項３０に記載のデジタルビデ
    オ信号をダウンコンバートするための方法。
  47. 【請求項４７】 前記段階（ｂ）は、全画素精度と半画
    素精度のうち少なくとも一方で動き補償を実行すること
    を特徴とする請求項４６に記載のデジタルビデオ信号を
    ダウンコンバートするための方法。
  48. 【請求項４８】 前記段階（ｂ）は、全画素精度と半画
    素精度のうち少なくとも一方で動き補償を実行すること
    を特徴とする請求項３０に記載のデジタルビデオ信号を
    ダウンコンバートするための方法。
  49. 【請求項４９】 前記段階（ｂ）は、前記デジタルビデ
    オ信号内のピクチャが表示順序へとフォーマット変更さ
    れるように前記デジタルビデオ信号をフォーマット変更
    する段階を備えたことを特徴とする請求項３０に記載の
    デジタルビデオ信号をダウンコンバートするための方
    法。
  50. 【請求項５０】 前記段階（ｃ）は、前記周波数ドメイ
    ン内で前記デジタルビデオ信号を変換することを特徴と
    する請求項３０に記載のデジタルビデオ信号をダウンコ
    ンバートするための方法。
  51. 【請求項５１】 前記段階（ｃ）は、 （ｃ１）前記段階（ｂ）により出力された、ＤＣＴドメ
    イン係数を量子化し、量子化されたＤＣＴ係数を可変長
    符号化し、可変長符号化されたＤＣＴ係数を逆量子化す
    ることで生成される、少なくともＤＣＴ係数の第１及び
    第２のＤＣＴブロックを含む前記デジタルビデオ信号を
    受信する段階と、 （ｃ２）前記第１及び第２のＤＣＴブロックと等しい次
    元をもつ単一の合成されたＤＣＴブロックの形に前記第
    １及び第２のＤＣＴブロックを合成する段階とを備えた
    ことを特徴とする請求項５０に記載のデジタルビデオ信
    号をダウンコンバートするための方法。
  52. 【請求項５２】 （ｄ）前記段階（ｃ）の出力を再量子
    化する段階と、 （ｅ）前記段階（ｄ）の出力を可変長符号化する段階と
    をさらに備えたことを特徴とする請求項３０に記載のデ
    ジタルビデオ信号をダウンコンバートするための方法。
  53. 【請求項５３】 前記段階（ｄ）は、各々のアンカーピ
    クチャを前記動き補償されたデジタルビデオ信号を生成
    するために使用された量子化スケールと異なる量子化ス
    ケールを使用して再量子化することを特徴とする請求項
    ５２に記載のデジタルビデオ信号をダウンコンバートす
    るための方法。
  54. 【請求項５４】 （ａ）デジタルビデオ信号を受信する
    段階と、 （ｂ）周波数ドメイン内で前記デジタルビデオ信号内の
    インターコード化されたピクチャをイントラコード化さ
    れたピクチャに変換する段階と、 （ｃ）前記段階（ｂ）の出力をダウンコンバートする段
    階とを備え、 前記段階（ｂ）は、前記インターコード化されたピクチ
    ャをイントラコード化されたピクチャへと変換すべく前
    記デジタルビデオ信号内の前記インターコード化された
    ピクチャについて前記周波数ドメイン内で動き補償を実
    行することを特徴とするデジタルビデオ信号をダウンコ
    ンバートするための方法。
  55. 【請求項５５】 前記（ｂ１）は、 （ｂ１１）前記周波数ドメイン内に少なくとも１つのア
    ンカーピクチャを記憶する段階と、 （ｂ１２）前記インターコード化されたピクチャに関連
    したアンカーピクチャ及び動きベクトルに基づいて前記
    合成ピクチャを形成する段階とを備えたことを特徴とす
    る請求項５４に記載のデジタルビデオ信号をダウンコン
    バートするための方法。
  56. 【請求項５６】 前記段階（ｂ１２）は、 （ｂ１２１）前記インターコード化ピクチャから前記動
    きベクトルを分離する段階と、 （ｂ１２２）前記動きベクトルに基づいて前記段階（ｂ
    １１）内に記憶された前記アンカーピクチャの一部分を
    アドレス指定する段階と、 （ｂ１２３）各々の動きベクトルについて前記合成ピク
    チャを形成すべく前記動きベクトルに基づいてアドレス
    指定された前記アンカーピクチャの一部分を合成する段
    階とを備えたことを特徴とする請求項５５に記載のデジ
    タルビデオ信号をダウンコンバートするための方法。
  57. 【請求項５７】 前記段階（ｃ）は、 （ｃ１）前記段階（ｂ）によって出力された、ＤＣＴド
    メイン係数を量子化し、量子化されたＤＣＴ係数を可変
    長符号化し、可変長符号化されたＤＣＴ係数を逆量子化
    することで生成される、少なくともＤＣＴ係数の第１及
    び第２のＤＣＴブロックを含む前記デジタルビデオ信号
    を受信する段階と、 （ｃ２）前記第１及び第２のＤＣＴブロックと等しい次
    元をもつ単一の合成されたＤＣＴブロックの形に前記第
    １及び第２のＤＣＴブロックを変換する段階とを備えた
    ことを特徴とする請求項５６に記載のデジタルビデオ信
    号をダウンコンバートするための方法。
  58. 【請求項５８】 前記段階（ｂ１１）は、マクロブロッ
    ク毎のベースで前記アンカーピクチャを記憶し、 前記段階（ｂ１２１）は、前記インターコード化された
    ピクチャ内の各々のマクロブロックに関連した前記動き
    ベクトルを分離し、 前記段階（ｂ１２２）は、前記動きベクトルに基づいて
    前記アンカーピクチャのマクロブロックをアドレス指定
    し、 前記段階（ｂ１２３）は、前記動きベクトルに基づいて
    合成マクロブロックを形成すべく前記周波数ドメイン内
    で前記アドレス指定されたマクロブロックを合成するこ
    とを特徴とする請求項５６に記載のデジタルビデオ信号
    をダウンコンバートするための方法。
  59. 【請求項５９】 前記段階（ｃ）は、 （ｃ１）前記段階（ｂ）により出力された、ＤＣＴドメ
    イン係数を量子化し、量子化されたＤＣＴ係数を可変長
    符号化し、可変長符号化されたＤＣＴ係数を逆量子化す
    ることで生成される、少なくともＤＣＴ係数の第１及び
    第２のＤＣＴブロックを含む前記デジタルビデオ信号を
    受信する段階と、 （ｃ２）前記第１及び第２のＤＣＴブロックと等しい次
    元をもつ単一の合成されたＤＣＴブロックの形に前記第
    １及び第２のＤＣＴブロックを合成する段階とを備えた
    ことを特徴とする請求項５４に記載のデジタルビデオ信
    号をダウンコンバートするための方法。
JP30117097A 1996-10-31 1997-10-31 デジタルビデオ信号をダウンコンバートするための装置及び方法 Expired - Fee Related JP3423595B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/741714 1996-10-31
US08/741,714 US6859495B1 (en) 1996-10-31 1996-10-31 Digital video format converter and method therefor

Publications (2)

Publication Number Publication Date
JPH10145749A JPH10145749A (ja) 1998-05-29
JP3423595B2 true JP3423595B2 (ja) 2003-07-07

Family

ID=24981858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30117097A Expired - Fee Related JP3423595B2 (ja) 1996-10-31 1997-10-31 デジタルビデオ信号をダウンコンバートするための装置及び方法

Country Status (2)

Country Link
US (1) US6859495B1 (ja)
JP (1) JP3423595B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066146B2 (ja) * 2002-04-26 2008-03-26 ソニー株式会社 データ変換装置およびデータ変換方法、学習装置および学習方法、並びにプログラムおよび記録媒体
JP4470431B2 (ja) * 2003-10-01 2010-06-02 ソニー株式会社 データ処理装置およびその方法
US9154844B2 (en) * 2006-10-30 2015-10-06 Alcatel Lucent Method and apparatus for reducing delays due to channel changes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129987A (ja) * 1989-10-14 1991-06-03 Sony Corp 映像信号符号化装置及び映像信号符号化方法
KR920001926A (ko) * 1990-06-25 1992-01-30 강진구 슈퍼 hd-tv시스템의 인코더 전송장치 및 방식
JP2549479B2 (ja) 1991-12-06 1996-10-30 日本電信電話株式会社 動き補償フレーム間帯域分割符号化処理方法
US5262854A (en) 1992-02-21 1993-11-16 Rca Thomson Licensing Corporation Lower resolution HDTV receivers
KR100283343B1 (ko) * 1992-06-25 2001-03-02 이데이 노부유끼 화상신호 부호화방법 및 복호화방법과 화상신호 부호화장치 및 복호화장치
JP2689823B2 (ja) * 1992-07-21 1997-12-10 松下電器産業株式会社 画像信号再生装置及びディスク装置
KR100360206B1 (ko) * 1992-12-10 2003-02-11 소니 가부시끼 가이샤 화상신호변환장치
US5377051A (en) * 1993-01-13 1994-12-27 Hitachi America, Ltd. Digital video recorder compatible receiver with trick play image enhancement
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
AU5632394A (en) * 1993-03-05 1994-09-08 Sony Corporation Apparatus and method for reproducing a prediction-encoded video signal
US5408274A (en) 1993-03-11 1995-04-18 The Regents Of The University Of California Method and apparatus for compositing compressed video data
JPH06284392A (ja) * 1993-03-30 1994-10-07 Toshiba Corp 映像信号送受信装置
JPH06350854A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 画像圧縮符号化装置
US5576765A (en) 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
DE4423214C2 (de) * 1994-07-01 1998-02-12 Harris Corp Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen
US5629736A (en) 1994-11-01 1997-05-13 Lucent Technologies Inc. Coded domain picture composition for multimedia communications systems
US5623312A (en) 1994-12-22 1997-04-22 Lucent Technologies Inc. Compressed-domain bit rate reduction system
US5708732A (en) 1996-03-06 1998-01-13 Hewlett-Packard Company Fast DCT domain downsampling and inverse motion compensation
US5835151A (en) * 1996-05-15 1998-11-10 Mitsubishi Electric Information Technology Center America Method and apparatus for down-converting a digital signal
US5796434A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation System and method for performing motion estimation in the DCT domain with improved efficiency

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｓｈｉｈ−Ｆｕ Ｃｈａｎｇ，Ｄａｖｉｄ Ｇ．Ｍｅｓｓｅｒｓｃｈｍｉｔｔ，"Ｍａｎｉｐｕｌａｔｉｏｎ ａｎｄ Ｃｏｍｐｏｓｉｔｉｎｇ ｏｆ ＭＣ−ＤＣＴ Ｃｏｍｐｒｅｓｓｅｄ Ｖｉｄｅｏ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ Ｓｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，米国，ＩＥＥＥ，１９９５年 １月，Ｖｏｌ．１３，Ｎｏ．１，ｐ．１−ｐ．１１

Also Published As

Publication number Publication date
JPH10145749A (ja) 1998-05-29
US6859495B1 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
JP3338639B2 (ja) ディジタル・ビデオ・デコーダおよびディジタル・ビデオ信号をデコードする方法
US6519288B1 (en) Three-layer scaleable decoder and method of decoding
US5835151A (en) Method and apparatus for down-converting a digital signal
KR100370076B1 (ko) 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법
KR100934290B1 (ko) 엠피이지-2 4:2:2-프로파일 비트스트림을 메인-프로파일비트스트림으로 컨버팅 하기 위한 방법 및 아키텍처
US6665343B1 (en) Methods and arrangements for a converting a high definition image to a lower definition image using wavelet transforms
JP4163006B2 (ja) ドリフト補正を備えたビデオトランスコーダ
US6590938B1 (en) DCT domain conversion of a higher definition signal to lower definition signal
US20010016010A1 (en) Apparatus for receiving digital moving picture
JP2001285863A (ja) 画像情報変換装置及び方法
US7369612B2 (en) Video decoder and method for using the same
KR100323676B1 (ko) 디지털 동영상 수신 장치
GB2334644A (en) Decoding high definition TV signals for display as standard definition TV
JP3423595B2 (ja) デジタルビデオ信号をダウンコンバートするための装置及び方法
JPH1013859A (ja) 画像用高能率符号化器及び画像用高能率復号化器及び画像用高能率符号化復号化システム
US20030016757A1 (en) Signal processing apparatus and method
US7003036B2 (en) Encoder, decoder, encoding method and decoding method for color moving image and method of transferring bitstream of color moving image
JP2008109700A (ja) ディジタル信号変換方法およびディジタル信号変換装置
US6868124B2 (en) Method and systems for compressing a video stream with minimal loss after subsampled decoding
KR100323688B1 (ko) 디지털 동영상 수신 장치
KR100734348B1 (ko) 디지털 티브이의 다운 변환 처리 장치
KR100255777B1 (ko) 디지탈 티브이 수신 디코더 장치
JPH10336650A (ja) ディジタル信号の周波数逓降変換装置及びディジタル信号の周波数逓降変換方法
KR100367727B1 (ko) 웨이브릿 변환을 이용하여 고선명도 이미지를 저선명도 이미지로 전환하는 방법 및 장치
WO2019167952A1 (ja) 受信装置、受信方法、送信装置および送信方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees