JPH10145383A - シェーピング回路及びシェーピング制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 設定シェーピング値を０％から１００％まで
細かく設定できると共に送信セルの有無により最適な次
回送出可能時間を決定する。 【解決手段】 基準シェーピング値に応じて制御された
次回送出可能時間にりセルの送信制御を行うシェーピン
グ回路及びその方法である。ｌセル時間ｎを任意の数値
とし、基準シェーピング値を前記ｎから設定シェーピン
グ値を割って求め、メモリ２０に記憶された前回の次回
送出可能時間を繰上げした値が基準タイマ値以上の場合
前回の次回送出可能時間に基準シェーピング値を加算
し、前回の次回送出可能時間を繰上げした値が基準タイ
マ値より小さい場合基準タイマ値に基準シェーピング値
を加算して、次回送出可能時間とする次回送出可能時間
決定部(15〜19)を備えた。また、セルのゆらぎを管理し
て次回送出可能時間を特定するゆらぎ制御部(26〜28)を
備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＴＭ（Asynch
ronous Transfer Mode）の技術を用いたＡＴＭ交換機の
ＡＴＭセルの送出トラヒック流量制御（以下「シェーピ
ング」と称す）に関するものである。

【０００２】

【従来の技術】シェーピングとは、データをＡＴＭセル
化して転送する際に、各コネクションが申告したレート
を守るように、セル転送のスケジューリングをするもの
である。このシェーピングを行う回路、即ちシェーピン
グ回路１は、一般に図２のように構成されている。この
シェーピング回路１は主に、基準タイマ２と判定回路３
と計算部４とメモリ５とから構成され、セル単位で判定
回路３が制御されていた。

【０００３】セルSYNC信号は、ATMセルの先頭を表す同
期信号であるが、この信号により基準タイマ２が動作す
る。この基準タイマ２の動作による基準タイマ値は判定
回路３と計算部４に出力される。判定回路３では、メモ
リ５に記憶された送出可能時間と基準タイマ値とが比較
され、基準タイマ値が送出可能時間以上であるとき、送
信OＫ信号が送出される。

【０００４】計算部４では、基準タイマ２からの基準タ
イマ値とシェーピング設定値が加算されて次回送出可能
時間が算出される。この次回送出可能時間はメモリ５に
記憶されて、判定回路３での次回の判定に供される。

【０００５】この判定回路３はセル単位で制御されてい
る。このため、シェーピング値として連続的な値を設定
することはできない。即ち、図３に示すように、シェー
ピング値１００％、５０％、３３％、２５％というよう
に、とびとびの値しか設定できない。

【０００６】これを解消するものとして、スライディン
グウインドウ方式がある。このスライディングウインド
ウ方式は、図４に示すように、Ｋ個のVPI/VCI値を順次
格納する内部メモリを有して構成されている。このウィ
ンドウに格納されているVPI/VCI値は、１セルタイミン
グで（１セル毎に）１回シフトし、Ｋ個のVPI/VCI値を
順次格納していく。そして、ウィンドウに保持するVPI/
VCI値の個数を内部メモリにて保持し、これを制御する
ことで、シェーピング値を細かく設定することができる
ようになる。

【０００７】

【発明が解決しようとする課題】ところで、前記構成の
スライディングウインドウ方式では、シェーピング値の
刻み幅を細かくしようとすると、ウインドウサイズを大
きくしなければならない。例えば、シェーピング値を１
％刻みで１％〜１００％まで制御しようとすると、ウイ
ンドウサイズを１００にしなければいけない。

【０００８】ところが、このようにシェーピング値の刻
み幅を細かくしようとすると、ウインドウサイズが大き
くなってハード規模が大きくなり、装置自体が大型化し
てしまうという問題点がある。

【０００９】

【課題を解決するための手段】前記課題を解決するため
に第１の発明は、次のセルの送出が可能になるまでの時
間である次回送出可能時間を基準設定時間である基準シ
ェーピング値に応じて制御し、この次回送出可能時間に
よりセルの送信制御を行うシェーピング回路において、
ｌセル時間を任意の数値とし、基準シェーピング値をｌ
セル時間から設定シェーピング値を割って求めると共
に、前回の次回送出可能時間を繰上げした値が基準タイ
マ値以上の場合には前回の次回送出可能時間に前記基準
シェーピング値を加算し、前回の次回送出可能時間を繰
上げした値が基準タイマ値より小さい場合には基準タイ
マ値に前記基準シェーピング値を加算して、次回送出可
能時間とする次回送出可能時間決定部を備えたことを特
徴とする。

【００１０】これにより、送信セルの有無によって最適
な次回送出可能時間を決定することができる。

【００１１】さらに、ｌセル時間から設定シェーピング
値を割って基準シェーピング値を求め、この基準シェー
ピング値を適宜調整することにより、設定シェーピング
値を０％から１００％まで細かく設定することができ
る。

【００１２】第２の発明は、前記第１の発明において、
セルのゆらぎを管理して次回送出可能時間を特定するゆ
らぎ制御部を備えたことを特徴とする。

【００１３】これにより、セルのゆらぎを次段のネット
ワークが許容する範囲でセルを送出することができ、セ
ル送出遅延までの品質を改善できることができる。

【００１４】第３の発明は、次のセルの送出が可能にな
るまでの時間である次回送出可能時間を基準設定時間で
ある基準シェーピング値に応じて制御し、この次回送出
可能時間によりセルの送信制御を行うシェーピング制御
方法において、ｌセル時間を任意の数値とし、基準シェ
ーピング値をｌセル時間から設定シェーピング値を割っ
て求めると共に、前回の次回送出可能時間を繰上げした
値が基準タイマ値以上の場合には前回の次回送出可能時
間に前記基準シェーピング値を加算し、前回の次回送出
可能時間を繰上げした値が基準タイマ値より小さい場合
には基準タイマ値に前記基準シェーピング値を加算し
て、次回送出可能時間とすることを特徴とする。

【００１５】これにより、送信セルの有無によって最適
な次回送出可能時間を決定することができる。

【００１６】さらに、基準シェーピング値を適宜調整す
ることにより、設定シェーピング値を０％から１００％
まで細かく設定することができる。

【００１７】第４の発明は、前記第３の発明において、
セルのゆらぎを管理して次回送出可能時間を特定するゆ
らぎ制御を行うことを特徴とする。

【００１８】これにより、セルのゆらぎを次段のネット
ワークが許容する範囲でセルを送出することができ、セ
ル送出遅延までの品質を改善できることができる。

【００１９】

【発明の実施の形態】次に本発明の実施形態を添付図面
に基づいて説明する。本実施形態でも前記従来の技術と
同様に、シェーピング回路１１がＡＴＭ交換機に用いら
れる場合を例に説明する。

【００２０】［第１の実施形態］図１は本実施形態に係
るシェーピング回路１１を示すブロック図である。ここ
では、ｎ＝６４のときの構成を示す。

【００２１】本実施形態に係るシェーピング回路１１
は、シェーピング換算回路１２、基準タイマ１３、判定
回路１４、比較回路１５、第１加算回路１６、ＯＲ回路
１７、セレクタ１８、第２加算回路１９、メモリ２０か
ら構成される。

【００２２】シェーピング換算回路１２は、割算回路で
構成されており、［基準シェーピング値＝ｎ／設定シェ
ーピング値］の計算を行い、基準シェーピング値を出力
する。

【００２３】基準タイマ１３は、カウンタで構成されて
おり、セルSYNC信号によって（セル毎に）カウントアッ
プされる。これにより、基準タイマ１３からのカウンタ
出力値は、現在の状態を表し、これを基準としてシェー
ピング制御が行われる。

【００２４】判定回路１４は、コンパレータで構成され
ている。この判定回路１４で、Ａ入力値とＢ入力値とが
比較され、Ａ入力値がＢ入力値以上のときに、出力を
“Ｈ”にする。即ち、現在の状態を表す基準タイマ１３
からのカウンタ出力値（Ａ入力値）が、メモリ２０に記
憶されていた次回送出可能時間（Ｂ入力値）以上のとき
に、出力を“Ｈ”にする。この出力信号“Ｈ”は、送信
ＯＫ信号であり、シェーピング制御によって送信許可が
出たという信号である。

【００２５】比較回路１５も判定回路１４と同様のコン
パレータで構成されている。この比較回路１５では、Ａ
入力値とＢ入力値とが比較され、Ｂ入力値がＡ入力値以
上のときに“Ｈ”信号を出力する。なお、Ａ入力値は、
基準タイマ１３からのカウンタ出力値である。Ｂ入力値
は、第１加算回路１６からの出力値である。

【００２６】第１加算回路１６は、アダー回路で構成さ
れており、Ａ入力値とＢ入力値を加算した値を出力す
る。なお、Ａ入力値は、メモリ２０からの出力値である
次回送出可能時間のうち上位７ビットである。Ｂ入力値
は、ＯＲ回路１７からの出力値である。

【００２７】ＯＲ回路１７は、メモリ２０からの次回送
出可能時間のうち下位６ビットの信号に対してすべてＯ
Ｒ論理を取る回路である。第１加算回路１６とＯＲ回路
１７とで、繰上げの処理を行っている。

【００２８】セレクタ１８は、基準タイマ１３からのカ
ウンタ出力値と、メモリ２０からの次回送出可能時間と
のいずれかを選択して、第２加算回路１９に出力する回
路である。この出力値の選択は、比較回路１５の出力結
果によりなされる。即ち、比較回路１５から“Ｈ”が出
力されれば、メモリ２０からの次回送出可能時間が選択
され、“Ｌ”が出力されれば、基準タイマ１３からのカ
ウンタ出力値が選択されて、第２加算回路１９に出力さ
れる。

【００２９】第２加算回路１９は前記第１加算回路１６
と同様のアダー回路で構成されている。この第２加算回
路１９には、セレクタ１８の出力値がＡ入力値として入
力し、シェーピング換算回路１２の基準シェーピング値
がＢ入力値として入力する。このＡ入力値とＢ入力値と
が加算され、それにより算出された値が次回送出可能時
間として出力される。

【００３０】なお、これら比較回路１５、第１加算回路
１６、ＯＲ回路１７、セレクタ１８及び第２加算回路１
９で次回送出可能時間決定部が構成されている。

【００３１】メモリ２０は、第２加算回路１９からの次
回送出可能時間を記憶する記憶素子で、新しいデータで
上書きされるようになっている。即ち、次回送出可能時
間が新たに入力されると、既に記憶されている次回送出
可能時間は上書きされてしまい、常に最新の次回送出可
能時間が記憶され、判定回路１４での次セル判定のとき
に読み出される。このメモリ２０は、セルバッファ（図
示せず）からＡＴＭセルが出力されたのを受けて動作す
るようになっている。

【００３２】以上の構成のシェーピング回路１１はハー
ド素子で構成されている。また、比較回路１５、第１加
算回路１６、ＯＲ回路１７、セレクタ１８及び第２加算
回路１９によりシェーピング制御を行い、現在の時刻と
設定されたシェーピング値を基に、次セル送出可能な時
間を算出する。

【００３３】本実施形態では、ｌセル時間をｎとしてシ
ェーピング制御を行う。これにより、１／ｎが最小刻み
幅となる。例えば、ｎ＝１００とすると、シェーピング
換算回路１２での計算［基準シェーピング値＝ｎ／設定
シェーピング値］より、設定シェーピング値が０〜１０
０のとき基準シェーピング値は１００％、また１０１の
ときは９９％、１０２のときは９８％となる。

【００３４】なお、図１では、ｎ＝６４としている。ｎ
の値を変えれば、図１におけるビット構成が変わること
になる。

【００３５】［動作］次に、前記構成のシェーピング回
路１１の動作を、図１、図５及び図６に基づいて説明す
る。なお、図５及び図６はシェーピング回路１１の動作
を説明するタイミングチャートであり、図５はＡＴＭセ
ルを連続的に受信した場合を示し、図６は非連続的に受
信した場合を示す。

【００３６】まず、セルを連続的に受信した場合を、図
５に基づいて説明する。この場合、次回送出可能時間経
過時に送出すべきＡＴＭセルが常に存在し、比較回路１
５の出力は常に“Ｈ”となる。図５において、上段に設
定シェーピング値が５０％のときの動作を、下段に設定
シェーピング値が３０％のときの動作を示す。

【００３７】設定シェーピング値が３０％のときは、次
のように動作する。なお、基準シェーピング値は［ｎ／
設定シェーピング値］であり、６４／０．３＝２１３と
なる。

【００３８】まず、第１のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「０」が出力され
る。この基準タイマ値「０」は判定回路１４のＡ入力値
として入力する。一方、Ｂ入力値は、メモリ２０が空で
あるため次回送出可能時間「０」となり、Ａ入力値とＢ
入力値とが同じになる。このため、判定回路１４から直
ちに送信ＯＫ信号が出力される。これにより、セルバッ
ファ（図示せず）からＡＴＭセルが出力される。このＡ
ＴＭセルの出力によって、メモリ２０が動作する。

【００３９】基準タイマ１３からの基準タイマ値「０」
は比較回路１５のＡ入力値としても入力する。一方、メ
モリ２０内は空なので、第１加算回路１６のＡ入力値及
びＢ入力値は共に「０」となり、比較回路１５のＢ入力
値も「０」となる。これにより、比較回路１５から
“Ｈ”信号が出力され、セレクタ１８はメモリ２０から
の出力値を選択する。これを受けて、第２加算回路１９
では、Ａ入力値「０」とＢ入力値「２１３」とを加算し
て、次回送出可能時間「２１３」がメモリ２０に記憶さ
れる。

【００４０】次いで、第２のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「６４」が出力さ
れる。判定回路１４では、Ａ入力値としての基準タイマ
１３からの基準タイマ値「６４」と、Ｂ入力値としての
メモリ２０からの出力値「２１３」とが比較される。こ
のときは、Ｂ入力値が大きいので、判定回路１４から送
信ＯＫ信号は出力されない。これにより、セルバッファ
から、ＡＴＭセルが出力されることはない。また、ＡＴ
Ｍセルが出力されないため、メモリ２０も動作せず、新
しく書き換えられることはない。

【００４１】次いで、第３のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「１２８」が出力
される。判定回路１４では、Ａ入力値としての基準タイ
マ１３からの基準タイマ値「１２８」と、Ｂ入力値とし
てのメモリ２０からの出力値「２１３」とが比較され
る。このときも、Ｂ入力値が大きいので、判定回路１４
から送信ＯＫ信号は出力さない。第４のセルSYNC信号の
ときも同様である。

【００４２】次いで、第５のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「２５６」が出力
される。判定回路１４では、Ａ入力値としての「２５
６」と、Ｂ入力値としての「２１３」とが比較される。
このときは、Ａ入力値が大きいので、判定回路１４から
送信ＯＫ信号が出力される。これにより、セルバッファ
から、ＡＴＭセルが出力され、これを受けてメモリ２０
が動作する。

【００４３】比較回路１５においては、Ａ入力値として
基準タイマ１３からの事項情報「２５６」が入力され
る。一方、メモリ２０内には「２１３」が記憶されてい
るので、ＯＲ回路１７から、「２１３」が「６４」で割
り切れない数であることを示す“１”が出力される。こ
の出力“１”は、下位６ビットを繰上げることであり、
第１加算回路１６のＢ入力値「６４」となる。Ａ入力値
は、上位７ビットであるため、「１９２」を意味する。
これらが加算され、比較回路１５のＢ入力値は「２５
６」となって、Ａ入力値「２５６」と同じ値になる。こ
のため、比較回路１５から“Ｈ”が出力され、セレクタ
１８ではメモリ２０からの出力値が選択される。これに
より、第２加算回路１９では、Ａ入力値「２１３」とＢ
入力値「２１３」とが加算され、次回送出可能時間「４
２６」がメモリ２０に記憶される。

【００４４】以下同様に、第６及び第７のセルSYNC信号
が受信された場合は、メモリ２０の出力値の方が大きい
ので、送信ＯＫ信号は出力されなず、メモリ２０も動作
しない。

【００４５】次いで、第８のセルSYNC信号が受信される
と、判定回路１４においてＡ入力値が大きくなるので、
送信ＯＫ信号が出力され、セルバッファから、ＡＴＭセ
ルが出力される。これを受けて前記同様にして、メモリ
２０が書き換えられる。

【００４６】以下、同様の動作を繰り返す。

【００４７】なお、設定シェーピング値が５０％のとき
も、前記設定シェーピング値が３０％のときと同様の動
作をする。このとき、基準シェーピング値は［ｎ／設定
シェーピング値］であり、６４／０．５＝１２８とな
る。

【００４８】次に、ＡＴＭセルを非連続的に受信した場
合を、図６に基づいて説明する。ここでは、設定シェー
ピング値が３０％のときの動作のみを示す。

【００４９】まず、第１のセルSYNC信号が受信される
と、前述したＡＴＭセルの連続受信の場合と同様に、基
準タイマ１３から基準タイマ値「０」が出力される。ま
た、メモリ２０の出力値も「０」であるため、直ちに判
定回路１４から送信ＯＫ信号が出力される。これによ
り、セルバッファ（図示せず）からＡＴＭセルが出力さ
れると共に、メモリ２０が動作する。

【００５０】比較回路１５から第２加算回路１９におい
ても前記同様に動作して、次回送出可能時間「２１３」
がメモリ２０に記憶される。

【００５１】第４のセルSYNC信号が受信されるまでは、
判定回路１４において、Ａ入力値よりもＢ入力値の方が
大きいので、前記同様に、判定回路１４から送信ＯＫ信
号は出力されず、メモリ２０も書き換えられない。

【００５２】次いで、第５のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「２５６」が出力
される。判定回路１４では、Ａ入力値としての「２５
６」と、Ｂ入力値としての「２１３」とが比較され、Ａ
入力値の方が大きくなるので、判定回路１４から送信Ｏ
Ｋ信号が出力される。しかし、この場合、セルバッファ
に送信するＡＴＭセルが格納されていないので、ＡＴＭ
セルは出力されない。これにより、メモリ２０は動作せ
ず、新しく書き換えられることもない。

【００５３】第６のセルSYNC信号が受信された場合も同
様に、送信ＯＫ信号は出力されるが、セルバッファに送
信するＡＴＭセルが格納されていないので、ＡＴＭセル
は出力されない。メモリ２０も動作しない。

【００５４】そして、第７のセルSYNC信号が受信された
ときに、ＡＴＭセルがセルバッファに格納されている
と、判定回路１４からの送信ＯＫ信号を受けて、セルバ
ッファからＡＴＭセルが送信される。これを受けて、メ
モリ２０も動作する。

【００５５】比較回路１５においては、Ａ入力値として
基準タイマ１３からの基準タイマ値「３８４」が入力さ
れる。一方、メモリ２０内には「２１３」が記憶されて
いるので、第１加算回路１６及びＯＲ回路１７で繰上げ
された出力値「２５６」が比較回路１５のＢ入力値とし
て入力する。このときは、Ａ入力値の方が大きくなるの
で、比較回路１５から“Ｌ”が出力される。これによ
り、セレクタ１８では基準タイマ１３からの出力値が選
択される。これを受けて、第２加算回路１９では、Ａ入
力値「３８４」とＢ入力値「２１３」とが加算され、次
回送出可能時間「５９７」がメモリ２０に記憶される。

【００５６】以下、同様に、基準タイマ１３からの出力
値が、メモリ２０からの出力値「５９７」より大きくな
るまで、判定回路１４から送信ＯＫ信号は出力されず、
メモリ２０も書き換えられない。

【００５７】そして、第１１のセルSYNC信号が受信され
ると、Ａ入力値「６４０」が、Ｂ入力値「５９７」より
大きくなり、判定回路１４から送信ＯＫ信号が出力され
る。このとき、セルバッファに送信するＡＴＭセルが格
納されていれば、そのＡＴＭセルが出力され、メモリ２
０が前記同様に動作する。

【００５８】セルバッファに送信するＡＴＭセルが格納
されてなければ、ＡＴＭセルがセルバッファに格納され
たところで直ちにそのＡＴＭセルが送信され、次回送出
可能時間として、そのときの基準タイマ値が取り込まれ
る。

【００５９】［効果］以上のように、前回の次回送出可
能時間を、第１加算回路１６及びＯＲ回路１７で繰上げ
した値が、基準タイマ値以上の場合には前回の次回送出
可能時間に基準シェーピング値を加算して次回送出可能
時間とする。また、繰上げ値が、基準タイマ値より小さ
い場合には、その基準タイマ値に基準シェーピング値を
加算して次回送出可能時間とする。これにより、送信す
るＡＴＭセルが有る場合と無い場合とにそれぞれ対応し
て、最適な次回送出可能時間を決定することができるよ
うになる。

【００６０】また、ｌセル時間ｎと基準シェーピング値
とを適宜調整することにより、設定シェーピング値を０
％から１００％まで細かく設定することができるように
なる。

【００６１】また、ｌセル時間ｎの値を変えることによ
って、基準タイマ値の最小刻み幅を可変に調整すること
ができるようになる。

【００６２】さらに、シェーピング回路１１全体をハー
ド構成にすることにより、ソフト処理における、シェー
ピング制御のための時間を削減することができる。即
ち、ＡＴＭ交換機において、本来の交換処理の速度低下
を防止しながら、確実にシェーピング制御を行うことが
可能になる。

【００６３】［第２の実施形態］次に本発明の第２の実
施形態について説明する。図７は本実施形態にかかるシ
ェーピング回路を示すブロック図である。ここでも、ｎ
＝６４のときの構成を示す。本実施形態のシェーピング
回路２５は前記第１の実施形態のシェーピング回路１１
によるシェーピング制御に、ＣＤＶの管理を追加したも
のである。なお、ＣＤＶとは、セルのゆらぎ（Cell Del
ay Variation）のことである。

【００６４】ＣＤＶの管埋は、あらかじめネットワーク
上でコネクション設定時に決定されたＣＤＶ許容値の範
囲で送出可能とする制御である。

【００６５】本実施形態のシェーピング回路２５は、前
記第１の実施形態のシェーピング回路１１に、第３加算
回路２６と滅算回路２７とＣＤＶ換算回路２８を追加し
た構成になっている。

【００６６】ＣＤＶ換算回路２８は掛算回路で構成され
ており、［基準ＣＤＶ値＝ｎ×設定ＣＤＶ値］のかけ算
処理を行う。なお、設定ＣＤＶ値は、実際に許容するＣ
ＤＶ値（セルのゆらぎ）を設定する値である。このＣＤ
Ｖ換算回路２８は、ＣＤＶ値を出力するが、一定条件の
下にＣＤＶ値を出力しない場合がある。即ち、最初のセ
ルSYNC信号の入力及び、判定回路１４が送信ＯＫ信号を
出力したのに対してセルバッファにＡＴＭセルがなくて
このＡＴＭセルが送信されなかった後の最初のセルSYNC
信号の入力の場合には、ＣＤＶ換算回路２８からＣＤＶ
値は出力されず、その次のセルSYNC信号入力からＣＤＶ
値が出力するようになっている。ＣＤＶ換算回路２８か
らの出力は、第３加算回路２６及び滅算回路２７に出力
される。

【００６７】第３加算回路２６は、ＣＤＶ換算回路２８
からのＣＤＶ値とメモリ２０からの出力値とを加算し
て、その加算値を、第１加算回路１６、ＯＲ回路１７及
びセレクタ１８の“１”側に出力するようになってい
る。

【００６８】滅算回路２７は、第２加算回路１９の出力
値からＣＤＶ換算回路２８の出力値を減算してメモリ２
０に出力するようになっている。

【００６９】前記第３加算回路２６、滅算回路２７及び
ＣＤＶ換算回路２８でゆらぎ制御部が構成されている。

【００７０】［動作］次に、前記構成のシェーピング回
路２５の動作を、図８に基づいて説明する。なお、図８
はシェーピング回路２５の動作を説明するタイミングチ
ャートである。図８中の上段はＡＴＭセルが連続して受
信された場合の例で、下段は非連続的に受信した場合の
例である。なお、第１の実施形態の場合と同様に、ｎ＝
６４を例に説明する。シェーピング値は３０％、設定Ｃ
ＤＶ値は２セル（ｎ×ＣＤＶ値＝１２８）とする。シェ
ーピング値は３０％であるため、（ｎ／シェーピング
値）＝設定値より、（６４／０．３）＝２１３を基準シ
ェーピング値（設定値）とする。

【００７１】まず、ＡＴＭセルを連続的に受信した場合
を、図８の上段に基づいて説明する。この場合、次回送
出可能時間経過時に送出すべきＡＴＭセルが存在し、比
較回路１５の出力は常に“Ｈ”となる。

【００７２】第１のセルSYNC信号が受信されると、基準
タイマ１３から基準タイマ値「０」が出力される。この
基準タイマ値「０」は判定回路１４のＡ入力値として入
力する。一方、Ｂ入力値は、メモリ２０が空であるため
次回送出可能時間「０」となり、Ａ入力値とＢ入力値と
が同じになる。このため、判定回路１４から直ちに送信
ＯＫ信号が出力される。これにより、セルバッファ（図
示せず）からＡＴＭセルが出力される。このＡＴＭセル
の出力によって、メモリ２０が動作する。

【００７３】また、基準タイマ１３からの基準タイマ値
「０」は比較回路１５のＡ入力値としても入力する。一
方、ＣＤＶ換算回路２８では、最初のセルSYNC信号入力
なので、ＣＤＶ値は出力されない。第３加算回路２６で
は、ＣＤＶ換算回路２８からの出力もメモリ２０からの
出力も「０」となるため、出力値「０」を第１加算回路
１６及びＯＲ回路１７に出力する。これにより、比較回
路１５のＢ入力値も「０」となる。これにより、比較回
路１５から“Ｈ”が出力され、セレクタ１８は第３加算
回路２６からの出力値を選択する。これを受けて、第２
加算回路１９では、Ａ入力値「０」とＢ入力値「２１
３」とを加算して、「２１３」が滅算回路２７のＡ入力
値として入力する。そして、滅算回路２７でこのＡ入力
値としての「２１３」からＣＤＶ換算回路２８のＣＤＶ
値「１２８」が減算されて次回送出可能時間「８５」が
メモリ２０に記憶される。

【００７４】次いで、第２のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「６４」が出力さ
れる。判定回路１４では、Ａ入力値としての基準タイマ
１３からの基準タイマ値「６４」と、Ｂ入力値としての
メモリ２０からの出力値「８５」とが比較される。この
ときは、Ｂ入力値が大きいので、判定回路１４から送信
ＯＫ信号は出力されない。これにより、メモリ２０も動
作しない。

【００７５】次いで、第３のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「１２８」が出力
される。判定回路１４では、Ａ入力値としての「１２
８」と、Ｂ入力値としての「８５」とが比較され、Ａ入
力値の方が大きくなるので、判定回路１４から送信ＯＫ
信号が出力される。これにより、セルバッファ（図示せ
ず）からＡＴＭセルが出力される。このＡＴＭセルの出
力によって、メモリ２０が動作する。

【００７６】また、比較回路１５では、基準タイマ値
「１２８」がＡ入力値として入力する。一方、第３加算
回路２６では、ＣＤＶ換算回路２８からのＣＤＶ値「１
２８」とメモリ２０の次回送出可能時間「８５」とが加
算されて、出力値「２１３」が第１加算回路１６及びＯ
Ｒ回路１７に出力する。これにより、比較回路１５のＢ
入力値は「２５６」となり、比較回路１５から“Ｈ”が
出力される。セレクタ１８は、この“Ｈ”信号を受け
て、第３加算回路２６からの出力値を選択する。これを
受けて、第２加算回路１９では、Ａ入力値「２１３」と
Ｂ入力値「２１３」とを加算して「４２６」となり、滅
算回路２７では、「４２６」からＣＤＶ値「１２８」が
減算されて「２９８」となる。そして、この「２９８」
が次回送出可能時間としてメモリ２０に記憶される。

【００７７】以下、同様にして、基準タイマ値「３２
０」「５１２」「７６８」等においてセルバッファから
ＡＴＭセルが出力され、前回の次回送出可能時間が取り
込まれて算出された次回送出可能時間がメモリ２０に記
憶される。

【００７８】一方、ＡＴＭセルが連続して受信されない
場合は、次のように動作する。図８の下段に基づいて説
明する。

【００７９】第１及び第２のセルSYNC信号が受信された
場合の動作は、前述のＡＴＭセルが連続して受信される
場合の処理と同様である。

【００８０】次いで、第３のセルSYNC信号が受信される
と、基準タイマ１３から基準タイマ値「１２８」が出力
されて、判定回路１４から送信ＯＫ信号が出力される
が、セルバッファに送信するＡＴＭセルが格納されてい
ないので、ＡＴＭセルは出力されない。これにより、メ
モリ２０も動作しない。第４のセルSYNC信号の場合も同
様である。

【００８１】そして、第５のセルSYNC信号受信の際にセ
ルバッファにＡＴＭセルを格納されていると、判定回路
１４からの送信ＯＫ信号を受けて、セルバッファからす
ぐにＡＴＭセルが送信される。このＡＴＭセルの送信に
よって、メモリ２０が動作する。

【００８２】また、比較回路１５では、基準タイマ値
「２５６」がＡ入力値として入力する。一方、ＣＤＶ換
算回路２８では、前回の送信ＯＫ信号送出に対してセル
バッファからＡＴＭセルが出力されなかったため、ＣＤ
Ｖ値は「０」となる。第３加算回路２６では、ＣＤＶ値
「０」とメモリ２０の次回送出可能時間「８５」とが加
算されて、出力値「８５」が第１加算回路１６及びＯＲ
回路１７に出力する。これにより、比較回路１５のＢ入
力値は「１２８」となり、比較回路１５から“Ｌ”が出
力される。セレクタ１８は、この“Ｌ”信号を受けて、
基準タイマ１３から基準タイマ値「２５６」を選択す
る。これを受けて、第２加算回路１９では、Ａ入力値
「２５６」とＢ入力値「２１３」とを加算して「４６
９」となり、滅算回路２７で、「４６９」からＣＤＶ値
「１２８」が減算されて「３４１」となる。そして、こ
の「３４１」が次回送出可能時間としてメモリ２０に記
憶される。

【００８３】この次回送出可能時間が「３４１」に設定
されることにより、次に送信ＯＫ信号が出力されるの
は、基準タイマ値「３８４」のときとなる。即ち、基準
タイマ値「０」と基準タイマ値「２５６」の間で信号が
送出されなかった分の補正のために、信号送出の間隔が
短縮して、セルのゆらぎを管理している。

【００８４】［効果］以上のように第２の実施形態の場
合にも、第ｌの実施例と同様の効果を奏することができ
る。

【００８５】さらに、本実施形態では、セルのＣＤＶ値
を設定することにより、セルのゆらぎを次段のネットワ
ークが許容するＣＤＶの範囲でＡＴＭセルを送出するこ
とができ、ＡＴＭセル送出遅延までの品質を改善できる
ことができる。

【００８６】［利用形態］前記各実施形態では、シェー
ピング回路１１,２５をＡＴＭ交換機に用いた場合を例
に説明したが、これ以外に、端末側のＡＴＭインターフ
ェイスカード（ＮＩＣ）など、ＡＴＭを収容する装置全
般に採用することができる。

【００８７】また、前記各実施形態では、ＡＴＭセルを
シェーピングする方法として提案したが、整流すること
が必要とされる信号類であれば、本発明を適応すること
ができる。

【００８８】

【発明の効果】以上、詳述したように、本発明のシェー
ピング回路によれば、次のような効果を奏する。

【００８９】（１） 前回の次回送出可能時間と基準タ
イマ値とを比較して、前回の次回送出可能時間または基
準タイマ値に、選択的に基準シェーピング値を加算して
次回送出可能時間とするようにしたので、送信セルの有
無によって最適な次回送出可能時間を決定することがで
きる。

【００９０】（２） さらに、ｌセル時間を任意の数値
とし、ｌセル時間から設定シェーピング値を割って基準
シェーピング値を求めるようにしたので、基準シェーピ
ング値を適宜調整することにより、設定シェーピング値
を０％から１００％まで細かく設定することができる。

【００９１】（３） また、ｌセル時間の数値を変える
ことによって、基準タイマ値の最小刻み幅を可変に調整
することができるようになる。

【００９２】（４） セルのゆらぎを管理して次回送出
可能時間を特定するようにしたので、セルのゆらぎを次
段のネットワークが許容する範囲でセルを送出すること
ができ、セル送出遅延までの品質を改善できることがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るシェーピング回路
を示すブロック図である。

【図２】従来のシェーピング回路を示すブロック図であ
る。

【図３】シェーピング値が100％、50％、33％及び25％
の出力セル流を示す図である。

【図４】スライディングウインドウを示す模式図であ
る。

【図５】第１実施形態のシェーピング回路においてセル
を連続受信した場合の動作を説明するタイミングチャー
トである。

【図６】第１実施形態のシェーピング回路においてセル
を非連続受信した場合の動作を説明するタイミングチャ
ートである。

【図７】本発明の第２実施形態に係るシェーピング回路
を示すブロック図である。

【図８】第２実施形態のシェーピング回路においてセル
を受信した場合の動作を説明するタイミングチャートで
ある。

【符号の説明】

１１,２５：シェーピング回路、１２：シェーピング換
算回路、１３：基準タイマ、１４：判定回路、１５：比
較回路、１６：第１加算回路、１７：ＯＲ回路、１８：
セレクタ、１９：第２加算回路、２０：メモリ、２６：
第３加算回路、２７：滅算回路、２８：ＣＤＶ換算回
路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 次のセルの送出が可能になるまでの時間
   である次回送出可能時間を基準設定時間である基準シェ
   ーピング値に応じて制御し、この次回送出可能時間によ
   りセルの送信制御を行うシェーピング回路において、 ｌセル時間を任意の数値とし、基準シェーピング値をｌ
   セル時間から設定シェーピング値を割って求めると共
   に、 前回の次回送出可能時間を繰上げした値が基準タイマ値
   以上の場合には前回の次回送出可能時間に前記基準シェ
   ーピング値を加算し、前回の次回送出可能時間を繰上げ
   した値が基準タイマ値より小さい場合には基準タイマ値
   に前記基準シェーピング値を加算して、次回送出可能時
   間とする次回送出可能時間決定部を備えたことを特徴と
   するシェーピング回路。
2. 【請求項２】 請求項１に記載のシェーピング回路にお
   いて、 セルのゆらぎを管理して次回送出可能時間を特定するゆ
   らぎ制御部を備えたことを特徴とするシェーピング回
   路。
3. 【請求項３】 次のセルの送出が可能になるまでの時間
   である次回送出可能時間を基準設定時間である基準シェ
   ーピング値に応じて制御し、この次回送出可能時間によ
   りセルの送信制御を行うシェーピング制御方法におい
   て、 ｌセル時間を任意の数値とし、基準シェーピング値をｌ
   セル時間から設定シェーピング値を割って求めると共
   に、 前回の次回送出可能時間を繰上げした値が基準タイマ値
   以上の場合には前回の次回送出可能時間に前記基準シェ
   ーピング値を加算し、前回の次回送出可能時間を繰上げ
   した値が基準タイマ値より小さい場合には基準タイマ値
   に前記基準シェーピング値を加算して、次回送出可能時
   間とすることを特徴とするシェーピング制御方法。
4. 【請求項４】 請求項３に記載のシェーピング制御方法
   において、 セルのゆらぎを管理して次回送出可能時間を特定するゆ
   らぎ制御を行うことを特徴とするシェーピング制御方
   法。