JPH10143481A - マルチタスキング処理システム環境における効率的な文脈セーブ及び復旧装置及び方法 - Google Patents
マルチタスキング処理システム環境における効率的な文脈セーブ及び復旧装置及び方法Info
- Publication number
- JPH10143481A JPH10143481A JP9222148A JP22214897A JPH10143481A JP H10143481 A JPH10143481 A JP H10143481A JP 9222148 A JP9222148 A JP 9222148A JP 22214897 A JP22214897 A JP 22214897A JP H10143481 A JPH10143481 A JP H10143481A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- program
- context
- context change
- state information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000012545 processing Methods 0.000 title claims description 35
- 230000008859 change Effects 0.000 claims abstract description 73
- 238000012508 change request Methods 0.000 claims abstract description 28
- 238000011084 recovery Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 20
- 102100032467 Transmembrane protease serine 13 Human genes 0.000 description 18
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000007667 floating Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000007726 management method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000497429 Obus Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/3009—Thread control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 マルチプロセッサ構造を有するマルチタスキ
ング(multi-tasking）環境における効率的な文脈(conte
xt）変更処理を提供すること。 【解決手段】 文脈変更を行う際、プロセッサはコプロ
セッサが現在実行中のプログラムを文脈変更するように
要求する。これにより、実行中のプログラム内の所定の
適切なポイントでプログラムの実行を中止し、プログラ
ムを無事復旧するために必要最少量のプロセッサ状態情
報のみを格納することによって、コプロセッサは応答す
る。適切なポイントは、アプリケーションプログラマー
によって文脈変更される時、最少量のプロセッサ情報の
保存を要求する、実行中のプログラム内の位置で選択さ
れる。最少量のプロセッサ情報のみを格納することによ
って、プロセッサ時間が文脈セーブ及び復旧動作の間に
蓄積される。
ング(multi-tasking）環境における効率的な文脈(conte
xt）変更処理を提供すること。 【解決手段】 文脈変更を行う際、プロセッサはコプロ
セッサが現在実行中のプログラムを文脈変更するように
要求する。これにより、実行中のプログラム内の所定の
適切なポイントでプログラムの実行を中止し、プログラ
ムを無事復旧するために必要最少量のプロセッサ状態情
報のみを格納することによって、コプロセッサは応答す
る。適切なポイントは、アプリケーションプログラマー
によって文脈変更される時、最少量のプロセッサ情報の
保存を要求する、実行中のプログラム内の位置で選択さ
れる。最少量のプロセッサ情報のみを格納することによ
って、プロセッサ時間が文脈セーブ及び復旧動作の間に
蓄積される。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピューティン
グシステム(computing system)、特に例えばマルチプロ
セッサ構造を有するマルチタスキング(multi-tasking）
環境における文脈(context）変更処理に関する。
グシステム(computing system)、特に例えばマルチプロ
セッサ構造を有するマルチタスキング(multi-tasking）
環境における文脈(context）変更処理に関する。
【０００２】
【従来の技術】一般的にマルチタスキングとは、コンピ
ュータで時分割プログラムを遂行し、複数のプログラム
を同時に実行することをいう。実際にコンピュータが複
数のプログラム間を交互に実行する時、コンピュータ使
用者はプログラムが並列に実行されると感じる。プログ
ラム実行が時分割されると、“文脈変更(context switc
hed out)”（タスク変更）が起こる前の所定時間の間、
一つのプログラムが実行されてから他のプログラムが実
行される。
ュータで時分割プログラムを遂行し、複数のプログラム
を同時に実行することをいう。実際にコンピュータが複
数のプログラム間を交互に実行する時、コンピュータ使
用者はプログラムが並列に実行されると感じる。プログ
ラム実行が時分割されると、“文脈変更(context switc
hed out)”（タスク変更）が起こる前の所定時間の間、
一つのプログラムが実行されてから他のプログラムが実
行される。
【０００３】文脈変更されたプログラムを更にスタート
する時、このプログラムはその以前に実行が終了された
正確な位置から、再びプログラムの実行が始まらなけれ
ばならない。文脈変更されたプログラムを再実行するこ
とに備えて、プロセッサは他のプログラムを実行する
前、文脈変更されるプログラムの状態をセーブする過程
を経る。このプログラム状態は、プログラムが文脈変更
される時、プロセッサの状態により多様なメモリ位置に
示される。
する時、このプログラムはその以前に実行が終了された
正確な位置から、再びプログラムの実行が始まらなけれ
ばならない。文脈変更されたプログラムを再実行するこ
とに備えて、プロセッサは他のプログラムを実行する
前、文脈変更されるプログラムの状態をセーブする過程
を経る。このプログラム状態は、プログラムが文脈変更
される時、プロセッサの状態により多様なメモリ位置に
示される。
【０００４】プログラマーの立場から見る時の文脈変更
は、任意の時間にプログラム内の任意の位置に発生する
ので、文脈変更されたプログラムのプログラマーにとっ
ては明らかなものである。一方、文脈変更を遂行するオ
ペレーティングシステムは、文脈変更されるプログラム
の状態が分からない。結果的に、すべてのプロセッサの
状態情報には、プログラムが文脈変更される時、必ずセ
ーブされなければならない。このプロセッサの状態情報
には、すべての構造的で、且つそのソフトウェアがよく
分かるレジスタだけでなく、スクラッチパッド(scratch
pad)メモリのようなプロセッサ内のみで知られたアドレ
スでマッピングされるメモリ位置が含まれる。
は、任意の時間にプログラム内の任意の位置に発生する
ので、文脈変更されたプログラムのプログラマーにとっ
ては明らかなものである。一方、文脈変更を遂行するオ
ペレーティングシステムは、文脈変更されるプログラム
の状態が分からない。結果的に、すべてのプロセッサの
状態情報には、プログラムが文脈変更される時、必ずセ
ーブされなければならない。このプロセッサの状態情報
には、すべての構造的で、且つそのソフトウェアがよく
分かるレジスタだけでなく、スクラッチパッド(scratch
pad)メモリのようなプロセッサ内のみで知られたアドレ
スでマッピングされるメモリ位置が含まれる。
【０００５】
【発明が解決しようとする課題】しかしながら、多くの
量の状態情報を有するプロセッサ構造のためのすべての
プロセッサ状態情報のセーブ及び復旧と関連した従来の
プログラム文脈変更方法は、効率的でなく、プロセッサ
の動作に否定的な影響を及ぼすこともある。プロセッサ
状態情報の格納部に割当てられた、アクセスされる多数
のメモリ位置と、相対的に低い帯域幅のバスを通して他
のメモリ位置にプロセッサの状態情報を記入する動作を
必要とするプロセッサ動作に、従来の方法における文脈
変更と関連した非効率的で否定的な影響が部分的に生じ
る。従来の文脈変更方法におけるこのような非効率性
は、またセーブされたすべてのプロセッサ状態情報が、
メモリ位置に割当てられたプロセッサ情報状態に更に伝
達される時、プログラム復旧過程の間、プロセッサの動
作に否定的な影響を及ぼす。このような非効率性は、そ
れぞれのプログラム文脈が変更される間蓄積される。例
えば、マルチメディア信号プロセッサは、１００個以上
のレジスタと、メモリ位置内の７キロバイト以上に表現
されるプロセッサ状態を有することができる。それぞれ
の文脈変更時には、通常的にこのようなすべての情報が
プロセッサ状態メモリ格納位置に伝達されなければなら
ない。
量の状態情報を有するプロセッサ構造のためのすべての
プロセッサ状態情報のセーブ及び復旧と関連した従来の
プログラム文脈変更方法は、効率的でなく、プロセッサ
の動作に否定的な影響を及ぼすこともある。プロセッサ
状態情報の格納部に割当てられた、アクセスされる多数
のメモリ位置と、相対的に低い帯域幅のバスを通して他
のメモリ位置にプロセッサの状態情報を記入する動作を
必要とするプロセッサ動作に、従来の方法における文脈
変更と関連した非効率的で否定的な影響が部分的に生じ
る。従来の文脈変更方法におけるこのような非効率性
は、またセーブされたすべてのプロセッサ状態情報が、
メモリ位置に割当てられたプロセッサ情報状態に更に伝
達される時、プログラム復旧過程の間、プロセッサの動
作に否定的な影響を及ぼす。このような非効率性は、そ
れぞれのプログラム文脈が変更される間蓄積される。例
えば、マルチメディア信号プロセッサは、１００個以上
のレジスタと、メモリ位置内の７キロバイト以上に表現
されるプロセッサ状態を有することができる。それぞれ
の文脈変更時には、通常的にこのようなすべての情報が
プロセッサ状態メモリ格納位置に伝達されなければなら
ない。
【０００６】マルチメディア信号プロセッサを採用し
た、マルチメディアシステムのようなマルチタスキング
システムにおける文脈変更と関連した悪影響を減らすた
めには、プログラムを実行する時、これの間の要望しな
い遅延を減少させなければならない。これは、プログラ
ムがマルチメディア処理環境でのような多量の情報を処
理することに関連する場合に著しい効果を示す。
た、マルチメディアシステムのようなマルチタスキング
システムにおける文脈変更と関連した悪影響を減らすた
めには、プログラムを実行する時、これの間の要望しな
い遅延を減少させなければならない。これは、プログラ
ムがマルチメディア処理環境でのような多量の情報を処
理することに関連する場合に著しい効果を示す。
【０００７】本発明は、プログラム間の文脈変更のため
に必要な処理時間を減らすことを目的とする。文脈変更
されるプログラムのポイント（位置）は、後でプログラ
ム実行を再び無事に始めるため、他のポイントよりプロ
セッサ状態情報をより多く格納することを要求する。
に必要な処理時間を減らすことを目的とする。文脈変更
されるプログラムのポイント（位置）は、後でプログラ
ム実行を再び無事に始めるため、他のポイントよりプロ
セッサ状態情報をより多く格納することを要求する。
【０００８】
【課題を解決するための手段】本発明の一実施の形態に
おいて、マルチプロセッサ構造は、現在実行中のプログ
ラムの変更に許可し、プロセッサが現在のプログラムを
実行する他のプロセッサを要求するようにし、適切なポ
イントで自分をインタラプトする。この適切なポイント
は、文脈変更されたプログラムを無事再実行させるため
に必要なプロセッサ状態情報を減らすことができ、文脈
変更要求を必ず直ちに受け入れない場合もある、現在実
行中のプログラム内のポイントである。
おいて、マルチプロセッサ構造は、現在実行中のプログ
ラムの変更に許可し、プロセッサが現在のプログラムを
実行する他のプロセッサを要求するようにし、適切なポ
イントで自分をインタラプトする。この適切なポイント
は、文脈変更されたプログラムを無事再実行させるため
に必要なプロセッサ状態情報を減らすことができ、文脈
変更要求を必ず直ちに受け入れない場合もある、現在実
行中のプログラム内のポイントである。
【０００９】本発明の他の実施の形態において、マルチ
タスキング環境における文脈のセーブ及び復旧は、プロ
セッサと現在実行中のアプリケーションプログラムが担
当する。このプログラムは例えば、プログラムの実行を
再び無事に開始するために、必要最少量のプロセッサ状
態情報をプログラム内のポイントに相応する多数の位置
内の条件付き文脈変更プログラム命令で表示される。プ
ログラムが、マーク位置に到達し、文脈変更要求の受付
けが検出されると、プログラムはプログラムを無事に再
実行するために必要なプロセッサ状態情報のみを格納し
始める。プログラムは、文脈変更が要求され、これに応
答し文脈変更される時、その間の遅延を減少させること
に充分なほど頻繁に表示する。
タスキング環境における文脈のセーブ及び復旧は、プロ
セッサと現在実行中のアプリケーションプログラムが担
当する。このプログラムは例えば、プログラムの実行を
再び無事に開始するために、必要最少量のプロセッサ状
態情報をプログラム内のポイントに相応する多数の位置
内の条件付き文脈変更プログラム命令で表示される。プ
ログラムが、マーク位置に到達し、文脈変更要求の受付
けが検出されると、プログラムはプログラムを無事に再
実行するために必要なプロセッサ状態情報のみを格納し
始める。プログラムは、文脈変更が要求され、これに応
答し文脈変更される時、その間の遅延を減少させること
に充分なほど頻繁に表示する。
【００１０】本発明の他の実施の形態において、第１プ
ロセッサ上で第１プログラムを実行する段階と、第２プ
ロセッサから文脈変更要求を受ける段階と、第１プログ
ラムの適切なポイントで、この文脈変更要求に応答する
段階とを含む処理過程において、この適切なポイント
は、プログラムを無事復旧するために最少量のプロセッ
サ状態情報のセーブを必要とする第１プログラム内のす
ぐ次のポイントを表わすプログラム内のマークと関連し
たものである。
ロセッサ上で第１プログラムを実行する段階と、第２プ
ロセッサから文脈変更要求を受ける段階と、第１プログ
ラムの適切なポイントで、この文脈変更要求に応答する
段階とを含む処理過程において、この適切なポイント
は、プログラムを無事復旧するために最少量のプロセッ
サ状態情報のセーブを必要とする第１プログラム内のす
ぐ次のポイントを表わすプログラム内のマークと関連し
たものである。
【００１１】更に他の実施の形態において、本発明のコ
ンピューティングシステムは、複数の散在した文脈変更
マークを備えたプログラムを実行するためのマルチタス
キング環境内の第１プロセッサと、第１プロセッサに接
続され、プロセッサ状態情報を格納する役割を果たす第
１メモリとを含む。このコンピューティングシステムは
また、第１プロセッサに接続された第２メモリと、プロ
セッサがある実行プログラム内のマークのうちいずれか
１つに出会ってから、プログラムの変更要求を検出する
ための、第１プロセッサ上で動作する文脈変更要求検出
部、及び第１メモリ内に位置するプロセッサ状態情報を
第２メモリに格納することによって、検出された文脈変
更要求に応答する第１プロセッサ上で動作する文脈セー
ブモジュールを含む。
ンピューティングシステムは、複数の散在した文脈変更
マークを備えたプログラムを実行するためのマルチタス
キング環境内の第１プロセッサと、第１プロセッサに接
続され、プロセッサ状態情報を格納する役割を果たす第
１メモリとを含む。このコンピューティングシステムは
また、第１プロセッサに接続された第２メモリと、プロ
セッサがある実行プログラム内のマークのうちいずれか
１つに出会ってから、プログラムの変更要求を検出する
ための、第１プロセッサ上で動作する文脈変更要求検出
部、及び第１メモリ内に位置するプロセッサ状態情報を
第２メモリに格納することによって、検出された文脈変
更要求に応答する第１プロセッサ上で動作する文脈セー
ブモジュールを含む。
【００１２】
【発明の実施の形態】以下、添付図面を参照して、本発
明の好ましい実施の形態をより詳しく説明する。尚、図
面全体を通し、同一構成要素には同じ符号を使用する。
明の好ましい実施の形態をより詳しく説明する。尚、図
面全体を通し、同一構成要素には同じ符号を使用する。
【００１３】図１は、ホストプロセッサ１０２とマルチ
メディア信号プロセッサ２００を備えたマルチメディア
マルチプロセッサシステム１００を示したブロック図で
ある。図１を参照すると、ホストプロセッサ１０２は、
インテル社のＰｅｎｔｉｕｍTMまたはＰｅｎｔｉｕｍＰ
ｒｏTMプロセッサのようなｘ８６系プロセッサである。
ホストプロセッサ１０２は、主システムメモリ１０４と
キャッシュ１０５に格納されている命令及びデータに基
づいてプログラムを実行する。
メディア信号プロセッサ２００を備えたマルチメディア
マルチプロセッサシステム１００を示したブロック図で
ある。図１を参照すると、ホストプロセッサ１０２は、
インテル社のＰｅｎｔｉｕｍTMまたはＰｅｎｔｉｕｍＰ
ｒｏTMプロセッサのようなｘ８６系プロセッサである。
ホストプロセッサ１０２は、主システムメモリ１０４と
キャッシュ１０５に格納されている命令及びデータに基
づいてプログラムを実行する。
【００１４】ホストプロセッサ１０２は、ＰＣチップセ
ット１０７とＰＣＩバスのようなシステムバス１０６を
通してマルチメディア信号プロセッサ２００と接続され
る。マルチメディア信号プロセッサ２００は、オーディ
オ信号及び電話通信を受信するためのオーディオ及び通
信ＣＯＤＥＣ１０８、ビデオ入力信号を受信するビデオ
Ａ／Ｄコンバータ１１０、ビデオ出力信号を転送するた
めのビデオＤ／Ａコンバータ１１２及び、フレームバッ
ファＳＤＲＡＭメモリ１１４のような、多種の機能ブロ
ックと接続される。本発明の一実施の形態において、前
述のマルチメディア信号プロセッサ２００は、例えば三
星半導体のＭＳＰ系列のマルチメディア信号プロセッサ
（三星ＭＳＰ）等を用いることができる。
ット１０７とＰＣＩバスのようなシステムバス１０６を
通してマルチメディア信号プロセッサ２００と接続され
る。マルチメディア信号プロセッサ２００は、オーディ
オ信号及び電話通信を受信するためのオーディオ及び通
信ＣＯＤＥＣ１０８、ビデオ入力信号を受信するビデオ
Ａ／Ｄコンバータ１１０、ビデオ出力信号を転送するた
めのビデオＤ／Ａコンバータ１１２及び、フレームバッ
ファＳＤＲＡＭメモリ１１４のような、多種の機能ブロ
ックと接続される。本発明の一実施の形態において、前
述のマルチメディア信号プロセッサ２００は、例えば三
星半導体のＭＳＰ系列のマルチメディア信号プロセッサ
（三星ＭＳＰ）等を用いることができる。
【００１５】図２は、図１に示したマルチメディアマル
チプロセッサシステム１００のマルチメディア信号プロ
セッサ２００の内部構造を示したブロック図である。
チプロセッサシステム１００のマルチメディア信号プロ
セッサ２００の内部構造を示したブロック図である。
【００１６】同図において、マルチメディア信号プロセ
ッサ２００は、ファストバス(fastbus ；FBUS）２１０
を通し、例えば、３２ビットＰＣＩバスインタフェース
２２２、６４ビットＳＤＲＡＭメモリコントローラ２２
６、ＣＯＤＥＣインタフェース２１８と８チャンネルＤ
ＭＡコントローラ２２０とを備えたＡＳＩＣロジックブ
ロック２１６、及びホストプロセッサ１０２からＳＤＲ
ＡＭメモリ１１４へのデータ転送のためのメモリデータ
ムーバ(mover）２２４とを含む複数個のＦＢＵＳ周辺装
置に接続される。
ッサ２００は、ファストバス(fastbus ；FBUS）２１０
を通し、例えば、３２ビットＰＣＩバスインタフェース
２２２、６４ビットＳＤＲＡＭメモリコントローラ２２
６、ＣＯＤＥＣインタフェース２１８と８チャンネルＤ
ＭＡコントローラ２２０とを備えたＡＳＩＣロジックブ
ロック２１６、及びホストプロセッサ１０２からＳＤＲ
ＡＭメモリ１１４へのデータ転送のためのメモリデータ
ムーバ(mover）２２４とを含む複数個のＦＢＵＳ周辺装
置に接続される。
【００１７】ＰＣＩバスインタフェース２２２はシステ
ムバス１０６に接続され、例えば３３ＭＨｚで動作す
る。ＡＳＩＣロジックブロック２１６は、所望の機能の
遂行のための制御ロジックを提供する。本発明の一実施
の形態において、ＡＳＩＣロジックブロック２１６は、
種々のアナログＣＯＤＥＣ及び特定顧客向けＩ／Ｏ装置
と接続されたインタフェースを含む１０Ｋゲートを提供
する。メモリデータムーバ２２４は、ホストプロセッサ
１０２からのＤＭＡデータを、マルチメディア信号プロ
セッサ２００と接続されるＳＤＲＡＭメモリ１１４に転
送する。
ムバス１０６に接続され、例えば３３ＭＨｚで動作す
る。ＡＳＩＣロジックブロック２１６は、所望の機能の
遂行のための制御ロジックを提供する。本発明の一実施
の形態において、ＡＳＩＣロジックブロック２１６は、
種々のアナログＣＯＤＥＣ及び特定顧客向けＩ／Ｏ装置
と接続されたインタフェースを含む１０Ｋゲートを提供
する。メモリデータムーバ２２４は、ホストプロセッサ
１０２からのＤＭＡデータを、マルチメディア信号プロ
セッサ２００と接続されるＳＤＲＡＭメモリ１１４に転
送する。
【００１８】ＤＳＰコア２０１は、Ｉ／Ｏバス２１２を
介して、例えば、８２５４−互換(compatible)プログラ
ム可能なインターバルタイマ（programmable interval
timer)２２８、１６４５０−互換ＵＡＲＴ直列ライン２
３０、８２５９−互換プログラム可能なインタラプトコ
ントローラ２３２、及びビデオビットストリームを処理
するためのビットストリームプロセッサ２３４とを含む
複数個のＩ／Ｏバス装置に接続される。
介して、例えば、８２５４−互換(compatible)プログラ
ム可能なインターバルタイマ（programmable interval
timer)２２８、１６４５０−互換ＵＡＲＴ直列ライン２
３０、８２５９−互換プログラム可能なインタラプトコ
ントローラ２３２、及びビデオビットストリームを処理
するためのビットストリームプロセッサ２３４とを含む
複数個のＩ／Ｏバス装置に接続される。
【００１９】ＤＳＰコア２０１は、マルチメディア信号
プロセッサ２００の演算のコア部であり、プロセッサ２
０２、コプロセッサ２０４、コアプロセッサインタフェ
ース２０６、キャッシュサブシステム２０８、ＦＢＵＳ
２１０、及びＩ／Ｏバス２１２とを含む。本発明の一実
施の形態において、プロセッサ２０２は、文脈変更要
求、リアルタイムオペレーティングシステムの駆動、イ
ンタラプト及び例外(exception）処理、入出力装置管
理、ホストプロセッサ１０２との接続のような一般的な
処理機能を遂行するＡＲＭ７TMＲＩＳＣ制御プロセッサ
である。プロセッサ２０２は、４０ＭＨｚで動作し、コ
プロセッサインタフェース２０６を介してコプロセッサ
２０４と接続される。
プロセッサ２００の演算のコア部であり、プロセッサ２
０２、コプロセッサ２０４、コアプロセッサインタフェ
ース２０６、キャッシュサブシステム２０８、ＦＢＵＳ
２１０、及びＩ／Ｏバス２１２とを含む。本発明の一実
施の形態において、プロセッサ２０２は、文脈変更要
求、リアルタイムオペレーティングシステムの駆動、イ
ンタラプト及び例外(exception）処理、入出力装置管
理、ホストプロセッサ１０２との接続のような一般的な
処理機能を遂行するＡＲＭ７TMＲＩＳＣ制御プロセッサ
である。プロセッサ２０２は、４０ＭＨｚで動作し、コ
プロセッサインタフェース２０６を介してコプロセッサ
２０４と接続される。
【００２０】プロセッサ２０２は、命令処理中の通常状
態で発生する例外に応答して例外処理を遂行し、プログ
ラム実行の制御フローが変更されるようにする。
態で発生する例外に応答して例外処理を遂行し、プログ
ラム実行の制御フローが変更されるようにする。
【００２１】コプロセッサ２０４は、マルチメディア信
号プロセッサ２００のデジタル信号処理駆動部である。
本発明の一実施の形態において、コプロセッサ２０４
は、例えば三星ＭＳＰ系列のベクトルプロセッサ等を適
用可能である。ベクトルプロセッサとしてコプロセッサ
２０４は、ＳＩＭＤ(Single-Instruction-Multiple-Dat
a)構造を有し、ＤＣＴ(Discrete Cosine Trasforms）、
ＦＩＲフィルタリング、くりこみ(convolution）、ビデ
オ動作評価及び、他のプロセッシングオペレーションの
ような信号処理機能を遂行するものと、並列に多数のデ
ータ要素に作用するパイプラインされた(pipelined）Ｒ
ＩＳＣ駆動部とを含む。
号プロセッサ２００のデジタル信号処理駆動部である。
本発明の一実施の形態において、コプロセッサ２０４
は、例えば三星ＭＳＰ系列のベクトルプロセッサ等を適
用可能である。ベクトルプロセッサとしてコプロセッサ
２０４は、ＳＩＭＤ(Single-Instruction-Multiple-Dat
a)構造を有し、ＤＣＴ(Discrete Cosine Trasforms）、
ＦＩＲフィルタリング、くりこみ(convolution）、ビデ
オ動作評価及び、他のプロセッシングオペレーションの
ような信号処理機能を遂行するものと、並列に多数のデ
ータ要素に作用するパイプラインされた(pipelined）Ｒ
ＩＳＣ駆動部とを含む。
【００２２】コプロセッサ２０４は、多数のデータ要素
が、複数個のベクトル実行ユニットによってベクトル処
理される方式によって、並列に処理されるベクトル演算
を支援する。コプロセッサ２０４は、スカラー処理及び
組み合わせられたベクトル−スカラー処理の両方とも実
行する。コプロセッサ２０４の多数のデータ要素は、周
期当り（例えば１２．５ｎｓ）３２個の８／９ビット固
定小数点演算処理、１６個の１６ビット固定小数点演算
処理、または８個の３２ビット固定小数点または浮動小
数点算術処理の比率で計算される５７６ビットベクトル
にパッキングされる。大部分の３２ビットスカラー処理
は１周期当り１命令の比率でパイプラインされ、大部分
の５７６ビットベクトル処理は２周期当り１命令の比率
でパイプラインされる。ロード(load)及び格納処理は演
算処理と重畳され、別途のロード及び記憶回路により独
立的に遂行される。
が、複数個のベクトル実行ユニットによってベクトル処
理される方式によって、並列に処理されるベクトル演算
を支援する。コプロセッサ２０４は、スカラー処理及び
組み合わせられたベクトル−スカラー処理の両方とも実
行する。コプロセッサ２０４の多数のデータ要素は、周
期当り（例えば１２．５ｎｓ）３２個の８／９ビット固
定小数点演算処理、１６個の１６ビット固定小数点演算
処理、または８個の３２ビット固定小数点または浮動小
数点算術処理の比率で計算される５７６ビットベクトル
にパッキングされる。大部分の３２ビットスカラー処理
は１周期当り１命令の比率でパイプラインされ、大部分
の５７６ビットベクトル処理は２周期当り１命令の比率
でパイプラインされる。ロード(load)及び格納処理は演
算処理と重畳され、別途のロード及び記憶回路により独
立的に遂行される。
【００２３】図３を参照すると、コプロセッサ２０４
は、命令取出ユニット（instructionfetch unit）３０
２、命令デコーダ及びイシュア(issuer)３０４、命令実
行データ経路３０６及び、ロード及びセーブユニット３
０８とを含む４個の機能ブロックを備える。命令取出ユ
ニット３０２及び命令デコーダ及びイシュア３０４はコ
プロセッサ２０４に含まれ、コプロセッサ２０４がプロ
セッサ２０２とは別途に動作するようにする。
は、命令取出ユニット（instructionfetch unit）３０
２、命令デコーダ及びイシュア(issuer)３０４、命令実
行データ経路３０６及び、ロード及びセーブユニット３
０８とを含む４個の機能ブロックを備える。命令取出ユ
ニット３０２及び命令デコーダ及びイシュア３０４はコ
プロセッサ２０４に含まれ、コプロセッサ２０４がプロ
セッサ２０２とは別途に動作するようにする。
【００２４】命令取出ユニット３０２は、命令及びサブ
ルーチン命令への分岐(Branch)及びジャンプ(Jump)のよ
うなプロセス制御のフロー命令を先取り(prefetch)す
る。命令取出ユニット３０２は、現在実行中のストリー
ムのための１６列のプリフェッチされた命令と、分岐目
標ストリーム(Branch target stream)のための８列のプ
リフェッチされた命令とを含む。命令取出ユニット３０
２は、命令キャッシュから１周期の間８個までの命令を
２５６ビット幅のバスを通して入力する。
ルーチン命令への分岐(Branch)及びジャンプ(Jump)のよ
うなプロセス制御のフロー命令を先取り(prefetch)す
る。命令取出ユニット３０２は、現在実行中のストリー
ムのための１６列のプリフェッチされた命令と、分岐目
標ストリーム(Branch target stream)のための８列のプ
リフェッチされた命令とを含む。命令取出ユニット３０
２は、命令キャッシュから１周期の間８個までの命令を
２５６ビット幅のバスを通して入力する。
【００２５】命令デコーダ及びイシュア３０４は、コプ
ロセッサ２０４によって実行されるすべての命令をデコ
ーディングし準備する。デコーダは命令取出ユニット３
０２からの入力順序によって１周期の間１命令を処理
し、イシュアは実行手段及び演算数データの能力に従っ
て順序に関係なく大部分の命令を準備する。
ロセッサ２０４によって実行されるすべての命令をデコ
ーディングし準備する。デコーダは命令取出ユニット３
０２からの入力順序によって１周期の間１命令を処理
し、イシュアは実行手段及び演算数データの能力に従っ
て順序に関係なく大部分の命令を準備する。
【００２６】図４を参照すると、命令実行データ経路３
０６は、４ポートレジスタファイル４０２、８個の３２
×３２並列乗算器（multiplier）４０４、８個の３６ビ
ットＦＡＬＵ４０６とを含む。レジスタファイル４０２
は、周期当り２個の読み取り動作と２個の書き込み動作
を支援する。並列乗算器４０４は、整数または浮動小数
点(floating point)フォーマットで、８個の３２ビット
掛け算を行うか、または周期当り１６個の１６ビット掛
け算、または３２個の８ビット掛け算を行う。ＦＡＬＵ
４０６は、周期当り（例えば１２．５ｎｓ）整数または
浮動小数点フォーマットで、８個の３６ビットＦＡＬＵ
処理、１６個の１６ビットＦＡＬＵ処理、または３２個
の８ビット処理を実行する。
０６は、４ポートレジスタファイル４０２、８個の３２
×３２並列乗算器（multiplier）４０４、８個の３６ビ
ットＦＡＬＵ４０６とを含む。レジスタファイル４０２
は、周期当り２個の読み取り動作と２個の書き込み動作
を支援する。並列乗算器４０４は、整数または浮動小数
点(floating point)フォーマットで、８個の３２ビット
掛け算を行うか、または周期当り１６個の１６ビット掛
け算、または３２個の８ビット掛け算を行う。ＦＡＬＵ
４０６は、周期当り（例えば１２．５ｎｓ）整数または
浮動小数点フォーマットで、８個の３６ビットＦＡＬＵ
処理、１６個の１６ビットＦＡＬＵ処理、または３２個
の８ビット処理を実行する。
【００２７】レジスタファイル４０２は、複数個の特殊
目的レジスタ及び複数個の復帰アドレス(return addres
s)レジスタとを含む。特殊目的レジスタは、ベクトル制
御及び状態レジスタ（ＶＣＳＲ）、ベクトルプログラム
カウンタ（ＶＰＣ）、ベクトル例外プログラムカウンタ
(vector exception program counter ：VEPC）、ベクト
ルインタラプト発生源レジスタ(vector interrupt sour
ce register ；VISRC）、ベクトル及び制御プロセッサ
同期化レジスタ(vector and control processor synchr
onization register；VASYNC）及び多様なカウント、マ
スク、オーバフロー及び区切り点レジスタのような他の
レジスタを含む。ＶＰＣは、コプロセッサ２０４により
実行される、次の命令のアドレスである。
目的レジスタ及び複数個の復帰アドレス(return addres
s)レジスタとを含む。特殊目的レジスタは、ベクトル制
御及び状態レジスタ（ＶＣＳＲ）、ベクトルプログラム
カウンタ（ＶＰＣ）、ベクトル例外プログラムカウンタ
(vector exception program counter ：VEPC）、ベクト
ルインタラプト発生源レジスタ(vector interrupt sour
ce register ；VISRC）、ベクトル及び制御プロセッサ
同期化レジスタ(vector and control processor synchr
onization register；VASYNC）及び多様なカウント、マ
スク、オーバフロー及び区切り点レジスタのような他の
レジスタを含む。ＶＰＣは、コプロセッサ２０４により
実行される、次の命令のアドレスである。
【００２８】ＶＩＳＲＣは、プロセッサ２０２にインタ
ラプト発生源を表わす。ＶＩＳＲＣの適切なビットは例
外検出によってハードウェアで設定される。このビット
は、コプロセッサ２０４の再実行前に、ソフトウェアに
よってリセットされる。ＶＩＳＲＣ内のある設定ビット
は、コプロセッサ２０４がアイドル状態(idle state)
（ＶＰ＿ＩＤＬＥ）に入るようにする。該当インタラプ
トイネーブルビットが、コプロセッサインタフェース２
０６内のＶＩＭＳＫレジスタの内に設定されると、ＩＲ
Ｑインタラプトはプロセッサ２０２に信号で知らせる。
ラプト発生源を表わす。ＶＩＳＲＣの適切なビットは例
外検出によってハードウェアで設定される。このビット
は、コプロセッサ２０４の再実行前に、ソフトウェアに
よってリセットされる。ＶＩＳＲＣ内のある設定ビット
は、コプロセッサ２０４がアイドル状態(idle state)
（ＶＰ＿ＩＤＬＥ）に入るようにする。該当インタラプ
トイネーブルビットが、コプロセッサインタフェース２
０６内のＶＩＭＳＫレジスタの内に設定されると、ＩＲ
Ｑインタラプトはプロセッサ２０２に信号で知らせる。
【００２９】コプロセッサ２０４は、正確な例外と不正
確な例外とを含む例外条件を検出する。正確な例外は、
コプロセッサ２０４により検出され、間違った命令の前
に報告される。正確な例外は、命令アドレス区切り点例
外、データアドレス区切り点例外、無効命令例外、単一
ステップ例外、復旧アドレススタックオーバフロー例
外、復旧アドレススタックアンダフロー例外、ＶＣＩＮ
Ｔ例外、及びＶＣＪＯＩＮ例外を含む。コプロセッサ２
０４の不正確な例外は、間違った命令へのプログラム順
序上の後方の定まらない数の命令を実行してから検出さ
れ報告される。不正確な例外は、無効命令アドレス例
外、無効データアドレス例外、整列されていないデータ
アクセス例外、整数オーバフロー例外、浮動小数点オー
バフロー例外、浮動小数点無効演算数例外、ゼロによる
浮動小数点割り算例外、及びゼロによる整数割り算例外
とを含む。
確な例外とを含む例外条件を検出する。正確な例外は、
コプロセッサ２０４により検出され、間違った命令の前
に報告される。正確な例外は、命令アドレス区切り点例
外、データアドレス区切り点例外、無効命令例外、単一
ステップ例外、復旧アドレススタックオーバフロー例
外、復旧アドレススタックアンダフロー例外、ＶＣＩＮ
Ｔ例外、及びＶＣＪＯＩＮ例外を含む。コプロセッサ２
０４の不正確な例外は、間違った命令へのプログラム順
序上の後方の定まらない数の命令を実行してから検出さ
れ報告される。不正確な例外は、無効命令アドレス例
外、無効データアドレス例外、整列されていないデータ
アクセス例外、整数オーバフロー例外、浮動小数点オー
バフロー例外、浮動小数点無効演算数例外、ゼロによる
浮動小数点割り算例外、及びゼロによる整数割り算例外
とを含む。
【００３０】ベクトルインタラプト命令レジスタ（ＶＩ
ＩＮＳ）は、命令が拡張され、プロセッサ２０２をイン
タラプトする時、コプロセッサＶＣＩＮＴまたはＶＣＪ
ＯＩＮ命令でアップデートされる。
ＩＮＳ）は、命令が拡張され、プロセッサ２０２をイン
タラプトする時、コプロセッサＶＣＩＮＴまたはＶＣＪ
ＯＩＮ命令でアップデートされる。
【００３１】プロセッサ２０２は、コプロセッサ２０４
の駆動を開始する。
の駆動を開始する。
【００３２】ベクトルインタラプトマスクレジスタ（Ｖ
ＩＭＳＫ）は、コプロセッサ２０４内で発生する例外を
プロセッサ２０２に報告することを制御する。ＶＩＭＳ
Ｋ内のビットは、ベクトルインタラプト発生源レジスタ
（ＶＩＳＲＣ）内の該当ビットによって設定されると、
例外をイネーブルさせ、プロセッサ２０２をインタラプ
トする。ＶＩＳＲＣレジスタは、複数個の例外及び命令
中のどれが発生源であるかを表わす、複数個のビットを
含む。
ＩＭＳＫ）は、コプロセッサ２０４内で発生する例外を
プロセッサ２０２に報告することを制御する。ＶＩＭＳ
Ｋ内のビットは、ベクトルインタラプト発生源レジスタ
（ＶＩＳＲＣ）内の該当ビットによって設定されると、
例外をイネーブルさせ、プロセッサ２０２をインタラプ
トする。ＶＩＳＲＣレジスタは、複数個の例外及び命令
中のどれが発生源であるかを表わす、複数個のビットを
含む。
【００３３】ＶＩＭＳＫレジスタは、データアドレス区
切り点インタラプトイネーブル(data address breakpoi
nt interrupt enable ；DABE）、命令アドレス区切り点
インタラプトイネーブル（ＩＡＢＥ）、及び単一ステッ
プインタラプトイネーブル(single-step interrupt ena
ble ；SSTPE)を含む。ＶＩＭＳＫは浮動小数点オーバフ
ロー（ＦＯＶＥ）、無効演算数（ＦＩＮＶＥ）及び、ゼ
ロによる割り算(divide-by-zero)（ＦＤＩＶＥ）インタ
ラプトイネーブルビット、及び整数オーバフロー（ＩＯ
ＶＥ）及び、ゼロによる割り算（ＩＤＩＶＥ）インタラ
プトイネーブルを制御する。ＶＩＭＳＫはまた、ＶＣＩ
ＮＴインタラプトイネーブル（ＶＩＥ）、ＶＣＪＯＩＮ
インタラプトイネーブル（ＶＪＥ）及び、文脈変更イネ
ーブル（ＣＳＥ）を制御する。
切り点インタラプトイネーブル(data address breakpoi
nt interrupt enable ；DABE）、命令アドレス区切り点
インタラプトイネーブル（ＩＡＢＥ）、及び単一ステッ
プインタラプトイネーブル(single-step interrupt ena
ble ；SSTPE)を含む。ＶＩＭＳＫは浮動小数点オーバフ
ロー（ＦＯＶＥ）、無効演算数（ＦＩＮＶＥ）及び、ゼ
ロによる割り算(divide-by-zero)（ＦＤＩＶＥ）インタ
ラプトイネーブルビット、及び整数オーバフロー（ＩＯ
ＶＥ）及び、ゼロによる割り算（ＩＤＩＶＥ）インタラ
プトイネーブルを制御する。ＶＩＭＳＫはまた、ＶＣＩ
ＮＴインタラプトイネーブル（ＶＩＥ）、ＶＣＪＯＩＮ
インタラプトイネーブル（ＶＪＥ）及び、文脈変更イネ
ーブル（ＣＳＥ）を制御する。
【００３４】コプロセッサ２０４は、プロセッサ２０２
に信号を送ることにより、プロセッサ２０２と対話を行
う。特に、コプロセッサ２０４は、コプロセッサ２０４
が同期される命令を実行したことを表わす、使用者拡張
されたレジスタを通して間接的にプロセッサ２０２に信
号を送る。コプロセッサ２０４はコプロセッサ２０４が
例外を停止させ、ＶＰ＿ＩＤＬＥ状態に入ったことを表
わすインタラプト要求を通し、直接にプロセッサ２０２
に信号を送る。
に信号を送ることにより、プロセッサ２０２と対話を行
う。特に、コプロセッサ２０４は、コプロセッサ２０４
が同期される命令を実行したことを表わす、使用者拡張
されたレジスタを通して間接的にプロセッサ２０２に信
号を送る。コプロセッサ２０４はコプロセッサ２０４が
例外を停止させ、ＶＰ＿ＩＤＬＥ状態に入ったことを表
わすインタラプト要求を通し、直接にプロセッサ２０２
に信号を送る。
【００３５】コプロセッサ２０４は、プロセッサ２０２
への信号転送のため、２個の命令を実行する。ＶＣＪＯ
ＩＮ命令（ＶＣＪＯＩＮｎ）は、プロセッサ２０２と条
件付き結合され、コプロセッサ２０４が停止し、ＶＰ＿
ＩＤＬＥ状態に入るようにする。コプロセッサ２０４内
のプログラムカウンタ（図示せず）は、ＶＣＪＯＩＮ命
令によって命令をアドレスする。コプロセッサ２０４に
より実行されるＶＣＪＯＩＮ命令は、制御フロークラス
に分類される。制御フロー命令は、ブランチ、減少及び
ブランチ、ジャンプ、サブルーチンからの復帰、文脈変
更及び、バリア命令のような多様な条件的命令を含む。
への信号転送のため、２個の命令を実行する。ＶＣＪＯ
ＩＮ命令（ＶＣＪＯＩＮｎ）は、プロセッサ２０２と条
件付き結合され、コプロセッサ２０４が停止し、ＶＰ＿
ＩＤＬＥ状態に入るようにする。コプロセッサ２０４内
のプログラムカウンタ（図示せず）は、ＶＣＪＯＩＮ命
令によって命令をアドレスする。コプロセッサ２０４に
より実行されるＶＣＪＯＩＮ命令は、制御フロークラス
に分類される。制御フロー命令は、ブランチ、減少及び
ブランチ、ジャンプ、サブルーチンからの復帰、文脈変
更及び、バリア命令のような多様な条件的命令を含む。
【００３６】再び図２を参照すると、キャッシュサブシ
ステム２０８は、データキャッシュ２３６（例えば、５
ＫＢ）、命令キャッシュ２３８（例えば、２ＫＢ）、及
びキャッシュＲＯＭ（例えば、１６ＫＢ）とを含み、コ
プロセッサ２０４の速度（８０ＭＨｚ）と同一速度で動
作する。本発明の一実施の形態において、キャッシュサ
ブシステム２０８は、プロセッサ２０２のための１キロ
バイトの命令格納領域及び、１キロバイトのデータ格納
領域と、コプロセッサ２０４のための１キロバイトの命
令格納領域と、４キロバイトのデータ格納領域、及びプ
ロセッサ２０２とコプロセッサ２０４のための共有１６
キロバイトの集積化された命令及びデータキャッシュＲ
ＯＭ２４０とを備えている。
ステム２０８は、データキャッシュ２３６（例えば、５
ＫＢ）、命令キャッシュ２３８（例えば、２ＫＢ）、及
びキャッシュＲＯＭ（例えば、１６ＫＢ）とを含み、コ
プロセッサ２０４の速度（８０ＭＨｚ）と同一速度で動
作する。本発明の一実施の形態において、キャッシュサ
ブシステム２０８は、プロセッサ２０２のための１キロ
バイトの命令格納領域及び、１キロバイトのデータ格納
領域と、コプロセッサ２０４のための１キロバイトの命
令格納領域と、４キロバイトのデータ格納領域、及びプ
ロセッサ２０２とコプロセッサ２０４のための共有１６
キロバイトの集積化された命令及びデータキャッシュＲ
ＯＭ２４０とを備えている。
【００３７】キャッシュサブシステム２０８は、３２ビ
ットデータバスを通しプロセッサ２０２と接続され、１
２８ビットデータバスを通しコプロセッサ２０４と接続
される。キャッシュＲＯＭ２４０は、μＲＯＭ初期化ソ
フトウェア、セルフテスト診断ソフトウェア、多様なシ
ステム管理ソフトウェア、ライブラリルーチン及び、選
択された命令及びデータ常数のためのキャッシュを含
む。特に、キャッシュＲＯＭ２４０は、プロセッサ２０
２のための命令例外処理ハンドラ及び入出力装置インタ
ラプト処理ハンドラ（０、１、２、３）を備えている。
またキャッシュＲＯＭ２４０は、プロセッサ２０２内で
実行されるベクトルプロセッサインタラプト処理ハンド
ラと、ベクトルプロセッサ区切り点例外処理ハンドラと
を含む。
ットデータバスを通しプロセッサ２０２と接続され、１
２８ビットデータバスを通しコプロセッサ２０４と接続
される。キャッシュＲＯＭ２４０は、μＲＯＭ初期化ソ
フトウェア、セルフテスト診断ソフトウェア、多様なシ
ステム管理ソフトウェア、ライブラリルーチン及び、選
択された命令及びデータ常数のためのキャッシュを含
む。特に、キャッシュＲＯＭ２４０は、プロセッサ２０
２のための命令例外処理ハンドラ及び入出力装置インタ
ラプト処理ハンドラ（０、１、２、３）を備えている。
またキャッシュＲＯＭ２４０は、プロセッサ２０２内で
実行されるベクトルプロセッサインタラプト処理ハンド
ラと、ベクトルプロセッサ区切り点例外処理ハンドラと
を含む。
【００３８】図５はマルチメディア信号プロセッサ２０
０のソフトウェア及びファームウェア構造５００を示し
たもので、マルチメディア信号プロセッサ２００は、マ
ルチメディア信号プロセッサ２００上で実行されるＭＳ
Ｐシステム要素ソフトウェア５０２と、ホストプロセッ
サ１０２上で実行されるＰＣ応用及びオペレーティング
システムソフトウェア５０８とを含む。マルチメディア
信号プロセッサ２００は、コプロセッサ２０４上で実行
される、ベクトル化されたＤＳＰファームウェアライブ
ラリと、プロセッサ２０２上で実行されるシステム管理
機能ブロック５０６とを含むファームウェアにより制御
される。
０のソフトウェア及びファームウェア構造５００を示し
たもので、マルチメディア信号プロセッサ２００は、マ
ルチメディア信号プロセッサ２００上で実行されるＭＳ
Ｐシステム要素ソフトウェア５０２と、ホストプロセッ
サ１０２上で実行されるＰＣ応用及びオペレーティング
システムソフトウェア５０８とを含む。マルチメディア
信号プロセッサ２００は、コプロセッサ２０４上で実行
される、ベクトル化されたＤＳＰファームウェアライブ
ラリと、プロセッサ２０２上で実行されるシステム管理
機能ブロック５０６とを含むファームウェアにより制御
される。
【００３９】前述のベクトル化されたＤＳＰファームウ
ェアライブラリ５０４及びシステム管理機能ブロック５
０６は、ＭＳＰシステム要素ソフトウェア５０２内に含
まれる。前述のソフトウェア及びファームウェア構造５
００は、ホスト応用制御動作から信号処理機能を分離
し、ソフトウェア開発を単純化させ、ソフトウェア設計
関係を向上させ、応用開発及び維持費用を減少させる。
ェアライブラリ５０４及びシステム管理機能ブロック５
０６は、ＭＳＰシステム要素ソフトウェア５０２内に含
まれる。前述のソフトウェア及びファームウェア構造５
００は、ホスト応用制御動作から信号処理機能を分離
し、ソフトウェア開発を単純化させ、ソフトウェア設計
関係を向上させ、応用開発及び維持費用を減少させる。
【００４０】ＭＳＰシステム要素ソフトウェア５０２
は、プロセッサ２０２上で独自的に実行され、ＭＳＰリ
アルタイムオペレーティングシステムコア部５１０、マ
ルチメディアライブラリモジュール５１２、システム管
理機能ブロック５０６及び、ベクトル化されたＤＳＰフ
ァームウェアライブラリ５０４を含む。ＭＳＰリアルタ
イムコア部５１０は、マイクロソフトのＭＭＯＳＡリア
ルタイムカーネル（Ｋｅｒｎｅｌ）のサブセットであ
り、ホストプロセッサ１０２、資源管理、Ｉ／Ｏ装置駆
動及び、大部分のインタラプト及び例外処理への接続を
担う。ＭＳＰリアルタイムコア部５１０は、ホストプロ
セッサ１０２上で実行されるＷｉｎｄｏｗｓTM及びＷｉ
ｎｄｏｗｓＮＴTMソフトウェアとの接続のためのソフト
ウェアを含む。
は、プロセッサ２０２上で独自的に実行され、ＭＳＰリ
アルタイムオペレーティングシステムコア部５１０、マ
ルチメディアライブラリモジュール５１２、システム管
理機能ブロック５０６及び、ベクトル化されたＤＳＰフ
ァームウェアライブラリ５０４を含む。ＭＳＰリアルタ
イムコア部５１０は、マイクロソフトのＭＭＯＳＡリア
ルタイムカーネル（Ｋｅｒｎｅｌ）のサブセットであ
り、ホストプロセッサ１０２、資源管理、Ｉ／Ｏ装置駆
動及び、大部分のインタラプト及び例外処理への接続を
担う。ＭＳＰリアルタイムコア部５１０は、ホストプロ
セッサ１０２上で実行されるＷｉｎｄｏｗｓTM及びＷｉ
ｎｄｏｗｓＮＴTMソフトウェアとの接続のためのソフト
ウェアを含む。
【００４１】ＭＳＰリアルタイムコア部５１０は、ホス
トプロセッサ１０２から所定のアプリケーションファー
ムウェアを選択しダウンロードするためのソフトウェ
ア、プロセッサ２０２とベクトルプロセッサ２０４内で
の実行のためのタスク準備のためのソフトウェアと、メ
モリ及びＩ／Ｏ装置を含むマルチメディア信号プロセッ
サ２００のシステム資源を管理するためのソフトウェア
とを含む。ＭＳＰリアルタイムコア部５１０は、またマ
ルチメディア信号プロセッサ２００のタスク間の同期接
続のためのソフトウェアと、ＭＳＰ関連インタラプト、
例外及び状態条件を報告するためのソフトウェアとを含
む。
トプロセッサ１０２から所定のアプリケーションファー
ムウェアを選択しダウンロードするためのソフトウェ
ア、プロセッサ２０２とベクトルプロセッサ２０４内で
の実行のためのタスク準備のためのソフトウェアと、メ
モリ及びＩ／Ｏ装置を含むマルチメディア信号プロセッ
サ２００のシステム資源を管理するためのソフトウェア
とを含む。ＭＳＰリアルタイムコア部５１０は、またマ
ルチメディア信号プロセッサ２００のタスク間の同期接
続のためのソフトウェアと、ＭＳＰ関連インタラプト、
例外及び状態条件を報告するためのソフトウェアとを含
む。
【００４２】ベクトル化されたＤＳＰファームウェアラ
イブラリ５０４は、すべてのデジタル信号処理機能を遂
行する。ベクトル化されたＤＳＰファームウェアライブ
ラリ５０４は、またはプロセッサ２０２によってベクト
ルプロセッサ２０４に発行されたコプロセッサインタラ
プト、またはベクトルプロセッサ２０４内で発生される
ハードウェアスタックオーバフロー例外のような特別な
割込みを制御する。
イブラリ５０４は、すべてのデジタル信号処理機能を遂
行する。ベクトル化されたＤＳＰファームウェアライブ
ラリ５０４は、またはプロセッサ２０２によってベクト
ルプロセッサ２０４に発行されたコプロセッサインタラ
プト、またはベクトルプロセッサ２０４内で発生される
ハードウェアスタックオーバフロー例外のような特別な
割込みを制御する。
【００４３】マルチメディアライブラリモジュール５１
２は、データ通信、ＭＰＥＧビデオ及びオーディオ、ス
ピーチコーディング及び合成、サウンドブラスタ−互換
オーディオなどを含む通信処理機能を遂行する。ＭＳＰ
リアルタイムコア部５１０は、マルチメディア信号プロ
セッサ２００上で実行されるマルチメディア応用を容易
にする、堅実なリアルタイムマルチタスキングのプリエ
ンプティブ(pre-emptive）オペレーティングシステムで
ある。
２は、データ通信、ＭＰＥＧビデオ及びオーディオ、ス
ピーチコーディング及び合成、サウンドブラスタ−互換
オーディオなどを含む通信処理機能を遂行する。ＭＳＰ
リアルタイムコア部５１０は、マルチメディア信号プロ
セッサ２００上で実行されるマルチメディア応用を容易
にする、堅実なリアルタイムマルチタスキングのプリエ
ンプティブ(pre-emptive）オペレーティングシステムで
ある。
【００４４】ホストプロセッサ１０２内で実行されるＰ
Ｃアプリケーション及びオペレーティングシステムソフ
トウェア５０８は、システムバス１０６を通してＭＳＰ
制御及び状態レジスタへの読み取り及び書き込み動作、
及びシステムメモリ１０４とマルチメディア信号プロセ
ッサ２００に常駐する共有データ構造への書き込みを遂
行することによって、マルチメディア信号プロセッサ２
００を制御する。
Ｃアプリケーション及びオペレーティングシステムソフ
トウェア５０８は、システムバス１０６を通してＭＳＰ
制御及び状態レジスタへの読み取り及び書き込み動作、
及びシステムメモリ１０４とマルチメディア信号プロセ
ッサ２００に常駐する共有データ構造への書き込みを遂
行することによって、マルチメディア信号プロセッサ２
００を制御する。
【００４５】ＭＳＰプログラム実行は、第１実行ストリ
ームを遂行するプロセッサ２０２から始まる。プロセッ
サ２０２は、ベクトルプロセッサ２０４内の第２の独立
的な実行ストリームを開始することができる。プロセッ
サ２０２とベクトルプロセッサ２０４の動作は、ＳＴＡ
ＲＴＶＰ、ＩＮＴＶＰ及びＴＥＳＴＶＰ命令、及びＶＪ
ＯＩＮ及びＶＩＮＴ命令を含む、ベクトルプロセッサ２
０４内で実行される、特殊命令を含むプロセッサ２０２
内で処理される特定のコプロセッサ命令を通して同期さ
れる。プロセッサ２０２とベクトルプロセッサ２０４間
のデータ転送は、プロセッサ２０２内で実行されるデー
タ移動命令によって実行される。
ームを遂行するプロセッサ２０２から始まる。プロセッ
サ２０２は、ベクトルプロセッサ２０４内の第２の独立
的な実行ストリームを開始することができる。プロセッ
サ２０２とベクトルプロセッサ２０４の動作は、ＳＴＡ
ＲＴＶＰ、ＩＮＴＶＰ及びＴＥＳＴＶＰ命令、及びＶＪ
ＯＩＮ及びＶＩＮＴ命令を含む、ベクトルプロセッサ２
０４内で実行される、特殊命令を含むプロセッサ２０２
内で処理される特定のコプロセッサ命令を通して同期さ
れる。プロセッサ２０２とベクトルプロセッサ２０４間
のデータ転送は、プロセッサ２０２内で実行されるデー
タ移動命令によって実行される。
【００４６】コプロセッサ２０４は、プロセッサ２０２
に信号を送ることによって、プロセッサ２０２との対話
を行う。特に、コプロセッサ２０４は、コプロセッサ２
０４が同期される命令を実行したことを表わす使用者拡
張されたレジスタを通し、間接的にプロセッサ２０２に
信号を送る。コプロセッサ２０４は、コプロセッサ２０
４が例外を停止させ、ＶＰ＿ＩＤＬＥ状態に入ったこと
を表わすインタラプト要求を通し、直接にプロセッサ２
０２に信号を送る。コプロセッサ２０４は、プロセッサ
２０２への信号転送のために２個の命令を実行する。Ｖ
ＣＪＯＩＮ命令と、プロセッサ２０２に条件的に割込む
ＶＣＩＮＴ命令（ＶＣＪＯＩＮｎ）は、コプロセッサ２
０４を停止し、ＶＰ＿ＩＤＬＥ状態に入るようにする。
ＶＣＩＮＴ及びＶＣＪＯＩＮ命令は、制御フロークラス
に分類されるコプロセッサ２０４によって実行される命
令である。この制御フロー命令は、ブランチ、減分及び
ブランチ、ジャンプ、サブルーチンからの復帰、文脈変
更、及びバリア命令のような多様な条件付き命令を含
む。
に信号を送ることによって、プロセッサ２０２との対話
を行う。特に、コプロセッサ２０４は、コプロセッサ２
０４が同期される命令を実行したことを表わす使用者拡
張されたレジスタを通し、間接的にプロセッサ２０２に
信号を送る。コプロセッサ２０４は、コプロセッサ２０
４が例外を停止させ、ＶＰ＿ＩＤＬＥ状態に入ったこと
を表わすインタラプト要求を通し、直接にプロセッサ２
０２に信号を送る。コプロセッサ２０４は、プロセッサ
２０２への信号転送のために２個の命令を実行する。Ｖ
ＣＪＯＩＮ命令と、プロセッサ２０２に条件的に割込む
ＶＣＩＮＴ命令（ＶＣＪＯＩＮｎ）は、コプロセッサ２
０４を停止し、ＶＰ＿ＩＤＬＥ状態に入るようにする。
ＶＣＩＮＴ及びＶＣＪＯＩＮ命令は、制御フロークラス
に分類されるコプロセッサ２０４によって実行される命
令である。この制御フロー命令は、ブランチ、減分及び
ブランチ、ジャンプ、サブルーチンからの復帰、文脈変
更、及びバリア命令のような多様な条件付き命令を含
む。
【００４７】マルチメディア信号プロセッサ２００は、
連続的なプログラム実行と関連したマルチタスキング動
作を遂行することができる。プログラム間の文脈変更に
必要な時間は、文脈変更されるプログラムを無事に復旧
することに必要なすべてのプロセッサ状態情報を格納す
る従来の格納に比べて、関連するプロセッサ状態情報を
格納することによりプロセッサ状態情報量を減少させる
ことができる。文脈が変更される間、格納されたプロセ
ッサ情報量を減少させることによって、以下に説明する
通り、資源をより効率的に利用することができる。
連続的なプログラム実行と関連したマルチタスキング動
作を遂行することができる。プログラム間の文脈変更に
必要な時間は、文脈変更されるプログラムを無事に復旧
することに必要なすべてのプロセッサ状態情報を格納す
る従来の格納に比べて、関連するプロセッサ状態情報を
格納することによりプロセッサ状態情報量を減少させる
ことができる。文脈が変更される間、格納されたプロセ
ッサ情報量を減少させることによって、以下に説明する
通り、資源をより効率的に利用することができる。
【００４８】図６は、マルチメディアマルチプロセッサ
システム１００に採用されたもので、例えば三星ＭＳＰ
系列のマルチメディア信号プロセッサから選択されたマ
ルチメディア信号プロセッサ２００を利用する効率的な
文脈変更及び、プログラム復旧プロセスフロー６００
（文脈セーブ／復旧プロセスフロー６００）の一実施の
形態を示したものである。文脈セーブ／復旧プロセスフ
ロー６００は、プログラム実行ブロック６０２から始ま
る。プログラム実行ブロック６０２において、コプロセ
ッサ２０４（図２参照）は、アプリケーションプログラ
ムのようなプログラムを実行する。このアプリケーショ
ンプログラムは、アプリケーションプログラム全般にわ
たって、プログラマーによって散在されたマークを含む
ことによって、このマークが大略規則的に表れ得るよう
にする。
システム１００に採用されたもので、例えば三星ＭＳＰ
系列のマルチメディア信号プロセッサから選択されたマ
ルチメディア信号プロセッサ２００を利用する効率的な
文脈変更及び、プログラム復旧プロセスフロー６００
（文脈セーブ／復旧プロセスフロー６００）の一実施の
形態を示したものである。文脈セーブ／復旧プロセスフ
ロー６００は、プログラム実行ブロック６０２から始ま
る。プログラム実行ブロック６０２において、コプロセ
ッサ２０４（図２参照）は、アプリケーションプログラ
ムのようなプログラムを実行する。このアプリケーショ
ンプログラムは、アプリケーションプログラム全般にわ
たって、プログラマーによって散在されたマークを含む
ことによって、このマークが大略規則的に表れ得るよう
にする。
【００４９】この実施の形態において、このマークは、
ＶＣＣＳというコプロセッサ２０４の条件付き文脈変更
命令である。アプリケーションプログラムが実行される
間、あるポイントでコプロセッサ２０４は、現在実行中
のプログラム内のこのポイントと関連したプロセッサ状
態情報を含む。アプリケーションプログラム内の何ヶ所
のポイントでは、文脈変更後でアプリケーションプログ
ラムを無事に復旧することに必要なプロセッサ状態情報
が他のポイントより割合少ない。文脈変更を通し、最少
量のプロセッサ状態情報の保存を必要とするアプリケー
ションプログラム内のこのような“減少されたプロセッ
サ状態”ポイントを認知するプログラムマーは、アプリ
ケーションプログラム内のこれの減少されたプロセッサ
状態ポイントにＶＣＣＳ命令を下ろす。しかし、お互い
に出会ったＶＣＣＳ命令間の間隔は、文脈変更動作を大
きく遅延させないように、大きくないものが好ましい。
この間隔は、プログラマーの判断、アプリケーションプ
ログラム及びコプロセッサ２０４のクロック速度により
決定される。一実施の形態によるこの間隔は、要求され
た文脈変更と要求に対する応答の間に、２μＳＥＣ以下
の遅延を発生させる。
ＶＣＣＳというコプロセッサ２０４の条件付き文脈変更
命令である。アプリケーションプログラムが実行される
間、あるポイントでコプロセッサ２０４は、現在実行中
のプログラム内のこのポイントと関連したプロセッサ状
態情報を含む。アプリケーションプログラム内の何ヶ所
のポイントでは、文脈変更後でアプリケーションプログ
ラムを無事に復旧することに必要なプロセッサ状態情報
が他のポイントより割合少ない。文脈変更を通し、最少
量のプロセッサ状態情報の保存を必要とするアプリケー
ションプログラム内のこのような“減少されたプロセッ
サ状態”ポイントを認知するプログラムマーは、アプリ
ケーションプログラム内のこれの減少されたプロセッサ
状態ポイントにＶＣＣＳ命令を下ろす。しかし、お互い
に出会ったＶＣＣＳ命令間の間隔は、文脈変更動作を大
きく遅延させないように、大きくないものが好ましい。
この間隔は、プログラマーの判断、アプリケーションプ
ログラム及びコプロセッサ２０４のクロック速度により
決定される。一実施の形態によるこの間隔は、要求され
た文脈変更と要求に対する応答の間に、２μＳＥＣ以下
の遅延を発生させる。
【００５０】文脈変更後、プログラムを無事に再実行さ
せることに必要なプロセッサ状態情報量を減少させるこ
とによって、プロセッサ状態情報の潜在的な大きさが非
常に大きい場合、特にプロセッサ動作の利得を大きくす
ることができる。例えば、三星ＭＳＰ系列のあるプロセ
ッサは、プロセッサ状態情報に割当てられた最も多い量
のメモリ格納領域を有する典型的な構造である。三星Ｍ
ＳＰは、７キロバイト以上のプロセッサ状態情報を含
み、６４個の２８８ビットベクトルレジスタ、８０個以
上の３２ビットスカラーレジスタ、及び最大４キロバイ
トのスクラッチパッドメモリを含む。三星ＭＳＰのよう
な構造における文脈変更及びプログラムの復旧が遂行さ
れる間のプロセッサ状態情報の転送量の減少と関連して
性能を向上できる。
せることに必要なプロセッサ状態情報量を減少させるこ
とによって、プロセッサ状態情報の潜在的な大きさが非
常に大きい場合、特にプロセッサ動作の利得を大きくす
ることができる。例えば、三星ＭＳＰ系列のあるプロセ
ッサは、プロセッサ状態情報に割当てられた最も多い量
のメモリ格納領域を有する典型的な構造である。三星Ｍ
ＳＰは、７キロバイト以上のプロセッサ状態情報を含
み、６４個の２８８ビットベクトルレジスタ、８０個以
上の３２ビットスカラーレジスタ、及び最大４キロバイ
トのスクラッチパッドメモリを含む。三星ＭＳＰのよう
な構造における文脈変更及びプログラムの復旧が遂行さ
れる間のプロセッサ状態情報の転送量の減少と関連して
性能を向上できる。
【００５１】アプリケーションプログラム内の減少され
たプロセッサ状態ポイントの一例は、５０個の引数(arg
ument)の和を決定するＡＤＤ命令と関連がある。アプリ
ケーションプログラムが引数の和を決定する前に文脈変
更されると、アプリケーションプログラムを復旧するこ
とに必要なプロセッサ状態情報は、５０個の引数のすべ
てを必ず持たなければならばい。しかし、ＡＤＤ命令が
終了され前記の和が決定されると、この和のみがプロセ
ッサ状態情報の一部分として含まれなければならない。
従って、プログラムへの復帰上のプログラム再実行のた
めに必要なプロセッサ状態情報量は、すべての利用可能
なプロセッサ状態情報のセーブと関連して減少される。
たプロセッサ状態ポイントの一例は、５０個の引数(arg
ument)の和を決定するＡＤＤ命令と関連がある。アプリ
ケーションプログラムが引数の和を決定する前に文脈変
更されると、アプリケーションプログラムを復旧するこ
とに必要なプロセッサ状態情報は、５０個の引数のすべ
てを必ず持たなければならばい。しかし、ＡＤＤ命令が
終了され前記の和が決定されると、この和のみがプロセ
ッサ状態情報の一部分として含まれなければならない。
従って、プログラムへの復帰上のプログラム再実行のた
めに必要なプロセッサ状態情報量は、すべての利用可能
なプロセッサ状態情報のセーブと関連して減少される。
【００５２】コプロセッサ２０４条件付き文脈変更命令
であるＶＣＣＳ命令は、５０個の引数の和の決定による
ポイントでアプリケーションプログラム内に位置する。
これは、無事に文脈を変更し、アプリケーションプログ
ラムを復旧するために必要なプロセッサ状態情報を減少
させるためのアプリケーションプログラム内の適切なポ
イントの一例である。アプリケーションプログラム内の
他の多くのポイントが、文脈変更及びこれの後に続くプ
ログラムの復旧前に、プロセッサ状態情報格納量を減少
させるために選択され得ることは、当業者には明らかな
ことである。
であるＶＣＣＳ命令は、５０個の引数の和の決定による
ポイントでアプリケーションプログラム内に位置する。
これは、無事に文脈を変更し、アプリケーションプログ
ラムを復旧するために必要なプロセッサ状態情報を減少
させるためのアプリケーションプログラム内の適切なポ
イントの一例である。アプリケーションプログラム内の
他の多くのポイントが、文脈変更及びこれの後に続くプ
ログラムの復旧前に、プロセッサ状態情報格納量を減少
させるために選択され得ることは、当業者には明らかな
ことである。
【００５３】図７を参照すると、アプリケーションプロ
グラムの例示部分７００は、散在しているＶＣＣＳ命令
７０２を含む。ＶＣＣＳ命令７０２は、アプリケーショ
ンプログラム内で無事にまた正確に文脈変更が可能とな
るよう、必要最少量のプロセッサ状態情報記憶を所定の
位置に規則的に散在したものである。
グラムの例示部分７００は、散在しているＶＣＣＳ命令
７０２を含む。ＶＣＣＳ命令７０２は、アプリケーショ
ンプログラム内で無事にまた正確に文脈変更が可能とな
るよう、必要最少量のプロセッサ状態情報記憶を所定の
位置に規則的に散在したものである。
【００５４】再び図６を参照すると、プログラム実行ブ
ロック６０２内でアプリケーションプログラムが実行さ
れる間、３２ビットＶＣＣＳ命令は、文脈変更命令ブロ
ック６０４に示したように、適切なポイントで出会うこ
とになる。文脈変更要求ブロック６０６に進行し、ＶＣ
ＣＳ命令で、コプロセッサ２０４は、プロセッサ２０２
が現在実行中のアプリケーションプログラムを文脈変更
し、他のプログラムに代替することを要求したか否かを
決定するようにする。文脈変更が要求されなかったら、
文脈セーブ／復旧プロセスフロー６００は、プログラム
実行ブロック６０２に戻って出会ったＶＣＣＳ命令に従
うポイントから、アプリケーションプログラムを実行し
続ける。
ロック６０２内でアプリケーションプログラムが実行さ
れる間、３２ビットＶＣＣＳ命令は、文脈変更命令ブロ
ック６０４に示したように、適切なポイントで出会うこ
とになる。文脈変更要求ブロック６０６に進行し、ＶＣ
ＣＳ命令で、コプロセッサ２０４は、プロセッサ２０２
が現在実行中のアプリケーションプログラムを文脈変更
し、他のプログラムに代替することを要求したか否かを
決定するようにする。文脈変更が要求されなかったら、
文脈セーブ／復旧プロセスフロー６００は、プログラム
実行ブロック６０２に戻って出会ったＶＣＣＳ命令に従
うポイントから、アプリケーションプログラムを実行し
続ける。
【００５５】文脈変更を要求するためプロセッサ２０２
は、コプロセッサインタフェース２０６内に位置する、
ＶＩＭＳＫレジスタという３２ビットベクトルプロセッ
サインタラプトマスクレジスタ２０８で書き込み動作を
行う。特に、プロセッサ２０２は、ＣＳＥビットに１を
書くことによって、ＶＩＭＳＫレジスタ２１４のＣＳＥ
或いは文脈変更イネーブルビットのビットをゼロに設定
する。
は、コプロセッサインタフェース２０６内に位置する、
ＶＩＭＳＫレジスタという３２ビットベクトルプロセッ
サインタラプトマスクレジスタ２０８で書き込み動作を
行う。特に、プロセッサ２０２は、ＣＳＥビットに１を
書くことによって、ＶＩＭＳＫレジスタ２１４のＣＳＥ
或いは文脈変更イネーブルビットのビットをゼロに設定
する。
【００５６】表１は三星ＭＳＰベクトルプロセッサで使
用されるＶＣＣＳ命令フォーマットを示している。
用されるＶＣＣＳ命令フォーマットを示している。
【００５７】
【表１】
【００５８】ＶＣＣＳフォーマットは、最上位ビット位
置内の１１１１０１ビットを含み、最下位２３ビット内
にオフセットフィールド(offset field)を含む。このオ
フセットフィールドは、文脈変更が要求された時、コプ
ロセッサ２０４がＶＣＣＳ命令の無事終了によって分岐
される文脈セーブサブルーチンの位置を認知する。ビッ
ト（２５：２３）は、ＶＣＣＳ命令によって使用されな
い。ＶＣＣＳ命令のアセンブラ構文(assembler syntax)
はＶＣＣＳ＃Ｏｆｆｓｅｔである。
置内の１１１１０１ビットを含み、最下位２３ビット内
にオフセットフィールド(offset field)を含む。このオ
フセットフィールドは、文脈変更が要求された時、コプ
ロセッサ２０４がＶＣＣＳ命令の無事終了によって分岐
される文脈セーブサブルーチンの位置を認知する。ビッ
ト（２５：２３）は、ＶＣＣＳ命令によって使用されな
い。ＶＣＣＳ命令のアセンブラ構文(assembler syntax)
はＶＣＣＳ＃Ｏｆｆｓｅｔである。
【００５９】文脈変更要求ブロック６０６を参照する
と、プログラム実行ブロック６０２において、現在実行
中のアプリケーションプログラムを文脈変更し、他のプ
ログラムに交替することをプロセッサ２０２が要求した
か否かを決定するため、前回のＶＣＣＳ命令によって、
コプロセッサ２０４がＶＩＭＳＫレジスタ２１４を読み
取ることになる。ＶＣＣＳ命令が例外を起こさないと仮
定すると、ＶＩＭＳＫレジスタ２１４のＣＳＥビットが
１に設定される。そして、プログラム実行ブロック６０
２内のアプリケーションプログラムの復帰アドレスは、
文脈変更されるプログラムと唯一に関連したソフト復帰
アドレススタックに格納される。アプリケーションプロ
グラムの現在アドレスは、ベクトルプログラムカウンタ
（ＶＰＣ）内に位置する。復帰アドレスはＶＰＣ＋４で
ある。
と、プログラム実行ブロック６０２において、現在実行
中のアプリケーションプログラムを文脈変更し、他のプ
ログラムに交替することをプロセッサ２０２が要求した
か否かを決定するため、前回のＶＣＣＳ命令によって、
コプロセッサ２０４がＶＩＭＳＫレジスタ２１４を読み
取ることになる。ＶＣＣＳ命令が例外を起こさないと仮
定すると、ＶＩＭＳＫレジスタ２１４のＣＳＥビットが
１に設定される。そして、プログラム実行ブロック６０
２内のアプリケーションプログラムの復帰アドレスは、
文脈変更されるプログラムと唯一に関連したソフト復帰
アドレススタックに格納される。アプリケーションプロ
グラムの現在アドレスは、ベクトルプログラムカウンタ
（ＶＰＣ）内に位置する。復帰アドレスはＶＰＣ＋４で
ある。
【００６０】コプロセッサ２０４はＶＣＣＳ命令に出会
うまで、プロセッサ２０２から要求された文脈変更を確
認しないことに注目すべきである。結果的に、プログラ
マーは、実行中のプログラムが文脈変更され得るポイン
トを制御することができる。また、要求された文脈変更
と、これによる応答との間に遅延が発生するとしても、
文脈の変更要求、検出及び応答遅延が発生される間、ア
プリケーションプログラムが継続して実行されるので、
プログラム実行に際して問題が発生されない。次の擬似
コード(pseudocode)はＶＣＣＳの作用を示したものであ
る。 If（VIMSK<CSE>==1)｛ if(VSP<4>>15）｛ VISRC<RASO>=1;signal processor 202 with RASO exception； VP＿STATE=VP＿IDLE； ｝else｛ RSTACK［VSP<3:0> ＝VPC+4 ； VSP<4:0>＝VSP<4:0>+1; VPC ＝VPC+sex(Offset<22:0>*4) ； ｝ ｝else VPC＝VPC+4 ； 文脈変更要求ブロック６０６を参照すると、ＶＣＣＳ命
令によって、コプロセッサ２０４がＶＩＭＳＫレジスタ
２１４のＣＳＥビットが設定されたか否かを決定する。
ビットが設定されていなければ、プロセッサ２０２が文
脈変更を要求していないことを示し、コプロセッサ２０
４のプログラムカウンタＶＰＣは次の命令まで増加し、
プログラム実行ブロック６０２への復帰が実行される。
プロセッサ２０２が文脈変更を要求したら、コプロセッ
サ２０４は、アプリケーションプログラムと関連した５
ビットベクトルスタックポインタ（ＶＳＰ）のビット４
個を検査し、ＶＣＣＳ命令の実行がスタックオーバフロ
ーをもたらすかどうかを決定する。
うまで、プロセッサ２０２から要求された文脈変更を確
認しないことに注目すべきである。結果的に、プログラ
マーは、実行中のプログラムが文脈変更され得るポイン
トを制御することができる。また、要求された文脈変更
と、これによる応答との間に遅延が発生するとしても、
文脈の変更要求、検出及び応答遅延が発生される間、ア
プリケーションプログラムが継続して実行されるので、
プログラム実行に際して問題が発生されない。次の擬似
コード(pseudocode)はＶＣＣＳの作用を示したものであ
る。 If（VIMSK<CSE>==1)｛ if(VSP<4>>15）｛ VISRC<RASO>=1;signal processor 202 with RASO exception； VP＿STATE=VP＿IDLE； ｝else｛ RSTACK［VSP<3:0> ＝VPC+4 ； VSP<4:0>＝VSP<4:0>+1; VPC ＝VPC+sex(Offset<22:0>*4) ； ｝ ｝else VPC＝VPC+4 ； 文脈変更要求ブロック６０６を参照すると、ＶＣＣＳ命
令によって、コプロセッサ２０４がＶＩＭＳＫレジスタ
２１４のＣＳＥビットが設定されたか否かを決定する。
ビットが設定されていなければ、プロセッサ２０２が文
脈変更を要求していないことを示し、コプロセッサ２０
４のプログラムカウンタＶＰＣは次の命令まで増加し、
プログラム実行ブロック６０２への復帰が実行される。
プロセッサ２０２が文脈変更を要求したら、コプロセッ
サ２０４は、アプリケーションプログラムと関連した５
ビットベクトルスタックポインタ（ＶＳＰ）のビット４
個を検査し、ＶＣＣＳ命令の実行がスタックオーバフロ
ーをもたらすかどうかを決定する。
【００６１】スタックオーバフローが発生すると、ベク
トルインタラプト発生源レジスタ（ＶＩＳＲＣ）の復帰
アドレススタックオーバフロー例外ビットは１に設定さ
れ、コプロセッサ２０４の状態（ＶＰ＿ＳＴＡＴＥ）は
アイドル状態（ＶＰ＿ＩＤＬＥ）となる。スタックオー
バフローが発生しない場合、文脈セーブ／復旧プロセス
フロー６００が進行され、復帰アドレスブロック６０８
を格納する。そしてコプロセッサ２０４は、プログラム
実行ブロック６０２内で実行されるアプリケーションプ
ログラムの復帰アドレスを格納し、ソフトスタックポイ
ンタを増加させる。それから、ＶＰＣはＶＣＣＳオフセ
ットフィールドにより表示される符号拡張されたアドレ
スにロードされる。ＶＰＣにこの時格納されたアドレス
は、文脈セーブサブルーチンブロック６１２で示した文
脈セーブサブルーチンのアドレスである。
トルインタラプト発生源レジスタ（ＶＩＳＲＣ）の復帰
アドレススタックオーバフロー例外ビットは１に設定さ
れ、コプロセッサ２０４の状態（ＶＰ＿ＳＴＡＴＥ）は
アイドル状態（ＶＰ＿ＩＤＬＥ）となる。スタックオー
バフローが発生しない場合、文脈セーブ／復旧プロセス
フロー６００が進行され、復帰アドレスブロック６０８
を格納する。そしてコプロセッサ２０４は、プログラム
実行ブロック６０２内で実行されるアプリケーションプ
ログラムの復帰アドレスを格納し、ソフトスタックポイ
ンタを増加させる。それから、ＶＰＣはＶＣＣＳオフセ
ットフィールドにより表示される符号拡張されたアドレ
スにロードされる。ＶＰＣにこの時格納されたアドレス
は、文脈セーブサブルーチンブロック６１２で示した文
脈セーブサブルーチンのアドレスである。
【００６２】コプロセッサ２０４は、文脈セーブサブル
ーチンブロック６１０への実行ブランチに示す通り、Ｖ
ＰＣ内の文脈セーブサブルーチンアドレスを利用し、文
脈セーブサブルーチンに分岐される。文脈セーブサブル
ーチン６１２は、プログラム実行ブロック６０２内で実
行されるアプリケーションプログラムのプログラマーに
より書かれる。結果的に、プログラマーは文脈変更され
たアプリケーションプログラムを無事再実行するために
格納される必要最少量のプロセッサ状態情報を認知する
ようになる。最少プロセッサ状態情報サブブロック６１
４に示す通り、文脈セーブサブルーチン６１２は、例え
ば文脈変更されたプログラムを復旧するために必要とな
る、レジスタとスクラッチパッドメモリに存在する必要
な情報のみを格納する。
ーチンブロック６１０への実行ブランチに示す通り、Ｖ
ＰＣ内の文脈セーブサブルーチンアドレスを利用し、文
脈セーブサブルーチンに分岐される。文脈セーブサブル
ーチン６１２は、プログラム実行ブロック６０２内で実
行されるアプリケーションプログラムのプログラマーに
より書かれる。結果的に、プログラマーは文脈変更され
たアプリケーションプログラムを無事再実行するために
格納される必要最少量のプロセッサ状態情報を認知する
ようになる。最少プロセッサ状態情報サブブロック６１
４に示す通り、文脈セーブサブルーチン６１２は、例え
ば文脈変更されたプログラムを復旧するために必要とな
る、レジスタとスクラッチパッドメモリに存在する必要
な情報のみを格納する。
【００６３】文脈復旧サブルーチンサブブロック６１６
の格納位置前に、コプロセッサ２０４はＶＣＪＯＩＮと
いうプロセッサ２０２タスク命令の３２ビット条件付き
結合(Conditional Join)を実行することによって、文脈
セーブサブルーチン６１２を終了する。
の格納位置前に、コプロセッサ２０４はＶＣＪＯＩＮと
いうプロセッサ２０２タスク命令の３２ビット条件付き
結合(Conditional Join)を実行することによって、文脈
セーブサブルーチン６１２を終了する。
【００６４】表２は、三星ＭＳＰベクトルプロセッサで
使用されるＶＣＪＯＩＮ命令フォーマットを示したもの
である。
使用されるＶＣＪＯＩＮ命令フォーマットを示したもの
である。
【００６５】
【表２】
【００６６】ＶＣＪＯＩＮフォーマットは、最上位ビッ
ト位置内に１００１１０ビットを含んでおり、最下位２
３ビット内にビット（２５：２３）内の条件フィールド
(condition field）及びオフセットフィールドを含む。
この条件フィールドは、無条件的にプロセッサ２０２を
インタラプトするために設定される。オフセットフィー
ルドは、文脈変更プログラムの再実行によって、コプロ
セッサ２０４が実行される文脈復旧サブルーチン位置の
アドレスを表わす。ＶＣＪＯＩＮ命令のアセンブラ構文
は、ＶＣＪＯＩＮ．ｃｏｎｄ＃Ｏｆｆｓｅｔである。
ト位置内に１００１１０ビットを含んでおり、最下位２
３ビット内にビット（２５：２３）内の条件フィールド
(condition field）及びオフセットフィールドを含む。
この条件フィールドは、無条件的にプロセッサ２０２を
インタラプトするために設定される。オフセットフィー
ルドは、文脈変更プログラムの再実行によって、コプロ
セッサ２０４が実行される文脈復旧サブルーチン位置の
アドレスを表わす。ＶＣＪＯＩＮ命令のアセンブラ構文
は、ＶＣＪＯＩＮ．ｃｏｎｄ＃Ｏｆｆｓｅｔである。
【００６７】次の擬似コードは、ＶＣＪＯＩＮの作用を
示したものである。 文脈復旧サブルーチンサブブロック６１６の格納位置を
参照すると、コプロセッサ２０４によるＶＣＪＯＩＮ．
ｕｎ＃Ｏｆｆｓｅｔ命令の実行により文脈復旧サブルー
チン６２８の位置がセーブされ、プロセッサ２０２をイ
ンタラプトする。これによって、プロセッサ２０２は後
続プログラムを実行するため、コプロセッサ２０４をセ
ットアップする。文脈復旧サブルーチンサブブロック６
１６の格納位置において、ＶＣＪＯＩＮの条件は無条件
的に設定され、ＶＩＭＳＫレジスタ２１４のＶＣＪＯＩ
Ｎインタラプトイネーブル（ＶＪＥ）ビットは１に設定
される。ＶＩＭＳＫレジスタ２１４のＶＪＥビットは５
である。文脈復旧サブルーチンサブブロック６１６の格
納位置を参照すると、ＶＣＪＯＩＮ命令の２３ビットオ
フセットフィールドは、文脈復旧サブルーチン６２８の
位置を表わすために設定される。
示したものである。 文脈復旧サブルーチンサブブロック６１６の格納位置を
参照すると、コプロセッサ２０４によるＶＣＪＯＩＮ．
ｕｎ＃Ｏｆｆｓｅｔ命令の実行により文脈復旧サブルー
チン６２８の位置がセーブされ、プロセッサ２０２をイ
ンタラプトする。これによって、プロセッサ２０２は後
続プログラムを実行するため、コプロセッサ２０４をセ
ットアップする。文脈復旧サブルーチンサブブロック６
１６の格納位置において、ＶＣＪＯＩＮの条件は無条件
的に設定され、ＶＩＭＳＫレジスタ２１４のＶＣＪＯＩ
Ｎインタラプトイネーブル（ＶＪＥ）ビットは１に設定
される。ＶＩＭＳＫレジスタ２１４のＶＪＥビットは５
である。文脈復旧サブルーチンサブブロック６１６の格
納位置を参照すると、ＶＣＪＯＩＮ命令の２３ビットオ
フセットフィールドは、文脈復旧サブルーチン６２８の
位置を表わすために設定される。
【００６８】インタラプトプロセッササブブロック６１
８内でＶＣＪＯＩＮ命令が、コプロセッサ２０４により
実行される時、コプロセッサ２０４はＶＣＪＯＩＮ命令
の条件フィールドを確認し、条件フィールドの無条件付
き状態を確証する。続いて、コプロセッサ２０４は、３
２ビットのベクトルインタラプト発生源レジスタ（ＶＩ
ＳＲＣ）の例外中のビット（ＶＪＰ）を１に設定する。
ＶＪＰビットはＶＩＳＲＣレジスタのビット５である。
ベクトルインタラプト命令レジスタ１（ＶＩＩＮＳ）
は、ＶＣＪＯＩＮ命令が実行され、プロセッサ２０２を
インタラプトするので、ＶＣＪＯＩＮ命令でアップデー
トされる。
８内でＶＣＪＯＩＮ命令が、コプロセッサ２０４により
実行される時、コプロセッサ２０４はＶＣＪＯＩＮ命令
の条件フィールドを確認し、条件フィールドの無条件付
き状態を確証する。続いて、コプロセッサ２０４は、３
２ビットのベクトルインタラプト発生源レジスタ（ＶＩ
ＳＲＣ）の例外中のビット（ＶＪＰ）を１に設定する。
ＶＪＰビットはＶＩＳＲＣレジスタのビット５である。
ベクトルインタラプト命令レジスタ１（ＶＩＩＮＳ）
は、ＶＣＪＯＩＮ命令が実行され、プロセッサ２０２を
インタラプトするので、ＶＣＪＯＩＮ命令でアップデー
トされる。
【００６９】現在のＶＰＣは、ベクトル例外プログラム
カウンタ（ＶＥＰＣ）にセーブされる。ＶＥＰＣは、一
番最近の例外を招来した命令のアドレスを規定する。Ｖ
ＣＪＯＩＮ命令が実行し続けられることによって、ＶＩ
ＭＳＫレジスタ２１４のＶＪＥビットは評価され、１に
設定されるように決定される。ＶＪＥビットの設定によ
ってプロセッサ２０２がＩＲＱインタラプトされ、ＶＪ
Ｐビットの設定によりコプロセッサ２０４はＩＤＬＥ状
態に入るようになる。
カウンタ（ＶＥＰＣ）にセーブされる。ＶＥＰＣは、一
番最近の例外を招来した命令のアドレスを規定する。Ｖ
ＣＪＯＩＮ命令が実行し続けられることによって、ＶＩ
ＭＳＫレジスタ２１４のＶＪＥビットは評価され、１に
設定されるように決定される。ＶＪＥビットの設定によ
ってプロセッサ２０２がＩＲＱインタラプトされ、ＶＪ
Ｐビットの設定によりコプロセッサ２０４はＩＤＬＥ状
態に入るようになる。
【００７０】文脈セーブ／復旧プロセスフロー６００
は、文脈セーブサブルーチンブロック６１２を終了後、
プロセッサ割込み処理ブロック６２０に進む。
は、文脈セーブサブルーチンブロック６１２を終了後、
プロセッサ割込み処理ブロック６２０に進む。
【００７１】インタラプトの開始されたＶＣＪＯＩＮを
処理してから、次のプログラム文脈変更決定ブロック６
２２に示す通り、プロセッサ２０２は実行される次のプ
ログラムが“新しい”プログラム、すなわち、それ以前
に文脈変更されなかったり、または変更されないプログ
ラムであるかを決定する。マルチメディア信号プロセッ
サ２００オペレーティングシステム（図５参照）は、プ
ログラムのトラックを維持し、このプログラムが事前に
文脈変更されたか否かを決定する。コプロセッサ２０４
により実行される次のプログラムが“新しい”プログラ
ムであれば、文脈セーブ／復旧プロセスフロー６００
は、新しいプログラムブロック６２４を実行するため、
コプロセッサのセットアップを進める。
処理してから、次のプログラム文脈変更決定ブロック６
２２に示す通り、プロセッサ２０２は実行される次のプ
ログラムが“新しい”プログラム、すなわち、それ以前
に文脈変更されなかったり、または変更されないプログ
ラムであるかを決定する。マルチメディア信号プロセッ
サ２００オペレーティングシステム（図５参照）は、プ
ログラムのトラックを維持し、このプログラムが事前に
文脈変更されたか否かを決定する。コプロセッサ２０４
により実行される次のプログラムが“新しい”プログラ
ムであれば、文脈セーブ／復旧プロセスフロー６００
は、新しいプログラムブロック６２４を実行するため、
コプロセッサのセットアップを進める。
【００７２】プロセッサ２０２は、コプロセッサ２０４
をセットアップし、“新しい”プログラムを実行させ
る。そして、文脈セーブ／復旧プロセスフロー６００
は、“新しい”プログラムが実行されるプログラム実行
ブロック６０２に戻る。
をセットアップし、“新しい”プログラムを実行させ
る。そして、文脈セーブ／復旧プロセスフロー６００
は、“新しい”プログラムが実行されるプログラム実行
ブロック６０２に戻る。
【００７３】次のプログラム文脈変更決定ブロック６２
２に戻って、コプロセッサ２０４は、次のプログラムが
既に文脈変更された場合、文脈復旧サブルーチンブロッ
ク６２６へのブランチに入る。プロセッサ２０２は、そ
れからコプロセッサ２０４のＶＰＣを上述のごとく文脈
復旧サブルーチンサブブロック６１６の格納位置内での
ＶＣＪＯＩＮ命令が実行される間、格納されていた文脈
復旧サブルーチン６２８のアドレスをロードする。そし
て文脈セーブ／復旧プロセスフロー６００は、文脈復旧
サブルーチン６２８に分岐される。
２に戻って、コプロセッサ２０４は、次のプログラムが
既に文脈変更された場合、文脈復旧サブルーチンブロッ
ク６２６へのブランチに入る。プロセッサ２０２は、そ
れからコプロセッサ２０４のＶＰＣを上述のごとく文脈
復旧サブルーチンサブブロック６１６の格納位置内での
ＶＣＪＯＩＮ命令が実行される間、格納されていた文脈
復旧サブルーチン６２８のアドレスをロードする。そし
て文脈セーブ／復旧プロセスフロー６００は、文脈復旧
サブルーチン６２８に分岐される。
【００７４】文脈復旧サブルーチン６２８は、現在文脈
変更されるアプリケーションプログラムのプログラマー
によって書かれる。結果として、プログラマーは文脈変
更を無事再実行する前、文脈セーブサブルーチン６１２
により事前に格納され、現在はアプリケーションプログ
ラム内で文脈変更された最少量のプロセッサ状態情報の
位置が分かるようになる。文脈セーブ／復旧プロセスフ
ロー６００は、適切なコプロセッサ２０４のメモリ位
置、例えば上述したレジスタ及びスクラッチメモリ内に
既に格納された最少量のプロセッサ状態情報を、コプロ
セッサ２０４が読み取る最少プロセッサ状態情報サブブ
ロック６３０をロードするために進む。
変更されるアプリケーションプログラムのプログラマー
によって書かれる。結果として、プログラマーは文脈変
更を無事再実行する前、文脈セーブサブルーチン６１２
により事前に格納され、現在はアプリケーションプログ
ラム内で文脈変更された最少量のプロセッサ状態情報の
位置が分かるようになる。文脈セーブ／復旧プロセスフ
ロー６００は、適切なコプロセッサ２０４のメモリ位
置、例えば上述したレジスタ及びスクラッチメモリ内に
既に格納された最少量のプロセッサ状態情報を、コプロ
セッサ２０４が読み取る最少プロセッサ状態情報サブブ
ロック６３０をロードするために進む。
【００７５】アプリケーションプログラムでの文脈変更
を無事続行するために、必要なプロセッサ状態情報をロ
ードすると、文脈復旧サブルーチン６２８は、文脈復旧
サブルーチンサブブロック６１６の格納位置内に既に格
納されている正確なプログラム位置でアプリケーション
プログラムが文脈変更を実行できるようコプロセッサを
準備する。このアプリケーションプログラムの位置を復
旧するために、コプロセッサ２０４は、文脈復旧サブル
ーチン６２８を終了するサブルーチンからの条件付き復
帰（ＶＣＲＳＲ）命令を実行する。表３は、三星ＭＳＰ
ベクトルプロセッサで使用されるＶＣＪＯＩＮ命令フォ
ーマットを示したものである。
を無事続行するために、必要なプロセッサ状態情報をロ
ードすると、文脈復旧サブルーチン６２８は、文脈復旧
サブルーチンサブブロック６１６の格納位置内に既に格
納されている正確なプログラム位置でアプリケーション
プログラムが文脈変更を実行できるようコプロセッサを
準備する。このアプリケーションプログラムの位置を復
旧するために、コプロセッサ２０４は、文脈復旧サブル
ーチン６２８を終了するサブルーチンからの条件付き復
帰（ＶＣＲＳＲ）命令を実行する。表３は、三星ＭＳＰ
ベクトルプロセッサで使用されるＶＣＪＯＩＮ命令フォ
ーマットを示したものである。
【００７６】
【表３】
【００７７】ＶＣＲＳＲフォーマットは、最上位ビット
位置内に１００１０１ビットを含み、ビット（２５：２
３）内に条件フィールドを含む。最下位２３ビットは使
用されず、いずれの値にも設定され得る。この条件フィ
ールドは、無条件的にプロセッサ２０２をインタラプト
するように設定される。ＶＣＲＳＲ命令のアセンブラ構
文は、ＶＣＲＳＲ．ｃｏｎｄである。
位置内に１００１０１ビットを含み、ビット（２５：２
３）内に条件フィールドを含む。最下位２３ビットは使
用されず、いずれの値にも設定され得る。この条件フィ
ールドは、無条件的にプロセッサ２０２をインタラプト
するように設定される。ＶＣＲＳＲ命令のアセンブラ構
文は、ＶＣＲＳＲ．ｃｏｎｄである。
【００７８】次の擬似コードは、ＶＣＲＳＲの作用を示
したものである。 If(Cond=un）｛ if(VSP<4:0>==0）｛ VISRC<RASU>=1; signal processor 202 with RASU exception; VP＿STATE=VP＿IDLE; ｝else｛ VSP<4:0>=VSP<4:0>-1; VPC=RSTACK VSP<3:0> ; VPC<1:0>=b'00; ｝ ｝else VPC=VPC+4; プログラムブロック６３２内の、文脈変更のロード復帰
アドレスを参照すると、ＶＣＲＳＲ．ｕｎ命令の実行に
より、コプロセッサ２０４が格納復帰アドレスブロック
６０８内に既に格納されている位置から、プログラム内
の文脈変更の実行を更に始める。ＶＣＲＳＲ．ｕｎ命令
が実行される間、コプロセッサ２０４は、無条件付きブ
ランチコードを含むＶＣＲＳＲ命令の条件フィールドを
調査することによって、無条件付きブランチが要求され
たか否かを決定する。ＶＣＲＳＲ命令の実行によって調
査されたＶＳＰは、文脈変更中のプログラムと唯一に関
連したソフトスタックポインタである。次いで、コプロ
セッサ２０４は、ＶＳＰを調査し、ＶＳＰが最下位ビッ
ト位置を指しているか否かを決定する。ＶＳＰが最下位
の位置を指していると、ＶＩＳＲＣレジスタのＲＡＳＵ
ビットは１に設定される。ＲＡＳＵビットは、復帰アド
レススタックアンダーフロー(Return Address Stack Un
derflow)例外ビットであり、このように設定されると、
プロセッサ２０２へと例外が存在するという信号を送
る。この時、コプロセッサ２０４はアイドル状態に入る
ようになる。ＶＳＰが最下位位置を指していなければ、
コプロセッサ２０４はＶＳＰを１ずつ減少させ、この選
択されたＶＳＰ位置に格納されたアドレスにＶＰＣをロ
ードする。このＶＳＰ位置は、格納復帰アドレスブロッ
ク６０８に既に格納されている復帰アドレスを含む。Ｖ
ＰＣ＜１：０＞＝ｂ’００段階は、ＶＰＣの最下位２ビ
ットが０にロードされることを確実にするものである。
したものである。 If(Cond=un）｛ if(VSP<4:0>==0）｛ VISRC<RASU>=1; signal processor 202 with RASU exception; VP＿STATE=VP＿IDLE; ｝else｛ VSP<4:0>=VSP<4:0>-1; VPC=RSTACK VSP<3:0> ; VPC<1:0>=b'00; ｝ ｝else VPC=VPC+4; プログラムブロック６３２内の、文脈変更のロード復帰
アドレスを参照すると、ＶＣＲＳＲ．ｕｎ命令の実行に
より、コプロセッサ２０４が格納復帰アドレスブロック
６０８内に既に格納されている位置から、プログラム内
の文脈変更の実行を更に始める。ＶＣＲＳＲ．ｕｎ命令
が実行される間、コプロセッサ２０４は、無条件付きブ
ランチコードを含むＶＣＲＳＲ命令の条件フィールドを
調査することによって、無条件付きブランチが要求され
たか否かを決定する。ＶＣＲＳＲ命令の実行によって調
査されたＶＳＰは、文脈変更中のプログラムと唯一に関
連したソフトスタックポインタである。次いで、コプロ
セッサ２０４は、ＶＳＰを調査し、ＶＳＰが最下位ビッ
ト位置を指しているか否かを決定する。ＶＳＰが最下位
の位置を指していると、ＶＩＳＲＣレジスタのＲＡＳＵ
ビットは１に設定される。ＲＡＳＵビットは、復帰アド
レススタックアンダーフロー(Return Address Stack Un
derflow)例外ビットであり、このように設定されると、
プロセッサ２０２へと例外が存在するという信号を送
る。この時、コプロセッサ２０４はアイドル状態に入る
ようになる。ＶＳＰが最下位位置を指していなければ、
コプロセッサ２０４はＶＳＰを１ずつ減少させ、この選
択されたＶＳＰ位置に格納されたアドレスにＶＰＣをロ
ードする。このＶＳＰ位置は、格納復帰アドレスブロッ
ク６０８に既に格納されている復帰アドレスを含む。Ｖ
ＰＣ＜１：０＞＝ｂ’００段階は、ＶＰＣの最下位２ビ
ットが０にロードされることを確実にするものである。
【００７９】復帰アドレスがＶＰＣ内にロードされた
後、文脈変更プロセスフロー６００は、プログラム内の
文脈変更の最初の実行命令であるプログラム実行ブロッ
ク６０２に戻る。文脈変更プロセスフロー６００は、プ
ログラム実行が終了されるまで反復される。
後、文脈変更プロセスフロー６００は、プログラム内の
文脈変更の最初の実行命令であるプログラム実行ブロッ
ク６０２に戻る。文脈変更プロセスフロー６００は、プ
ログラム実行が終了されるまで反復される。
【００８０】以上述べたように、マルチタスキングマル
チプロセッサ環境における文脈変更の効率性は、文脈変
更プロセスフロー６００によって向上する。プログラム
の文脈変更が起こる間、プロセッサ状態情報の最少量を
格納することのみで、コプロセッサ２０４の時間を他の
動作に利用し得る。また、最少量のプロセッサ状態情報
のみを復旧することによって、プログラムが効率的に文
脈変更できるようになる。このような時間節約は、文脈
変更動作が遂行される間蓄積される。
チプロセッサ環境における文脈変更の効率性は、文脈変
更プロセスフロー６００によって向上する。プログラム
の文脈変更が起こる間、プロセッサ状態情報の最少量を
格納することのみで、コプロセッサ２０４の時間を他の
動作に利用し得る。また、最少量のプロセッサ状態情報
のみを復旧することによって、プログラムが効率的に文
脈変更できるようになる。このような時間節約は、文脈
変更動作が遂行される間蓄積される。
【００８１】本発明を特定の好ましい実施の形態に関連
して図示し説明したが、本発明は前記の実施の形態に限
定されることではない。例えば、特定のハードウェア及
びソフトウェアの実施の形態は例示的なものであり、他
の多くのシステム構造及び／またはソフトウェア実施の
形態により、上述した文脈変更及び復旧特徴を実現する
ことができる。また、文脈変更及び復旧が、２個以上の
タスクと関連したマルチタスキング環境で使用されるこ
とは、本発明の属する技術分野で通常の知識を有する者
には明らかなものである。従って、本願発明の特許請求
の範囲により示された本発明の精神や範囲を離脱しない
限度内での本発明の多様な改造及び修正は本発明の範疇
に含まれる。
して図示し説明したが、本発明は前記の実施の形態に限
定されることではない。例えば、特定のハードウェア及
びソフトウェアの実施の形態は例示的なものであり、他
の多くのシステム構造及び／またはソフトウェア実施の
形態により、上述した文脈変更及び復旧特徴を実現する
ことができる。また、文脈変更及び復旧が、２個以上の
タスクと関連したマルチタスキング環境で使用されるこ
とは、本発明の属する技術分野で通常の知識を有する者
には明らかなものである。従って、本願発明の特許請求
の範囲により示された本発明の精神や範囲を離脱しない
限度内での本発明の多様な改造及び修正は本発明の範疇
に含まれる。
【図１】本発明の一実施の形態によるマルチメディアマ
ルチプロセッサシステムの一実施の形態を示したブロッ
ク図。
ルチプロセッサシステムの一実施の形態を示したブロッ
ク図。
【図２】図１に示したマルチメディアマルチプロセッサ
システムのマルチメディア信号プロセッサを示したブロ
ック図。
システムのマルチメディア信号プロセッサを示したブロ
ック図。
【図３】図２に示したマルチメディア信号プロセッサに
おけるコプロセッサ(co-processor)を示したブロック
図。
おけるコプロセッサ(co-processor)を示したブロック
図。
【図４】図３に示したコプロセッサのコプロセッサ実行
データ経路を示したブロック図。
データ経路を示したブロック図。
【図５】マルチメディア信号プロセッサのファームウェ
ア構造を示したブロック図。
ア構造を示したブロック図。
【図６】マルチプロセッサ構造における効率的なプログ
ラム文脈セーブ及び、プログラム復旧と関連した動作を
示したフロー図。
ラム文脈セーブ及び、プログラム復旧と関連した動作を
示したフロー図。
【図７】散在している条件付き文脈変更命令を有する、
実行可能なプログラムのフロー部分を示した図。
実行可能なプログラムのフロー部分を示した図。
１００ マルチプロセッサシステム １０２ ホストプロセッサ １０４ 主システムメモリ １０６ システムバス １０７ ＰＣチップセット １１０ ビデオＡ／Ｄコンバータ １１２ ビデオＤ／Ａコンバータ １１４ ＳＤＲＡＭメモリ ２００ マルチメディア信号プロセッサ ２０１ ＤＳＰコア ２０２ プロセッサ ２０４ コプロセッサ ２０６ コプロセッサインタフェース ２０８ キャッシュサブシステム ２１０ ＦＢＵＳ ２１２ Ｉ／ＯＢＵＳ ２１６ ＡＳＩＣロジックブロック ２２０ ＤＭＡコントローラ ２２２ ＰＣＩバスインタフェース ２２４ メモリデータムーバ ２２６ ＳＤＲＡＭメモリコントローラ ２２８ インターバルタイマ ２３０ 互換ＵＡＲＴ直列ライン ２３２ インタラプトコントローラ ２３４ ビットストリームプロセッサ ３０２ 命令取出ユニット ３０４ イシュア ３０６ データ経路 ３０８ セーブユニット ４０２ レジスタファイル ４０４ 乗算器 ４０６ ＦＡＬＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リ トロン ギュエン アメリカ合衆国 カリフォルニア州 95030 モンテセレノ ダニエルプレイス 15095 (72)発明者 ヒョン チュル パク アメリカ合衆国 カリフォルニア州 95014 クパーチーノ ＃４ パークウッ ドドライブ 10140 (72)発明者 ジェリー ヴァン エイケン アメリカ合衆国 カリフォルニア州 95014 クパーチーノ ＃４ パークウッ ドドライブ 10140 (72)発明者 アレクサンドロ フォリン アメリカ合衆国 カリフォルニア州 95014 クパーチーノ ＃４ パークウッ ドドライブ 10140 (72)発明者 アンドリュー ラッフマン アメリカ合衆国 カリフォルニア州 95014 クパーチーノ ＃４ パークウッ ドドライブ 10140
Claims (23)
- 【請求項１】 第１プロセッサ上で第１プログラムを実
行する段階と、 第２プロセッサから文脈変更要求を受け入れる段階と、 前記第１プログラム内の適切なポイントで前記文脈変更
要求に応答する段階とを含み、前記適切なポイントは前
記プログラム内の表示と関連し、そのプログラムは前記
第１プログラムのすぐ次のポイントを示し、前記プログ
ラムを無事復旧するためのプロセッサ状態情報記憶を必
要最少量としたことを特徴とするマルチタスキング処理
システム環境における効率的な文脈セーブ及び復旧方
法。 - 【請求項２】 第１プログラムを無事復旧するために、
前記第１のプログラム中のプロセッサ状態情報記憶の必
要最少量の位置に複数の表示を散在させる段階が更に含
まれることを特徴とする請求項１記載のマルチタスキン
グ処理システム環境における効率的な文脈セーブ及び復
旧方法。 - 【請求項３】 前記適切なポイントで前記第１プログラ
ムの状態に相応するプロセッサ状態情報をセーブする段
階と、 前記第１プログラムを変える段階と、 前記第１プロセッサ上で第２プログラムを実行する段階
と、 前記第２プログラムを変える段階と、 最少量のプロセス情報を用いて前記第１プログラムを復
旧する段階とが更に含まれることを特徴とする請求項１
記載のマルチタスキング処理システム環境における効率
的な文脈セーブ及び復旧方法。 - 【請求項４】 前記文脈変更要求に応答する段階が、 前記適切なポイントで、前記第１プログラムの状態に相
応するプロセッサ状態情報をセーブする段階と、 前記第１プログラムを正確に復旧するために、文脈復旧
ルーチンの位置をセーブする段階とを含むことを特徴と
する請求項１記載のマルチタスキング処理システム環境
における効率的な文脈セーブ及び復旧方法。 - 【請求項５】 前記第１プログラムを実行する段階が、 マルチメディアプロセッサシステム内のマルチメディア
信号プロセッサのベクトルプロセッサ上で、前記第１プ
ログラムを実行する段階を含むことを特徴とする請求項
１記載のマルチタスキング処理システム環境における効
率的な文脈セーブ及び復旧方法。 - 【請求項６】 複数個のマルチメディア装置からデータ
が供給される段階を更に含み、前記第１プログラムを実
行する段階が、前記提供されたデータを処理する段階を
含むことを特徴とする請求項１記載のマルチタスキング
処理システム環境における効率的な文脈セーブ及び復旧
方法。 - 【請求項７】 前記文脈変更要求を受け入れる段階が、
前記第２プロセッサにより設定される文脈変更イネーブ
ルフィールドを備えたレジスタを読み取る段階を含むこ
とを特徴とする請求項１記載のマルチタスキング処理シ
ステム環境における効率的な文脈セーブ及び復旧方法。 - 【請求項８】 前記文脈変更要求を受け入れた後、前記
第１プログラムを実行し続ける段階が更に含まれ、 前記文脈変更要求に応答する段階が、 前記適切なポイントで前記第１プログラム内の表示と会
う段階と、 前記第１プロセッサに割込みを行う段階と、 前記第１プログラム内のマークと会うことによって前記
第１プロセッサで前記文脈変更要求を読み取る段階と、 前記第１プログラムの復帰アドレスを格納する段階と、 前記第１プログラムの無事復旧のために必要な最少量の
プロセッサ状態情報を格納する段階と、 前記第１プロセッサが利用可能であることを第２プロセ
ッサに通知して第２プログラムが実行されるようにする
段階と、を含むことを特徴とする請求項１記載のマルチ
タスキング処理システム環境における効率的な文脈セー
ブ及び復旧方法。 - 【請求項９】 前記マークは条件付き文脈変更命令であ
ることを特徴とする請求項１記載のマルチタスキング処
理システム環境における効率的な文脈セーブ及び復旧方
法。 - 【請求項１０】 それぞれ散在している複数個の文脈変
更表示を備えたプログラムを遂行するためのマルチタス
キング環境内の第１プロセッサと、 前記第１プロセッサに接続され、プロセッサ状態情報を
格納するように割当てられた第１メモリと、 前記第１プロセッサに接続された第２メモリと、 前記プロセッサが、実行中のプログラム内のマーク示の
うちいずれか１つに出会ってから、プログラムの文脈変
更要求を検出するための前記第１プロセッサ上で動作す
る文脈変更要求検出器と、 前記第１メモリ内に位置したプロセッサ状態情報を前記
第２メモリに格納することによって、検出された文脈変
更要求に応答するための第１プロセッサ上で動作する文
脈セーブモジュールと、を含むことを特徴とするコンピ
ューティングシステム。 - 【請求項１１】 前記文脈セーブモジュールが、文脈復
旧モジュールの位置を格納することによって検出された
文脈変更要求に応答することを特徴とする請求項１０記
載のコンピューティングシステム。 - 【請求項１２】 前記第１プロセッサと相互接続された
第１プロセッサが更に含まれるところ、前記第１及び第
２プロセッサは非対称的な特性を有し、前記第２プロセ
ッサは、第１プロセッサが実行中のプログラムを文脈変
更するように要求するメカニズムを有することを特徴と
する請求項１０記載のコンピューティングシステム。 - 【請求項１３】 前記第１プロセッサと第２プロセッサ
との間に接続され、第１及び第２プロセッサにより相互
にアクセス可能なレジスタを含むインタフェースユニッ
トが更に含まれ、前記第２プロセッサは、文脈変更要求
を示すように前記レジスタに書き込み動作を行うことが
でき、前記第１プロセッサは、前記第２プロセッサから
文脈変更要求を検出するように前記レジスタが読めるこ
とを特徴とする請求項１２記載のコンピューティングシ
ステム。 - 【請求項１４】 前記第２プロセッサは制御プロセッサ
であり、第１プロセッサはベクトルプロセッサであるこ
とを特徴とする請求項１２記載のコンピューティングシ
ステム。 - 【請求項１５】 文脈変更されたプログラムと関連した
前記第２メモリ内に位置する前記格納されたプロセッサ
状態情報を、前記第１メモリに復帰させることによっ
て、文脈変更されたプログラムを復旧する前記第１プロ
セッサ上で動作する文脈復旧モジュールが更に含まれる
ことを特徴とする請求項１０記載のコンピューティング
システム。 - 【請求項１６】 前記マークは、前記プログラムの全般
にかけて無事にプログラムを復旧するために最少プロセ
ッサ状態情報を、必要とする位置に散在させることを特
徴とする請求項１０記載のコンピューティングシステ
ム。 - 【請求項１７】 前記マークは、条件付き文脈変更命令
であることを特徴とする請求項１０記載のコンピューテ
ィングシステム。 - 【請求項１８】 プログラムに条件付き文脈変更命令を
挿入する段階と、 前記プログラムを実行する段階と、 文脈変更要求を受ける段階と、 前記条件付き文脈変更命令の中のいずれか１つを検出す
る段階と、 前記条件付き文脈変更命令の中のいずれか１つを検出す
る段階の後、前記文脈変更要求がプロセッサに存在する
か否かを決定する段階と、 文脈変更要求の存在如何の決定によって、プログラムの
復帰アドレスをセーブしたり、プログラムを実行し続け
る段階と、前記条件付き文脈変更命令を検出する前、プ
ログラムの状態に該当するプロセッサ状態情報をセーブ
する段階と、文脈復旧モジュールの位置をセーブする段
階及び、前記プロセッサを割込みする段階からなる文脈
セーブモジュールを実行する段階とを備えたプログラム
を変える段階と、を含むことを特徴とするマルチタスキ
ング処理システム環境における効率的な文脈のセーブ方
法。 - 【請求項１９】 前記文脈セーブモジュールの実行段階
において既にセーブされたプロセッサ状態情報をロード
する段階と、前記プログラムを変える段階において既に
セーブされたプログラムの復帰をロードする段階とから
なる文脈復旧モジュールを実行する段階と、 前記プログラムを実行する段階とを更に含むことを特徴
とする請求項１８記載のマルチタスキング処理システム
環境における効率的な文脈のセーブ方法。 - 【請求項２０】 コプロセッサ上で前記プログラムを実
行する段階と、 制御プロセッサからインタフェースユニットに前記文脈
変更要求を提供する段階とが更に含まれることを特徴と
する請求項１８記載のマルチタスキング処理システム環
境における効率的な文脈のセーブ方法。 - 【請求項２１】 前記プログラムに条件付き文脈変更命
令を挿入する段階が、 プログラム全般にかけて大略規則的に条件付き文脈変更
命令を挿入することによって、この条件付き文脈変更命
令がプログラム内の文脈変更前に最少量のプロセッサ状
態情報のセーブを必要とするプログラム内の位置に挿入
させる段階とを含むことを特徴とする請求項１８記載の
マルチタスキング処理システム環境における効率的な文
脈のセーブ方法。 - 【請求項２２】 前記挿入段階が、条件付き文脈変更命
令は、大略に規則的な間隔で挿入することによって前記
文脈変更要求を受け入れる段階と、条件付き文脈変更命
令の中のいずれか１つを検出する段階との間に目立つ遅
延が発生することを防止する段階とを更に含むことを特
徴とする請求項２１記載のマルチタスキング処理システ
ム環境における効率的な文脈のセーブ方法。 - 【請求項２３】 前記条件付き文脈変更命令の中のいず
れか１つを検出することによって、前記第１プロセッサ
を大略に規則的にインタラプトする段階が更に含まれ、 前記プログラムを実行する段階が、第１プロセッサ上で
前記プログラムを実行する段階が含まれることを特徴と
する請求項１８記載のマルチタスキング処理システム環
境における効率的な文脈のセーブ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/699,280 US6061711A (en) | 1996-08-19 | 1996-08-19 | Efficient context saving and restoring in a multi-tasking computing system environment |
| US08/699280 | 1996-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143481A true JPH10143481A (ja) | 1998-05-29 |
Family
ID=24808638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9222148A Pending JPH10143481A (ja) | 1996-08-19 | 1997-08-19 | マルチタスキング処理システム環境における効率的な文脈セーブ及び復旧装置及び方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6061711A (ja) |
| JP (1) | JPH10143481A (ja) |
| KR (1) | KR100241063B1 (ja) |
| CN (1) | CN1103078C (ja) |
| DE (1) | DE19735871A1 (ja) |
| FR (1) | FR2752966B1 (ja) |
| TW (1) | TW403881B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006022202A1 (ja) * | 2004-08-27 | 2008-05-08 | 松下電器産業株式会社 | 情報処理装置、例外制御回路 |
| JP2008537248A (ja) * | 2005-04-22 | 2008-09-11 | エヌエックスピー ビー ヴィ | デジタルシグナルプロセッサ上でのマルチタスクの実施 |
| JP2010181989A (ja) * | 2009-02-04 | 2010-08-19 | Renesas Electronics Corp | データ処理装置 |
Families Citing this family (111)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100256442B1 (ko) * | 1996-08-05 | 2000-05-15 | 윤종용 | 아날로그버스를 갖는 멀티미디어장치 |
| DE69822591T2 (de) * | 1997-11-19 | 2005-03-24 | Imec Vzw | System und Verfahren zur Kontextumschaltung über vorbestimmte Unterbrechungspunkte |
| JP3027845B2 (ja) * | 1997-11-21 | 2000-04-04 | オムロン株式会社 | プログラム制御装置および方法 |
| US6243736B1 (en) * | 1998-12-17 | 2001-06-05 | Agere Systems Guardian Corp. | Context controller having status-based background functional task resource allocation capability and processor employing the same |
| US6434689B2 (en) * | 1998-11-09 | 2002-08-13 | Infineon Technologies North America Corp. | Data processing unit with interface for sharing registers by a processor and a coprocessor |
| US8074055B1 (en) | 1999-01-28 | 2011-12-06 | Ati Technologies Ulc | Altering data storage conventions of a processor when execution flows from first architecture code to second architecture code |
| US8127121B2 (en) * | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
| US7941647B2 (en) | 1999-01-28 | 2011-05-10 | Ati Technologies Ulc | Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination |
| US8121828B2 (en) * | 1999-01-28 | 2012-02-21 | Ati Technologies Ulc | Detecting conditions for transfer of execution from one computer instruction stream to another and executing transfer on satisfaction of the conditions |
| KR100335441B1 (ko) * | 1999-05-01 | 2002-05-04 | 윤종용 | 다중 비디오 디코딩 장치 및 그 방법 |
| US6519265B1 (en) * | 1999-05-28 | 2003-02-11 | Sony Corporation | System and method for context switching in an electronic network |
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| EP1236088B9 (en) * | 1999-09-01 | 2008-10-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| ATE534074T1 (de) * | 1999-09-01 | 2011-12-15 | Intel Corp | Kontextwechselbefehl für multithread-prozessor |
| US7318090B1 (en) * | 1999-10-20 | 2008-01-08 | Sony Corporation | Method for utilizing concurrent context switching to support isochronous processes |
| US7171547B1 (en) * | 1999-12-28 | 2007-01-30 | Intel Corporation | Method and apparatus to save processor architectural state for later process resumption |
| US6934832B1 (en) * | 2000-01-18 | 2005-08-23 | Ati International Srl | Exception mechanism for a computer |
| US6823517B1 (en) * | 2000-01-27 | 2004-11-23 | Andrew E. Kalman | Multi-tasking-real-time operating system for microprocessors with limited memory that constrains context switching to occur only at task level |
| US20020019843A1 (en) * | 2000-04-26 | 2002-02-14 | Killian Robert T. | Multiprocessor object control |
| US6560449B1 (en) * | 2000-06-12 | 2003-05-06 | Broadcom Corporation | Image-rejection I/Q demodulators |
| DE60130836T2 (de) * | 2000-06-12 | 2008-07-17 | Broadcom Corp., Irvine | Architektur und Verfahren zur Kontextumschaltung |
| US6778594B1 (en) | 2000-06-12 | 2004-08-17 | Broadcom Corporation | Receiver architecture employing low intermediate frequency and complex filtering |
| US6993764B2 (en) * | 2000-06-30 | 2006-01-31 | The Regents Of The University Of California | Buffered coscheduling for parallel programming and enhanced fault tolerance |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| JP2002297556A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | マルチプロセッサシステム，マルチプロセッサ制御方法，マルチプロセッサ制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
| US7512952B1 (en) * | 2001-04-06 | 2009-03-31 | Palmsource, Inc. | Task switching with state preservation for programs running on an electronic device |
| US6832338B2 (en) * | 2001-04-12 | 2004-12-14 | International Business Machines Corporation | Apparatus, method and computer program product for stopping processors without using non-maskable interrupts |
| CN100356349C (zh) * | 2001-04-27 | 2007-12-19 | 邵通 | 一种实现计算设备状态转换的装置及方法 |
| CN100356350C (zh) * | 2001-04-27 | 2007-12-19 | 邵通 | 实现计算设备状态转换装置安全操作的装置和方法 |
| US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
| US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
| US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
| US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| US7437724B2 (en) * | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| US7137121B2 (en) * | 2002-04-19 | 2006-11-14 | Equator Technologies, Inc. | Data-processing circuit and method for switching between application programs without an operating system |
| US7673304B2 (en) * | 2003-02-18 | 2010-03-02 | Microsoft Corporation | Multithreaded kernel for graphics processing unit |
| US7107362B2 (en) * | 2003-05-19 | 2006-09-12 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit with configuration based on parameter measurement |
| US20050149771A1 (en) * | 2003-11-07 | 2005-07-07 | Seiko Epson Corporation | Processor control circuit, information processing apparatus, and central processing unit |
| US20060212874A1 (en) * | 2003-12-12 | 2006-09-21 | Johnson Erik J | Inserting instructions |
| US7493617B2 (en) * | 2004-03-05 | 2009-02-17 | International Business Machines Corporation | Method of maintaining task sequence within a task domain across error recovery |
| US7779238B2 (en) * | 2004-06-30 | 2010-08-17 | Oracle America, Inc. | Method and apparatus for precisely identifying effective addresses associated with hardware events |
| US8640114B2 (en) | 2006-09-07 | 2014-01-28 | Oracle America, Inc. | Method and apparatus for specification and application of a user-specified filter in a data space profiler |
| US7424601B2 (en) * | 2004-07-07 | 2008-09-09 | Yongyong Xu | Methods and systems for running multiple operating systems in a single mobile device |
| US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
| US20060143485A1 (en) * | 2004-12-28 | 2006-06-29 | Alon Naveh | Techniques to manage power for a mobile device |
| EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
| JP4244028B2 (ja) * | 2004-09-22 | 2009-03-25 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 |
| US7774784B2 (en) * | 2005-03-17 | 2010-08-10 | Microsoft Corporation | Determining an actual amount of time a processor consumes in executing a portion of code |
| US20060256854A1 (en) * | 2005-05-16 | 2006-11-16 | Hong Jiang | Parallel execution of media encoding using multi-threaded single instruction multiple data processing |
| CN100361106C (zh) * | 2005-05-17 | 2008-01-09 | 北京中星微电子有限公司 | 连续访问环境下的中断恢复方法及装置 |
| CN100361105C (zh) * | 2005-05-17 | 2008-01-09 | 北京中星微电子有限公司 | 中断处理中恢复访问环境设置的方法及装置 |
| US7765550B2 (en) * | 2005-05-26 | 2010-07-27 | Hewlett-Packard Development Company, L.P. | System for controlling context switch of deferred requests using counter and flag setting of thread accessing shared resource or entering code region |
| JP4756914B2 (ja) * | 2005-05-30 | 2011-08-24 | キヤノン株式会社 | 遠隔協調作業支援システム及びその制御方法 |
| US7308565B2 (en) * | 2005-06-15 | 2007-12-11 | Seiko Epson Corporation | Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions |
| US7823158B2 (en) * | 2005-08-18 | 2010-10-26 | International Business Machines Corporation | Adaptive scheduling and management of work processing in a target context in resource contention |
| US7502957B2 (en) * | 2005-09-09 | 2009-03-10 | International Business Machines Corporation | Method and system to execute recovery in non-homogeneous multi processor environments |
| US8171268B2 (en) * | 2005-09-19 | 2012-05-01 | Intel Corporation | Technique for context state management to reduce save and restore operations between a memory and a processor using in-use vectors |
| US20070101325A1 (en) * | 2005-10-19 | 2007-05-03 | Juraj Bystricky | System and method for utilizing a remote memory to perform an interface save/restore procedure |
| US7937710B1 (en) * | 2005-11-22 | 2011-05-03 | Nvidia Corporation | Context switch signaling method and system |
| US7590774B2 (en) * | 2005-12-01 | 2009-09-15 | Kabushiki Kaisha Toshiba | Method and system for efficient context swapping |
| US8271994B2 (en) * | 2006-02-11 | 2012-09-18 | International Business Machines Corporation | Reduced data transfer during processor context switching |
| US7634642B2 (en) * | 2006-07-06 | 2009-12-15 | International Business Machines Corporation | Mechanism to save and restore cache and translation trace for fast context switch |
| US8424013B1 (en) * | 2006-09-29 | 2013-04-16 | Emc Corporation | Methods and systems for handling interrupts across software instances and context switching between instances having interrupt service routine registered to handle the interrupt |
| US8813055B2 (en) * | 2006-11-08 | 2014-08-19 | Oracle America, Inc. | Method and apparatus for associating user-specified data with events in a data space profiler |
| JP2008234074A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | キャッシュ装置 |
| US8762951B1 (en) | 2007-03-21 | 2014-06-24 | Oracle America, Inc. | Apparatus and method for profiling system events in a fine grain multi-threaded multi-core processor |
| US8561060B2 (en) * | 2007-04-26 | 2013-10-15 | Advanced Micro Devices, Inc. | Processor and method configured to determine an exit mechanism using an intercept configuration for a virtual machine |
| US8296768B2 (en) * | 2007-06-30 | 2012-10-23 | Intel Corporation | Method and apparatus to enable runtime processor migration with operating system assistance |
| US8762692B2 (en) * | 2007-09-27 | 2014-06-24 | Intel Corporation | Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode |
| US8515052B2 (en) * | 2007-12-17 | 2013-08-20 | Wai Wu | Parallel signal processing system and method |
| US8307360B2 (en) * | 2008-01-22 | 2012-11-06 | Advanced Micro Devices, Inc. | Caching binary translations for virtual machine guest |
| US8359602B2 (en) * | 2008-02-21 | 2013-01-22 | Ca, Inc. | Method and system for task switching with inline execution |
| TW201009713A (en) * | 2008-08-21 | 2010-03-01 | Ind Tech Res Inst | Multitasking processor and task switch method thereof |
| JP5433676B2 (ja) * | 2009-02-24 | 2014-03-05 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
| US8856775B2 (en) * | 2010-09-22 | 2014-10-07 | International Business Machines Corporation | Unstacking software components for migration to virtualized environments |
| TWI497419B (zh) * | 2011-10-20 | 2015-08-21 | Via Tech Inc | 電腦裝置及其中斷任務分配方法 |
| US20130135327A1 (en) * | 2011-11-29 | 2013-05-30 | Advanced Micro Devices, Inc. | Saving and Restoring Non-Shader State Using a Command Processor |
| US9329834B2 (en) | 2012-01-10 | 2016-05-03 | Intel Corporation | Intelligent parametric scratchap memory architecture |
| US8819345B2 (en) | 2012-02-17 | 2014-08-26 | Nokia Corporation | Method, apparatus, and computer program product for inter-core communication in multi-core processors |
| US8909892B2 (en) | 2012-06-15 | 2014-12-09 | Nokia Corporation | Method, apparatus, and computer program product for fast context switching of application specific processors |
| US10078518B2 (en) | 2012-11-01 | 2018-09-18 | International Business Machines Corporation | Intelligent context management |
| US10102003B2 (en) | 2012-11-01 | 2018-10-16 | International Business Machines Corporation | Intelligent context management |
| US9417873B2 (en) | 2012-12-28 | 2016-08-16 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
| US10140129B2 (en) | 2012-12-28 | 2018-11-27 | Intel Corporation | Processing core having shared front end unit |
| US9361116B2 (en) * | 2012-12-28 | 2016-06-07 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
| US10346195B2 (en) | 2012-12-29 | 2019-07-09 | Intel Corporation | Apparatus and method for invocation of a multi threaded accelerator |
| US10203958B2 (en) * | 2013-07-15 | 2019-02-12 | Texas Instruments Incorporated | Streaming engine with stream metadata saving for context switching |
| US9898330B2 (en) | 2013-11-11 | 2018-02-20 | Intel Corporation | Compacted context state management |
| US9417876B2 (en) * | 2014-03-27 | 2016-08-16 | International Business Machines Corporation | Thread context restoration in a multithreading computer system |
| US10282227B2 (en) * | 2014-11-18 | 2019-05-07 | Intel Corporation | Efficient preemption for graphics processors |
| US10963280B2 (en) | 2016-02-03 | 2021-03-30 | Advanced Micro Devices, Inc. | Hypervisor post-write notification of control and debug register updates |
| US11803377B2 (en) * | 2017-09-08 | 2023-10-31 | Oracle International Corporation | Efficient direct convolution using SIMD instructions |
| US11281495B2 (en) | 2017-10-26 | 2022-03-22 | Advanced Micro Devices, Inc. | Trusted memory zone |
| GB2580135B (en) * | 2018-12-21 | 2021-01-20 | Graphcore Ltd | Handling exceptions in a multi-tile processing arrangement |
| US11556374B2 (en) * | 2019-02-15 | 2023-01-17 | International Business Machines Corporation | Compiler-optimized context switching with compiler-inserted data table for in-use register identification at a preferred preemption point |
| CN112015599B (zh) * | 2019-05-31 | 2022-05-13 | 华为技术有限公司 | 错误恢复的方法和装置 |
| CN112202864B (zh) * | 2020-09-24 | 2022-12-09 | 建信金融科技有限责任公司 | 一种上下文切换系统、方法、装置、设备及介质 |
| US11809861B2 (en) | 2021-06-09 | 2023-11-07 | Red Hat, Inc. | Development environment organizer with enhanced state switching and sharing |
| CN113253664B (zh) * | 2021-07-02 | 2021-10-15 | 峰岹科技(深圳)股份有限公司 | 协处理器、协处理器控制方法、终端及存储介质 |
| US11775301B2 (en) | 2021-09-24 | 2023-10-03 | Apple Inc. | Coprocessor register renaming using registers associated with an inactive context to store results from an active context |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789365A (en) * | 1971-06-03 | 1974-01-29 | Bunker Ramo | Processor interrupt system |
| US4954948A (en) * | 1986-12-29 | 1990-09-04 | Motorola, Inc. | Microprocessor operating system for sequentially executing subtasks |
| US5008812A (en) * | 1988-03-18 | 1991-04-16 | Digital Equipment Corporation | Context switching method and apparatus for use in a vector processing system |
| EP0365322A3 (en) * | 1988-10-19 | 1991-11-27 | Hewlett-Packard Company | Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths |
| US5390329A (en) * | 1990-06-11 | 1995-02-14 | Cray Research, Inc. | Responding to service requests using minimal system-side context in a multiprocessor environment |
| US5428779A (en) * | 1992-11-09 | 1995-06-27 | Seiko Epson Corporation | System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions |
| US5490272A (en) * | 1994-01-28 | 1996-02-06 | International Business Machines Corporation | Method and apparatus for creating multithreaded time slices in a multitasking operating system |
| US5613114A (en) * | 1994-04-15 | 1997-03-18 | Apple Computer, Inc | System and method for custom context switching |
| US5594905A (en) * | 1995-04-12 | 1997-01-14 | Microsoft Corporation | Exception handler and method for handling interrupts |
| US5627745A (en) * | 1995-05-03 | 1997-05-06 | Allen-Bradley Company, Inc. | Parallel processing in a multitasking industrial controller |
| US5727211A (en) * | 1995-11-09 | 1998-03-10 | Chromatic Research, Inc. | System and method for fast context switching between tasks |
| US5799188A (en) * | 1995-12-15 | 1998-08-25 | International Business Machines Corporation | System and method for managing variable weight thread contexts in a multithreaded computer system |
| US5799143A (en) * | 1996-08-26 | 1998-08-25 | Motorola, Inc. | Multiple context software analysis |
-
1996
- 1996-08-19 US US08/699,280 patent/US6061711A/en not_active Expired - Lifetime
-
1997
- 1997-04-04 KR KR1019970012608A patent/KR100241063B1/ko not_active IP Right Cessation
- 1997-08-18 FR FR9710435A patent/FR2752966B1/fr not_active Expired - Fee Related
- 1997-08-18 DE DE19735871A patent/DE19735871A1/de not_active Ceased
- 1997-08-19 JP JP9222148A patent/JPH10143481A/ja active Pending
- 1997-08-19 CN CN97116043A patent/CN1103078C/zh not_active Expired - Fee Related
- 1997-08-19 TW TW086111966A patent/TW403881B/zh not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006022202A1 (ja) * | 2004-08-27 | 2008-05-08 | 松下電器産業株式会社 | 情報処理装置、例外制御回路 |
| JP2010102732A (ja) * | 2004-08-27 | 2010-05-06 | Panasonic Corp | 情報処理装置、例外制御回路及び例外制御方法 |
| JP4564011B2 (ja) * | 2004-08-27 | 2010-10-20 | パナソニック株式会社 | 情報処理装置、例外制御回路 |
| JP4569934B2 (ja) * | 2004-08-27 | 2010-10-27 | パナソニック株式会社 | 情報処理装置、例外制御回路及び例外制御方法 |
| US7934082B2 (en) | 2004-08-27 | 2011-04-26 | Panasonic Corporation | Information processing apparatus and exception control circuit |
| US8082429B2 (en) | 2004-08-27 | 2011-12-20 | Panasonic Corporation | Information processing apparatus and exception control circuit |
| JP2008537248A (ja) * | 2005-04-22 | 2008-09-11 | エヌエックスピー ビー ヴィ | デジタルシグナルプロセッサ上でのマルチタスクの実施 |
| JP2010181989A (ja) * | 2009-02-04 | 2010-08-19 | Renesas Electronics Corp | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1103078C (zh) | 2003-03-12 |
| KR100241063B1 (ko) | 2000-08-01 |
| US6061711A (en) | 2000-05-09 |
| CN1175731A (zh) | 1998-03-11 |
| FR2752966B1 (fr) | 2005-09-30 |
| KR19980018064A (ko) | 1998-06-05 |
| DE19735871A1 (de) | 1998-03-19 |
| FR2752966A1 (fr) | 1998-03-06 |
| TW403881B (en) | 2000-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10143481A (ja) | マルチタスキング処理システム環境における効率的な文脈セーブ及び復旧装置及び方法 | |
| US6202130B1 (en) | Data processing system for processing vector data and method therefor | |
| US6073215A (en) | Data processing system having a data prefetch mechanism and method therefor | |
| US6119203A (en) | Mechanism for sharing data cache resources between data prefetch operations and normal load/store operations in a data processing system | |
| US6003129A (en) | System and method for handling interrupt and exception events in an asymmetric multiprocessor architecture | |
| JP3983857B2 (ja) | ベクトルレジスタの複数バンクを用いた単一命令複数データ処理 | |
| JP4750865B2 (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| JP2834837B2 (ja) | プログラマブルコントローラ | |
| US5727227A (en) | Interrupt coprocessor configured to process interrupts in a computer system | |
| US5636353A (en) | Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating results bypassing | |
| JPS63131230A (ja) | 情報処理装置 | |
| JPH10149297A (ja) | 通過する引き数を有するソフトウェアインタラプトをハンドリングするためのシステム及び方法 | |
| JPH11154144A (ja) | プロセッサをコプロセッサにインタフェースするための方法および装置 | |
| US5860154A (en) | Method and apparatus for calculating effective memory addresses | |
| JP2507638B2 (ja) | デ―タ処理装置 | |
| JP2581236B2 (ja) | データ処理装置 | |
| US5687381A (en) | Microprocessor including an interrupt polling unit configured to poll external devices for interrupts using interrupt acknowledge bus transactions | |
| JPH07120284B2 (ja) | データ処理装置 | |
| US5948093A (en) | Microprocessor including an interrupt polling unit configured to poll external devices for interrupts when said microprocessor is in a task switch state | |
| JP2004005603A (ja) | 繰返しブロック命令を入れ子ループに沿ってゼロ・サイクル・オーバヘッドで実行する方法及び装置 | |
| US5768553A (en) | Microprocessor using an instruction field to define DSP instructions | |
| JP2004192021A (ja) | マイクロプロセッサ | |
| JPH08255476A (ja) | データ処理システムにおけるメモリ拡張スタック装置および方法 | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| JP2522048B2 (ja) | マイクロプロセッサ及びそれを使用したデ―タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |