TW403881B - Efficient context saving and restoring in a multi-tasking computing system environment - Google Patents

Efficient context saving and restoring in a multi-tasking computing system environment Download PDF

Info

Publication number
TW403881B
TW403881B TW086111966A TW86111966A TW403881B TW 403881 B TW403881 B TW 403881B TW 086111966 A TW086111966 A TW 086111966A TW 86111966 A TW86111966 A TW 86111966A TW 403881 B TW403881 B TW 403881B
Authority
TW
Taiwan
Prior art keywords
processor
program
text
state information
steps
Prior art date
Application number
TW086111966A
Other languages
English (en)
Inventor
Seug-Yeon Peter Song
Moataz A Mohamed
Le Nguyen
Heon-Chul Park
Aken Jerry Van
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW403881B publication Critical patent/TW403881B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087Synchronisation or serialisation instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3004Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043LOAD or STORE instructions; Clear instruction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009Thread control instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Description

補充 A7 B7 頌請委員明示Θ年3 曰修正本 有無變更實質内容?是否准予.修正? 經濟部智慧財產局員工消費合作社印製 五、發明說明(03881 標位置包括先 返位址。該v .式計數器之最 在該回返 換處理流程6 本文被切入程 重複直到程式 _從前文係 換之效率係由 存處理器狀態 J.fl -t-» TJB Rg <-> ώ力區理s乙 復處理器狀態 入。在本文切 然而本發 實旛例與變化 ' 施例與變化。 很多其他系統 該本文切換和 掲示後,本文 有超過二任務 與修改和改良 刹範圍所規定 主要部份代表 前被儲 P C < 小有效 位址係 0 0回 式開始 執行係 明白, i** -Jr- —V 较本义 資訊之 〇4時 資訊之 換操作 明已說 係被描 飼如, 架構及 回復特 切換和 ,所K 可在本 存於保存回返 1 * 0 > = b =(2 ) 位元 被載入向量程 返至程式執行 執行。該本文 被終止。 位址方塊608中之回 ’ 0 0步驟確保該向量程 係被載入零。 式計數器後,本文/切 方塊602,該處現在 /切換處理流程6 0 0 於一多重任務多處理 切換處理流程6 0 0 最少量當本文切換一 間可被使搿於其他操 一最少量容許一程式 被執行 明關於 述和本 特定硬 /或軟 性。苒 回復特 ,不被 發明之 時這些 上述該 發明係 體與軟 體實施 者 > 顯 性可被 說明於 精神與 時間節 等實施 不被視 體實施 例可簧 然那些 利招於 此之不 範圍中 器環境 改良。 程式時 作。再 有效地 省累積 例與變 為限定 例係代 施被說 原來技 多重任 同的其 ,如下 中本文切 藉由僅保 ,寶貴的 者,僅回 本文被切 0 化,這些 於這些實 表性的和 明於此之 藝讀完此 務環境含 他實施例 列申請專 ------------—--------訂---------線、 (請先閲讀背面之注意事項再填寫本頁) 符號之簡要說明 Λ 〇 -〇〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 403881 at ____B7 _ 五、發明説明:/ ) 本發明之背景 本發明之領域: 本發明相關於計算系統和更特别地對本文切換操作於 一多重任務環境中有,例如,一多處理器架構。 相關技術之說明: 多重任務一般含有於一計算機中數個程式並行執行· 例如,時間分割程式執行。計算機使用者感覺該等程式係 被平行執行然而,實際上,該計算機在該等程式間切換。 當程式執行係被時間分割時,在「本文被切換J (任務被 切換)而運轉另一程式K前,一程式係蓮轉一段時間。 當重新繼續一本文被切換的程式,該程式應重新繼纊 執行在先前執行結束處之確切位置。預備較後重新繼續的 該本文被切換程式,一處理器歷經保存程式係本文被切換 .之狀態優先於該處理器載入與蓮轉另一程式的一過程。此 程式狀態係根據處理器之狀態K各種記憶體位置表示。當 該程式係本文被切換時。 經濟部t央標準局員工消費合作社印製 (請先閱讀背面之注意事項界填寫本頁) 本文切換對本文被切換程式之程式師而言係易察出的 *因為,從程式師之觀點,本文切換發生在任意時間和因 此在該程式中之任意位置。此外,該作業系統實施該本文 切換並不知本文被切換之程式的狀態。结果,當該本文被 切換時所有處理器狀態資訊必須被保存。該處理器狀態資 訊包括所有架構與軟體可視暫存器K及任何記憶體位置, • 其係被映射至位址僅知於該處理器中諸如便籤式暫存器。 -4- 本紙張尺度適用中國國家標準(CNJS ) Λ4規格(210 X 297公釐) 403881 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) 本 發 明 之 概 要 關 於 一 處 理 器 架 構 有 大 量 的 狀 態 資 訊 程 式 本 文 切 換 之 傳 統 方 法 包 含 保 存 與 回 復 所 有 處 理 器 狀 態 資 訊 係 效 率 低 的 和 可 能 反 而 對 處 理 器 性 能 產 生 不 良 影 響 〇 該 等 效 率 低 與 負 面 性 能 而 產 生 不 良 影 響 與 本 文 切 換 有 關 可 部 分 歸 因 於 處 理 器 操 作 其 需 要 存 取 多 個 記 憶 體 位 置 被 配 置 給 處 理 器 狀 態 資 訊 儲 存 和 操 作 寫 入 該 處 理 器 狀 態 資 訊 至 其 他 記 憶 體 位 置 跨 越 相 當 低 頻 寬 匯 流 排 0 在 該 程 式 恢 復 過 程 期 間 這 些 相 同 低 效 率 之 傳 統 本 文 切 換 同 時 反 而 對 處 理 器 性 能 產 生 不 良 影 響 當 所 有 被 儲 存 之 處 理 器 狀 態 資 訊 係 被 轉 回 至 該 處 理 器 資 訊 狀 態 被 配 置 的 記 憶 體 位 置 時 〇 在 每 一 程 式 本 文 切 換 時 這 些 低 效 率 係 被 累 積 0 例 如 一 多 媒 體 信 m 處 理 器 架 構 可 能 有 一 處 理 器 狀 態 由 超 過 一 百 ( 1 0 0 ) 暫 存 器 與 記 憶 體 位 置 中 超 過 七 千 位 元 組 之 資 訊 代 表 〇 每 一 本 文 切 換 傳 統 需 要 轉 換 所 有 這 些 資 訊 至 —** 處 理 器 狀 態 記 憶 體 儲 存 位 置 0 減 少 負 面 性 能 所 產 生 的 不 良 影 響 和 於 一 多 童 任 務 系 統 中 本 文 切 換 有 關 諸 如 一 多 媒 體 糸 統 應 用 — 多 媒 體 信 號 處 理 器 有 助 於 在 程 式 執 行 間 減 少 不 想 要 的 延 遲 0 當 程 式 係 涉 及 處 理 大 量 資 訊 諸 如 於 一 多 媒 體 處 理 環 境 中 時 •此 可 能 格 外 明 顯 0 本 發 明 有 助 減 少在 程式 間 本 文 切 換 所 需 要 之 處 理 器 時 間 量 0 於 一 程 式 中某 些 點 係 本 文 被 切 換 需 要 儲 存 更 多 處 理 器 狀 態 資 訊 為 了 成 功 地 重 新 繼 5- 绩 該 程 式 執 行 比 一 其 他 點 在 請 先 閱 讀 背 之 注 意 事 項 再4 填、 寫 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) t A7. _403881-^--- 五、發明説明(3 ) 較晩的時間。於本發明之一實施例中,一多處理器架構允 許一處理器請求另一處理器執行一目前程式以中斷它本身 在預備本文切換目前程式之一適合點。該適合點對應於目 前執行之程式中的一點其可減少處理器狀態資訊需要成功 地取回該本文被切換程式之量和可以不必直接跟隨接獲本 文切換請求。 於本發明之另一實施例中,在一多重任務環境中負責 本文保存與回復功能係被配置在一處理器與目前正執行的 g用程式間。於此實施例中,該程式係被標誌,例如以一 條件式本文切換程式指令,於多個位置中對應程式中之點 需要成功簠新繼續執行該程式之處理器狀態資訊的一減少 量。當該程式到達該被標誌的位置和一本文切換請求已被 接收和被檢測,該程式初始一回應僅儲存用κ成功重新繼 續該程式所需要的處理器狀態資訊。該程式應經常地被標 誌足以降低任何明顯延遲在確定一本文切換請求與一回應 的本文切換之間。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再,填寫本頁) 於另一實施例.中,本發明係一處理包括該等步驟係於 一第一處理器上執行一第一程式,從一第二處理器接收一 本文切換請求,和回應該本文切換請求在第一程式中之一 適合點,其中該適合點係與該程式中之一標誌點有關,其 * 指示於第一程式中的一最近的點用Μ成功地恢復該程式之 處理器狀態資訊儲存所需要的一最小量。 …食另一實施例中*本發明係一計算系統包括於一多重 _ β _ 本紙張尺度適用中國國家標準( CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 403881 at _______B7 _ 五、發明説明(S' ) 圖式7係一描述可執行程式流程區段具有散置的條件 式本文切換指令。 較佳實施例之细節說明: 本發明下列之說明係試圖僅作為描述和不限定。
參考圖式1,一高層級概略的方塊圖描述一多媒體多 處理器系統1 0 0包括一主處理器1 0 2和一多媒體信號 處理器2 0 0。一典型的主處理器1 0 2係一 X 8 6處理 器諸如一 I nt e 1 公司 Pent i umTM或 Pent i u m ProTM處理器。該主處理器102根據主要 被保持於一糸統記憶體104與快取記憶體105中之指 令與資料熟行程式。該主處理器102與多媒體信號處理 器200通訊經由一個人電腦(PC)晶片組107與一 系統匯流排106*諸如一週逢元件互接(PCI)匯流 排。該多媒體信號處理器2 0 0接合至各種功能方塊諸如 一聲音與通訊編碼解碼器(CODEC) 108用K接收 聲音與電話通訊,一影像類比/數位(A/D.)轉換器1 10用以接收影像輸入信號,一影像數位/類比轉換器1 1 2用K傳送影像輸出信號,和一圖框緩衝器同步動態隨 機存取記憶體(SDRAM) 114。於一實施例中該多 媒體信號處理器係任何S am s u n g半導體公可MS P ' i 族之多媒體信號處理器(Samsung MSP)。 參考圖式2,示出該多媒體多處理器条統100 (圖式 1)中之多媒體信號處理器200之一概略的方塊圖。該 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) ~ ---.1------- (請先閱讀背面之注意事項再填寫本頁) 訂 403881b7 經濟部中央標準局員工消費合作社印製 五、發明説明(f) 任務環境中之一第一處理器用κ執行各個 置的本文切換標誌點,和一第一記憶體, 處理器,被配置Μ儲存處理器狀態資訊。 步包括一第二記憶體.被耦合至該第一處理 請求檢测器操作於該第一處理器上用Μ檢 於一執行的程式中遭遇該等標誌點中之一 切換該程式和操作於該第一處理器上之一 Κ回應一被檢測的本文切換請求藉由保存 處理器狀態資訊被定位於第一記憶體中。 圖式之簡略說明: 相同特性出現於多個圖式中有相同參 圖式1係一高層级概略的方塊圖描述 實施例的一多媒體多處理器系統。 圖式2係示出被描述於圖式1中之一 器多媒體多處理器系統之一概略的方塊圖 圖式3係示出被描述於圖式2中多媒 之一協力處理器之一概略的方塊圖。 圖式4係示出被描述於圖式3中協力 理器執行資料路徑之一概略的方塊圖。 圖式5係一概略的方塊圖描述多媒體 軔體架構。 圖式6係描述操作相關於於一多處理 程式本文保存與程式回復之一流程圖。 程式有多數被散 被耦合至該第一 該計算糸統進一 器,一本文切換 測,在該處理器 個,一請求本文 本文保存模組用 於第二,記憶體中 考數字。 依據本發明之一 多媒體信號處理 0 體信.號處理器內 處理器之協力處 信號處理器之一 器架構中有效的 請 先 閱 之 注 意 事 ,項 再 填 頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 403881 五、發明説明(4 ) A7 B7 多媒體信號 )內存儲器 0接合至多 邊元件互接 存取記億體 處理器 2 0 1 數快速 匯流排 控制器 器2 2 0 * —特別 1 6,和一 〇 2與圖框 資料。該週 流排1 〇 6 該特別應用 行用戶功能 瑰 2 1 6, 類比編碼解 記億體 媛衝器 逢元件 和操作 積體電 ,依照 於一實 碼器與 2 0 0包 其經由一 匯流排週 界.面2 2 2 2 6, 應用積體 資料移動 同步動態 互接匯流 ,例如, 路邏輯方 所想要的 施例中* 用戶特定 括一數 快速匯 逄包括 2,一 —八通 電路( 器2 2 隨機存 排界面 在3 3 塊2 1 。該特 供應1 輸入/ 位信號 流排( ,例如 6 4位 道直接 A S I 4用K 取記憶 2 2 2 百萬赫 6供給 別應用 〇千閜 輸出設. 處理器 F B U ,一 3 元同步 記億體 C )邏 在該主 體1 1 接合至 玆(Μ 控制邏 積體電 包括接 _.備。該 (D S Ρ S ) 2 1 2位元週 動態随機 存取控制 輯方塊2 處理器1 4間移動 該糸統匯 Η Ζ ) ° 輯用Μ執 路邏輯方 合至各種 記憶體資 1 多 器該 理至 處部 主局。 該係 從淇 料, 資4 取 1 存 1 擐· 捿_ 憶憶 記記 接取 直存 換機 轉 隨 4態 2 動 2 步 器同 動至 移 2 料 ο 請 先 閲 背 之 .注 意 t i 經濟部中央標準局員工消費合作社印製 -紙 本 ο 流 2 匯 器出 儲輸 存 \ 內入 器輸 理數 處多 號至 信 合 位接 數排 該流 〇 匯 ο 出 ο 輸 2 \ 器入 理輸 處一 號由 信經 體亦 媒1 間機斷 式訊中 程發式 可 \ 程 容收可 相步容 4 異相 5用 9 2 通5 8 容 .2 1 相 8 ,ο 一 如 5 ' , 例 4 ο , 6 3 括 1 2 包一線 備,列 設 8 串 排 2 } 隔 控 2 T 3 器 R 2 時 A 器 計 U -制 關 a ο Θ 流 R 元.. 位 C 像考 影參 一 請 理 , 處訊 以資 用 多 4 更 3之 2 4 器 3 理 2 處器 流理 元處 位束 一 元 和位 ,該 2 於 I冢 ;國 \國 f 用 適 I嫠 公 7 9 2 403881 at ______B7 __ 五、發明説明() d a之共同待審和合作提出的美國專利申請序號χχ/χ XX,XXX (代理人標籤編號Μ—4368),被定為 「用Κ處理影像資料之方法與裝置」,其係根據參考全部 而被合併於此。 該數位信號處理器內存儲器2 0 1係該多媒體信號處 理器2 0 0之計算引擎和包括一處理器2 0 2、~協力處 理器2 04、一快取記億體子糸統2 0 8、該快速匯流排 (FBUS) 210,和該輸入/輸出匯流排212。於 一實施例中,該處理器2 02係一 32位元ARM7TM RISC控制處理器其執行一般處理功能諸如本文切換致 能請求、即時作業系統操作、中斷和異常掌控、輸入/輸 出設備管理、與該主處理器1 0 2通訊等等。於一實施例 中,該處理器202操作在40百萬赫玆。該處理器20 2接合至該協力處理器2 0 4通過一協力處理器界面2 0 6 〇 經濟部中央標準局員工消費合作社印製 該處理器2 0 2執行該異常掌控Μ反應異常,一般情 形其發生在指令處理時*引起一異常控制流程之修改。關 於異常掌控之更多資訊,請參考Song e t a 1 · 之共同待審和.合作提出的美國專利申請序號XX / χχχ ,XXX (代理人標籤編號M_ 4 366),被定為「用 * .於Μ引数傳接來掌控軟體中斷之糸統與方法」和S 〇 n g e t a 1 .之序號XX / XXX,XXX (代理人標 籤編號Μ — 4 3 6 7 ),被定為「於一非對稱多處理器架 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 五、 j_8l 發明説明(?) A7 B7 構中用 考全部 該 位信號 Sam 處理器 包括一 信號處 區域( 作。該 被平行 元。該 蓮算兩 6位元 定點算 元定點 。大部 K掌控中斷與異常事件之糸統與方法」其係根據參 而被合併於此。 協力處理器2 04係多媒體信號處理器2 0 0之數 經濟部中央標準局員工消費合作社印製 處理引擎, sung '該協力處 管路式R I 理功能,諸 F I R )滅 協力處理器 操作,在向 協力處理器 者。該協力 向量封裝, 術運算、十 或浮點算術 分3 2位元 而大部分5 一速率 中一指令之一速率 係由分開載入與儲 參考圖式3, 一指令取得單元3 一指令執行資料路 於.一實施例中,協力處理器2 0 4係該 MS P族之一向量處理器。依照一向量 理器2 0 4有一單指令多重資料架構和 S C引擎其平行操作多重資料元Μ執行 如離散餘弦轉換(DCT)、飛行資訊 波、迴旋、影像移動估算和其他處理操 2 04支援向量算術其中多重資料元係 量處理之方式中,藉由多數向量執行單 2 04執行純量蓮算與混合的向量纯量 處理器2 0 4之多重資料元係Μ— 5 7 其係被計算每循環在三十二8/9位元 六16位元定點算術操作、或八32位 蓮算(例如,1 2 ♦ 5毫微秒)之速率 纯量蓮算係管路式的在每循環一指令之 7 6位元向量運算係管路式的在二循環 1' 。載入與儲#蓮算係與算術蓮算重壘和 存電路獨立執行。 該協力處理器2 0 4有四功能方塊包括 02、一指令解碼器與發出器3 04、 徑306、和一載入與儲存單元308 -11 - 請 先 閲 © 之 注 意 事 t 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 403881 五、發明説明(丨) ,該指令取得單元3 0 2和該指令解碼器與發出器3 04 係被包括於該協力處理器2 04中Μ容許該協力處理器2 04去獨立操作該處理器2 0 2。 該指令取得單元3 0 2優先取得指令和處理控制流程 指令諸如分支(Branch)與跳越(Jump)至副 常式指令,該指令取得單元3 0 2包括優先取得指令之一 16輸入佇列用於目前執行流和一優先取得指令之一8輸 入佇列用於該分支目標流。該指令取得單元3 0 2從該指 令快取記憶體接收跨越一2 5 6位元寬匯流排於一循環中 達到八指令。該指令解碼器與發出器3 0 4解碼與排程所 有指令由該協力處理器2 0 4執行。該解碼器於一循環中 處理一指令為了從該指令取得單元3 0 2接收,然而該發 出器排程大部分指令違反排序視執行資源與可獲得的運算 元資料而定。 經濟部中央標準局員工消費合作社印製 (請先閎讀背面之注意事項再填寫本頁) 參考圖式4,該指令執行資料路徑3 0 6包括一四埠 暫存器外存儲器4 0 2、八3 2 X 32平行乘法器4 0 4 、和八.3 6位元算術邏輯單元(ALUS) 40 6。該暫 存器外存儲器4 0 2支援每循環二謓取運算與二寫入運算 i 。該平行乘法器4 0 4產生每循環達到八3 2位元乘法作 業Μ整數或浮點格式,或十六1 6位元乘法作業或三十二 8位元乘法作業。該算術理輯單元4 0 6每循環執行八3 -12- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 403881 ^ 五、發明説明(r ) 6位元算術邏輯單元運算K整數或浮點格式、十六1 6位 元算術邏輯單元運算、或三十二8位元蓮算(例如,12 .5毫微秒)。 該暫存器外存儲器4 0 2包括多數特殊目的暫存器與 多數回返位址暫存器。該等特殊目的暫存器包括一向量控 制與狀態暫存器(VCSR)、一向量程式計數器(VP C)、一向量異常程式計數器(VEPC)、一向量中斷 源暫存器(VIS RC)、一向量與控制處理器同步暫存 器(VASYNC)和其他暫存器諸如各種計數、遮蔽、 溢位和間斷點暫存器。該向量程式計數器(VPC)係由 該協力處理器2 04執行下一指令之位址。 經濟部中央標準局員工消費合作社印製 該向量中斷源暫存器(VIS RC)指示該等中斷源 至該處理器2 0 2。向量中斷源暫存器之佔用位元係由硬 體設定Μ檢测異常。該等位元係在協力處理器204重新 繼缅執行之前由軟體重置。於該向量中斷源暫.存器中任何 設定位元引起該協力處理器204送入一空閭狀態(VP _ I D L Ε ).。若該對應的中斷致能位元係設於該協力處 理器界面206内之一向量中斷遮蔽暫存器中,一 IRQ 中斷信號係被送至該處理器202。 該協力處理器2 04檢测異常情形包括明確異常與非 明確異常。明確異常係由該協力處理器2 04檢测和被報 告優先於該故障指令。明確異常包括一指令位址間斷點異 _ 1 3 _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公後1 · 403881 a? _____B7 ,_ 五、發明説明(I丨) 常、一責料位址間斷點異常、一無效指令異常、一單步異 常、一回返位址堆叠溢位異常、一回返位址堆#下溢異常 、一 VCINT異常,和一VCJO IN異常。協力處理 器2 04之非明確異常係被檢測和被報告在執行不定數指 令後,在程式次序中其係較後於該故障指令。非明確異常 包括一無效指令位址異常、一無效的資料位址異常、一不 對齊的資料存取異常、一整數溢位異常、一浮點溢位異常 、一浮點無效的蓮算元異常、一浮點除零異常,和一整數 除零異常。 當該指令係被執行Μ中斷該處理器2 0 2時,係利用 協力處理器VC I NT或該VC J 0 I Ν指令更新該向量
I 中斷指令暫存器(VI IN.S)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 該處理器202初始操作該協力處理器204。更多 資訊關於處理器2 0 2初始操作協力處理器204,請參 考Song e t a l ·之共同待審和合作提出的美國 專利申請序號XX/XXX,XXX (代理人.標籤編號Μ -4366),定名為「用於Μ引數傳接來掌控軟體中斷 之糸統與方法」和Song e t A I ·之序號XX/ XXX,XXX (代理人標籤編號Μ — 4367),定名 為「於一非對稱多處理器架構中用Μ掌控軟體中斷與異常 ν 事件之糸統與方法J其係根據參考全部而被合併於此。 該向量中斷遮蔽暫存器(VI MSK)控制發生於該 協力處理器2 04內之異常報告至該協力處理器2 0 2。 -14- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 403881 A7 B7 五、發明説明(a 經濟部中央標準局員工消費合作社印製 於向量 源(V 常以中 位元指 之位元 指令位 能(S 點溢位 零(F )和除 暫存器 J 0 I E ) ° 該 該處理 號至該 力處理 亦直接 處理器 態。該 2 0 2 與該處 中斷遮蔽暫 1 S R C ) 斷該處理器 示多數異常 包括一資料 址間斷點中 S T P E ) (F 0 V E DIVE) 零(I D I 亦控制一V N中斷致能 協力處理器 器2 0 2交 處理器2 0 器2 0 4已 地送信號至 2 0 4已被
及進入該V P
存器中 暫存器 2 0 2 與中斷 位址間 斷致能 。該向 )、無 中斷致 V E ) C I N (V J 之該等 之一對 。該向 之原因 斷點中 (I A 量中斷 效的運 能位元 中斷致 T中斷 E ), 每元, 應位元 量中斷 。該向 斷致能 BE) 遮蔽暫 算元( 、和整 能位元 致能( 和一本 當使與該向量中斷 ,致能該異 器包括多數 遮蔽暫存器 (D A B E )、一 單步中斷致 一起時 源暫存 量中斷 和一 步控制浮
存器進 fin 數溢位 。該向量中斷遮蔽 VIE 文切換致能(C S
V E )和除 (I 0 V E
V C 請 先 閲 之 注 意 事 2 04與該處理器2 0 2藉由送 談。特別地,該協力處理器2 0 2直接經由使用者擴充暫存.器指 執行一同步指令。該協力處理器 該處理器2 0 2經由一中斷請求 暫停執行和被進入該V P_ I D 協力處理器2 0 4執行二指令Μ送信號給該 * 。一 VCJ0IN 指令(VCJOINn) 理器2 0 2聯合和引起該協力處理器2 04 GL E狀態。於該協力處理器2 -1 5 - 信號至 4送信 示該協 2 0 4 指示該 L E狀 處理器 有條件 暫停Μ 0 4中 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) 403881 at B7 經濟部中央標準局員工消費合作社印製 五、發明説明(。) 1 I 之一程式計數器(無示出)定址該指令跟隨該VCJ 01 1 1 N指令。該VCJO I N指令,由該協力處理器204執 1 1 行*係被分類成一控制流程類,該等控制流程指令包括各 I 請1 先1 種條件指令諸如分支、遞減與分支、跳越、從副常式回返 I 1 f | 、本文切換、和障礙指令。‘ Φ 1 ’ 之 1 注 再參考圖式2,該快取記憶體子糸統2 0 8包括一資 意 i | 料快取記憶體236 (例如,5千位元組(KB)),一 項 1 S動丨 指令快取記億體238 (例如,2千位元組),和一快速 I裝 頁 1 緩衝唯謓記億體(ROM) 240 (例如,16千位元組 一 L )和典型地操作在相同速度如該協力處理器204 (80 1 1 百萬赫玆)。於一實施例中,該快取記億體子糸統208 1 | 包括一千位元組之指令儲存器與一千位元組之資料儲存器 訂 I 用於該處理器2 0 2,一千位元組之指令儲存器與四千位 1 1 元組資料儲存器用於該協力處理器2 04,和一共用的1 1 1 6千位元組之整體指令與快速鑀衝唯讓記憶體用於該處理 器2 0 2與該協力處理器2 04二者,該快取記憶體子系 統2 0 8通過3 2位元資料匯流排接合至該處理器2 0 2 與通過128位元資料匯流排接合至該協力處理器204 ,該快速緩衝唯謓記億體240包括w ROM初始化軟體 、自我測試診斷軟體、各種糸統管理軟體、檔案庫常式和 V —快取記憶體用於被選擇的指令與資料常數。特別地,該 快速緩銜唯謓記憶體2 4 0包括一指令異常處理程式和輸 入與輸出設備中斷處理程式〇,1',2 *和3用於該處理 -16.- 未紙張尺度適用t國國家標準,(CNS ) A4規格(210X297公潑) 403881 A7 __· B7 五、發明説明(α) 器202。該快速媛衝唯諫記憶體240亦包括一向量處 理器中斷處理程式與一向量處理器間斷點異常處理程式其 執行於該處理器2 0 2中。 參考圖式5,一概略方塊圖描述多媒體信號處理器2 0 0之該軟體與軔體架構5 0 0包括多媒體信號處理器( M S Ρ)系統組成軟體5 0 2執行於該多媒體信號處理器 2 0 0與P C應用上和作業糸統軟體5 0 8執行於該主處 理器1 0 2上。該多媒體信號處理器2 0 0係由軔體控制 包括一向量化的數位信號處理器軔體擋案庫5 0 4其執行 於該協力處理器2 0 4上和一糸統管理功能方塊5 0 6其 執行於該處理器2 0 2上。該向量化的數位信號處理器軔 體檔案庫5 04與該糸統管理功能方塊5 0 6係被包括於 MSP系統組成軟體502中。該架構500有利分開信 號處理功能從主應用控制操作Μ簡化軟體發展、改良軟體 設計管理與減少應用發展Κ及維護花費。 該MS P系統組成軟體5 Ο 2專門執行於該處理器2 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項兵填寫本_頁) 0 2上和包括一MSP即時作業糸統核心5 10、一多媒 體檔案庫模組5 1 2、該系統管理功能方塊5 0 6和該向 量化數位信號處理器軔體檔案庫5 04。該MS P即時核 心5 1 0,微軟公司之一用戶組件,Μ Μ 0 S A即時核心 4 *係通常負責接合至該主處理器1 0 2、資源管理、輸入 /輸出設備掌控與大部分中斷與異常處理。該MS P即時 核心5 1 0包括用K接合至執行於該主處理器1 02中之 -17" 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~
A7 B7 ___ 五、發明説明(σ) W i n.dow.sTM 與 W i ndowsNTTM 軟體之軟 體。該M S P即時核心5 1 0亦铒括從該主處理器1 0 2 選擇和下載被選擇的應用軔體之軟體、用K執行於該處理 器2 0 2和該向量處理器2 04中排程任務之軟體、和用 K管理多媒體信號處理器2 0 0包括記億體與輸入/輸出 設備之糸統資源之軟體。該MS P即時核心5 1 0包括用 K在多媒體信號處理器2 0 0之任務間同步通訊之軟體和 用Μ報告MS P相關的中斷、異常與狀態情況之軟體。 該向量化數位信號處理器軔體檔案庫5 04執行大致 上所有數位信號處理功能。該一向量化數位信號處理器靭 體檔案庫5 0 4亦控制特定特殊中斷諸如一協力處理器中 斷其係由該處理器2 0 2發出至該向量處理器2 04,或 一硬體堆叠溢位異常,其係被產生於該向量處理器204 內。 經濟部中央標準局員工消費合作社印製 該多媒體檔案庫模組51 2執行掌控通訊功能包括資 料通訊、動態影像壓縮(MPEG)影像與聲.音、語音編 碼與同步,Sound B1 asterTM相容聲音等等 。該M S P即時核心5 1 0係一即時、堅韌、多重任務, 每一空作業糸統包括增強其便利多媒體應用執行於該多媒 體信號處理器2 0 0上。 該個人電腦(PC)應用與作業糸統軟體’5 0 8執行 於該主處理器102中控制該多媒體信號處理器200藉 由讀取與寫入M S P控制與狀態暫存器經由該条统匯流排 -18- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 403881五、發明説明( A7 B7 1 0 6,與 體1 0 4與 MSP 執行流。該 之一第二獨 4之操作係 器2 0 2中 T V P指令 包括V J 0 向量處理器 0 2中執行 該協力 該處理器2 號至該處理 協力處理器 4亦直接地 該協力處理 E狀態。該 處理器2 0 其 (V C 該協力處理 該 V C I N 0 4執行指
寫入至 常駐於 程式執 處理器 立執行 同步通 ,包括 *和特 1 N與 2 0 4 之資料 處理器 0 2交 器2 0 2 0 4 送信號 器2 0 協力處 2,一 1 N T 4 器2 0 T與V 共用的 該多媒 行開始 2 0 2 流。處 過特定 S T A 定指令 V I N 間轉換 移動指 2 0 4 談。特 2間接 已執行 至該處 4已被 理器2 V C J η )條 4暫停 C J 0 資料结構其係常駐於該糸統記憶 體信號處理器2 0 0。 於該處理器2 0 2其執行一第一 閲 之 注 意 事 頁 經濟部中央標準局員工消費合作社印製 可初始 理器2 協力處 R Τ V 執行於 Τ指令 資料係 ^ 0 藉由送 別地, 地經由 —同步 於該向量處理器2 〇 4中 0 2與該向量處理器2 0 理器指令其操作於該處理 P、INTVP 和 TES 該向量處理器2 〇 4中, 。在該處理器2 〇 2與該 被完成使用於該處理器2 信號至該處理器 該協力處理器2 使用者擴充暫存 指令。該協力處 理器202經由一中斷 暫停執 0 4執 Ο I N指令與一 VC I 件式中斷該處理器2 0 和進入該VP_IDL IN指令係藉由該協力 行和進入該V P 行二指令用K送 2 0 2與 0 4送信 器指.示該 理器2 0 請求指示 _ I D L 信號至該 N T指令 2,引起 E狀態。 處理器2 令其係被分類成一控制流程類。該,等控制流程 19- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 五、發明説明(π ) 指令包括各種條件式指令諸如分支、遞減與分支、跳越、 從副常式回返、本文切換、和障礙指令。 該多媒體多處理器糸統1 〇 〇係進一步詳细被說明於 L · N g u y e n之共同待審和合作提出的美國專利申請 序號ΧΧ/ΧΧΧ,χχχ (代理人標籤編號Μ — 435 4),被定為「於一多媒體信號處理器中之微處理器操作 」,L.NgUyen之序號χχ/χχχ,XXX (代 理人標簸編號Μ-4355),被定為「於一多媒體信號 處理器中之單指令多重資料處理」,L.Nsuyen e t a 1 ♦之序號χχ/χχχ,χχχ (代理人標籤 編號M-4369),被定為「單指令多重資料處理使用 多重存儲單兀之向量暫存器」》和M . Mo h ame d et a 1 .之序號ΧΧ/ΧΧΧ,XXX (代理人標簸 編號M — 4 3 7 0),被定為「單指令多重資料處理利用 組合純量/向量運算」•它們係根據參考全部而被合併於 此。 該多媒體信號處理器2 0 0係能夠執行多重任務蓮算 其包括連鑕的執行程式。藉由減少處理器狀態資訊被儲存 之量在程式間之本文切換所需要時間可被減少,有關於傳 統儲存所有處理器狀態資訊,必須成功地回復本文被切換 * 之程式。藉由在一本文切換時減少被儲存的處理器資訊量 ,該等資源可被使用更有效率地,如下所述。 圖式6描述一有效的本文切換與程式回復處理流程6 -20- (請先閲讀背面之注意事項再填寫本頁) Γ) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 403881 A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明 U ) 0 0 ( 本 文 保 存 / 回 復 處 理 流 程 6 0 0 ) 之 一 實 施 例 > 其 係 描 述 由 該 多 媒 體 多 處 理 器 糸 統 1 0 0 應 用 和 特 別 地 使 用 一 多 媒 體 信 號 處 理 器 2 0 0 從 任 何 S a m S U η S Μ S P 族 之 多 媒 體 信 號 處 理 器 選 取 〇 該 本 文 保 存 / 回 復 處 理 流 程 6 0 0 開 始 於 程 式 執 行 方 塊 6 0 2 〇 於 程 式 執 行 方 塊 6 0 2 中 協 力 處 理 器 2 0 4 ( 圖 式 2 ) 執 行 一 程 式 諸 如 — 應 用 程 式 〇 該 應 用 程 式 包 括 由 該 程 式 師 散 置 整 個 應 用 程' 式 之 標 誌 點 致 — 熥 懦 誌 點 係 被 遭 遇 在 一 近 乎 規 律 基 礎 上 * 於 此 實 施 例 中 該 標 誌 點 係 協 力 處 理 器 2 0 4 之 — 條 件 式 .本 文 切 換 指 令 稱 為 V C C S 〇 當 該 應 用 程 式 執 行 時 在 任 何 點 該 協 力 處 理 器 2 0 4 包 括 處 理 器 狀 態 資 訊 與 百 刖 係 被 執 行 之 程 式中 該 點 有 闞 〇 在 該 應 用 程 式 中 某 些 點 成 功 地 回 復 該 應 甩 程 式 跟 随 一 本 文 切 換 後 比 在 該 應 用 程 式 中 之 其 他 點 較 少 處 理 器 狀 態 資 訊 係 被 需 要 〇 該 程 式 師 係 知 道 該 應 用 程 式 中 瑄 些 Γ 減 少 的 處 理器 狀 態 J 點 碰 到 一 本 文 切 換 最 好 要 求 保 留 處 理 器 狀 態 資 m 之 — 最 小 量 .放 置 該 條 件 式 本 文 交 換 指 令 在 該 懕 用 程 式 中 那 些 減 少 的 處 理 器 狀 態 點 〇 m 而 在 遭 遇 條 件 式 本 文 交 換 指 令 間 之 間 隔 rrlxt 應 最 好 不 要 如 此 大 Μ 致 顯 著 地 延 遲 一 本 文 切 換 操 作 〇 該 間 隔 將 視 程 式 師 之 看 法 Ν 該 應 用 4 程 式 、 和 該 協 力 處 理 器 2 0 4 之 計 時 速 度 而 定 0 在 一 請 求 本 文 切 換 和 對 該 請 求 回 iffy 懕 之 間 一 典 範 的 間 隔 结 果 是 不 超 過 — 2 微 秒 延 遲 〇 在一 本 文 切 換 後 必 須 成 功 地 重 新 繼 缠 — m 式 而 減 少 處 2 1 請 先 閲 之 注 意 事 ‘項 再 填 寫 頁 本紙張尺度適用中國國家標準(CNS } A4規格(210X297公釐) 403881 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ((1 ) 理 器 狀 態 資 訊 之 量 可 導 致 顯 著 的 處 理 器 性 能 增 加 $ 特 別 地 當 該 處 理 器 狀 態 資 訊 之 可 能 的 大 小 係 非 常 大 時 〇 例 如 9 任 何 該 等 S a m S U η g Μ S Ρ 族 係 — 典 範 的 架 構 有 一 非 常 大 量 之 記 憶 體 儲 存區 被 配 置 給 處 理 器 狀 態 資 訊 〇 該 S a m S U η S Μ S Ρ 包 括 超 過 七 ( 7 ) 千 位 元 組 之 處 理 器 狀 態 資 訊 和 包 括 _Λ— 十 四 ( 6 4 ) 二 百 八 十 八 ( 2 8 8 ) 位 元 向 量 暫 存 器 超過 八 十 ( 8 0 ) 二 十 —- ( 3 2 ) 位 元 纯 量 暫 存 器 和 達 至 四 ( 4 ) 千 位 元 組 之 便 籤 式 記 憶 體 〇 性 能 增 加 與 在 二 者 一 本 文 切 換 時 之 處 理 器 狀 態 資 訊 轉 換 量 之 減 少 有關 和 後 來 在 程 式 恢 復 時 Μ — 架 構 諸 如 該 S a m S U η Μ S Ρ 可 能 相 當 大 的 〇 於 一 utg Μ 用 程 式 含 有 一 A D D 指 令 之 一 減 少 處 理 器 狀 態 點 之 — 例 子 中 其 決 定 5 0 引 數 之 和 〇 若 該 應 用 程 式 係 本 文 被 切 換 優 先 於 決 定 該 等 引 數 之 和 該 處 理 器 狀 態 資 訊 需 要 回 復 此 應 用 程 式 必 須 包 括 所 有 5 0 引 數 〇 然 而 若 該 A D D 指 令 係 被 完 成 及 該 和 被 決 定 僅 該 和 必 須 被 包 括 .當 作 該 處 理 器 狀 態 資 訊 之 部 分 0 因 此 重 新 繼 續 該 程 式 所 需 要 之 處 理 器 狀 態 資 訊 量 在 回 返 至 該 程 式 上 與 保 存 所 有 有 效 的 處 理 器 狀 態 資 訊 相 比 係 被 減 少 〇 該 條 件 式 本 文 交 換 指 令 > 係 該 協 力 處 理 器 i 2 0 4 條件 式 本 文 切 換 指 令 » 因 此 係 被 放 置 於 該 應 用 程 ϊζ 中 的 一 點 於 決 定 5 0 引 數 之 後 〇 此 係 於 該 應 用 程 式 中 —» 適 合 點 之 一 例 子 用 Η 減 少 所 需 要 的 處 理 器 狀 態 資 訊 Κ 成功 地 本 文 切 換 和 回 復 該 應 用 程 式 〇 顯 而 易 _ 22- 請 先 閲 © 之 注 意 I 本紙張尺度適用中國國家標準(CNS ) A4就格(210X297公釐) t 403881 Α7 Β7 五、發明説明(>。) 見的對那些原來技藝在謓取此說明後於應用程式中很多其 他點可能被選取Μ減少處理器狀態資訊儲存之量預備本文 切換和後來回復一程式。 參考圖式7,一描述一應用程式之區段7 0 0包括散 置的條件式本文交換指令7 0 2。該等條件式本文交換指 令7 0 2係一般有規律地被散置在處理器狀態資訊儲存所 需要的一最少量之預先決定的位置係預備於該應用程式中 之本文切換成功與銜接。 再參考圖式6,在應用程式於程式執行方塊6 0 2中 執行時,一三十二(3 2)位元條件式本文交換指令將被 遭遇在該適合點如示於本文切換指令方塊6 04中。進行 至本文切換請求方塊6 0 6 *該條件式本文交換指令引起 該協力處理器2 0 4決定是否處理器2 0 2有被請求,目 前正執行的應用程式係本文被切換和與另一程式替換。若 一本文切換未曾被請求本文保存/回復處理流程6 0 0回 返至程式執行方塊6 0 2和繼壤執行該應用程.式開始在遭 遇條件式本文交換指令後之點。 經濟部中央標準局員工消費合作社印黎 (請先閲讀背面之注意事項^'资寫本頁) 為了請求一本文切換,該處理器2 0 2寫至一三十二 (32)位元向量處理器中斷遮蔽暫存器2 0 8,被稱為 向量中斷遮蔽(VIMSK)暫存器,位於協力處理器界 面2 0 6中。.特別地,處理器2 0 2設定位元零(〇 ), 其係該向量中斷遮蔽暫存器2 1 4之C S Ε或本文切換致 能位元藉由寫一 (1)至該本文切換致能位元。關於更多 -23- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ~ 403881五、發明説明(7丨) ax 為 〇 理理 S 於.{, 完該譯 ο \ 定 S 代處 該 1 三置功由組 2 tx 被和丨多。於 ο 十位成不之 器 e X : JX 稱 J 用 1 二 式支係令 理 號}法 >< 對法使 1 效常分 } 指 處 g 序 6 方 X 非方被 1 有副將 3 換 否 η 請 6 與, 一 與當 1 小存 4 2 交 是 〇 申 3 統 X 於統式 元最保 ο : 文 定 S 利 4 糸 X r 糸格 位於文 2 5 本。決 見.專 I 之 X.為之令。括位本器 2 式 t , , 國 Μ 斷 / 定件指器包檷 I 理 ί 件 e6 器美號中 X 被事換理式移於處元條 S.O 存的編體 X , 常交處格位等力位該 f 6 暫出籤軟號} 異文量令 一 位協。。{塊 蔽提標控序 7 與本向指括檷該令用 ο 方 遮作人掌之 6 斷式 P 換包移求指使 w 求 斷合理來 .3 中件 S 交和位請換令 S 請 中和代接 14 控條M文置該被交指 C 換 量審 {傳 a 一掌該 本位。已文換 C 切 向待 X 數 述 g 式元中換本交 V 文 該同 X 引 t 號用陳η件位元切式文係本 關共 ΧΜ 〇> 編中 1U條效位文件本法考 有之,於 錢構表 S 該有 _ 本條式語參 訊 .X 用 S 標架: Ε 最 3 一 該件式 資 1Χ --η人器 a 該 2 若成條程 ; 裝 ^ 、訂 (請先聞讀背面之注意事項#,%寫本頁)一
經濟部中央標準局貝工消費合作社印製 2有被請求,目前正執行的應用程式於程式執行方塊6 Ο 2中係本文被切換和與另一程式替換,該遭遇之條件式文 字交換指令引起協力處理器2 Q4謓取該向量中斷遮蔽暫 i 存器2 1 4。假設該條件式本文交換指令不引起一異常, 若該向量中斷遮蔽暫存器214之本文切換致能位元係設 為一(1),該應用程式於程式執行方塊602中之回返 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) A7 B7 403881 五、發明説明() (請先閱讀背面之注意事項寫本頁) 位址係被保存至一僅有的軟式回返位址堆叠上伴随該程式 係本文被切換。該應用程式之目前位址係被定位於該向量 程式計數器(VPC)中。該回返位址等於向量程式計數 器加四(4 )。 注意該協力處理器2 Ο 41不檢核從處理器2 0 2之一 被請求的本文切換直到一條件式本文交換指令係被遭遇。 结果,該程式師可控制在一執行程式可K本文被切換之點 。再者,雖然在一被請求的本文切換與一對應的回應之間 這裡可能有一延遲,無任何程式執行係遭受妨礙’因為該 應用程式繼幕執行在任何本文切換請求、檢測、和回應延 遲時。 下列的擬碼陳述條件式本文交換指令之操作 If (VIMSK<CSE> = = 1){ if (VSP<4>>15){ 、 VISRC<RAS0> = 1 ;signal processor 2 0 2 with RASO exception; VP_STATE=VP_IDLE; 經濟部中央標準局員工消費合作社印裝 } e 1 s e { RSTACK[VSP<3:0>]=VPC+4; VSP<4:0>=VSP<4:0>+1; VPC = VPC + sex (Offset < 22 : 〇”4); } }else VPC=VPC+4; -2 5- 本紙張Λ度適用中國國家標準(CNS ) A4規格(210X297公釐) _81 g 五、發明説明(>)) 經濟部中央標準局員工消費合作社印製 參考本文切換請求方塊6 0 6,該條件式本文交換指 令因此引起該力處理器2 0 4決定是否向量中斷遮蔽暫存 器2 1 4之本文切換致能位元係設定。若-該位元係未設定 ’處理器2 0 2還未.被請求一本文切換,和該協力處理器 204程式計數器(V PC)係被增量至下一指令和一回 返係至程式執行方塊6 0 2。#該處理器2 0 2有被請求 —本文切換,協力處理器2 0 4係檢査與該應用程式栢關 之五(5)位元商童堆叠指標(VSP)之位元四(4) 和決定是否條件式本文交換指令之執行將導致一堆曼溢位 。若一堆叠溢位將發生,該向量中斷源暫存器(V I SR C)之回返位址堆叠溢位異常位元係設為一(1),和該 協力處理器204狀態(VP_0TATE)係被放置在 一聞置狀態(VP—IDLE)。若一堆叠溢位將不發生 ,本文保存/回復處理流程6 0 0進展至保存回返位址方 塊6 0 8 *和該協力處理器2 04保存該應用程式執行於 程式執行方塊6 0 2中之回返位址和增加該軟.式堆壘指標 。然後係Κ該符號擴展位址由該條件式本文交換指令位移 檷位指示載入向量程式計數器。該位址琨被儲存於向量程 式計數器中係被示於本文保存副常式方塊6 1 2中本文保 存副常式之位址。 i 該協力處理器2 0 4下一分支至該本文保存副常式使 用於向量程式計數器中本文保存副常式位址如示於該執行 ♦ 分支至^本文保存副常式方塊6 1 0。該本文保存副常式6 -2 6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 403881 A7 B7 五、發明説明(以) 1 2係虑該應用程式之程式師寫入被執行於程式執行方埤 6 0 g。结果,該程式師係知道處理器狀態資訊之最小量 其必須被保存用以成功地重新繼續該本文被切換應用程式 。如示於該儲存最小處理器狀態資訊副常式6 1 4中,該 本文保存副常式6 1 2保存僅該需要的資訊存在於,例如 ,暫存器與便籤式記億體,其將必須回復該本文被切換之 程式。 進行至本文恢復副常式子方塊6 16之保存位置,協 力處理器2 04结束該本文保存副常式β 1 2藉由執行一 三十二(3 2)條件式聯合Κ處理器2 0 2任務指令,被 稱為 V C J Ο I Ν 〇 表2陳述該VCJOIΝ指令格式依照被使用於該S am sung MSP向量處理器中的。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項却填寫本頁) 該VC J 0 I N格式包括位元1 0 0 1 1〇於該最有 效位元位置和包括一條件檷位於位元(25 : 23)中和 一位移禰位於最小有效二十三(2 3)位元。.該條件襴位 係設為無條件的中斷處理器2 0 2。該位移襴位等於—文 字回復副常式位置之位址,協力處理器2 0 4將執行重新 繼續之該本文被切換程式。該VC J Ο I Ν指令之組譯程 式語法係 VCJOIN ♦ c ondtiOf f s et ° i 該等下列擬碼陳述VCJO I N之操作:
If (Cond = un){ VISRC<VJP> = = 1 ; -27- 本紙張尺度適用中國國家標準(CNS ) A4規私·( 210X297公釐〉 403881 A7 B7 經濟部中央襟準局舅工消費合作社印袋 五、發明説明 VI NS =[VC JOIN . cond#0ffs e t i ns t r U C t i on ]; VEPC =V P C ; if(VIMSK<VJE > = 1; si gna 1 Ρ r ο cess or 202 interrupt; X VP_STATE=VP_ IDLE 9 J e 1 s e VPC: VPC + 4 ; 參 考 本 文恢復副常式 子 方 塊 6 1 6 之 保 存位 置 f 由 協 力 處 理 器 2 4執行V C J 0 I N u η 0 f f S e t 指 令 引 起 該 本 文恢復副常式 6 2 8 之 位 置 被 保 存和 中 斷 處 理 器 2 0 2 >λ 致處理器2 0 2 可 供 給 協 力 斑 理 器2 0 4 用 Μ 執 行 — 接 镰 的程式。於本 文 恢 復 副 常 式 子 方 塊6 1 6 之 保 存 位 置 中 該 V C J 0 I N 條 件 係 設 為 Μ 條 件, 和 該 向 量 中 斷 遮 蔽 暫 存器2 1 4之 一 V C J 0 I Ν 中 斷致 能 ( V J E ) 位 元 係 亦設為(1 ) 0 向 量 中 斷 遮 蔽 暫 存器 2 1 4 之 V J E 位 元 係位元五(5 ) 0 參 考 本 文 恢 復 副常 式 子 方 塊 6 1 6 之 保 存位置,該V C J 0 I N 指 令 之 二十 三 ( 2 3 ) 位 元 位 移 襴位係設定指 示 該 本 文 恢 復 副 常 式6 2 8 之 位 置 0 當 該 V C J 0 I N 指 令 係 由 協 力 處 理 器 2 0 4 執 行 於 該 中 斷 處 理 器子方塊6 1 8 Ψ 協 力 處 理 器 2 0 4 撿 核 該 V C J 0 I N指令之條件 檷 位 去 證 實 條 件 檷 位之 無 條 件 狀 態 〇 接 著 .» 該協力處理器 2 0 4 設 定 該 三 十 二( 3 2 ) 位 28- 請 先 閱 面 之 注 意 事 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) if) i 裝 訂 經濟部中央標準局員工消費合作社印裂 403881 a? ___, _B7 ._ 五、發明説明(4) 元向量中斷源暫存器(VI SRC)之異常待處理位元( VJP)至一 (1)。該VJP位元係向量中斷源暫存器 之位元五(5)。一向量中斷指令暫存器1 (VI INS )係利用該VCJO IN指令更新因為該VCJO IN指 令係被執行Μ中斷該處理器2 0 2。目前向量程式計數器 係被儲存於一向量異常程式計數器(VE PC)中。該向 量異常程式計數器指定係最可能引起最近異常之指令的位 址。當VCJO I N指令之執行繼鑛,向量中斷遮蔽暫存 器2 14之VJE位元係被求值和被決定係設為一 (1) 。VJE位元之設定引起處理器202 — I RQ中斷,和 VJ P位元之設定引起協力處理器204進入該I DLE 狀態。
該本文保存/回復處理流程6 0 0轉出該本文保存副 常式方塊6 1 2和進行至該處理器中斷處理程式方塊6 2 0。該處理器202掌控該中斷如被說明於Sons e ――—.—t—_ a 1 ·之共同待審和合作提出的美國專利申請序號X
X/XXX*XXX(代理人標籤編號M — 4366), 被定為「用於K引數傳接來掌控軟體中斷之系統與方法J 和 S ο n g e t a 1 .之序號 XX/XXX,XXX (代理人標截編號M — 4 3 6 7 ),被定為「於一非對稱 多處理器架構中用K掌控中斷與異常事件之系統與方法J 〇 在掌控該VC J ο I N初始中斷後,處理器202, -2 9 - 本紙張凡度適用中國國家標準(CNS ) A4規格(210X297公釐) m^i · n^i ml* n^i n nn n (請先閲t背面之注意事寫本頁)
-、tT •線· 403881五、發明説明.() 如示於下一程式本 執行係一 A7 B7 經濟部中央標準局員工消費合作社印裝 一程式被 切換或一 業条統( 切換。若 本文保存 器Μ運轉 理器2 0 流程6 0 係被執行 回返 程式係先 至本文恢 處理器2 8之位址 所述之本 本文保存 6 2 8 〇 該本 現在係本 訊最小量 備成功地 式。該本 程式先前 圖式5 ) 下一程式 /回復處 新程式方 4 Μ蓮轉 0回返至 文被切 「新」 被切換 保持與 由協力 理流程 塊6 2 該「新 程式執 換決策方 程式,即 。該多媒 程式聯繫 處理器2 6 0 0係 4。該處 」程式, 行方塊6 塊6 2 ,.一程 體信號 和是否 0 4執 進行至 理器2 和本文 0 2此 2 ·決定 式非先前 處理器2 它們已先 行係「新 該提供協 0 2提供 保存/回 處該「新 是否下 本文被 0 0作 本文被 J的, 力處理 協力處 復處理 J程式 至下一程式本文被切換決策方塊6 2 2,若下一 前的本文被切換則協力處理器2 0 4進入該分支 復副常式方塊6 2 6。處理器2 0 2則載入協力 0 4之向量程式計數器利用本文恢復副常式6 2 ,其係被保存在該VC J Ο I Ν指令執行於如上 文恢復副常式子方塊6 1 6之保存位.置時,和該 /回復處理流程6 0 0分支至該本文恢復副常式 文恢復副常式6 2 8係由應用程式之程式師寫入 文被切入。结果,該程式師係知道處理器狀態資 4 之位置其係先前由本文保存副常式612儲存預 重新繼鑕該本文被切換和現在本文被切入應用程 文保存/回復處理流程6 0 0進行至載入該最小 -3 0 - 本紙張尺度適用中國國家樣準(CNS ) Α4規格(210X297公釐). 請 先 閲 之 注 意 Ψ '項 再 « 頁 403881 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(4>) 處理器狀態資訊子方.塊6 3 0該處該協力處理器2 04繼 縯進行引導於相稱的協力處理器2 0 4記憶體位置中處理 器狀態資訊之先前被儲存的最小量,例如,於該先前所說 明的暫存器和暫存記.億艟中。 被載入的該處理器狀態資訊必需成功重新繼續該本文 被切入應用程式,該本文恢復副常式6 2 8準備協力處理 器2 0 4運轉該本文被切入該應用程式在該明確的程式位 置其係先前被保存於本文恢復副常式子方塊616之保存 位置。為了回復此應用程式位置,協力處理器2 0 4執行 條件式從副常式回返(VCRS R)指令其结束本文恢復 副常式6 28。表3陳述該VCJO IN指令格式依照被 使用於該Samsung MSP向量處理器中。 該VCRSR格式包括位元100101於最有效位 元處和包括一條件檷位於位元(25 : 23)中。最小有 效二十三(23)位元係不被使用和可設為任何值。該條 件檷位係給無條件中斷處理器2 0 2。該VC R S R指令 之組合程式語法係V C R S R · c ' o r d。 下列擬碼陳述V .C R S R之操作: If (Cond = un){ ' if(VSP<4: 0> = = 0{ VISRC<RASU>==1; signal processor 202 with RASU exception; VP_STATE=VP_IDLE; -31- 本紙乐尺度適用中國國家標準(CNS〉A4規格(21 OX297公釐) " J an· ^—^^1 ΙΪΙ m· —la»* ί (請先閲讀背面之注意事¥ 裝--Ί W寫本頁)' 訂- 線 經濟部中央標準局員工消費合作社印製 403881 Α7 Β7 五、發明説明(1?) } e 1 s e { VSP<4:0>=VSP<4:0>-1; VPC=RSTACK[VSP<3:0>]; V P C < 1.: Ο > = b ' Ο Ο ; } else VPC=VPC+4; 參考本文被切入程式方塊6 3 2之載入回返位址’ VCRSR · un指令之執行引起協力處理器204重新 繼壤執行此本文被切入程式從先前被儲存於保存回返位址 方塊608之位置。在該VCRSR · un指令執行時, 協力處理器204決定一無條件分支係被請求由檢查該V CRSR指令條件檷位其包括一無條件分支碼。該向量堆 叠指標被檢査起因於VC R S R指令之執行係一軟式堆叠 指標其係唯一的係與本文被切入之程式有關。協力處理器 2 0 4其次檢査該向量堆叠指標K決定是杏向量堆叠指標 係指示至它的最小有效位置,巷該向量堆叠指標係指示它 的最小有效位置,該向量中斷源會存器暫·存器RA S U位 元係設為一 (1)。該RASU位元係該回返位址堆喿下 溢異常位元和,當設定,信號處理器2 0 2則一異常存在 ,和協力處理器2 04進入該閒置狀態。若該向量堆蠡指 i ' 標係不指示它的最小有效位置,協力處理器2 0 4決定向 量堆叠指標由一(1 )位置和載入向量程式計數器Μ被保 存在此被選擇的向量堆叠指標位置之位址,此向量堆叠指 -32- 本紙張尺度適用中國國家榇準(CNS ) Α4規格(210Χ297公釐) ------.-------裝·--,------訂 Krr~, (請先閱讀背面之注意事寫本頁)' . -線· 補充 A7 B7 頌請委員明示Θ年3 曰修正本 有無變更實質内容?是否准予.修正? 經濟部智慧財產局員工消費合作社印製 五、發明說明(03881 標位置包括先 返位址。該v .式計數器之最 在該回返 換處理流程6 本文被切入程 重複直到程式 _從前文係 換之效率係由 存處理器狀態 J.fl -t-» TJB Rg <-> ώ力區理s乙 復處理器狀態 入。在本文切 然而本發 實旛例與變化 ' 施例與變化。 很多其他系統 該本文切換和 掲示後,本文 有超過二任務 與修改和改良 刹範圍所規定 主要部份代表 前被儲 P C < 小有效 位址係 0 0回 式開始 執行係 明白, i** -Jr- —V 较本义 資訊之 〇4時 資訊之 換操作 明已說 係被描 飼如, 架構及 回復特 切換和 ,所K 可在本 存於保存回返 1 * 0 > = b =(2 ) 位元 被載入向量程 返至程式執行 執行。該本文 被終止。 位址方塊608中之回 ’ 0 0步驟確保該向量程 係被載入零。 式計數器後,本文/切 方塊602,該處現在 /切換處理流程6 0 0 於一多重任務多處理 切換處理流程6 0 0 最少量當本文切換一 間可被使搿於其他操 一最少量容許一程式 被執行 明關於 述和本 特定硬 /或軟 性。苒 回復特 ,不被 發明之 時這些 上述該 發明係 體與軟 體實施 者 > 顯 性可被 說明於 精神與 時間節 等實施 不被視 體實施 例可簧 然那些 利招於 此之不 範圍中 器環境 改良。 程式時 作。再 有效地 省累積 例與變 為限定 例係代 施被說 原來技 多重任 同的其 ,如下 中本文切 藉由僅保 ,寶貴的 者,僅回 本文被切 0 化,這些 於這些實 表性的和 明於此之 藝讀完此 務環境含 他實施例 列申請專 ------------—--------訂---------線、 (請先閲讀背面之注意事項再填寫本頁) 符號之簡要說明 Λ 〇 -〇〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 403881 五、 明說 明發 ο ο 2 ο 1 4 ο 1 5 ο 1 6 ο r—丄 7 ο 1 8 ο 1丄 ο 2 4 ο ο 2 ο 2 2 ο 2 4 ο 2
6 ο PI 8 ο 2 經濟部智慧財產局員工消費合作社印製 2 2 2 ο 2 4 6 1 2 ο 2 2 2 2 2 4 2 2 多媒體多處理器糸統 主處理器 系統記憶體 決取記憶體 系統匯流排 P C晶片組 聲音與通訊編碼解碼器 影像類比/數位轉換器 影像數位/類比轉換器 圖框鍰衝器同步動態隨機存取記憶體 多媒體信號處理器 數位信號處理器內存儲器 處理器 墙力處理器 摇力處理器界面 快取記憶體子系統 怯速匯流排 +_入/輸出匯流排 向量中斷遮蔽暫存器 特別應周積體電路邏輯方塊 八通道直接記憶體存取控制器 匯淀排界面 記憶體資料移'動器 -34- (請先閱讀背面之注意事項再填寫本頁) - —丨—丨I 丨訂丨丨—丨丨丨丨-- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 403881 a/ _ __B7 五、發明說明() 2 同 步 動 態 隨 機 存 取 記 憶 體 控 制 器 ey ry 8 可 ΊΏ 枉 式 間 隔 計 時 器 2 〇 0 異 步 收 / 發 訊 mk 髋 串 列 線 r> 3 r^> 可 3X1 t王 式 中 斷 控 制 器 ο 〇 4 位 元 流 處 理 2 6 資 料 玦 取 記 憶 體 rp 3 8 fS 令 取 記 憶 wag 體 2 4 0 速 緩 衝 唯 饋 記 憶 體 0 2 指 令 取 得 單 元 rs 0 4 指 令 解 碼 器 與 發 出 3 0 6 指 令 執 行 資 料 路 徑 3 0 8 載 入 d£S 興 儲 存 單 元 4 0 2 四 暫 存 器 外 存 儲 55 4 0 4 平 行 乘 法 器 4 0 算 銜 邐 輯 單 元 g 0 0 軟 體 與 軔 體 架 構 5 0 2 Μ S P 系 統 組 成 軟 mm m 5 0 4 向 量 化 的 數 位 信 號 處 理 靭 體 擋寨庫 5 0 6 糸 統 管 理 W 能 方 m 5 0 8 作 -TSBXt »**> 眾 統 軟 體 5 i 0 Μ S P 即 時 作 業 系 統 核 心 5 丄 夕 媒 m 襠 案 Γ=±ϊ m 模 組 r* r\ Q 本 文 保 存 / / 回 復 處 理 流 十王 -35- ------------錢------- ---訂---------線IJ· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 403881 五、發明說明() 0 0 rp 程 式 執 行 方 塊 6 0 4 本 文 切 換 指 令 方 塊 0 Q 本 文 切 換 請 求 方 塊 6 0 8 保 存 回 返 位 址 方 堍 8 1 r\ 本 文 保 存 副 常 式 方 塊 δ 1 2 本 文 保 存 副 ΓΠ 式 δ 1 4 儲 存 最 小 處 理 器 狀 態 資 訊 副 常 式 S 1 6 本 文 恢 復 副 常 式 子 方 塊 S 1 8 中 斷 處 理 器 子 方 瑰 6 〇 處 理 器 中 斷 處 理 程 式 方 瑰 6 2 2 下 一 程 式 本 文 被 切 換 決 策 方 塊 g 2 4 4曰 ιτε 供 協 力 處 理 iff 蓮 轉 和" 程 式 方 塊 0 r^> 6 分 支 至 本 文 恢 復 副 常 式 方 塊 g 2 g 本 文 恢 復 副 ti£S* m 式 已 〇 0 載 入 該 最 小 處 理 器 狀 態 賣 訊 子 瑰 6 本 文 很 切 入 程 式 方 塊 n 0 0 ptas m 用 个王 式 之 區 cn. 权 i-y 0 ry 絛 件 式 本 文 交 換 指 令 ο η -0 D - ------------- --------訂—--------線1一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. Α8 Β8 C8 D8 請專利範圍 /Γ 經濟部智慧財產局員工消費合作社印製 項請委員明示巧年;^修正本 有無變更實賀内容?是否准予修JL.? 六、申: 03881 1 * 一種處理,其偽包含: 執行一第一程式於一第一處理器上; .從一第二處理器接牧一本文切換請求; 在第一程式中之一適合點回應於該本文切換請求,該 適合點係為在該第一程式中、由複數個標誌點所指示之複 數個預設的點之其中之一,該複數個預設的點係包含位於 該第一程式中之一最近的點之處的所選擇之預設的點,該 點係被預設為指示該第一處理器需要最小量之用Μ成功恢 復該第一程式的處理器狀態資訊之儲存; 在接咬到該本文切換請求之後,繼續執行該第一程式 其中該回應係包括: 在該適當點之處遇到在該第一程式中的標誌點; 中斷該第一處理器; Κ該第一處理器讀取該本文切換請求Μ回應於遇到在 該第一程式中的標誌點; 儲存該第一 S式之一返回位址; 儲存用以成功恢復該第一程式所需之最小量的處理器 犹態資訊;並且 通短該第二處理器該第一處理器可利甩來執行一第二 程式。 2 ·如串請專利範圍第1項之處理,其更包含步驟: 散置複數個標誌點於該第一程式中、在需要最小量之 -1- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----ri^——嘴—— (請先閱讀背面之注意事項再填寫本頁) -3
    Α8 Β8 C8 D8 請專利範圍 /Γ 經濟部智慧財產局員工消費合作社印製 項請委員明示巧年;^修正本 有無變更實賀内容?是否准予修JL.? 六、申: 03881 1 * 一種處理,其偽包含: 執行一第一程式於一第一處理器上; .從一第二處理器接牧一本文切換請求; 在第一程式中之一適合點回應於該本文切換請求,該 適合點係為在該第一程式中、由複數個標誌點所指示之複 數個預設的點之其中之一,該複數個預設的點係包含位於 該第一程式中之一最近的點之處的所選擇之預設的點,該 點係被預設為指示該第一處理器需要最小量之用Μ成功恢 復該第一程式的處理器狀態資訊之儲存; 在接咬到該本文切換請求之後,繼續執行該第一程式 其中該回應係包括: 在該適當點之處遇到在該第一程式中的標誌點; 中斷該第一處理器; Κ該第一處理器讀取該本文切換請求Μ回應於遇到在 該第一程式中的標誌點; 儲存該第一 S式之一返回位址; 儲存用以成功恢復該第一程式所需之最小量的處理器 犹態資訊;並且 通短該第二處理器該第一處理器可利甩來執行一第二 程式。 2 ·如串請專利範圍第1項之處理,其更包含步驟: 散置複數個標誌點於該第一程式中、在需要最小量之 -1- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----ri^——嘴—— (請先閱讀背面之注意事項再填寫本頁) -3 經濟部智慧財產局員工消費合作社印製 403881 ! D8 六、申請專利範圍 爾κ成功恢復該程式的處理器狀態資訊儲存之位置處。 3 *如申請專利範圍第1項之處理,其更包含步驟: 儲存對應於在該適合點之第一程式的狀態之處理器妝 態資訊; 將該第一程式罚換出; 於該第一處理器上執行一第二程式; 將該第二程式切換出;和 使甩最小量之被儲存的處理資訊來回復該第一程式。 4 ·如串請專利範圍第1項之處理,其中該回應的步 驟包含步驟: 儲存對應於在該適合點之第一程式的狀態之該處理器 狀態資訊;和 儲存一本文恢復常式之位置用K銜接恢復該第一程式 0 ' 5 *如申請專利範園第1項之處理,其中該執行步驟 係包含步驟: 執行該第一程式於一多媒體多處理器条統中之一多媒 體信號處理器之一向量處理器上。- 6 *如串請專利範圍第1項之處理,其更包含步驟: 從複數個多媒體設備接牧資料;和 /^中該孰行步驟包含步驟: 處理該被接收的資料。, 7 ·如申請專利範圍第1項之處理,其中該接牧的步 -2- 本紙張尺度適用中國國家標準(CNS ) ( 210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
    Α8 Β8 C8 D8 403881 六、申請專利範圍 驟包含步驟: 讀取一個具有由該第二處埋器設定的本文切換致能襴 .位之暫存器。 8,如申請專利範圍第1項之處理,其更包含步驟: 在接收該本文切換譆求後繼續執行該第一程式; 其中該回愿的步驟包含該等子步驟: 遭遇在該適合點之第一程式中之標誌點; 中斷該第一處理器; 回應於遭遇該第一程式中的該標誌點而Μ該第一處理 器讀取該本文切換請求; 儲存該第一程式之回返位址; 儲存所需要之最少量用Μ成功恢復該第一程式的處理 器朊態資訊;和 通知該第二處理器該第一處理器來執行一第二程式之 可刹用柱。 9 *如申請專利範圍第1項之處理,其中該標誌點係 一條彳半式本文切換指令。 10*—種計算糸統,其包含: 一第一處理器於一多重任務環境中用Μ執行程式,該 些程式各具有複數個被散置的本文切換標誌點; 一第一記憶體,其被耦合於該第一處理器,被配置來 儲存處理器跃態資訊; 一第二記憶體,其被耦合於該第一處理器; 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 丨 . 、τ. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8403881 cs六、申請專利範圍 一本文切換請求撿測器,其操作於該第一處理器上用 κ在該處理器於一執行.中的程式内遭遇該等標誌點之一個 標誌點後,檢測一諳求來將該程式本文切換出;和 一本文儲存模組,其操作於該第一處理器上用Μ藉由 儲存位於該第一記憶體中的處理器狀態資訊於第二記憶體 中,來回應一被檢测出之本文切換請求。 1 1 *如串請專利範圍第1 0項之計算系統,其中該 本文儲存模組進一步藉由儲存一本文恢復模組之一位置來 回麗於被檢測出之本文切換。 1 2 ·如申請專利範圍第1 0項之計算条統,其更包 含: 一第二處理器,其係與該第一處理器互相耦合,該第 一與第二處理器具有不對稱的特徵,該第二處理器包括一 機構用Μ請求該第一處理器去本文切換出一執行中的程式 Ο 1 3 ·如Φ請專利範圍第1 2項之計算系統,其更包 含: 一界面覃元,其係被鍋合於該第一與第二處理器間, 該界面軍元包括一暫存器互相地可由第一與第二處理器存 取; 其中該第二處理器係能夠寫入該暫存器去指示一本文 切換請宏;籾 其中該第一處理器係能夠讀取該暫存器去檢測來自該 -4- ----I,--,--嗓-- (請先閱讀背面之注意事項再填寫本頁) 、-° 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部智慧財產局員工消費合作社印製 A8 B8 ^03881 os 六、申請專利範圍 第二處理器之一本文切換請求。 1 4 *如串請專利範圍第1 2項之計算糸統,其中: 該第二處理器係一控制處理器;和 該第一處理器係一向量處理器。 1 5 · 5S Φ請專利範圍第1 0項之計算系統,其更包 含: 一本文回復模組,其係操作於該第一處理器上用K回 復一本文被切換出的程式,其係藉由將位於該第二記憶體 中與該本文被切換岀的程式有關之被儲存的處理器狀態資 訊回返至該第一記憶體。 1 6 ·茆Φ請專利範圍第1 0項之計算系統,其中該 等標誌點係一般規律地被散置遍及該程式、在需要最少之 處理器狀態資訊Μ成功地回復該程式之位置處。 1 7 *如申請專利範圔第1 0項之計算系統,其中該 等標誌點係條侔式本文切換指令。 1 8 * —種於一多重任務、多處理器計算系統環境中 有效率的本文儲存處理,其係包含步驟: 插入條件式本文切換指令進入一程式; 執行該程式; 接牧一本文切換請求; 檢測該等篠件式本文罚換指令中的一 Μ ; 在一處理器在檢測岀繰彳牛式本文切換指令中之一個的 步驟後,決定該本文切換請求是否存在;和 -5- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
    103881 A8 B8 C8 D8 申請專利範圍 經濟部智慧財產局員工消費合作社印製 tj]換 在決 位垃,否 執行 -f-T -!νΑ» i± m 式之狀態 儲存 中蘄 19 驟: 切入 執行 載入 理器狀態 載入 之回返; 執行 2 0 S該程式傜包含該等子步驟: 定一本文切換請求存在時,儲存該程式之一回返 則繼續執行該程式;和 一本文儲存模組,其包含該等子步驟: 測該絛件式本文切換指令之前,儲存對應於該程 的處理器狀態資訊; 本文恢復模詛之一位置;和 該處理器。 *如串請專莉範園第1 8項之處理,其更包含步 該程式係包含該等子步驟: 一本文恢復模組,包含該等子步驟: 先前被儲存於該本文儲存模組的執行步驟中之處 資訊;和 完前被儲存於程式切換出的步驟中之程式的儲存 和 該程式。 *如申請專利範園第1 8項之處理,其更包括步 驟: 於一 Dt — 協力處 控制處 如申 條件式本文切換 2 理器上執行該程式;和 理器對一界面罩元提出該本文切換請求。 請專利範圍第1 8項之處理,其中該插入 指令進入一程式係包含步驟: 一 g (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 403881 b! Oo D8ττ、申請專利乾圍 近乎規律地遍及該程式地插入該些條件式本文切換指 令,Κ致該條件式本文切換指令係被插入在程式中預計本 文切換需要一最小量之處理器狀態資訊保存之位置。 2 2 *如Φ請專利範圍第2 1項之處理,其中該插入 步驟更包含: 在近乎規律迆間隔插入該條件式本文切換指令,1 Κ致 在接唆該本文切換請求與檢測該等條件式本文切換指令中 的一個之該等步驟之間顯著的延遲係被避兔。 2 3 ·如串請專利範圍第1 8 ά之處理,其中該執行 一程式的步驟係包含於一第一處理器上執行該程式,該處 理係更包含步驟: 於撿測該等條件式本文切換指令中之一個時,近乎規 律垅中翳該第一處理器。 -----1——.——^ II (請先閱讀背面之注意事項再填ti本頁) 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW086111966A 1996-08-19 1997-08-19 Efficient context saving and restoring in a multi-tasking computing system environment TW403881B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/699,280 US6061711A (en) 1996-08-19 1996-08-19 Efficient context saving and restoring in a multi-tasking computing system environment

Publications (1)

Publication Number Publication Date
TW403881B true TW403881B (en) 2000-09-01

Family

ID=24808638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086111966A TW403881B (en) 1996-08-19 1997-08-19 Efficient context saving and restoring in a multi-tasking computing system environment

Country Status (7)

Country Link
US (1) US6061711A (zh)
JP (1) JPH10143481A (zh)
KR (1) KR100241063B1 (zh)
CN (1) CN1103078C (zh)
DE (1) DE19735871A1 (zh)
FR (1) FR2752966B1 (zh)
TW (1) TW403881B (zh)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256442B1 (ko) * 1996-08-05 2000-05-15 윤종용 아날로그버스를 갖는 멀티미디어장치
DE69822591T2 (de) * 1997-11-19 2005-03-24 Imec Vzw System und Verfahren zur Kontextumschaltung über vorbestimmte Unterbrechungspunkte
JP3027845B2 (ja) * 1997-11-21 2000-04-04 オムロン株式会社 プログラム制御装置および方法
US6243736B1 (en) * 1998-12-17 2001-06-05 Agere Systems Guardian Corp. Context controller having status-based background functional task resource allocation capability and processor employing the same
US6434689B2 (en) * 1998-11-09 2002-08-13 Infineon Technologies North America Corp. Data processing unit with interface for sharing registers by a processor and a coprocessor
US8074055B1 (en) 1999-01-28 2011-12-06 Ati Technologies Ulc Altering data storage conventions of a processor when execution flows from first architecture code to second architecture code
US8065504B2 (en) * 1999-01-28 2011-11-22 Ati International Srl Using on-chip and off-chip look-up tables indexed by instruction address to control instruction execution in a processor
US7941647B2 (en) 1999-01-28 2011-05-10 Ati Technologies Ulc Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination
US8127121B2 (en) 1999-01-28 2012-02-28 Ati Technologies Ulc Apparatus for executing programs for a first computer architechture on a computer of a second architechture
KR100335441B1 (ko) * 1999-05-01 2002-05-04 윤종용 다중 비디오 디코딩 장치 및 그 방법
US6519265B1 (en) * 1999-05-28 2003-02-11 Sony Corporation System and method for context switching in an electronic network
WO2001016703A1 (en) * 1999-09-01 2001-03-08 Intel Corporation Instruction for multithreaded parallel processor
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
EP1236092A4 (en) * 1999-09-01 2006-07-26 Intel Corp BRANCH COMMAND FOR A PROCESSOR
US7318090B1 (en) * 1999-10-20 2008-01-08 Sony Corporation Method for utilizing concurrent context switching to support isochronous processes
US7171547B1 (en) * 1999-12-28 2007-01-30 Intel Corporation Method and apparatus to save processor architectural state for later process resumption
US6934832B1 (en) * 2000-01-18 2005-08-23 Ati International Srl Exception mechanism for a computer
US6823517B1 (en) * 2000-01-27 2004-11-23 Andrew E. Kalman Multi-tasking-real-time operating system for microprocessors with limited memory that constrains context switching to occur only at task level
US20020019843A1 (en) * 2000-04-26 2002-02-14 Killian Robert T. Multiprocessor object control
US6778594B1 (en) 2000-06-12 2004-08-17 Broadcom Corporation Receiver architecture employing low intermediate frequency and complex filtering
US6560449B1 (en) * 2000-06-12 2003-05-06 Broadcom Corporation Image-rejection I/Q demodulators
DE60130836T2 (de) * 2000-06-12 2008-07-17 Broadcom Corp., Irvine Architektur und Verfahren zur Kontextumschaltung
US6993764B2 (en) * 2000-06-30 2006-01-31 The Regents Of The University Of California Buffered coscheduling for parallel programming and enhanced fault tolerance
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
JP2002297556A (ja) * 2001-03-29 2002-10-11 Fujitsu Ltd マルチプロセッサシステム,マルチプロセッサ制御方法,マルチプロセッサ制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US7512952B1 (en) * 2001-04-06 2009-03-31 Palmsource, Inc. Task switching with state preservation for programs running on an electronic device
US6832338B2 (en) * 2001-04-12 2004-12-14 International Business Machines Corporation Apparatus, method and computer program product for stopping processors without using non-maskable interrupts
CN100356349C (zh) * 2001-04-27 2007-12-19 邵通 一种实现计算设备状态转换的装置及方法
CN100356350C (zh) * 2001-04-27 2007-12-19 邵通 实现计算设备状态转换装置安全操作的装置和方法
US7003543B2 (en) * 2001-06-01 2006-02-21 Microchip Technology Incorporated Sticky z bit
US6976158B2 (en) * 2001-06-01 2005-12-13 Microchip Technology Incorporated Repeat instruction with interrupt
US6975679B2 (en) * 2001-06-01 2005-12-13 Microchip Technology Incorporated Configuration fuses for setting PWM options
US6934728B2 (en) * 2001-06-01 2005-08-23 Microchip Technology Incorporated Euclidean distance instructions
US20030005268A1 (en) * 2001-06-01 2003-01-02 Catherwood Michael I. Find first bit value instruction
US6952711B2 (en) * 2001-06-01 2005-10-04 Microchip Technology Incorporated Maximally negative signed fractional number multiplication
US20030028696A1 (en) * 2001-06-01 2003-02-06 Michael Catherwood Low overhead interrupt
US20030005269A1 (en) * 2001-06-01 2003-01-02 Conner Joshua M. Multi-precision barrel shifting
US20020184566A1 (en) * 2001-06-01 2002-12-05 Michael Catherwood Register pointer trap
US20030023836A1 (en) * 2001-06-01 2003-01-30 Michael Catherwood Shadow register array control instructions
US7007172B2 (en) * 2001-06-01 2006-02-28 Microchip Technology Incorporated Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection
US7467178B2 (en) * 2001-06-01 2008-12-16 Microchip Technology Incorporated Dual mode arithmetic saturation processing
US7020788B2 (en) * 2001-06-01 2006-03-28 Microchip Technology Incorporated Reduced power option
US6937084B2 (en) * 2001-06-01 2005-08-30 Microchip Technology Incorporated Processor with dual-deadtime pulse width modulation generator
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
US7137121B2 (en) * 2002-04-19 2006-11-14 Equator Technologies, Inc. Data-processing circuit and method for switching between application programs without an operating system
US7673304B2 (en) * 2003-02-18 2010-03-02 Microsoft Corporation Multithreaded kernel for graphics processing unit
US7107362B2 (en) * 2003-05-19 2006-09-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with configuration based on parameter measurement
US20050149771A1 (en) * 2003-11-07 2005-07-07 Seiko Epson Corporation Processor control circuit, information processing apparatus, and central processing unit
US20060212874A1 (en) * 2003-12-12 2006-09-21 Johnson Erik J Inserting instructions
US7493617B2 (en) * 2004-03-05 2009-02-17 International Business Machines Corporation Method of maintaining task sequence within a task domain across error recovery
US8640114B2 (en) 2006-09-07 2014-01-28 Oracle America, Inc. Method and apparatus for specification and application of a user-specified filter in a data space profiler
US7779238B2 (en) * 2004-06-30 2010-08-17 Oracle America, Inc. Method and apparatus for precisely identifying effective addresses associated with hardware events
US7424601B2 (en) * 2004-07-07 2008-09-09 Yongyong Xu Methods and systems for running multiple operating systems in a single mobile device
US20060143485A1 (en) * 2004-12-28 2006-06-29 Alon Naveh Techniques to manage power for a mobile device
EP1622009A1 (en) * 2004-07-27 2006-02-01 Texas Instruments Incorporated JSM architecture and systems
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7934082B2 (en) * 2004-08-27 2011-04-26 Panasonic Corporation Information processing apparatus and exception control circuit
JP4244028B2 (ja) * 2004-09-22 2009-03-25 株式会社ソニー・コンピュータエンタテインメント グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
US7774784B2 (en) * 2005-03-17 2010-08-10 Microsoft Corporation Determining an actual amount of time a processor consumes in executing a portion of code
US9021239B2 (en) * 2005-04-22 2015-04-28 Nxp, B.V. Implementation of multi-tasking on a digital signal processor with a hardware stack
US20060256854A1 (en) * 2005-05-16 2006-11-16 Hong Jiang Parallel execution of media encoding using multi-threaded single instruction multiple data processing
CN100361106C (zh) * 2005-05-17 2008-01-09 北京中星微电子有限公司 连续访问环境下的中断恢复方法及装置
CN100361105C (zh) * 2005-05-17 2008-01-09 北京中星微电子有限公司 中断处理中恢复访问环境设置的方法及装置
US7765550B2 (en) * 2005-05-26 2010-07-27 Hewlett-Packard Development Company, L.P. System for controlling context switch of deferred requests using counter and flag setting of thread accessing shared resource or entering code region
JP4756914B2 (ja) * 2005-05-30 2011-08-24 キヤノン株式会社 遠隔協調作業支援システム及びその制御方法
US7308565B2 (en) * 2005-06-15 2007-12-11 Seiko Epson Corporation Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions
US7823158B2 (en) * 2005-08-18 2010-10-26 International Business Machines Corporation Adaptive scheduling and management of work processing in a target context in resource contention
US7502957B2 (en) * 2005-09-09 2009-03-10 International Business Machines Corporation Method and system to execute recovery in non-homogeneous multi processor environments
US8171268B2 (en) * 2005-09-19 2012-05-01 Intel Corporation Technique for context state management to reduce save and restore operations between a memory and a processor using in-use vectors
US20070101325A1 (en) * 2005-10-19 2007-05-03 Juraj Bystricky System and method for utilizing a remote memory to perform an interface save/restore procedure
US7937710B1 (en) * 2005-11-22 2011-05-03 Nvidia Corporation Context switch signaling method and system
US7590774B2 (en) * 2005-12-01 2009-09-15 Kabushiki Kaisha Toshiba Method and system for efficient context swapping
US8271994B2 (en) * 2006-02-11 2012-09-18 International Business Machines Corporation Reduced data transfer during processor context switching
US7634642B2 (en) * 2006-07-06 2009-12-15 International Business Machines Corporation Mechanism to save and restore cache and translation trace for fast context switch
US8424013B1 (en) * 2006-09-29 2013-04-16 Emc Corporation Methods and systems for handling interrupts across software instances and context switching between instances having interrupt service routine registered to handle the interrupt
US8813055B2 (en) * 2006-11-08 2014-08-19 Oracle America, Inc. Method and apparatus for associating user-specified data with events in a data space profiler
JP2008234074A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd キャッシュ装置
US8762951B1 (en) 2007-03-21 2014-06-24 Oracle America, Inc. Apparatus and method for profiling system events in a fine grain multi-threaded multi-core processor
US8561060B2 (en) * 2007-04-26 2013-10-15 Advanced Micro Devices, Inc. Processor and method configured to determine an exit mechanism using an intercept configuration for a virtual machine
US8296768B2 (en) * 2007-06-30 2012-10-23 Intel Corporation Method and apparatus to enable runtime processor migration with operating system assistance
US8762692B2 (en) * 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode
US8515052B2 (en) * 2007-12-17 2013-08-20 Wai Wu Parallel signal processing system and method
US8307360B2 (en) * 2008-01-22 2012-11-06 Advanced Micro Devices, Inc. Caching binary translations for virtual machine guest
US8359602B2 (en) * 2008-02-21 2013-01-22 Ca, Inc. Method and system for task switching with inline execution
TW201009713A (en) * 2008-08-21 2010-03-01 Ind Tech Res Inst Multitasking processor and task switch method thereof
JP2010181989A (ja) * 2009-02-04 2010-08-19 Renesas Electronics Corp データ処理装置
JP5433676B2 (ja) * 2009-02-24 2014-03-05 パナソニック株式会社 プロセッサ装置、マルチスレッドプロセッサ装置
US8856775B2 (en) * 2010-09-22 2014-10-07 International Business Machines Corporation Unstacking software components for migration to virtualized environments
TWI497419B (zh) * 2011-10-20 2015-08-21 Via Tech Inc 電腦裝置及其中斷任務分配方法
US20130135327A1 (en) * 2011-11-29 2013-05-30 Advanced Micro Devices, Inc. Saving and Restoring Non-Shader State Using a Command Processor
WO2013106210A1 (en) * 2012-01-10 2013-07-18 Intel Corporation Electronic apparatus having parallel memory banks
US8819345B2 (en) 2012-02-17 2014-08-26 Nokia Corporation Method, apparatus, and computer program product for inter-core communication in multi-core processors
US8909892B2 (en) 2012-06-15 2014-12-09 Nokia Corporation Method, apparatus, and computer program product for fast context switching of application specific processors
US10102003B2 (en) 2012-11-01 2018-10-16 International Business Machines Corporation Intelligent context management
US10078518B2 (en) 2012-11-01 2018-09-18 International Business Machines Corporation Intelligent context management
US9417873B2 (en) 2012-12-28 2016-08-16 Intel Corporation Apparatus and method for a hybrid latency-throughput processor
US9361116B2 (en) * 2012-12-28 2016-06-07 Intel Corporation Apparatus and method for low-latency invocation of accelerators
US10140129B2 (en) 2012-12-28 2018-11-27 Intel Corporation Processing core having shared front end unit
US10346195B2 (en) 2012-12-29 2019-07-09 Intel Corporation Apparatus and method for invocation of a multi threaded accelerator
US10203958B2 (en) * 2013-07-15 2019-02-12 Texas Instruments Incorporated Streaming engine with stream metadata saving for context switching
US9898330B2 (en) * 2013-11-11 2018-02-20 Intel Corporation Compacted context state management
US9417876B2 (en) * 2014-03-27 2016-08-16 International Business Machines Corporation Thread context restoration in a multithreading computer system
US10282227B2 (en) 2014-11-18 2019-05-07 Intel Corporation Efficient preemption for graphics processors
US10963280B2 (en) 2016-02-03 2021-03-30 Advanced Micro Devices, Inc. Hypervisor post-write notification of control and debug register updates
US11803377B2 (en) * 2017-09-08 2023-10-31 Oracle International Corporation Efficient direct convolution using SIMD instructions
US11281495B2 (en) 2017-10-26 2022-03-22 Advanced Micro Devices, Inc. Trusted memory zone
GB2580135B (en) * 2018-12-21 2021-01-20 Graphcore Ltd Handling exceptions in a multi-tile processing arrangement
US11556374B2 (en) * 2019-02-15 2023-01-17 International Business Machines Corporation Compiler-optimized context switching with compiler-inserted data table for in-use register identification at a preferred preemption point
CN112015599B (zh) 2019-05-31 2022-05-13 华为技术有限公司 错误恢复的方法和装置
CN112202864B (zh) * 2020-09-24 2022-12-09 建信金融科技有限责任公司 一种上下文切换系统、方法、装置、设备及介质
US11809861B2 (en) 2021-06-09 2023-11-07 Red Hat, Inc. Development environment organizer with enhanced state switching and sharing
CN113253664B (zh) * 2021-07-02 2021-10-15 峰岹科技(深圳)股份有限公司 协处理器、协处理器控制方法、终端及存储介质
US11775301B2 (en) 2021-09-24 2023-10-03 Apple Inc. Coprocessor register renaming using registers associated with an inactive context to store results from an active context

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789365A (en) * 1971-06-03 1974-01-29 Bunker Ramo Processor interrupt system
US4954948A (en) * 1986-12-29 1990-09-04 Motorola, Inc. Microprocessor operating system for sequentially executing subtasks
US5008812A (en) * 1988-03-18 1991-04-16 Digital Equipment Corporation Context switching method and apparatus for use in a vector processing system
EP0365322A3 (en) * 1988-10-19 1991-11-27 Hewlett-Packard Company Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths
US5390329A (en) * 1990-06-11 1995-02-14 Cray Research, Inc. Responding to service requests using minimal system-side context in a multiprocessor environment
US5428779A (en) * 1992-11-09 1995-06-27 Seiko Epson Corporation System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
US5490272A (en) * 1994-01-28 1996-02-06 International Business Machines Corporation Method and apparatus for creating multithreaded time slices in a multitasking operating system
US5613114A (en) * 1994-04-15 1997-03-18 Apple Computer, Inc System and method for custom context switching
US5594905A (en) * 1995-04-12 1997-01-14 Microsoft Corporation Exception handler and method for handling interrupts
US5627745A (en) * 1995-05-03 1997-05-06 Allen-Bradley Company, Inc. Parallel processing in a multitasking industrial controller
US5727211A (en) * 1995-11-09 1998-03-10 Chromatic Research, Inc. System and method for fast context switching between tasks
US5799188A (en) * 1995-12-15 1998-08-25 International Business Machines Corporation System and method for managing variable weight thread contexts in a multithreaded computer system
US5799143A (en) * 1996-08-26 1998-08-25 Motorola, Inc. Multiple context software analysis

Also Published As

Publication number Publication date
KR19980018064A (ko) 1998-06-05
CN1103078C (zh) 2003-03-12
CN1175731A (zh) 1998-03-11
US6061711A (en) 2000-05-09
JPH10143481A (ja) 1998-05-29
KR100241063B1 (ko) 2000-08-01
FR2752966A1 (fr) 1998-03-06
FR2752966B1 (fr) 2005-09-30
DE19735871A1 (de) 1998-03-19

Similar Documents

Publication Publication Date Title
TW403881B (en) Efficient context saving and restoring in a multi-tasking computing system environment
EP0898743B1 (en) A multi-threaded microprocessor configured to execute interrupt service routines as a thread
KR100257520B1 (ko) 비대칭 멀티프로세서 아키텍쳐의 인터럽트 및 예외사상을 핸들링하기 위한 시스템 및 방법
KR100267091B1 (ko) 비대칭싱글-칩이중멀티프로세서의정합및동기화
US6671827B2 (en) Journaling for parallel hardware threads in multithreaded processor
US8719819B2 (en) Mechanism for instruction set based thread execution on a plurality of instruction sequencers
KR100267090B1 (ko) 통과하는인수를갖는소프트웨어인터럽트를핸들링하기위한시스템및방법
US6772355B2 (en) System and method for reducing power consumption in a data processor having a clustered architecture
US5727227A (en) Interrupt coprocessor configured to process interrupts in a computer system
US7779240B2 (en) System and method for reducing power consumption in a data processor having a clustered architecture
US9274829B2 (en) Handling interrupt actions for inter-thread communication
CN108415728B (zh) 一种用于处理器的扩展浮点运算指令执行方法及装置
US5687381A (en) Microprocessor including an interrupt polling unit configured to poll external devices for interrupts using interrupt acknowledge bus transactions
WO1991014985A1 (fr) Systeme de traitement de programme d'interruption
US7051146B2 (en) Data processing systems including high performance buses and interfaces, and associated communication methods
US5948093A (en) Microprocessor including an interrupt polling unit configured to poll external devices for interrupts when said microprocessor is in a task switch state
CN116501389B (zh) 指令缓冲单元、处理器及计算机系统
US7143268B2 (en) Circuit and method for instruction compression and dispersal in wide-issue processors
US20050257224A1 (en) Processor with instruction-based interrupt handling
EP1220088B1 (en) Circuit and method for supporting misaligned accesses in the presence of speculative load instructions
KR101669989B1 (ko) 파이프라인 프로세서 및 이퀄 모델 보존 방법
EP1235139A2 (en) System and method for supporting precise exceptions in a data processor having a clustered architecture
CN114489793A (zh) 通过应用直接编程的用户定时器
Pattery Analysis of the effectiveness of multithreading for interrupts on communication processors
Verhulst Non-sequential processing: history and future of bridging the semantic gap left by the von Neumann architecture.

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees