JPH1013709A - 同期信号出力回路 - Google Patents
同期信号出力回路Info
- Publication number
- JPH1013709A JPH1013709A JP16405996A JP16405996A JPH1013709A JP H1013709 A JPH1013709 A JP H1013709A JP 16405996 A JP16405996 A JP 16405996A JP 16405996 A JP16405996 A JP 16405996A JP H1013709 A JPH1013709 A JP H1013709A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- synchronization signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 コピーガード信によって垂直帰線期間内にて
前記ＰＬＬ回路からの同期信号出力と映像部とに位相差
が生じ、文字情報等がうまく抜き取れなくなる事があっ
た。 【解決手段】 水平同期信号発生用ＰＬＬ回路２の出力
と、入力映像信号から抜き取った水平同期信号との論理
和をとることによって、コピーガード信号の影響を受け
ることなく常に映像部分の信号と同期分離出力回路から
の出力の位相関係を安定に保ち、これによりコピーガー
ド等の信号が重畳された映像信号が入力された場合にお
いても常に映像部と同期信号出力回路の出力信号との位
相関係を安定させることが出来る。
前記ＰＬＬ回路からの同期信号出力と映像部とに位相差
が生じ、文字情報等がうまく抜き取れなくなる事があっ
た。 【解決手段】 水平同期信号発生用ＰＬＬ回路２の出力
と、入力映像信号から抜き取った水平同期信号との論理
和をとることによって、コピーガード信号の影響を受け
ることなく常に映像部分の信号と同期分離出力回路から
の出力の位相関係を安定に保ち、これによりコピーガー
ド等の信号が重畳された映像信号が入力された場合にお
いても常に映像部と同期信号出力回路の出力信号との位
相関係を安定させることが出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
器等の中で、映像信号より水平同期信号を分離させる同
期信号分離回路に関するものである。
器等の中で、映像信号より水平同期信号を分離させる同
期信号分離回路に関するものである。
【０００２】
【従来の技術】従来、この分野の技術においては入力映
像信号より分離された同期信号の水平成分（以後、これ
を水平同期信号と示す）を入力とする水平同期信号発生
用ＰＬＬ回路の出力を同期信号出力とする回路が主流で
あった。
像信号より分離された同期信号の水平成分（以後、これ
を水平同期信号と示す）を入力とする水平同期信号発生
用ＰＬＬ回路の出力を同期信号出力とする回路が主流で
あった。
【０００３】
【発明が解決しようとする課題】ところが、近年、文字
放送やクローズドキャプション等の信号が記録されたＶ
ＣＲ等の再生映像信号の垂直帰線期間内にコピーガード
信号が重畳されるようになると、従来のような水平同期
信号発生用ＰＬＬ回路のみではフィルタの設定によって
はコピーガード信号によって垂直帰線期間内にて前記Ｐ
ＬＬ回路からの同期信号出力と映像部とに位相差が生
じ、文字情報等がうまく抜き取れなくなる事があるとい
う問題があった。
放送やクローズドキャプション等の信号が記録されたＶ
ＣＲ等の再生映像信号の垂直帰線期間内にコピーガード
信号が重畳されるようになると、従来のような水平同期
信号発生用ＰＬＬ回路のみではフィルタの設定によって
はコピーガード信号によって垂直帰線期間内にて前記Ｐ
ＬＬ回路からの同期信号出力と映像部とに位相差が生
じ、文字情報等がうまく抜き取れなくなる事があるとい
う問題があった。
【０００４】
【課題を解決するための手段】そこで、本発明では、水
平同期信号発生用ＰＬＬ回路の出力と、入力映像信号か
ら抜き取った水平同期信号との論理和をとることによっ
て、コピーガード信号の影響を受けることなく常に映像
部分の信号と同期分離出力回路からの出力の位相関係を
安定に保ち、これによりコピーガード等の信号が重畳さ
れた映像信号が入力された場合においても常に映像部と
同期信号出力回路の出力信号との位相関係を安定させる
ことが出来る。
平同期信号発生用ＰＬＬ回路の出力と、入力映像信号か
ら抜き取った水平同期信号との論理和をとることによっ
て、コピーガード信号の影響を受けることなく常に映像
部分の信号と同期分離出力回路からの出力の位相関係を
安定に保ち、これによりコピーガード等の信号が重畳さ
れた映像信号が入力された場合においても常に映像部と
同期信号出力回路の出力信号との位相関係を安定させる
ことが出来る。
【０００５】
【発明の実施の形態】本発明の請求項１に記載の同期分
離出力回路は、入力された映像信号から重畳されている
水平同期信号を分離する同期分離回路と、前記同期分離
回路の出力を入力とする水平同期信号発生用ＰＬＬ回路
と、前記同期分離回路の出力と前記水平帰線信号発生用
ＰＬＬ回路の出力との論理和をとる論理回路とを備え、
コピーガード信号によって前記水平同期信号発生用ＰＬ
Ｌ回路の出力の位相が垂直帰線期間内にて乱れた場合に
でも、前記同期分離回路の出力の水平同期信号との論理
和をとることによって水平同期信号発生用ＰＬＬ回路単
独の場合より安定した位相関係保つことが出来る。
離出力回路は、入力された映像信号から重畳されている
水平同期信号を分離する同期分離回路と、前記同期分離
回路の出力を入力とする水平同期信号発生用ＰＬＬ回路
と、前記同期分離回路の出力と前記水平帰線信号発生用
ＰＬＬ回路の出力との論理和をとる論理回路とを備え、
コピーガード信号によって前記水平同期信号発生用ＰＬ
Ｌ回路の出力の位相が垂直帰線期間内にて乱れた場合に
でも、前記同期分離回路の出力の水平同期信号との論理
和をとることによって水平同期信号発生用ＰＬＬ回路単
独の場合より安定した位相関係保つことが出来る。
【０００６】本発明の請求項２に記載の同期分離出力回
路は、入力された映像信号から重畳されている水平同期
信号を分離する同期分離回路と、前記同期分離回路の出
力を入力とする水平同期信号発生用ＰＬＬ回路と、垂直
帰線期間検出回路と、前記検出回路の出力によって垂直
帰線期間内でのみ前記同期分離回路の出力と前記水平同
期信号発生用ＰＬＬ回路の出力との論理和をとる論理回
路とを備え、コピーガード信号によって前記水平同期信
号発生用ＰＬＬ回路の出力の位相が垂直帰線同期期間内
にて乱れた場合にでも、前記同期分離回路の出力の水平
同期信号との論理和をとることによって垂直帰線期間内
において水平同期信号発生用ＰＬＬ回路単独の場合より
安定した位相関係保つことが出来る。
路は、入力された映像信号から重畳されている水平同期
信号を分離する同期分離回路と、前記同期分離回路の出
力を入力とする水平同期信号発生用ＰＬＬ回路と、垂直
帰線期間検出回路と、前記検出回路の出力によって垂直
帰線期間内でのみ前記同期分離回路の出力と前記水平同
期信号発生用ＰＬＬ回路の出力との論理和をとる論理回
路とを備え、コピーガード信号によって前記水平同期信
号発生用ＰＬＬ回路の出力の位相が垂直帰線同期期間内
にて乱れた場合にでも、前記同期分離回路の出力の水平
同期信号との論理和をとることによって垂直帰線期間内
において水平同期信号発生用ＰＬＬ回路単独の場合より
安定した位相関係保つことが出来る。
【０００７】本発明の請求項３に記載の同期分離出力回
路は、入力された映像信号から重畳されている水平同期
信号を分離する同期分離回路と、前記同期分離回路の出
力を入力とする水平同期信号発生用ＰＬＬ回路と、垂直
帰線期間検出回路と、前記検出回路の出力によって前記
同期分離回路の出力と前記水平同期信号発生用ＰＬＬ回
路の出力とを切り替えて出力できる切り替え回路とを備
え、コピーガード信号によって前記水平同期信号発生用
ＰＬＬ回路の出力の位相が垂直同期期間内にて乱れた場
合にでも、前記同期分離回路の出力の水平同期信号側に
切り替えておくことによって垂直同期期間内において水
平同期信号発生用ＰＬＬ回路単独の場合より安定した位
相関係を保つことが出来る。
路は、入力された映像信号から重畳されている水平同期
信号を分離する同期分離回路と、前記同期分離回路の出
力を入力とする水平同期信号発生用ＰＬＬ回路と、垂直
帰線期間検出回路と、前記検出回路の出力によって前記
同期分離回路の出力と前記水平同期信号発生用ＰＬＬ回
路の出力とを切り替えて出力できる切り替え回路とを備
え、コピーガード信号によって前記水平同期信号発生用
ＰＬＬ回路の出力の位相が垂直同期期間内にて乱れた場
合にでも、前記同期分離回路の出力の水平同期信号側に
切り替えておくことによって垂直同期期間内において水
平同期信号発生用ＰＬＬ回路単独の場合より安定した位
相関係を保つことが出来る。
【０００８】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 （実施の形態１）図１は本発明の請求項１に記載の同期
信号出力回路の概略構成図であり、図１において同期信
号分離回路１は、入力された映像信号からその同期信号
成分を抜き出す回路であり入出力の同期信号成分に関し
ての位相関係は安定している。水平同期信号発生用ＰＬ
Ｌ回路２は、同期信号分離回路１の出力を入力としたＰ
ＬＬ回路である。論理和演算回路３は、同期信号分離回
路１と水平同期信号発生用ＰＬＬ回路２との出力の論理
和をとる回路である。
から図３を用いて説明する。 （実施の形態１）図１は本発明の請求項１に記載の同期
信号出力回路の概略構成図であり、図１において同期信
号分離回路１は、入力された映像信号からその同期信号
成分を抜き出す回路であり入出力の同期信号成分に関し
ての位相関係は安定している。水平同期信号発生用ＰＬ
Ｌ回路２は、同期信号分離回路１の出力を入力としたＰ
ＬＬ回路である。論理和演算回路３は、同期信号分離回
路１と水平同期信号発生用ＰＬＬ回路２との出力の論理
和をとる回路である。
【０００９】（実施の形態２）図２は本発明の請求項２
に記載の同期信号出力回路の概略構成図であり、図２に
おいて同期信号分離回路１は、入力された映像信号から
その同期信号成分を抜き出す回路であり入出力の同期信
号成分に関しての位相関係は安定している。水平同期信
号発生用ＰＬＬ回路２は、同期信号分離回路１の出力を
入力としたＰＬＬ回路である。論理和演算回路３は、同
期信号分離回路１と水平同期信号発生用ＰＬＬ回路２と
の出力の論理和をとる回路であり、垂直帰線期間検出回
路４は、同期信号分離回路１の水平同期信号と垂直同期
信号とから垂直帰線期間の認識を行う回路である。
に記載の同期信号出力回路の概略構成図であり、図２に
おいて同期信号分離回路１は、入力された映像信号から
その同期信号成分を抜き出す回路であり入出力の同期信
号成分に関しての位相関係は安定している。水平同期信
号発生用ＰＬＬ回路２は、同期信号分離回路１の出力を
入力としたＰＬＬ回路である。論理和演算回路３は、同
期信号分離回路１と水平同期信号発生用ＰＬＬ回路２と
の出力の論理和をとる回路であり、垂直帰線期間検出回
路４は、同期信号分離回路１の水平同期信号と垂直同期
信号とから垂直帰線期間の認識を行う回路である。
【００１０】図３は本発明の請求項３に記載の同期信号
出力回路の概略構成図であり、図３において同期信号分
離回路１は、入力された映像信号からその同期信号成分
を抜き出す回路であり入出力の同期信号成分に関しての
位相関係は安定している。水平同期信号発生用ＰＬＬ回
路２は、同期信号分離回路１の出力を入力としたＰＬＬ
回路である。垂直帰線期間検出回路４は、同期信号分離
回路１の水平同期信号と垂直同期信号とから垂直帰線期
間の認識を行う回路である。切り替え回路５は、垂直帰
線期間検出回路４の出力にて垂直帰線期間のみ同期信号
分離回路１側の出力を出力する。
出力回路の概略構成図であり、図３において同期信号分
離回路１は、入力された映像信号からその同期信号成分
を抜き出す回路であり入出力の同期信号成分に関しての
位相関係は安定している。水平同期信号発生用ＰＬＬ回
路２は、同期信号分離回路１の出力を入力としたＰＬＬ
回路である。垂直帰線期間検出回路４は、同期信号分離
回路１の水平同期信号と垂直同期信号とから垂直帰線期
間の認識を行う回路である。切り替え回路５は、垂直帰
線期間検出回路４の出力にて垂直帰線期間のみ同期信号
分離回路１側の出力を出力する。
【００１１】尚、本発明は上記実施の形態に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能でありこれらを本発明の範囲から排除するものではな
い。
ものではなく、本発明の趣旨に基づいて種々の変形が可
能でありこれらを本発明の範囲から排除するものではな
い。
【００１２】
【発明の効果】以上のように本発明によれば、文字放送
信号や、クローズドキャプション信号の重畳されている
垂直帰線期間内にて水平同期信号出力と文字放送信号等
の位相関係が安定するため誤判別等の発生を減少させる
ことが出来る。
信号や、クローズドキャプション信号の重畳されている
垂直帰線期間内にて水平同期信号出力と文字放送信号等
の位相関係が安定するため誤判別等の発生を減少させる
ことが出来る。
【図１】本発明の実施の形態１を示す概略構成図
【図２】本発明の実施の形態２を示す概略構成図
【図３】本発明の実施の形態３を示す概略構成図
【図４】従来の回路の概略構成図
１ 同期信号分離回路 ２ 水平同期信号発生用ＰＬＬ回路 ３ 論理和演算回路 ４ 垂直帰線期間検出回路 ５ 切り替え回路
Claims (3)
- 【請求項１】 テレビジョン受像器において、映像信号
より水平同期信号を分離する同期分離回路と、前記水平
同期信号を入力とする水平同期信号発生用フェイズロッ
クドループ（以後、ＰＬＬと示す）回路と、前記同期分
離回路の出力と、前記水平同期信号発生用ＰＬＬ回路の
出力との論理和をとる論理回路とを備えた同期信号出力
回路。 - 【請求項２】 テレビジョン受像器において、映像信号
より水平同期信号を分離する同期分離回路と、前記水平
同期信号を入力とする水平同期信号発生用ＰＬＬ回路
と、前記同期分離回路の出力と前記水平同期信号発生用
ＰＬＬ回路の出力とを垂直帰線期間だけ論理和をとる論
理回路とを備えた同期信号出力回路。 - 【請求項３】 テレビジョン受像器において、映像信号
より水平同期信号を分離する同期分離回路と、前記水平
同期信号を入力とする水平同期信号発生用ＰＬＬ回路
と、前記同期分離回路の出力と前記水平同期信号発生用
ＰＬＬ回路の出力とを切り替える切り替え回路を有し、
前記切り替え回路の出力を垂直帰線期間だけ同期分離回
路側に設定する事を特徴とした同期信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405996A JPH1013709A (ja) | 1996-06-25 | 1996-06-25 | 同期信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405996A JPH1013709A (ja) | 1996-06-25 | 1996-06-25 | 同期信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013709A true JPH1013709A (ja) | 1998-01-16 |
Family
ID=15786008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16405996A Pending JPH1013709A (ja) | 1996-06-25 | 1996-06-25 | 同期信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100422925C (zh) * | 2005-04-07 | 2008-10-01 | 宏正自动科技股份有限公司 | 用于处理水平与垂直同步信号的处理电路 |
-
1996
- 1996-06-25 JP JP16405996A patent/JPH1013709A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100422925C (zh) * | 2005-04-07 | 2008-10-01 | 宏正自动科技股份有限公司 | 用于处理水平与垂直同步信号的处理电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000197016A (ja) | データ抽出回路 | |
| JPH1013709A (ja) | 同期信号出力回路 | |
| US5917550A (en) | Clock signal generator for composite video signal | |
| JPH09214847A (ja) | 映像信号処理装置 | |
| JP4209084B2 (ja) | ビデオ信号の帰線期間中に伝送される信号を分離する分離装置および該信号のひずみ補正方法 | |
| JP3456712B2 (ja) | 複合映像信号検出回路 | |
| JP3194992B2 (ja) | ワイドアスペクトテレビジョン受像機 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JP2638948B2 (ja) | 動き検出回路 | |
| JP3234260B2 (ja) | ゴーストリデューサ | |
| KR910004904Y1 (ko) | 상관관계 검출에 의한 점 노이즈 제거회로 | |
| EP0849939A2 (en) | Motion detection circuit and memory control circuit in YC separating circuit of PAL signals | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP2604420B2 (ja) | 同期分離回路 | |
| JP3239437B2 (ja) | 水平同期信号検出回路 | |
| KR970068684A (ko) | Y/C 분리 회로(Y/C Separating circuit) | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JPH04345375A (ja) | 雑音除去回路 | |
| JPH08275024A (ja) | ビデオ信号検出回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH09214846A (ja) | 映像信号処理装置 | |
| JPS5979686A (ja) | テレビジョン信号のタイミング抽出装置 |