JPH10135952A - 分散待ち行列を用いたファイバ・チャネル・スイッチ - Google Patents

分散待ち行列を用いたファイバ・チャネル・スイッチ

Info

Publication number
JPH10135952A
JPH10135952A JP9246900A JP24690097A JPH10135952A JP H10135952 A JPH10135952 A JP H10135952A JP 9246900 A JP9246900 A JP 9246900A JP 24690097 A JP24690097 A JP 24690097A JP H10135952 A JPH10135952 A JP H10135952A
Authority
JP
Japan
Prior art keywords
port
frame
destination
source
fiber channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9246900A
Other languages
English (en)
Inventor
David Book
デーヴィッド・ブック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
McData Corp
Original Assignee
McData Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by McData Corp filed Critical McData Corp
Publication of JPH10135952A publication Critical patent/JPH10135952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/608—ATM switches adapted to switch variable length packets, e.g. IP packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/356—Switches specially adapted for specific applications for storage area networks
    • H04L49/357—Fibre channel switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 複数の装置をそれらに関連するノード・ポー
ト（Ｎポート）を通して相互接続するファイバ・チャネ
ル交換機を提供する。 【解決手段】 ビット・スライス・メモリ・コントロー
ラ３４０を通して複数のファブリック・ポート（Ｆポー
ト）に結合された共有メモリ３３０を有するファブリッ
クを採用し、これを通してメモリ・アドレス、フレーム
・データ、および通信コマンドが送信される。各Ｆポー
トは、いつ、どこにフレーム転送を行うべきかに関係す
る、ポート間コマンドを通信する制御ネットワークに関
連する、分散待ち行列形成アルゴリズムを採用したポー
ト・コントローラ３１０を含む。双方向バスは、共有メ
モリへのアクセスのために独立したデータ・ネットワー
クを提供し、ポート・コントローラのコマンドに応答し
て、共有メモリとのフレームの転送を可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高性能メモリを基
本としたスイッチ（交換機）における分散刑の送信元お
よび送信先キューイング（ｑｕｅｕｉｎｇ：待ち行列形
成）に関し、更に特定すれば、分散待ち行列形成アルゴ
リズム(distributed queuing algorithm)を有するファ
イバ・チャネル交換機(fibre channel switch)に関する
ものである。
【０００２】
【従来の技術】メインフレーム、スーパーコンピュー
タ、大容量記憶システム、ワークステーションおよび超
高解像度ディスプレイ・サブシステムは、ファイルおよ
び印刷の共有を容易にする目的で共に接続することが頻
繁に行われている。かかるタイプの接続に用いられる一
般的なネットワークおよびチャネルは、多くの場合、通
信上のボトルネックとなり、特に、グラフィックを基本
とする用途に典型的であるが、データを大型ファイル・
フォーマットとする場合にこのボトルネックは顕著とな
る。
【０００３】プロセッサとプロセッサとの間、ならびに
プロセッサと周辺機器との間のデータ通信接続には、基
本的に２種類ある。「チャネル」は、通信装置間におい
て直接的な、または、切り替えられるポイントツーポイ
ント（二地点間）接続を提供する。チャネルの主な役割
は、遅延量を最小にして、できるだけ高いデータ速度で
データを搬送することである。チャネルは、典型的に、
ハードウエアにおいて単純なエラー訂正を行う。対照的
に、「ネットワーク」は、分散型ノード（たとえば、ワ
ークステーション、大容量記憶装置）の集合体であり、
これらノード間の双方向通信に対応するそれ自体のプロ
トコルを有する。典型的に、各ノードは伝送媒体を求め
て競合し、各ノードはネットワーク上でのエラー状態を
認識可能でなければならず、しかも、かかるエラー状態
から復元するために必要な誤り管理を備えていなければ
ならない。
【０００４】これまでに開発されている通信用相互接続
の一種にファイバ・チャネルがある。ファイバ・チャネ
ル・プロトコルは、情報システム用米国標準規格（ＡＮ
ＳＩ：Americal National Standard for Information S
ystems）として開発され、採用された。その詳細は、Fi
ber Channel Physics and Signaling Interface, Revis
ion 4.2, American National Starndard for Informati
on System (ANSI), (1993)を参照されたい。端的に言え
ば、ファイバ・チャネルは、ワークステーション、スー
パーコンピュータおよび種々の周辺機器間での同時通信
を可能とする交換プロトコルである。ファイバ・チャネ
ルによって設けられる全ネットワーク帯域幅は、毎秒テ
ラビットのオーダである。ファイバ・チャネルは、双方
向に同時に毎秒１ギガビットを越える速度で、フレーム
の伝送が可能である。また、インターネット・プロトコ
ル（ＩＰ）、小型コンピュータ・システム・インターフ
ェース（ＳＣＳＩ）、高性能並列インターフェース（Ｈ
ＩＰＰＩ）およびインテリジェント周辺インターフェー
ス（ＩＰＩ）のような既存のプロトコルにしたがって、
光ファイバおよび銅線ケーブル双方でコマンドおよびデ
ータを搬送を可能とする。
【０００５】図１は、ファイバ・チャネル標準規格に記
載されている可変長フレーム１１を示す。可変長フレー
ム１１は、４バイトのフレーム開始（ＳＯＦ：ｓｔａｒ
ｔｏｆ ｆｒａｍｅ）標識（インジケータ）１２を含
む。これは、フレーム１１の先頭を示す特定の二進シー
ケンスである。ＳＯＦ標識１２に続いて２４ビットのヘ
ッダ１４があり、とりわけ、フレームの送信元アドレス
および送信先アドレスを指定すると共に、フレーム１１
が制御情報かあるいは実際のデータのどちらであるかに
ついても指定するのが一般的である。ヘッダ１４に続い
て、可変長データ・フィールド１６がある。データ１６
の長さは０ないし２１１２バイトである。データ１６の
後には、エラー検出用の４バイトＣＲＣ（巡回冗長検
査）コード１７、および４バイトのフレーム終端（ＥＯ
Ｆ：ｅｎｄ ｏｆ ｆｒａｍｅ）標識１８が続く。図１
のフレーム１１は、固定フレームより大幅に柔軟性があ
り、特定用途の特定の必要性に対処することによって、
性能の向上を可能にする。
【０００６】図２は、ファイバ・チャネル・ネットワー
ク１００における、代表的なファイバ・チャネル・アー
キテクチャのブロック図を示す。ワークステーション１
２０、メインフレーム１２２およびスーパーコンピュー
タ１２４が、ファイバ・チャネル・ファブリック（ｆａ
ｂｒｉｃ）１１０（即ち、ファイバ・チャネル交換機）
を介して、様々なサブシステム（例えば、テープ・サブ
システム１２６、ディスク・サブシステム１２８、およ
びディスプレイ・サブシステム１３０）に相互接続され
ている。ファブリック１１０は、種々のノード・ポート
(Ｎポート：Ｎ ｐｏｒｔ)１４０およびそれらに対応する
ワークステーション、メインフレーム、ならびにＦポー
ト（Ｆ ｐｏｒｔ）１４２を通じてファブリック１１０
に取り付けられている周辺機器を相互接続するエンティ
ティ(entity)である。ファブリック１１０の本質的な機
能は、送信元（ソース）Ｎポートからデータのフレーム
を受信し、第１のプロトコルを用いて、これらのフレー
ムを送信先（デスティネーション）のＮポートに経路指
定（ルーティング）することである。好適実施例では、
第１のプロトコルはファイバ・チャネル・プロトコルで
ある。非同期転送モード（ＡＴＭ）のような他のプロト
コルも、本発明の範囲から逸脱することなく、使用が可
能である。
【０００７】本質的に、ファイバ・チャネルは、必要と
される接続性、距離およびプロトコル多重化を備えるた
めに十分なネットワーク構造、ならびに簡略性、再現可
能な性能および信頼性の高い配信を維持するために十分
なチャネル構造を含む、チャネル・ネットワーク・ハイ
ブリッドである。ファイバ・チャネルは、「ファブリッ
ク」として知られる、アクティブでインテリジェントな
相互接続方式、即ち、装置を接続するためのファイバ・
チャネル交換機（スイッチ）を考慮したものである。フ
ァブリックは、複数のファブリック・ポート（Ｆポー
ト）を含み、これらは、ワークステーション、スーパー
コンピュータおよび／または周辺機器も含み得る関連装
置に取り付けられている、複数のノード・ポート（Ｎポ
ート）間の相互接続およびフレーム転送を可能にする。
ファブリックは、フレーム内に含まれている情報に基づ
いて、当該フレームのルーティング機能を有する。Ｎポ
ートは、それ自体およびファブリック間の簡単な二地点
間接続を管理する。Ｎポートおよび関連する装置のタイ
プによって、Ｎポートがファブリックと行うデータの送
信および受信の速度が指定される。送信は制御プロトコ
ルから分離されているので、異なるトポロジ（たとえ
ば、二地点間リンク、リング、マルチドロップ・バス(m
ultidrop bus)、クロス・ポイント交換）を実施するこ
とができる。
【０００８】ファイバ・チャネル工業規格は、いくつか
の異なる種類のデータ転送にも対応する。クラス１転送
は、回線交換(circuit switching)、即ち、ネットワー
ク交換機を通じてデータ経路(data path)の予約を要求
し、識別された２カ所のネットワーク要素間における、
通常１つ以上のフレーム、多くの場合多数のフレームの
転送を伴う。対照的に、クラス２転送は、あるネットワ
ーク要素から他のネットワーク要素への単一フレームの
転送毎に、ネットワーク交換機を通じた経路の割り当て
を要求する。
【０００９】クラス２転送のためのフレーム交換は、ク
ラス１の回線交換よりも実施が困難である。何故なら、
フレーム交換は、入来するフレームを送信先のポートま
たは送信先のポートにおける行先待ち行列（デスティネ
ーション・キュー）にルーティングする前に、これらを
送信元待ち行列（ソース・キュー）において一時的に格
納するメモリ機構を必要とするからである。メモリ機構
は、典型的に、多数の入出力（Ｉ／Ｏ）接続部、ならび
に関連する支援回路および待ち行列ロジックを含む。異
なるビット・レートでデータを搬送するチャネル同士を
インターフェースする場合、さらに複雑になりまたハー
ドウエアの追加が必要となる。
【００１０】集中待ち行列技法(centralized queuing)
を採用することは公知であるが、交換機内の経路決定す
べてに共通の論理ブロックを用いなければならないの
で、本質的に動作が鈍い。
【００１１】また、分散送信元待ち行列技法を採用する
ことも公知であるが、待ち行列の先頭にあるフレーム
を、すでにフレームを送り出しているポートに宛てて送
出する場合、経路が塞がれ、フレームの転送ができない
という明らかな欠点がある。また、分散送信先待ち行列
技法を採用することも公知であるが、交換機内の全フレ
ームが、同一の送信先ポートに対して同時に行列を形成
（キューイング）する可能性があるので、各ポートに大
きな送信先待ち行列が生じるという明らかな欠点があ
る。
【００１２】分散送信先待ち行列技法の別の欠点は、待
ち行列の先頭の終端にあるフレームが、フレームを既に
送り出しているポートから供給される場合、経路が塞が
っており、フレームの転送ができないことから明らかで
ある。
【００１３】
【発明が解決しようとする課題】したがって、これまで
業界では取り組まれてこなかったが、光ファイバ・ネッ
トワーク上のクラス２転送についてのファイバ・チャネ
ル工業規格を実行するために、既存のシステムよりも大
幅に向上した性能および柔軟性を実現する新規で改良さ
れたシステムが必要とされている。特に、高性能のメモ
リを基本とした交換機において、分散した送信元待ち行
列および送信先待ち行列の双方を結合する方法および装
置に対して強い要望がある。
【００１４】また、送信元ポートおよび送信先ポート間
に分散待ち行列を実施し、送信元待ち行列形成のための
待ち行列記憶資源は減少させるが、送信先待ち行列形成
のスループット向上を図り、しかも送信元または送信先
待ち行列形成のいずれの「ヘッド・オブ・ライン（ｈｅ
ａｄ ｏｆ ｌｉｎｅ）」閉塞をも回避することも必要
とされている。
【００１５】ファイバ・チャネル・ポート間でキューイ
ング情報の効果的な転送を可能にするファイバ・チャネ
ル交換機を提供することができれば、望ましくしかも大
きな利点となろう。特に、この新しい交換機が、帯域幅
の拡大、無負荷レイテンシの減少、および有負荷時のス
ループット向上（分散待ち行列形成の並列性のため）の
いずれかにおいて改善を図ることができれば、一層望ま
しいであろう。
【００１６】これまで述べたことから、既存の集中型フ
ァイバ・チャネル交換機のアーキテクチャに採用されて
いるものとは異なる分散待ち行列技法を採用した、広帯
域のメモリを基本とした交換機に対しても更に要望があ
ることは明白であろう。
【００１７】
【課題を解決するための手段】本発明によれば、分散送
信元（ソース）および送信先（デスティネーション）待
ち行列技法を採用し、複数の装置（ワークステーショ
ン、スーパーコンピュータ、周辺機器）を、それらに関
連するノード・ポート（Ｎポート）を通じて相互接続す
る、ファイバ・チャネル・スイッチが提供される。この
ファイバ・チャネル・スイッチは、ビット・スライシン
グ・メモリ・コントローラ(bit-slicing memory contro
ller)を通じて、複数のファブリック・ポート（Ｆポー
ト）に結合された共有（共用）メモリを有するファブリ
ックを設け、これを通じてメモリ・アドレス、フレーム
・データ、および通信コマンドを送信する。各Ｆポート
は、いつ、どこにフレーム転送を行うべきかに関係する
ポート間のコマンドを通信する制御ネットワークに関連
する、分散待ち行列形成（キューイング）アルゴリズム
を採用した、ポート・コントローラを含む。ビット・ス
ライス・メモリ・コントローラは、共有メモリに対する
アクセスのために独立したデータ・ネットワークを備
え、ポート・コントローラのコマンドに応答して、共有
メモリに向かうフレームの転送および共有メモリからの
フレームの転送を可能にする。
【００１８】各ポート・コントローラは、更に、Ｎポー
トとの光インターフェースを制御するリンク・コントロ
ーラ（ＬＣ）、ＬＣおよび共有メモリ間でデータの受信
および送信を行うフレーム転送コントローラ（ＦＴ
Ｃ）、フレーム・ヘッダ情報を獲得すると共に送信先ポ
ート番号、バッファ番号、およびタイムアウト値を発生
するアドレス確証（バリデーション）／変換コントロー
ラ（ＡＶＴＣ）、一体となって分散送信元／送信先待ち
行列形成を実施するライタおよびリーダ、統計を取る統
計コントローラ（ＳＣ）、ならびにポート・コントロー
ラ同士の通信を可能とするポート通信コントローラ（Ｐ
ＣＣ）も備えている。
【００１９】本発明のその他の態様および利点は、一例
として本発明の原理を図示する添付図面と関連付けるこ
とにより、以下の詳細な説明から明らかとなろう。
【００２０】
【発明の実施の形態】端的に言えば、本発明は、分散待
ち行列形成アルゴリズムに基づき、複数の装置を、それ
に関連するノード・ポート（Ｎポート：Ｎ ｐｏｒｔ）
を通じて相互接続するファイバ・チャネル・スイッチ
（交換機）を提供する。このファイバ・チャネル交換機
は、ビット・スライス共用（共有）メモリ・コントロー
ラを通じてファブリック・ポート（Ｆポート:Ｆ ｐｏ
ｒｔ）に結合された共有メモリを有するファブリックを
備え、これを通じてメモリ・アドレスおよびフレーム・
データが送信される。ファイバ・チャネル交換機は、多
数のボー・レート・インターフェースに対する、回線交
換接続およびフレーム交換接続双方に対応する。
【００２１】図３は、ビット・スライシング・メモリ・
コントローラ(bit-slicing memorycontroller)３４０を
通じて、５１２ｋバイトの共有メモリ３３０に結合され
ている、１８個のポート３０５（ポート１ないしポート
１８、その内ポート１、ポート２、ポート１７およびポ
ート１８のみを図示する）を有するファイバ・チャネル
交換機のブロック図を示す。１８個のポート３０５の各
々は、メモリ・アドレスを送信するメモリ・アドレス
（ＡＤＤ）ライン３１２、フレーム・データをビット・
スライス・メモリ・コントローラ３４０に送信するＲｘ
ライン３１３、ビット・スライス・メモリ・コントロー
ラ３４０からフレーム・データを受信するＴｘライン３
１４、およびファイバ・チャネルへのインターフェース
を行うＯＬＭ／ＧＬＣメディア・アダプタ３１５を含
む。
【００２２】ビット・スライス・メモリ・アーキテクチ
ャ(bit-sliced memory architecture)は、１９９４年１
０月２７日に出願され、"Channel Module for a Fibre
Optic Switch with Bit Sliced Memory Architecture f
or Data Frame Storage"と題する、Dwayne Bennettによ
る米国特許出願番号第０８／３３０，２７９号に開示さ
れており、この言及によりその内容は本願にも含まれて
いるものとする。本発明の好適実施例は、Ｒｘフレーム
・データおよびＴｘフレーム・データ双方のビット・ス
ライシング(bit-slicing)を採用する。これによって、
共有メモリ３３０は、データ・フレームの格納のみでは
なく、ビット・スライス・メモリ・コントローラ３４０
によって行われる多重化機能のためにも使用可能とな
る。
【００２３】独立した通信コマンド・バス３１６は、１
８個のポート・コントローラ３１０間の相互接続を行
い、フレーム転送のタイミングおよび送信先に関係する
通信コマンドを送るために用いられる。また、交換機３
００は、マイクロ・コントローラ・バス３２７を通じて
各ポート・コントローラ３１０と相互接続された、単一
の無コア・ポート・コントローラ(non-core port contr
oller)３２５も含む。
【００２４】図４は、図３に示したポート・コントロー
ラ３１０のブロック図を示す。ポート・コントローラ３
１０は、リンク・コントローラ（ＬＣ）４１０、フレー
ム転送コントローラ（ＦＴＣ）４２０、アドレス確証／
変換コントローラ（ＡＶＴＣ）４３０、ライタ（ｗｒｉ
ｔｅｒ）４４０およびリーダ（ｒｅａｄｅｒ）４５０、
シンクロナイザ（ｓｙｎｃ）４６０、統計コントローラ
（ＳＣ）４７０、ならびにポート通信コントローラ（Ｐ
ＣＣ）４８０から成る。
【００２５】リンク・コントローラ４１０は、更に、Ｏ
ＬＣ制御（基準固定(lock-to-ref)、ループバック制御
等）、伸縮性（エラスティク）記憶、８Ｂ／１０Ｂ変
換、ワーク同期、順序付けしたエンコーディング／デコ
ーディングの組み合わせ、ポート・ステート・マシン
（オフライン−オンライン・プロトコル、リンク復元シ
ェークハンド等）、ＣＲＣ発生およびチェック、ならび
にフレームの確証（バリデーション）のための制御プロ
セッサも備えている。
【００２６】ＦＴＣ４２０は、ＬＣ４１０および共有メ
モリ・コントローラ３４０間においてデータの受信およ
び送信を行うためのインターフェースである。ＬＣ４１
０からデータを受信した場合、ＦＴＣ４２０はメモリ・
アドレスおよびデータを共有コントローラ・メモリ３４
０に送出する。メモリ・アドレスは、使用可能な送信元
（ソース）バッファを基準とする。ＦＴＣ４２０は、ア
ドレス確証／変換コントローラ（ＡＶＴＣ）４３０を通
じて、どの送信先ポートおよび受信バッファにフレーム
を入力したかについてライタ４４０に通知し、リーダ４
４０がそれに受信バッファを要求するように命令するま
で、指定された受信バッファが再使用されないようにす
る。データを送信する際には、ＦＴＣ４２０はリーダ４
５０からのメッセージ（制御ネットワークから発し、ポ
ート通信コントローラ４８０を通じて得られる）を得
て、共有メモリ３３０からフレームを読み出し、ＬＣ４
１０およびＯＬＣ３１５を通じて、送信先のＦポートに
それを送出する。ＦＴＣ４２０は、リーダ４５０からの
メッセージに含まれる送信元ポートおよびバッファ番号
から、メモリ・アドレスを決定する。ＦＴＣ４２０がＥ
ＯＦをＬＣ４２０に渡す際、リーダ４５０に信号を送
り、転送が完了したことを示す。
【００２７】ＡＶＴＣ４３０は、ＦＴＣ４２０からイン
バウンド・フレーム(inbound frame)のフレーム・ヘッ
ダ情報を得る。フレーム・ヘッダ情報は、ＳＯＦ、フレ
ーム・ヘッダ・ワード１および２、ならびにバッファ番
号を含む。また、ＡＶＴＣ４３０は、以下の出力をライ
タ４４０に対して発生する。即ち、送信先ポート番号、
バッファ番号、送出フレーム・タイムアウト値、ビジー
・フレーム・タイムアウト値、およびフレームが送出さ
れたか、あるいは拒絶／破棄されたかを示すフラグを発
生する。交換機内の各ポート・コントローラのライタ４
４０およびリーダ４５０は、一体となって分散送信元／
送信先待ち行列技法（ルーティング）を実施する。各送
信元ポートは各送信先ポート毎に別個の待ち行列を保持
し、各待ち行列は、当該特定の送信元ポートによって受
信されるフレームのみを含むようにし、その結果、交換
機においては、各送信元／送信先ポートの組み合わせ毎
に、別個の待ち行列が設けられる。待ち行列を分散する
のは、送信元ポートが実際にフレームを送出する準備が
できる前に、各送信元ポートがその送信先待ち行列の先
頭にあるバッファ記述子を送信先ポートに渡すからであ
る。このため、送信先ポートは、送信元ポートの各々が
次にそれに送出しようとしている次のフレームについて
知ることができる。
【００２８】送信先（デスティネーション）ポートが特
定の送信元（ソース）ポートからのフレーム送出を開始
するとき、送信先ポートは、送信元ポートの待ち行列内
にある次のバッファ記述子を要求する。２つのポート・
コントローラ間の要求および応答のレイテンシ、ならび
に送信されるフレームの長さに応じて、現フレームの送
信が完了する前またはほぼ同時に、送信先ポートは次の
バッファ記述子を得る。これら２つの処理を重複させる
ことによって、フレームを互いに送受し合う２つのポー
ト間において、非常に高い速度を維持した帯域幅を持続
させることが可能となる。送信先ポートＥＯＦコマンド
が出ていくのを確認したなら、送信先ポートはメッセー
ジを送信元ポートに送り、送信元バッファを解放し、受
信レディ（ＲＲＤＹ）コマンドを送るように送信先ポー
トに命令する。
【００２９】送信先ポートはいずれかの送信元ポートか
らのバッファを自由に選択するので、共有メモリ・アー
キテクチャにおいて、送信元の閉塞は発生しない。した
がって、送信先ポートは、当該送信先ポートが望むあら
ゆる送出優先順方式でも自由に用いることができる。公
平性のためには単純なラウンド・ロビン方式を採用す
る。あるいは、特定の送信元ポート高い優先度を与える
優先順方式を採用したり、送信先ポートにフレームを過
剰に供給している送信元ポートからのトラフィック（即
ち、終端間フロー制御による調整を受けていないクラス
３トラフィック）を調整し、例えば、トラフィック履歴
に基づいて、他のポートよりもこのポートに対する配給
を減らすようにしてもよい。送信元は、フレーム・タイ
プに基づいて、各送信先ポート毎にフレームの優先度を
決定する。例えば、来た順に応対する（先着順サービ
ス）という単純な方式では、リンク制御フレームにはデ
ータ・フレームよりも高い優先度を与えてもよい。
【００３０】バッファ記述子を送信先ポートに渡す際、
送信元ポート・コントローラはフレームを覚えておかな
ければならない。即ち、ビジー・フレーム信号を送信元
Ｎポートに返送しなければならない。あるいは、固定時
間の内にこのフレームを送信先ポートから送出すること
ができない場合、このフレームを破棄しなければならな
い。本発明の好適実施例では、送信元ポートはバッファ
記述子の受け渡しにおけるフレームのタイミング決定を
担っている。あるいは、送信先ポートがフレームのタイ
ミング決定を担ってもよく、その場合、タイマが終了し
たときに、ビジー・フレーム信号を返送するように送信
元ポートに要求を送出する。送信元はリンクをリセット
し、破棄するバッファの内容を要求してもよい。したが
って、送信元ポートは送信先ポートのフレーム送出を停
止できることも必要であり、同じ競合条件(race condit
ion)が、フレームの送出を開始する送信先ポートと、送
信先ノードに送出しないように命令する送信元ポートと
の間に存在する。送信元ポートは、フレームのタイミン
グを決定する役割を保持する。その理由は、送信元ポー
ト・バッファ記述子がそれを待ち行列の先頭とし、送信
先ポートに渡すまで、送信元ポートはフレームのタイミ
ングを調整しなければならないからである。
【００３１】ポートがオフラインになると、アドレス確
証テーブルをソフトウエアによって更新するまで、交換
機のハードウエアがそれ自体のフレームを拒絶しなけれ
ばならない時間期間がある。送信元ポート・コントロー
ラに他のポート全てのポート状態について知ることを要
求する代わりに、オフライン・ポートのポート・コント
ローラがフレームを要求し続け、拒絶メッセージによっ
て送信元からのバッファ記述子に応答するようにする。
これは、リンク再生中のポートに送られるフレームにも
適用される。
【００３２】ポート・コントローラのＦＴＣ部分におい
て必要とされるロジック量は、送信元ポートがビジー・
フレーム・コマンドや拒絶フレーム・コマンドを発生す
る必要がないので減少する。代わりに、ビジーまたは拒
絶対象のフレームのバッファ記述子を、プロセッサ３２
６が組込まれた「無コア（ｎｏｎ−ｃｏｒｅ）」ポート
・コントローラ３２５（図３）への待ち行列に加える。
ソフトウエアを用いてフレーム・ヘッダを操作し、元の
（オリジナル）送信元ポートに戻すフレームを待ち行列
に加える。元のフレームが「無コア」ポート・コントロ
ーラ３２５への待ち行列にある間、送信元はそのフレー
ムのタイミングを合わせ続ける。所定の時間期間内にフ
レームを送出しない場合、送信元ポートは、元のフレー
ムをプロセッサに送出しないように、「無コア」ポート
・コントローラ３２５に要求を行う。フレームがそれを
プロセッサに行い、更に拒絶／ビジー・フレームが送信
元に戻す待ち行列に加えられた場合、「無コア」ポート
・コントローラはフレームのタイミングを合わせ、必要
であればそれを破棄しなければならない。好適実施例で
は、「無コア」ポート・コントローラ内のタイマは、フ
レームが「無コア」ポート・コントローラ３２５の待ち
行列に最初に加えられたときと、実際にそれに配信され
たときとの間の時間を考慮しなければならない。「無コ
ア」ポート・コントローラ３２５へ渡されるバッファ情
報は、タイム・スタンプを含む。プロセッサは受信時に
フレームにタイム・スタンプを与えてタイム・アウト値
が計算できるようにし、最悪の場合、フレームがR_A_TO
V内で破棄されることを保証する。
【００３３】シンクロナイザ（ｓｙｎｃ）４６０は、ポ
ート状態の遷移、ならびにリーダ４５０およびライタ４
４０の活動の同期を取るために用いられる。例えば、ポ
ートがリンク回復に入るとき、シンクロナイザ４６０
は、ライタがフレームを破棄するか、あるいは送信先が
フレームの送信を完了するまで待つかのいずれかによっ
て、送信元バッファの全てを解放するまで、リンク・コ
ントローラ４１０がリンクを再びアクティブにするのを
妨げる。また、シンクロナイザ４６０は、フレームがも
はやアクティブでないことをリーダが認識するまで待
ち、現送出処理を中断するか、あるはそれが終了するま
で待つ。基本的に、シンクロナイザ４６０は、ポートが
オフラインとなっていても、あるいはリンク障害を発生
しても、同じことを行うが、リンク・コントローラ４１
０がリンクを再びオンラインに戻すのを許す前に、ポー
トがファブリックからログアウト(log out)されたこと
をソフトウエアが通知するのも待たなければならない。
【００３４】リーダ／ライタおよびＬＣ／ＦＴＣ間に統
計（ｓｔａｔｉｓｔｉｃｓ）コントローラ（ＳＣ）４７
０が配置され、統計的データ（測定値）をカウントし、
例えば、ライタ４４０がバッファを解放するとき、ＳＣ
４７０がＦＴＣ４２０にバッファ空間が使用可能である
ことを通知するとき、更にＣＬ４１０にも、受信機レデ
ィ（ＲＲＤＹ）信号を送るように命令するときに、情報
を通過させるようにする。リーダ４５０がフレームの送
出が可能であると判断した場合、ＳＣ４７０には送信元
ポートおよびバッファ番号情報が与えられ、送信先ポー
ト毎に送信されたフレームをカウントすることができ
る。更に、この情報をフレーム転送コントローラにも渡
し、フレーム・データの共有メモリ・アドレスを計算す
るようにする。ＳＣ４７０のＲＴＣ４２０およびＬＣ４
１０への接続により、ファイバ・チャネルのクラス１エ
ラーおよびワード・カウント統計も、必要であれば、カ
ウントすることができる。
【００３５】ポート通信コントローラ（ＰＣＣ）４８０
は、ポート・コントローラ３１０同士での通信を可能に
する。より具体的には、ライタ４４０がリーダ４５０
と、またはその逆で通信を行うが、リーダ４５０同士で
は通信を行わず、ライタ４４０同士でも行わない。各ポ
ート・コントローラ３１０は、単一の直列出力ラインを
有し、これが全てのポート（それ自体も含むので、Ｎポ
ートはそれ自体にフレームを送ることができる）に接続
されている。１８ポートの交換機では、各ポート・コン
トローラは１つの直列出力と１８個の直列入力とを有す
る。メッセージは、対象とする送信先ポートの番号を含
み、送信先ポートはそれ自体に宛てられていないメッセ
ージを無視できるようにしなければならない。送信元ポ
ート番号を含ませる必要はなく、メッセージを受信した
直列入力に基づいて、暗示的に示される。直列ライン
は、２６ないし５３Ｍｈｚのクロックで駆動される。
【００３６】図５は、簡略化した４ポート・ファイバ・
チャネル交換機として具体化した場合の、本発明による
ビット・スライス・メモリのためのデータ構造を示す。
Ｂ０〜Ｂ７は８クロック・サイクルにわたって蓄積され
たバイト０ないし７を示す。メモリ位置内の番号は、ビ
ット位置を表わす。メモリ位置への書き込みは、１６ビ
ット幅（８バイトからの２ビット・スライスが８個が連
結される）であり、一方４つのメモリ全てに同時に書き
込まれる。各リード・サイクルで、共有メモリ・コント
ローラによって指揮された特定のポートに対応する、８
バイトのデータを送り出す。
【００３７】以上、４つのポートおよび５１２ｋバイト
の共有メモリを用いた具体的な実施例を参照しながら、
本発明について説明しかつ図示してきたが、変更や変形
も可能であり、本発明はポートやメモリ数をかなり多く
しても同様に適用可能であることを当業者は認めよう。
【図面の簡単な説明】
【図１】ファイバ・チャネル工業規格に準拠した光ファ
イバ・ネットワークの光ファイバ交換機を通じて通信さ
れる可変長フレームを表わす概略図。
【図２】代表的なファイバ・チャネル・アーキテクチャ
を示すブロック図。
【図３】本発明によるファイバ・チャネル交換機を示す
ブロック図。
【図４】図３に示すファイバ・チャネル交換機内に配置
されたポート・コントローラを示すブロック図。
【図５】簡略化した４ポート・ファイバ・チャネル交換
機に具体化した場合の、本発明によるビット・スライス
・メモリのためのデータ構造を示す図。
【符号の説明】
３００ 交換機 ３０５ ポート ３１０ ポート・コントローラ ３１２ メモリ・アドレス（ＡＤＤ）ライン ３１３ Ｒｘライン ３１４ Ｔｘライン ３１５ ＯＬＭ／ＧＬＣメディア・アダプタ ３１６ 通信コマンド・バス ３２５ 無コア・ポート・コントローラ ３２７ マイクロ・コントローラ・バス ３３０ 共有メモリ ３４０ ビット・スライス・メモリ・コントローラ ４１０ リンク・コントローラ ４２０ フレーム転送コントローラ ４３０ アドレス確証／変換コントローラ ４４０ ライタ ４５０ リーダ ４６０ シンクロナイザ ４７０ 統計コントローラ ４８０ ポート通信コントローラ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 597130524 310 Ｉｎｔｅｒｌｏｃｋｅｎ Ｐａｒｋ ｗａｙ，Ｂｒｏｏｍｆｉｅｌｄ，Ｃｏｌｏ ｒａｄｏ 80021，Ｕｎｉｔｅｄ Ｓｔａ ｔｅｓ ｏｆ Ａｍｅｒｉｃａ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数の装置を相互接続するファイバ・
    チャネル・スイッチであって、各装置はノード・ポート
    （Ｎポート）を有し、送信元Ｎポートを有する送信元ポ
    ートから発したデータのフレームを、前記ファイバ・チ
    ャネル・スイッチを介して、分散送信元および送信先待
    ち行列形成アルゴリズムにしたがって、送信先Ｎポート
    を有する送信先装置に転送するファイバ・チャネル・ス
    イッチにおいて、 各々対応する送信元または送信先Ｎポートを通じて異な
    る装置に結合されている複数のファブリック・ポート
    （Ｆポート）と、 各々異なるＦポート上に位置する複数のポート・コント
    ローラであって、各ポート・コントローラが、更に、あ
    る装置から供給されたまたはそれ自体に宛てられたフレ
    ームの待ち行列形成のための分散送信元および送信先待
    ち行列形成アルゴリズムを有し、各ポート・コントロー
    ラが、他のいずれかのポート・コントローラによるフレ
    ーム待ち行列形成にも独立して動作する、前記複数のポ
    ート・コントローラと、 いつ、どこにフレーム転送を行うのかに対応して、各ポ
    ート・コントローラ間においてタイミングおよび送信先
    コマンドを通信する制御ネットワークと、 各ポート・コントローラに結合され、前記ポート・コン
    トローラと共有メモリとの間で送信されるデータおよび
    メモリ・アドレスにビット・スライスを施し、データお
    よび送信先アドレスを共有メモリとの間で転送し合う共
    有メモリ・コントローラと、 前記共有メモリ・コントローラを通じて各Ｆポートに結
    合された、共通のメモリ・バッファ・プールを有するビ
    ット・スライス共有メモリであって、各Ｆポートが直接
    アクセス可能な前記ビット・スライス共有メモリと、を
    備えたファイバ・チャネル・スイッチ。
  2. 【請求項２】 請求項１記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、前記ビット・スライス共有メモ
    リは、度数ｎにビット・スライスされ、前記共通の共有
    メモリ・プールは、各々メモリ帯域幅ｍｂを有するｎブ
    ロックの共通メモリから成り、ここで、ｍｂ＝（２ｘｂ
    ｘｐ）／ｎであり、ｂは単一のＦポートのデータ帯域幅
    に等しく、ｐはＦポート数に等しく、ｎはビット・スラ
    イスの度数を表わすファイバ・チャネル・スイッチ。
  3. 【請求項３】 請求項２記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、各ポートは時点ｔ０において１
    ビットのデータの送出および受信を各メモリ・バンクと
    の間で行い、２ｐのクロック・サイクルにわたってこれ
    らのビットが蓄積され、各Ｆポートが共有メモリに対す
    るアクセスを有するファイバ・チャネル・スイッチ。
  4. 【請求項４】 請求項１記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、各ポート・コントローラは、更
    に、ライタおよびリーダを備え、各ライタは、更に、各
    送信先ポート毎に別個の送信先待ち行列を含み、各送信
    元ポートは、送信元ポートが実際にフレームを送出する
    準備ができる前に、送信先待ち行列の先頭にあるバッフ
    ァ記述子を送信先ポートに渡し、各送信先ポートが、前
    記送信元ポートの各々が次に送出したい次のフレームに
    ついて知るようにするファイバ・チャネル・スイッチ。
  5. 【請求項５】 請求項４記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、特定の送信元ポートからある装
    置にフレームを送出する際、送信先ポートは送信元ポー
    ト待ち行列にある次のバッファ記述子を要求し、前記２
    つのポート・コントローラ間の要求および応答のレイテ
    ンシ、ならびに送信されるフレームの長さに応じて、前
    記送信先ポートは、現フレームの送信が完了する前に、
    またはほぼ同時に、次のバッファ記述子を得るように
    し、これら２つの処理を重複させることによって、互い
    にフレームの送信および返信を行う２つのポート間にお
    いて、非常に高い速度を維持した帯域幅を維持可能とす
    るファイバ・チャネル・スイッチ。
  6. 【請求項６】 請求項２記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、Ｆポート数ｐ＝１８、ｂ＝８０
    ０Ｍビット／秒、メモリ素子数ｎ＝３６、およびｍｂ＝
    ８００Ｍビット／秒であり、全ポートの送信側は、受信
    側がアクセスするのと同一メモリから直接データを読み
    出すファイバ・チャネル・スイッチ。
  7. 【請求項７】 請求項１記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、各ポート・コントローラは、更
    に、 前記Ｎポートと前記Ｆポート間のリンクを制御するリン
    ク・コントローラ（ＬＣ）と、 前記ＬＣおよび共有メモリ間のデータ受信および送信を
    行うフレーム転送コントローラ（ＦＴＣ）と、 フレーム・ヘッダ情報を獲得し、送信先ポート番号、バ
    ッファ番号、およびタイム・アウト値を発生するアドレ
    ス確証／変換コントローラ（ＡＶＴＣ）と、 ポート状態の遷移ならびに前記リーダおよびライタの活
    動の同期を取るシンクロナイザ（ｓｙｎｃ）と、 統計をカウントする統計コントローラ（ＳＣ）と、 ポート・コントローラの通信を可能にするポート通信コ
    ントローラ（ＰＣＣ）と、を備えているファイバ・チャ
    ネル・スイッチ。
  8. 【請求項８】 請求項７記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、前記アドレス確証／変換コント
    ローラは、更に、 前記待ち行列内のフレームのタイミングおよびタイムア
    ウトを処理するタイマを備え、バッファ記述子を前記送
    信先Ｆポートに渡すときに、前記送信元Ｆポートからの
    ポート・コントローラがフレームを覚えておくようにす
    るファイバ・チャネル・スイッチ。
  9. 【請求項９】 請求項８記載の分散送信元および送信先
    待ち行列形成アルゴリズムを採用したファイバ・チャネ
    ル・スイッチにおいて、前記ポート・コントローラは、
    前記タイマに応答して、前記送信元Ｎポートにビジー・
    フレーム信号を返送するか、あるいは、前記フレームを
    固定時間期間内に前記送信先Ｆポートに送出できなかっ
    た場合、前記フレームを破棄するファイバ・チャネル・
    スイッチ。
  10. 【請求項１０】 請求項９記載の分散送信元および送信
    先待ち行列形成アルゴリズムを採用したファイバ・チャ
    ネル交換機において、前記固定時間期間は、ファイバ・
    チャネル規格にしたがって決定されるファイバ・チャネ
    ル・スイッチ。
  11. 【請求項１１】 請求項１０記載の分散送信元および送
    信先待ち行列形成アルゴリズムを採用したファイバ・チ
    ャネル・スイッチにおいて、前記送信元Ｆポートは、送
    信元ポート・バッファ記述子がそれを待ち行列の先頭と
    し、送信先ポートに渡すまで、フレームのタイミングを
    合わせる役割を保持することによって、前記送信先ポー
    トが前記送信元Ｆポートに、ビジー・フレーム信号を返
    送する要求を送出できるようにするファイバ・チャネル
    ・スイッチ。
  12. 【請求項１２】 請求項９記載の分散送信元および送信
    先待ち行列形成アルゴリズムを採用したファイバ・チャ
    ネル・スイッチにおいて、更に、前記送信元Ｆポートの
    リンクをリセットするステップと、前記バッファの内容
    を破棄するステップとを備え、前記送信元Ｆポートは、
    前記送信先Ｆポートがフレームを送出するのを中止させ
    ることを特徴とするファイバ・チャネル・スイッチ。
  13. 【請求項１３】 請求項２記載の分散送信元および送信
    先待ち行列形成アルゴリズムを採用したファイバ・チャ
    ネル・スイッチにおいて、前記複数のポート・コントロ
    ーラは、更に、「無コア機能ポート」ポート・コントロ
    ーラを備えており、ビジーまたは拒絶対象のフレームの
    バッファ記述子を、前記「無コア機能ポート」ポート・
    コントローラへの待ち行列に形成し、前記送信元Ｆポー
    トはビジーおよび拒絶フレーム・コマンドの発生を必要
    としないファイバ・チャネル・スイッチ。
  14. 【請求項１４】 請求項１３記載の分散送信元および送
    信先待ち行列形成アルゴリズムを採用したファイバ・チ
    ャネル・スイッチにおいて、前記「無コア機能ポート」
    ポート・コントローラは、更に、前記フレーム・ヘッダ
    の操作のためのソフトウエアを備え、前記フレームを元
    の送信元Ｆポートに戻す待ち行列に形成するステップを
    更に含み、前記送信元Ｆポートは、元のフレームが前記
    「無コア機能ポート」への待ち行列にある間、前記フレ
    ームの調時を続行し、前記フレームが所定時間期間内に
    送出されない場合、前記送信元Ｆポートは、前記元のフ
    レームを前記プロセッサに送出しないように、前記「無
    コア機能ポート」ポート・コントローラに要求を行い、
    前記フレームがそれをプロセッサに行い、更に拒絶／ビ
    ジー・フレームが再度前記送信元Ｆポートへの待ち行列
    に形成された場合、前記「無コア」ポート・コントロー
    ラはフレームの調時を行い、必要であればそれを破棄し
    なければならないファイバ・チャネル・スイッチ。
  15. 【請求項１５】 請求項１４記載の分散送信元および送
    信先待ち行列形成アルゴリズムを採用したファイバ・チ
    ャネル・スイッチであって、更に、前記フレームが前記
    「無コア機能」ポートの待ち行列に最初に形成されたと
    きと、実際にそれに送出されたときとの間の時間を計る
    「無コア機能ポート」タイマを備えているファイバ・チ
    ャネル・スイッチ。
  16. 【請求項１６】 請求項５記載の分散送信元および送信
    先待ち行列形成アルゴリズムを採用したファイバ・チャ
    ネル・スイッチであって、更に、プロセッサを備え、前
    記「無コア機能ポート」に渡される前記バッファ情報は
    タイム・スタンプを備えており、前記プロセッサは、受
    信時にフレームにタイム・スタンプを与え、フレームが
    R_A_TOV内で破棄されるのを保証するようにタイム・ア
    ウト値を計算するファイバ・チャネル・スイッチ。
JP9246900A 1996-09-11 1997-09-11 分散待ち行列を用いたファイバ・チャネル・スイッチ Pending JPH10135952A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US714029 1996-09-11
US08/714,029 US5894481A (en) 1996-09-11 1996-09-11 Fiber channel switch employing distributed queuing

Publications (1)

Publication Number Publication Date
JPH10135952A true JPH10135952A (ja) 1998-05-22

Family

ID=24868515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9246900A Pending JPH10135952A (ja) 1996-09-11 1997-09-11 分散待ち行列を用いたファイバ・チャネル・スイッチ

Country Status (6)

Country Link
US (2) US5894481A (ja)
EP (1) EP0841781B1 (ja)
JP (1) JPH10135952A (ja)
AT (1) ATE327620T1 (ja)
DE (1) DE69735921T2 (ja)
WO (1) WO1998011691A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503955A (ja) * 1999-07-02 2003-01-28 キューロジック スウィッチ プロダクツ，インコーポレイティド 高性能スイッチ・ファブリック素子およびスイッチ・システム
US7813640B2 (en) 2004-03-30 2010-10-12 Fujitsu Limited Optical connection switching apparatus and management control unit thereof
US7822055B2 (en) 1999-12-10 2010-10-26 Qlogic Switch Products, Inc. Fibre channel credit extender and repeater

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031842A (en) * 1996-09-11 2000-02-29 Mcdata Corporation Low latency shared memory switch architecture
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
JP3156623B2 (ja) * 1997-01-31 2001-04-16 日本電気株式会社 ファイバチャネルファブリック
US6118776A (en) 1997-02-18 2000-09-12 Vixel Corporation Methods and apparatus for fiber channel interconnection of private loop devices
US6185203B1 (en) * 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6160813A (en) * 1997-03-21 2000-12-12 Brocade Communications Systems, Inc. Fibre channel switching system and method
JP3228182B2 (ja) * 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
US6370145B1 (en) * 1997-08-22 2002-04-09 Avici Systems Internet switch router
US6285679B1 (en) * 1997-08-22 2001-09-04 Avici Systems, Inc. Methods and apparatus for event-driven routing
US6088352A (en) * 1997-08-29 2000-07-11 Lucent Technologies Inc. Bit sliced digital cross connect switching system controlled by port units
US6148004A (en) * 1998-02-11 2000-11-14 Mcdata Corporation Method and apparatus for establishment of dynamic ESCON connections from fibre channel frames
US6693904B1 (en) * 1998-04-09 2004-02-17 Lucent Technologies Inc. Trace format for a sliced switch fabric
US6070200A (en) 1998-06-02 2000-05-30 Adaptec, Inc. Host adapter having paged data buffers for continuously transferring data between a system bus and a peripheral bus
US6298403B1 (en) 1998-06-02 2001-10-02 Adaptec, Inc. Host adapter having a snapshot mechanism
US6202105B1 (en) * 1998-06-02 2001-03-13 Adaptec, Inc. Host adapter capable of simultaneously transmitting and receiving data of multiple contexts between a computer bus and peripheral bus
US6353612B1 (en) 1998-06-19 2002-03-05 Brocade Communications Systems, Inc. Probing device
US6356546B1 (en) * 1998-08-11 2002-03-12 Nortel Networks Limited Universal transfer method and network with distributed switch
US6765919B1 (en) * 1998-10-23 2004-07-20 Brocade Communications Systems, Inc. Method and system for creating and implementing zones within a fibre channel system
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US7382736B2 (en) * 1999-01-12 2008-06-03 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US6608819B1 (en) 1999-01-12 2003-08-19 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US6400730B1 (en) * 1999-03-10 2002-06-04 Nishan Systems, Inc. Method and apparatus for transferring data between IP network devices and SCSI and fibre channel devices over an IP network
GB2352145A (en) * 1999-07-16 2001-01-17 Texas Instruments Ltd Prevention of bottlenecking in data transfers
US6625117B1 (en) 1999-09-30 2003-09-23 International Business Machines Corporation Method and apparatus for switching messages from a primary message channel to a secondary message channel in a message queuing system
JP2001167040A (ja) * 1999-12-14 2001-06-22 Hitachi Ltd 記憶サブシステム及び記憶制御装置
US6578096B1 (en) * 1999-12-30 2003-06-10 Agilent Technologies, Inc. Method and system for efficient I/O operation completion in a fibre channel node
US7657727B2 (en) * 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem
JP4651230B2 (ja) 2001-07-13 2011-03-16 株式会社日立製作所 記憶システム及び論理ユニットへのアクセス制御方法
US6684209B1 (en) * 2000-01-14 2004-01-27 Hitachi, Ltd. Security method and system for storage subsystem
US6636239B1 (en) 2000-02-24 2003-10-21 Sanavigator, Inc. Method of operating a graphical user interface to selectively enable and disable a datapath in a network
JP4953541B2 (ja) * 2000-02-24 2012-06-13 富士通株式会社 入出力制御装置及び装置識別方法並びにストレージシステム
US6888844B2 (en) * 2000-04-07 2005-05-03 Broadcom Corporation Method for selecting an operating mode for a frame-based communications network
JP4719957B2 (ja) * 2000-05-24 2011-07-06 株式会社日立製作所 記憶制御装置及び記憶システム並びに記憶システムのセキュリティ設定方法
US7197545B1 (en) 2000-08-28 2007-03-27 Sanavigator, Inc. Techniques for dynamically loading modules for devices discovered in a storage network
US6763417B2 (en) 2000-12-20 2004-07-13 Computer Network Technology Corporation Fibre channel port adapter
US6715111B2 (en) 2000-12-27 2004-03-30 Intel Corporation Method and apparatus for detecting strobe errors
US6877042B2 (en) * 2001-01-02 2005-04-05 Dell Products L.P. System and method for generating world wide names
US6941252B2 (en) * 2001-03-14 2005-09-06 Mcdata Corporation Striping data frames across parallel fibre channel links
US7366194B2 (en) 2001-04-18 2008-04-29 Brocade Communications Systems, Inc. Fibre channel zoning by logical unit number in hardware
US7301956B2 (en) * 2001-05-10 2007-11-27 Brocade Communications Systems, Inc. System and method for storing and retrieving multi-speed data streams within a network switch
US20030056000A1 (en) * 2001-07-26 2003-03-20 Nishan Systems, Inc. Transfer ready frame reordering
US7054312B2 (en) * 2001-08-17 2006-05-30 Mcdata Corporation Multi-rate shared memory architecture for frame storage and switching
US6532212B1 (en) * 2001-09-25 2003-03-11 Mcdata Corporation Trunking inter-switch links
US7404000B2 (en) * 2001-09-28 2008-07-22 Emc Corporation Protocol translation in a storage system
US7362751B2 (en) * 2001-10-03 2008-04-22 Topside Research, Llc Variable length switch fabric
US6862293B2 (en) 2001-11-13 2005-03-01 Mcdata Corporation Method and apparatus for providing optimized high speed link utilization
US7082132B1 (en) * 2001-12-26 2006-07-25 Nortel Networks Limited Universal edge node
US8051197B2 (en) * 2002-03-29 2011-11-01 Brocade Communications Systems, Inc. Network congestion management systems and methods
US7391723B2 (en) 2002-04-22 2008-06-24 Computer Network Technology Corporation Frame-level fibre channel CRC on switching platform
US7307951B2 (en) * 2002-04-24 2007-12-11 International Business Machines Corporation Timeout determination method and apparatus
US7154886B2 (en) * 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7436761B2 (en) * 2002-07-30 2008-10-14 Xyratex Technology Limited Apparatus and method for connecting fibre channel devices via bypass buffers
US7334046B1 (en) 2002-08-05 2008-02-19 Qlogic, Corporation System and method for optimizing frame routing in a network
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US7219300B2 (en) * 2002-09-30 2007-05-15 Sanavigator, Inc. Method and system for generating a network monitoring display with animated utilization information
US7362717B1 (en) 2002-10-03 2008-04-22 Qlogic, Corporation Method and system for using distributed name servers in multi-module fibre channel switches
US7319669B1 (en) 2002-11-22 2008-01-15 Qlogic, Corporation Method and system for controlling packet flow in networks
US20040120333A1 (en) * 2002-12-24 2004-06-24 David Geddes Method and apparatus for controlling information flow through a protocol bridge
US7352740B2 (en) * 2003-04-29 2008-04-01 Brocade Communciations Systems, Inc. Extent-based fibre channel zoning in hardware
US7463646B2 (en) * 2003-07-16 2008-12-09 Qlogic Corporation Method and system for fibre channel arbitrated loop acceleration
US7471635B2 (en) * 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7525910B2 (en) 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7388843B2 (en) * 2003-07-16 2008-06-17 Qlogic, Corporation Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop
US7355966B2 (en) * 2003-07-16 2008-04-08 Qlogic, Corporation Method and system for minimizing disruption in common-access networks
US7453802B2 (en) 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7522522B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7477655B2 (en) 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7406092B2 (en) * 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7684401B2 (en) 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7646767B2 (en) * 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7430175B2 (en) * 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7894348B2 (en) 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7630384B2 (en) * 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7558281B2 (en) 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7573909B2 (en) 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7525983B2 (en) 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7420982B2 (en) * 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7792115B2 (en) 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7522529B2 (en) 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7583597B2 (en) 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7512067B2 (en) 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
JP4432388B2 (ja) 2003-08-12 2010-03-17 株式会社日立製作所 入出力制御装置
US7707330B2 (en) * 2003-09-18 2010-04-27 Rao G R Mohan Memories for electronic systems
US7352701B1 (en) 2003-09-19 2008-04-01 Qlogic, Corporation Buffer to buffer credit recovery for in-line fibre channel credit extension devices
US7619974B2 (en) * 2003-10-31 2009-11-17 Brocade Communication Systems, Inc. Frame traffic balancing across trunk groups
US7593336B2 (en) 2003-10-31 2009-09-22 Brocade Communications Systems, Inc. Logical ports in trunking
US20050108444A1 (en) * 2003-11-19 2005-05-19 Flauaus Gary R. Method of detecting and monitoring fabric congestion
US7391728B2 (en) * 2003-12-30 2008-06-24 Cisco Technology, Inc. Apparatus and method for improved Fibre Channel oversubscription over transport
US7430203B2 (en) * 2004-01-29 2008-09-30 Brocade Communications Systems, Inc. Fibre channel zoning hardware for directing a data packet to an external processing device
US7480293B2 (en) 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7564789B2 (en) 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
JP4521865B2 (ja) * 2004-02-27 2010-08-11 株式会社日立製作所 ストレージシステム、計算機システムまたは記憶領域の属性設定方法
US20050196168A1 (en) * 2004-03-03 2005-09-08 Fujitsu Limited Optical connection switching apparatus and management control unit thereof
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7404020B2 (en) * 2004-07-20 2008-07-22 Qlogic, Corporation Integrated fibre channel fabric controller
US7411958B2 (en) * 2004-10-01 2008-08-12 Qlogic, Corporation Method and system for transferring data directly between storage devices in a storage area network
US7380030B2 (en) * 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US8295299B2 (en) 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7593997B2 (en) * 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7814280B2 (en) * 2005-01-12 2010-10-12 Fulcrum Microsystems Inc. Shared-memory switch fabric architecture
US7519058B2 (en) 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7660302B2 (en) * 2006-06-15 2010-02-09 Qlogic, Corporation Method and system for inter-fabric routing
US20080159260A1 (en) * 2006-12-15 2008-07-03 Brocade Communications Systems, Inc. Fibre channel over ethernet frame
US20080181243A1 (en) * 2006-12-15 2008-07-31 Brocade Communications Systems, Inc. Ethernet forwarding in high performance fabrics
US20080159277A1 (en) * 2006-12-15 2008-07-03 Brocade Communications Systems, Inc. Ethernet over fibre channel
US7916718B2 (en) * 2007-04-19 2011-03-29 Fulcrum Microsystems, Inc. Flow and congestion control in switch architectures for multi-hop, memory efficient fabrics
US8583780B2 (en) * 2007-11-20 2013-11-12 Brocade Communications Systems, Inc. Discovery of duplicate address in a network by reviewing discovery frames received at a port
US8108454B2 (en) * 2007-12-17 2012-01-31 Brocade Communications Systems, Inc. Address assignment in Fibre Channel over Ethernet environments
US20090296726A1 (en) * 2008-06-03 2009-12-03 Brocade Communications Systems, Inc. ACCESS CONTROL LIST MANAGEMENT IN AN FCoE ENVIRONMENT
US8223633B2 (en) * 2008-10-03 2012-07-17 Brocade Communications Systems, Inc. Port trunking at a fabric boundary
US8068482B2 (en) * 2008-11-13 2011-11-29 Qlogic, Corporation Method and system for network switch element
US8848575B2 (en) * 2009-02-23 2014-09-30 Brocade Communications Systems, Inc. High availability and multipathing for fibre channel over ethernet
US8412831B2 (en) * 2009-08-03 2013-04-02 Brocade Communications Systems, Inc. Per priority TCP quality of service
US8554948B2 (en) * 2010-03-03 2013-10-08 At&T Intellectual Property I, L.P. Methods, systems and computer program products for identifying traffic on the internet using communities of interest
US8495251B2 (en) 2011-09-28 2013-07-23 Emc Corporation Hardware method for detecting timeout conditions in a large number of data connections
US8995455B1 (en) * 2012-11-15 2015-03-31 Qlogic, Corporation Memory devices for network devices and associated methods
US9965211B2 (en) * 2016-09-08 2018-05-08 Cisco Technology, Inc. Dynamic packet buffers with consolidation of low utilized memory banks
US10769080B2 (en) * 2017-03-30 2020-09-08 Futurewei Technologies, Inc. Distributed and shared memory controller
US11159455B1 (en) * 2018-12-28 2021-10-26 Innovium, Inc. Reducing power consumption in an electronic device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683564A (en) * 1982-11-22 1987-07-28 Data Switch Corporation Matrix switch system
US4635250A (en) * 1984-04-13 1987-01-06 International Business Machines Corporation Full-duplex one-sided cross-point switch
US5233603A (en) * 1988-04-21 1993-08-03 Nec Corporation Packet switch suitable for integrated circuit implementation
GB8824972D0 (en) * 1988-10-25 1988-11-30 Plessey Telecomm Time division switch
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
JP3169217B2 (ja) * 1990-01-19 2001-05-21 株式会社日立製作所 時分割多元速度回線接続方法及び装置
FR2659813B1 (fr) * 1990-03-19 1994-06-03 Cit Alcatel Unite de commutation elementaire pour equipement de brassage de trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits.
JP3161717B2 (ja) * 1990-06-18 2001-04-25 株式会社日立製作所 通信システム、通信装置、およびその制御方法
FI85319C (fi) * 1990-06-21 1992-03-25 Valtion Teknillinen Kopplingselement.
DE69031220T2 (de) * 1990-12-20 1998-02-12 Ibm Hochgeschwindigkeitsmultiport-FIFO-Pufferschaltung
ES2091832T3 (es) * 1991-05-08 1996-11-16 Siemens Ag Disposicion de control para un sistema de conmutacion de banda ancha.
US5307342A (en) * 1991-08-30 1994-04-26 International Business Machines Corporation Heterogeneous ports switch
US5309432A (en) * 1992-05-06 1994-05-03 At&T Bell Laboratories High-speed packet switch
US5351236A (en) * 1992-10-20 1994-09-27 At&T Bell Laboratories Multirate, sonet-ready, switching arrangement
US5329524A (en) * 1992-10-20 1994-07-12 At&T Bell Laboratories TDM circuit-switching arrangement that handles frames of different sizes
US5390181A (en) * 1993-06-04 1995-02-14 Illinois Institute Of Technology Method for detecting collisions on and controlling access to a transmission channel
US5390184A (en) * 1993-09-30 1995-02-14 Northern Telecom Limited Flexible scheduling mechanism for ATM switches
US5455825A (en) * 1994-04-28 1995-10-03 Mitsubishi Electric Research Laboratories Tag-based scheduling system for digital communication switch
JP2550913B2 (ja) 1994-06-15 1996-11-06 日本電気株式会社 出力バッファ型ａｔｍスイッチ
US5452294A (en) * 1994-07-05 1995-09-19 Motorola, Inc. Method and apparatus for adaptive route selection in communication networks
JPH08122885A (ja) * 1994-10-18 1996-05-17 Nikon Corp 表示装置
US5598541A (en) * 1994-10-24 1997-01-28 Lsi Logic Corporation Node loop port communication interface super core for fibre channel
US5502719A (en) * 1994-10-27 1996-03-26 Hewlett-Packard Company Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US5603064A (en) * 1994-10-27 1997-02-11 Hewlett-Packard Company Channel module for a fiber optic switch with bit sliced memory architecture for data frame storage
US5528584A (en) * 1994-10-27 1996-06-18 Hewlett-Packard Company High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
US5519695A (en) * 1994-10-27 1996-05-21 Hewlett-Packard Company Switch element for fiber channel networks
US5490007A (en) * 1994-10-31 1996-02-06 Hewlett-Packard Company Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch
US5619497A (en) * 1994-12-22 1997-04-08 Emc Corporation Method and apparatus for reordering frames
US5519596A (en) * 1995-05-16 1996-05-21 Hewlett-Packard Company Moldable nesting frame for light emitting diode array
US5592160A (en) * 1995-10-26 1997-01-07 Hewlett-Packard Company Method and apparatus for transmission code decoding and encoding
US5610745A (en) * 1995-10-26 1997-03-11 Hewlett-Packard Co. Method and apparatus for tracking buffer availability
US5655153A (en) * 1995-11-07 1997-08-05 Emc Corporation Buffer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503955A (ja) * 1999-07-02 2003-01-28 キューロジック スウィッチ プロダクツ，インコーポレイティド 高性能スイッチ・ファブリック素子およびスイッチ・システム
US7822055B2 (en) 1999-12-10 2010-10-26 Qlogic Switch Products, Inc. Fibre channel credit extender and repeater
US7813640B2 (en) 2004-03-30 2010-10-12 Fujitsu Limited Optical connection switching apparatus and management control unit thereof

Also Published As

Publication number Publication date
EP0841781A2 (en) 1998-05-13
US6240096B1 (en) 2001-05-29
ATE327620T1 (de) 2006-06-15
EP0841781A3 (en) 2002-09-11
DE69735921T2 (de) 2006-11-30
EP0841781B1 (en) 2006-05-24
DE69735921D1 (de) 2006-06-29
WO1998011691A1 (en) 1998-03-19
US5894481A (en) 1999-04-13

Similar Documents

Publication Publication Date Title
JPH10135952A (ja) 分散待ち行列を用いたファイバ・チャネル・スイッチ
US6031842A (en) Low latency shared memory switch architecture
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US4929939A (en) High-speed switching system with flexible protocol capability
US5528584A (en) High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
US5548590A (en) High performance frame time monitoring system and method for a fiber optic switch for a fiber optic network
US5592472A (en) High performance path allocation system and method for a fiber optic switch for a fiber optic network
JPH08265369A (ja) データ通信保進スイッチ
EP0772323A2 (en) Method and apparatus for tracking buffer availability
KR19980080498A (ko) 피브리 채널 스위칭 시스템과 방법
JPH08256180A (ja) データ通信ネットワーク装置
US20110164616A1 (en) Methods and apparatus for processing superframes
US20040081108A1 (en) Arbitration system
EP1561312B1 (en) Method and apparatus for processing superframes using an arbitration system
JPH09238163A (ja) バッファメモリ管理装置