JPH1013254A - 遅延検波合成ダイバーシチ回路 - Google Patents
遅延検波合成ダイバーシチ回路Info
- Publication number
- JPH1013254A JPH1013254A JP8178733A JP17873396A JPH1013254A JP H1013254 A JPH1013254 A JP H1013254A JP 8178733 A JP8178733 A JP 8178733A JP 17873396 A JP17873396 A JP 17873396A JP H1013254 A JPH1013254 A JP H1013254A
- Authority
- JP
- Japan
- Prior art keywords
- receiving
- received
- diversity circuit
- circuit
- delay detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/0842—Weighted combining
- H04B7/0848—Joint weighting
- H04B7/0857—Joint weighting using maximum ratio combining techniques, e.g. signal-to- interference ratio [SIR], received signal strenght indication [RSS]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 各受信系毎に独立して同期を合わせることを
せず、簡単な回路構成で受信特性の優れた遅延検波合成
ダイバーシチ回路を得る。 【解決手段】 ＲＳＳＩ最大の受信系を選択するための
比較回路５，セレクタ６と、ＲＳＳＩ最大の受信系につ
いてビット同期を合わせて再生クロックを発生させる同
期回路８等のベースバンド回路と、この再生クロックを
用いて実際に合成を行う合成ダイバーシチ回路部１５と
で構成する。
せず、簡単な回路構成で受信特性の優れた遅延検波合成
ダイバーシチ回路を得る。 【解決手段】 ＲＳＳＩ最大の受信系を選択するための
比較回路５，セレクタ６と、ＲＳＳＩ最大の受信系につ
いてビット同期を合わせて再生クロックを発生させる同
期回路８等のベースバンド回路と、この再生クロックを
用いて実際に合成を行う合成ダイバーシチ回路部１５と
で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は例えば移動無線用基
地局等で使用される遅延検波合成ダイバーシチ回路に関
する。
地局等で使用される遅延検波合成ダイバーシチ回路に関
する。
【０００２】
【従来の技術】合成ダイバーシチ回路には種々の回路が
存在するが、従来のこの種の回路としては、例えば図３
に示すものがある（以下、第１の先行技術という）。こ
の合成ダイバーシチ回路は、ダイバーシチ信号を制御す
る制御器として、最大比合成制御器２５〜２８を用いて
いるが、この制御器は時間軸方向に対する補償機能は有
していない。そのために受信されたダイバーシチ信号の
マルチパス差が大きく、信号の時間軸拡散が増加する
と、有効な制御が行えないという問題点がある。
存在するが、従来のこの種の回路としては、例えば図３
に示すものがある（以下、第１の先行技術という）。こ
の合成ダイバーシチ回路は、ダイバーシチ信号を制御す
る制御器として、最大比合成制御器２５〜２８を用いて
いるが、この制御器は時間軸方向に対する補償機能は有
していない。そのために受信されたダイバーシチ信号の
マルチパス差が大きく、信号の時間軸拡散が増加する
と、有効な制御が行えないという問題点がある。
【０００３】図４は、特開平４−１５０３２０号公報に
開示された、従来の他の合成ダイバーシチ回路（以下、
第２の先行技術という）を示すブロック図であり、図に
おいて、３５〜３８は適応整合濾波器、３９は合成器、
４０は変調器である。図示せぬアンテナで受信された信
号は、中間周波数帯の信号に周波数変換され、ダイバー
シチ毎に入力端子２１〜２４に印加される。ここで各信
号は各々二分岐され、一方はトランスバーサルフィルタ
構造を有する適応整合濾波器３５〜３８に入力され、所
定の信号処理がなされた後、合成器３９で合成され、マ
ルチパスにより生じた符号間干渉が自動等化器３０で除
かれ、その後復調器３１で復調，判定され、ベースバン
ド信号となって出力端子３２から出力される。
開示された、従来の他の合成ダイバーシチ回路（以下、
第２の先行技術という）を示すブロック図であり、図に
おいて、３５〜３８は適応整合濾波器、３９は合成器、
４０は変調器である。図示せぬアンテナで受信された信
号は、中間周波数帯の信号に周波数変換され、ダイバー
シチ毎に入力端子２１〜２４に印加される。ここで各信
号は各々二分岐され、一方はトランスバーサルフィルタ
構造を有する適応整合濾波器３５〜３８に入力され、所
定の信号処理がなされた後、合成器３９で合成され、マ
ルチパスにより生じた符号間干渉が自動等化器３０で除
かれ、その後復調器３１で復調，判定され、ベースバン
ド信号となって出力端子３２から出力される。
【０００４】一方、最大比合成制御器２５〜２８，合成
器２９，クロック再生器３４で、個別にクロック再生回
路が構成されており、また適応整合濾波器３５〜３８は
トランスバーサルフィルタ構造を有し、拡散した信号を
トランスバーサルフィルタの各タップで基準信号と相関
をとり、相関のあるタップから信号を取り出すように動
作するので、この適応整合濾波器３５〜３８を用いて時
間軸の補正が行える回路となっている。
器２９，クロック再生器３４で、個別にクロック再生回
路が構成されており、また適応整合濾波器３５〜３８は
トランスバーサルフィルタ構造を有し、拡散した信号を
トランスバーサルフィルタの各タップで基準信号と相関
をとり、相関のあるタップから信号を取り出すように動
作するので、この適応整合濾波器３５〜３８を用いて時
間軸の補正が行える回路となっている。
【０００５】
【発明が解決しようとする課題】上記のような従来の合
成ダイバーシチ回路は、第１の先行技術では時間軸方向
に対する補償機能を有しておらず、そのためマルチパス
差が大きく信号の時間軸拡散が増加すると有効な制御が
行えないという問題点がある。また第２の先行技術では
トランスバーサルフィルタ構造を有する適応整合濾波器
を用いることで時間軸の補正が行えるが、回路構成が複
雑になり高価になる等の問題点があった。
成ダイバーシチ回路は、第１の先行技術では時間軸方向
に対する補償機能を有しておらず、そのためマルチパス
差が大きく信号の時間軸拡散が増加すると有効な制御が
行えないという問題点がある。また第２の先行技術では
トランスバーサルフィルタ構造を有する適応整合濾波器
を用いることで時間軸の補正が行えるが、回路構成が複
雑になり高価になる等の問題点があった。
【０００６】合成ダイバーシチの場合は、周知のように
全ての受信系について復調する必要があり、この際にど
のようにビット同期を合わせるかが問題となるが、各受
信系毎に同期回路等のベースバンド回路を全て備える構
成とした場合、回路が大規模化する上に、各系のベース
バンド回路間のインタフェースも複雑になる。また、例
えば特開平４−２０７８２１号公報に記載された発明の
ように、主受信信号の位相を基準として副受信信号の位
相を主受信信号の位相に一致するように調整しながら主
受信信号と合成する構成の場合、主受信信号の受信電界
強度（ＲＳＳＩ）が低下した場合に同期確保が難しくな
る等の問題点があった。
全ての受信系について復調する必要があり、この際にど
のようにビット同期を合わせるかが問題となるが、各受
信系毎に同期回路等のベースバンド回路を全て備える構
成とした場合、回路が大規模化する上に、各系のベース
バンド回路間のインタフェースも複雑になる。また、例
えば特開平４−２０７８２１号公報に記載された発明の
ように、主受信信号の位相を基準として副受信信号の位
相を主受信信号の位相に一致するように調整しながら主
受信信号と合成する構成の場合、主受信信号の受信電界
強度（ＲＳＳＩ）が低下した場合に同期確保が難しくな
る等の問題点があった。
【０００７】本発明はかかる問題点を解決するためにな
されたものであり、各受信系毎に独立して同期を合わせ
ることをせず、簡単な回路構成でフェージング特性等の
受信特性の優れた遅延検波合成ダイバーシチ回路を提供
することを目的としている。
されたものであり、各受信系毎に独立して同期を合わせ
ることをせず、簡単な回路構成でフェージング特性等の
受信特性の優れた遅延検波合成ダイバーシチ回路を提供
することを目的としている。
【０００８】
【課題を解決するための手段】本発明に係わる遅延検波
合成ダイバーシチ回路は、複数の受信系の中で常に受信
電界強度が最大となる受信系にビット同期を合わせてク
ロックを再生し、この再生クロックを用いて全ての受信
系の信号の位相サンプリングおよび合成，復調を行う手
段を備える。
合成ダイバーシチ回路は、複数の受信系の中で常に受信
電界強度が最大となる受信系にビット同期を合わせてク
ロックを再生し、この再生クロックを用いて全ての受信
系の信号の位相サンプリングおよび合成，復調を行う手
段を備える。
【０００９】具体的には、複数の受信系で受信した信号
を所定のビット同期タイミングで合成して復調する遅延
検波合成ダイバーシチ回路において、受信電界強度が最
大の受信系を検出し、この受信系で受信した信号にビッ
ト同期を合わせてクロックを再生し、このクロックの同
期タイミングで前記複数の受信系で受信した信号を合成
して復調する構成を特徴とする。
を所定のビット同期タイミングで合成して復調する遅延
検波合成ダイバーシチ回路において、受信電界強度が最
大の受信系を検出し、この受信系で受信した信号にビッ
ト同期を合わせてクロックを再生し、このクロックの同
期タイミングで前記複数の受信系で受信した信号を合成
して復調する構成を特徴とする。
【００１０】また、前記受信電界強度が最大の受信系を
検出する手段は、複数の受信系で受信される各シンボル
ごとの受信電界強度を比較して検出する構成としたこと
を特徴とする。
検出する手段は、複数の受信系で受信される各シンボル
ごとの受信電界強度を比較して検出する構成としたこと
を特徴とする。
【００１１】さらに、常に受信電界強度が最大の受信系
を検出し、この受信系で受信した信号にビット同期を合
わせてクロックを再生し、このクロックの同期タイミン
グで前記複数の受信系で受信した信号を合成して復調す
る構成とすることで、ビット同期確保に他の動作を伴わ
させない構成を特徴とする。
を検出し、この受信系で受信した信号にビット同期を合
わせてクロックを再生し、このクロックの同期タイミン
グで前記複数の受信系で受信した信号を合成して復調す
る構成とすることで、ビット同期確保に他の動作を伴わ
させない構成を特徴とする。
【００１２】本発明の遅延検波合成ダイバーシチ回路は
上述のような構成とすることで、常に受信電界強度（Ｒ
ＳＳＩ）が最大の受信系についてビット同期のタイミン
グに合わせられ、フェージング等で今までビット同期の
タイミングを合わせていた受信系の受信電界強度が弱く
なった場合でも、正しくビット同期を合わせることが可
能となる。また、全受信系には合成ダイバーシチ回路部
のみが接続されていれば良く、従って同期回路等のベー
スバンド回路の大部分は、ＲＳＳＩ最大の受信系用に１
回路分で済み、回路規模を大きくせずに受信特性の良い
遅延検波合成ダイバーシチ回路を実現できる。
上述のような構成とすることで、常に受信電界強度（Ｒ
ＳＳＩ）が最大の受信系についてビット同期のタイミン
グに合わせられ、フェージング等で今までビット同期の
タイミングを合わせていた受信系の受信電界強度が弱く
なった場合でも、正しくビット同期を合わせることが可
能となる。また、全受信系には合成ダイバーシチ回路部
のみが接続されていれば良く、従って同期回路等のベー
スバンド回路の大部分は、ＲＳＳＩ最大の受信系用に１
回路分で済み、回路規模を大きくせずに受信特性の良い
遅延検波合成ダイバーシチ回路を実現できる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は本発明の遅延検波合成ダイバー
シチ回路の一実施形態の概略を示すブロック図であり、
図において、１〜４はそれぞれ受信系で、本実施形態で
は４基の受信系を持つダイバーシチが構成されている。
５は各受信系の受信電界強度（ＲＳＳＩ）を常に比較し
て各シンボルごとに最大の受信電界強度の受信系を選出
する比較回路、６は比較回路５で選出された受信系から
の中間周波数帯の信号（ＩＦ）信号だけをセレクトして
出力するセレクタ、７はセレクタ６から出力されるＩＦ
信号を位相サンプリングする同期式位相サンプリングカ
ウンタ、８は位相サンプリングカウンタ７からの出力に
ビット同期タイミングを合わせて再生クロックを出力す
るビット同期回路である。
用いて説明する。図１は本発明の遅延検波合成ダイバー
シチ回路の一実施形態の概略を示すブロック図であり、
図において、１〜４はそれぞれ受信系で、本実施形態で
は４基の受信系を持つダイバーシチが構成されている。
５は各受信系の受信電界強度（ＲＳＳＩ）を常に比較し
て各シンボルごとに最大の受信電界強度の受信系を選出
する比較回路、６は比較回路５で選出された受信系から
の中間周波数帯の信号（ＩＦ）信号だけをセレクトして
出力するセレクタ、７はセレクタ６から出力されるＩＦ
信号を位相サンプリングする同期式位相サンプリングカ
ウンタ、８は位相サンプリングカウンタ７からの出力に
ビット同期タイミングを合わせて再生クロックを出力す
るビット同期回路である。
【００１４】また、１５は合成ダイバーシチ回路部で、
この実施形態における合成ダイバーシチ回路部１５は、
それぞれの受信系１〜４からの中間周波数帯の信号を位
相サンプリングする同期式の位相サンプリングカウンタ
９〜１２と、各位相サンプリングカウンタ９〜１２から
の位相値を合成する合成回路１３と、合成後の位相値を
基に復調を行う復調回路１４とで構成されており、各位
相サンプリングカウンタ９〜１２，合成回路１３，復調
回路１４へはビット同期回路８からの再生クロックが入
力され、このクロックを基準として動作する構成となっ
ている。
この実施形態における合成ダイバーシチ回路部１５は、
それぞれの受信系１〜４からの中間周波数帯の信号を位
相サンプリングする同期式の位相サンプリングカウンタ
９〜１２と、各位相サンプリングカウンタ９〜１２から
の位相値を合成する合成回路１３と、合成後の位相値を
基に復調を行う復調回路１４とで構成されており、各位
相サンプリングカウンタ９〜１２，合成回路１３，復調
回路１４へはビット同期回路８からの再生クロックが入
力され、このクロックを基準として動作する構成となっ
ている。
【００１５】次に動作について説明する。比較回路５は
各受信系１〜４からの受信電界強度（ＲＳＳＩ）を各シ
ンボルごとに常時比較しており、常にＲＳＳＩが一番高
い受信系を検出してこの情報をセレクタ６に出力する。
セレクタ６は比較回路５からの情報によりＲＳＳＩが最
大である受信系からの中間周波数帯の信号のみを選択し
て位相サンプリングカウンタ７に入力し、ビット同期回
路８でこの中間周波数帯の信号にビット同期タイミング
を合わせ、再生クロックを出力し、出力した再生クロッ
クを合成ダイバーシチ回路部１５に入力する。合成ダイ
バーシチ回路部１５ではこの再生クロックのタイミング
を用いて、各受信系１〜４からの中間周波数帯の信号の
位相サンプリング、合成動作、復調動作を行い出力す
る。従って各受信系毎に独立して同期を合わせる必要な
く、且つ常に受信電界強度が最大の、より確かなビット
タイミングで中間周波数帯の信号を位相差情報に変換し
て合成できる、受信特性の優れた遅延検波合成ダイバー
シチ回路が得られることになる。
各受信系１〜４からの受信電界強度（ＲＳＳＩ）を各シ
ンボルごとに常時比較しており、常にＲＳＳＩが一番高
い受信系を検出してこの情報をセレクタ６に出力する。
セレクタ６は比較回路５からの情報によりＲＳＳＩが最
大である受信系からの中間周波数帯の信号のみを選択し
て位相サンプリングカウンタ７に入力し、ビット同期回
路８でこの中間周波数帯の信号にビット同期タイミング
を合わせ、再生クロックを出力し、出力した再生クロッ
クを合成ダイバーシチ回路部１５に入力する。合成ダイ
バーシチ回路部１５ではこの再生クロックのタイミング
を用いて、各受信系１〜４からの中間周波数帯の信号の
位相サンプリング、合成動作、復調動作を行い出力す
る。従って各受信系毎に独立して同期を合わせる必要な
く、且つ常に受信電界強度が最大の、より確かなビット
タイミングで中間周波数帯の信号を位相差情報に変換し
て合成できる、受信特性の優れた遅延検波合成ダイバー
シチ回路が得られることになる。
【００１６】図２は、本発明の他の実施形態を説明する
ための回路構成の概略を示すブロック図であり、ダイバ
ーシチをＮ基とし、合成ダイバーシチ回路部には、例え
ばカウンタ，ＥＰＳ，合成器等を組み合わせた合成ダイ
バーシチ回路部１６等、図１に示す合成ダイバーシチ回
路部１５とは異なる構成の合成ダイバーシチ回路部１６
が用いられる。すなわち本発明の遅延検波合成ダイバー
シチ回路は、図１に示すような４基のダイバーシチだけ
でなく、何基のダイバーシチに対しても同様に実施する
ことができ、合成ダイバーシチ回路部は、位相サンプリ
ングカウンタを用いたものでなくても、所定のタイミン
グでこの種の合成動作，復調動作を行う回路であれば、
どのような回路に対しても実施することができる。
ための回路構成の概略を示すブロック図であり、ダイバ
ーシチをＮ基とし、合成ダイバーシチ回路部には、例え
ばカウンタ，ＥＰＳ，合成器等を組み合わせた合成ダイ
バーシチ回路部１６等、図１に示す合成ダイバーシチ回
路部１５とは異なる構成の合成ダイバーシチ回路部１６
が用いられる。すなわち本発明の遅延検波合成ダイバー
シチ回路は、図１に示すような４基のダイバーシチだけ
でなく、何基のダイバーシチに対しても同様に実施する
ことができ、合成ダイバーシチ回路部は、位相サンプリ
ングカウンタを用いたものでなくても、所定のタイミン
グでこの種の合成動作，復調動作を行う回路であれば、
どのような回路に対しても実施することができる。
【００１７】
【発明の効果】以上説明したように本発明の遅延検波合
成ダイバーシチ回路は、常に受信電界強度（ＲＳＳＩ）
が最大の受信系についてビット同期のタイミングを合わ
せる構成としたので、全ての受信系からの中間周波数帯
の信号を常により確かなビットタイミングで位相差情報
に変換して合成でき、受信特性の良い信頼性の高い回路
が実現できる。また、全受信系には合成ダイバーシチ回
路部のみが接続されていれば良く、従って同期回路等の
ベースバンド回路の大部分は、何基合成のダイバーシチ
であってもＲＳＳＩ最大の受信系用に１回路分で済み、
簡易で安価な回路を実現できる等の効果がある。
成ダイバーシチ回路は、常に受信電界強度（ＲＳＳＩ）
が最大の受信系についてビット同期のタイミングを合わ
せる構成としたので、全ての受信系からの中間周波数帯
の信号を常により確かなビットタイミングで位相差情報
に変換して合成でき、受信特性の良い信頼性の高い回路
が実現できる。また、全受信系には合成ダイバーシチ回
路部のみが接続されていれば良く、従って同期回路等の
ベースバンド回路の大部分は、何基合成のダイバーシチ
であってもＲＳＳＩ最大の受信系用に１回路分で済み、
簡易で安価な回路を実現できる等の効果がある。
【図１】本発明の遅延検波合成ダイバーシチ回路の一実
施形態の概略を示すブロック図である。
施形態の概略を示すブロック図である。
【図２】本発明の遅延検波合成ダイバーシチ回路の他の
実施形態の概略を示すブロック図である。
実施形態の概略を示すブロック図である。
【図３】従来のこの種の合成ダイバーシチ回路の一例を
示すブロック図である。
示すブロック図である。
【図４】従来のこの種の合成ダイバーシチ回路の他の一
例を示すブロック図である。
例を示すブロック図である。
１〜４ それぞれ受信系 ５ 比較回路 ６ セレクタ ７，９〜１２ 位相サンプリングカウンタ ８ ビット同期回路 １３ 合成回路 １４ 復調器 １５，１６ 合成ダイバーシチ回路部
Claims (3)
- 【請求項１】 複数の受信系で受信した信号を所定のビ
ット同期タイミングで合成して復調する遅延検波合成ダ
イバーシチ回路において、 受信電界強度が最大の受信系を検出し、この受信系で受
信した信号にビット同期を合わせてクロックを再生し、
このクロックの同期タイミングで前記複数の受信系で受
信した信号を合成して復調する遅延検波合成ダイバーシ
チ回路。 - 【請求項２】 前記受信電界強度が最大の受信系を検出
する手段は、複数の受信系で受信される各シンボルごと
の受信電界強度を比較して検出する構成としたことを特
徴とする請求項第１項記載の遅延検波合成ダイバーシチ
回路。 - 【請求項３】 常に受信電界強度が最大の受信系を検出
し、この受信系で受信した信号にビット同期を合わせて
クロックを再生し、このクロックの同期タイミングで前
記複数の受信系で受信した信号を合成して復調する構成
とすることで、ビット同期確保に他の動作を伴わさせな
い構成を特徴とする請求項第１項または第２項記載の遅
延検波合成ダイバーシチ回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8178733A JPH1013254A (ja) | 1996-06-20 | 1996-06-20 | 遅延検波合成ダイバーシチ回路 |
| SG9702065A SG81914A1 (en) | 1996-06-20 | 1997-06-16 | Delayed detection mrc diversity circuit |
| GB9712960A GB2314488B (en) | 1996-06-20 | 1997-06-19 | Delayed detection MRC diversity circuit |
| AU26130/97A AU728103B2 (en) | 1996-06-20 | 1997-06-19 | Delayed detection MRC diversity circuit |
| US08/879,232 US5898741A (en) | 1996-06-20 | 1997-06-19 | Delayed detection MRC diversity circuit |
| CN97115508A CN1098574C (zh) | 1996-06-20 | 1997-06-20 | 延迟检测的mrc分集电路 |
| HK98105359A HK1006103A1 (en) | 1996-06-20 | 1998-06-16 | Delayed detection mrc diversity circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8178733A JPH1013254A (ja) | 1996-06-20 | 1996-06-20 | 遅延検波合成ダイバーシチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013254A true JPH1013254A (ja) | 1998-01-16 |
Family
ID=16053639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8178733A Pending JPH1013254A (ja) | 1996-06-20 | 1996-06-20 | 遅延検波合成ダイバーシチ回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5898741A (ja) |
| JP (1) | JPH1013254A (ja) |
| CN (1) | CN1098574C (ja) |
| AU (1) | AU728103B2 (ja) |
| GB (1) | GB2314488B (ja) |
| HK (1) | HK1006103A1 (ja) |
| SG (1) | SG81914A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3037184B2 (ja) * | 1997-02-26 | 2000-04-24 | 埼玉日本電気株式会社 | 遅延検波復調方式 |
| DE19833967C2 (de) * | 1998-07-28 | 2001-02-08 | Siemens Ag | Empfangsdiversitätsverfahren und Funk-Kommunikationssystem mit Diversitätsempfang |
| GB9902755D0 (en) * | 1999-02-08 | 1999-03-31 | Simoco Int Ltd | Digital signal receiver synchronisation |
| JP2002026867A (ja) * | 2000-07-12 | 2002-01-25 | Toshiba Corp | データ選択復調装置 |
| ITMI20010615A1 (it) * | 2001-03-23 | 2002-09-23 | Cit Alcatel | Metodo per la selezione del segnale di sincronismo in un combinatore in bande base e relativo combinatore in banda base |
| US6961545B2 (en) * | 2001-04-09 | 2005-11-01 | Atheros Communications, Inc. | Method and system for providing antenna diversity |
| US20030030878A1 (en) * | 2001-08-13 | 2003-02-13 | Jyh-Ming Jong | Optical receiver for receiving a plurality of input signals |
| US7039323B2 (en) * | 2001-08-13 | 2006-05-02 | Sun Microsystems, Inc. | Optical transmitter for transmitting a plurality of output signals |
| US7155192B2 (en) * | 2001-09-25 | 2006-12-26 | At&T Corp. | Multi-antenna/multi-receiver array diversity system |
| AU2002349638A1 (en) * | 2001-11-20 | 2003-06-10 | Sanyo Electric Co., Ltd. | Radio reception apparatus, symbol timing control method, and symbol timing control program |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150320A (ja) * | 1990-10-11 | 1992-05-22 | Nec Corp | ダイバシティ受信装置 |
| US5280637A (en) * | 1991-09-18 | 1994-01-18 | Motorola, Inc. | Phase combining method and apparatus for use in a diversity receiver |
| DE4390988T1 (de) * | 1992-03-02 | 1997-07-31 | Motorola Inc | Taktrückgewinnungsverfahren und Vorrichtung in einem Diversity-Empfänger |
| DE69432683T2 (de) * | 1993-09-30 | 2004-03-11 | Conexant Systems, Inc., Newport Beach | Basisstation für ein digitales schnurloses Telefon mit Mehrfachantennenanordnung |
| JPH0846662A (ja) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | 同期検波方式 |
-
1996
- 1996-06-20 JP JP8178733A patent/JPH1013254A/ja active Pending
-
1997
- 1997-06-16 SG SG9702065A patent/SG81914A1/en unknown
- 1997-06-19 GB GB9712960A patent/GB2314488B/en not_active Expired - Fee Related
- 1997-06-19 AU AU26130/97A patent/AU728103B2/en not_active Ceased
- 1997-06-19 US US08/879,232 patent/US5898741A/en not_active Expired - Fee Related
- 1997-06-20 CN CN97115508A patent/CN1098574C/zh not_active Expired - Fee Related
-
1998
- 1998-06-16 HK HK98105359A patent/HK1006103A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5898741A (en) | 1999-04-27 |
| AU728103B2 (en) | 2001-01-04 |
| GB2314488A (en) | 1997-12-24 |
| GB9712960D0 (en) | 1997-08-27 |
| HK1006103A1 (en) | 1999-02-12 |
| GB2314488B (en) | 2000-12-20 |
| AU2613097A (en) | 1998-01-08 |
| SG81914A1 (en) | 2001-07-24 |
| CN1176545A (zh) | 1998-03-18 |
| CN1098574C (zh) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1155581B1 (en) | Method and arrangement in a radio receiver system with several standards | |
| EP0613260B1 (en) | Space diversity receiver for a digital communications system | |
| WO2001069824A1 (en) | Low-complexity beam forming and antenna diversity receiver | |
| US6970686B2 (en) | Diversity system and diversity method | |
| JPH1013254A (ja) | 遅延検波合成ダイバーシチ回路 | |
| JP3022523B1 (ja) | Ｏｆｄｍ方式受信装置 | |
| US7924954B2 (en) | Frequency correction | |
| JP2001308762A (ja) | デジタル放送用受信機 | |
| US7366228B2 (en) | Synchronization detecting apparatus | |
| JPH04150320A (ja) | ダイバシティ受信装置 | |
| JP3693516B2 (ja) | スペクトル拡散通信機 | |
| JP2806921B2 (ja) | スペクトラム拡散通信システムのダイバーシチ受信機 | |
| JP3117308B2 (ja) | ベースバンド信号受信装置 | |
| JP3141661B2 (ja) | 等化復調器 | |
| JP3544644B2 (ja) | 無線受信装置及び無線受信装置におけるブランチ間遅延差検出方法 | |
| JPH0738478A (ja) | 検波後ダイバーシチ受信回路 | |
| JPH0846652A (ja) | 復調装置 | |
| JPH0338120A (ja) | ダイバーシティｆｍ多重放送受信機 | |
| JP2000307493A (ja) | 搬送波制御方式 | |
| JPH10178368A (ja) | レイク合成回路 | |
| JPH1141157A (ja) | 受信装置 | |
| JPH04292010A (ja) | 自動等化器 | |
| JPH01101040A (ja) | スペクトラム拡散受信機 | |
| JPH0318132A (ja) | Ｆｍ多重受信機 | |
| JPH0548567A (ja) | デイジタル多重無線方式 |