JPH10127085A - ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 - Google Patents
ループ制御検出回路及び制御ループ内の電流帰還を検出する方法Info
- Publication number
- JPH10127085A JPH10127085A JP9302326A JP30232697A JPH10127085A JP H10127085 A JPH10127085 A JP H10127085A JP 9302326 A JP9302326 A JP 9302326A JP 30232697 A JP30232697 A JP 30232697A JP H10127085 A JPH10127085 A JP H10127085A
- Authority
- JP
- Japan
- Prior art keywords
- control
- loop
- signal
- control loop
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/28—Arrangements for controlling current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】
【課題】 システムの総合効率上放置することが望まし
くない制御ループの制御喪失を敏速かつ確実に検出し時
機を得た処置を可能とする。 【解決手段】 ループ制御検出回路１００において、帰
還制御ループ信号を基準信号と比較する比較回路１０
２、１０６の比較出力信号の状態と使用可能状態の（整
流子制御信号のような）タイミング信号とに応答して、
蓄積回路１０４、１０８は制御ループが制御中てあるか
又は制御を止めているかを表示する状態のループ制御検
出信号を発生し、この検出信号に応答して使用許可回路
１１０は制御ループが制御を止めていることを表示する
状態のループ制御検出信号１２０を発生する。好適に
は、比較回路１０２、１０６は２つの異なるレベルの基
準信号を使用し、これに応じて蓄積回路１０４、１０８
は２つのループ制御検出信号を発生し、使用許可回路１
１０はＡＮＤゲートである。
くない制御ループの制御喪失を敏速かつ確実に検出し時
機を得た処置を可能とする。 【解決手段】 ループ制御検出回路１００において、帰
還制御ループ信号を基準信号と比較する比較回路１０
２、１０６の比較出力信号の状態と使用可能状態の（整
流子制御信号のような）タイミング信号とに応答して、
蓄積回路１０４、１０８は制御ループが制御中てあるか
又は制御を止めているかを表示する状態のループ制御検
出信号を発生し、この検出信号に応答して使用許可回路
１１０は制御ループが制御を止めていることを表示する
状態のループ制御検出信号１２０を発生する。好適に
は、比較回路１０２、１０６は２つの異なるレベルの基
準信号を使用し、これに応じて蓄積回路１０４、１０８
は２つのループ制御検出信号を発生し、使用許可回路１
１０はＡＮＤゲートである。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に制御電子回
路の分野、特にループ制御検出回路及び電流帰還を検出
する方法に関する。
路の分野、特にループ制御検出回路及び電流帰還を検出
する方法に関する。
【０００２】制御ループは、電流及び電圧のような電気
量を制御又は調整することによって種々の値を監視及び
制御するために電子回路内に広範囲に使用される。例え
ば、多相直流電動機（ｐｏｌｙｐｈａｓｅ ｄｉｒｅｃ
ｔ ｃｕｒｒｅｎｔ ｍｏｔｏｒ）の固定子巻線を通る
電流は、特定状態にある間又は整流中に巻線を通る電流
を調整する種々の制御ループを使用して制御される。
量を制御又は調整することによって種々の値を監視及び
制御するために電子回路内に広範囲に使用される。例え
ば、多相直流電動機（ｐｏｌｙｐｈａｓｅ ｄｉｒｅｃ
ｔ ｃｕｒｒｅｎｔ ｍｏｔｏｒ）の固定子巻線を通る
電流は、特定状態にある間又は整流中に巻線を通る電流
を調整する種々の制御ループを使用して制御される。
【０００３】一定の時々にかつ一定の条件の生じている
間中、制御ループは、制御を喪失することがあり、電流
又は電圧のような特定の電気量をもはや調整又は制御す
ることができなくなる。制御のこの喪失は、回路を望む
ように動作するのを妨げる望ましくない又は予期し得な
い回路挙動を招くことがある。時には、制御のこの喪失
は、もし正しい処置を取らないならば、システムに全面
的な故障を起こさせることがある。制御ループの制御の
喪失が或る時間間隔にわたって未検出のまま進むとき、
問題は更に大きくなる。
間中、制御ループは、制御を喪失することがあり、電流
又は電圧のような特定の電気量をもはや調整又は制御す
ることができなくなる。制御のこの喪失は、回路を望む
ように動作するのを妨げる望ましくない又は予期し得な
い回路挙動を招くことがある。時には、制御のこの喪失
は、もし正しい処置を取らないならば、システムに全面
的な故障を起こさせることがある。制御ループの制御の
喪失が或る時間間隔にわたって未検出のまま進むとき、
問題は更に大きくなる。
【０００４】しばしば、特定制御ループによる制御の喪
失は、もし知られるならば、特定状態又は特定事象の終
端の前兆を示し、他の回路又は他の制御ループが電気量
を更に制御又は調整するのをトリガする。制御のこの喪
失が敏速に検出されないならば又は或る時間間隔にわた
って余りに長く未検出のまま進むならば、制御回路のよ
うな他の回路を時機を得て実施に移すことができないの
で、総合システム性能は損なわれる。例えば、整流が多
相直流電動機の固定子巻線内で起こるならば、電流は１
つのコイルを通してスイッチオフされかつ他のコイル内
てスイッチオンされる。固定子巻線コイルを通る電流
は、電流帰還を有する制御ループを使用して制御され
る。コイルを通る電流がいったんスイッチオフされる
と、制御ループは制御を喪失しかつ電流は総合電動機性
能を増長するために零に維持されるはずである。問題
は、制御ループがそのコイルを通して電流を更に制御し
ようと企図するときに起こり、そのコイルを通して望ま
しくない電流を生じる。
失は、もし知られるならば、特定状態又は特定事象の終
端の前兆を示し、他の回路又は他の制御ループが電気量
を更に制御又は調整するのをトリガする。制御のこの喪
失が敏速に検出されないならば又は或る時間間隔にわた
って余りに長く未検出のまま進むならば、制御回路のよ
うな他の回路を時機を得て実施に移すことができないの
で、総合システム性能は損なわれる。例えば、整流が多
相直流電動機の固定子巻線内で起こるならば、電流は１
つのコイルを通してスイッチオフされかつ他のコイル内
てスイッチオンされる。固定子巻線コイルを通る電流
は、電流帰還を有する制御ループを使用して制御され
る。コイルを通る電流がいったんスイッチオフされる
と、制御ループは制御を喪失しかつ電流は総合電動機性
能を増長するために零に維持されるはずである。問題
は、制御ループがそのコイルを通して電流を更に制御し
ようと企図するときに起こり、そのコイルを通して望ま
しくない電流を生じる。
【０００５】
【発明が解決しようとする課題】前述から判るのは、制
御ループが制御を喪失したかどうか又は特定電子回路パ
ラメータをもはや制御又は調整することができないかど
うかかつこれがいつかを判定するためにループ制御検出
回路及び制御ループ内の電流帰還を検出する方法の必要
が高まっていることである。本発明によれば、制御ルー
プによる制御の喪失が未検出のまま進むとき出合う欠点
及び問題を実質的に除去する又は減少させるループ制御
検出回路及び制御ループ内の帰還を検出する方法が提供
される。
御ループが制御を喪失したかどうか又は特定電子回路パ
ラメータをもはや制御又は調整することができないかど
うかかつこれがいつかを判定するためにループ制御検出
回路及び制御ループ内の電流帰還を検出する方法の必要
が高まっていることである。本発明によれば、制御ルー
プによる制御の喪失が未検出のまま進むとき出合う欠点
及び問題を実質的に除去する又は減少させるループ制御
検出回路及び制御ループ内の帰還を検出する方法が提供
される。
【０００６】
【課題を解決するための手段】本発明によれば、いつ制
御ループが制御を喪失したかを判定するために制御ルー
プ内の帰還値を検出するループ制御検出回路が提供され
る。ループ制御検出回路は、比較回路及び蓄積回路を含
む。比較回路は、制御ループからの帰還制御ループ信号
を基準信号と比較し、かつ、比較に応答して、基準信号
が帰還制御ループ信号より大きいかどうかを表示する状
態の比較出力信号を発生する。これに代えて、又はこれ
に追加して、比較回路は、制御ループからの帰還制御ル
ープ信号を第２基準信号と比較し、かつ、比較に応答し
て、第２基準信号が帰還制御ループ信号より小さいかど
うかを表示する状態の比較出力信号を発生する。蓄積回
路は、使用可能（ｅｎａｂｌｅｄ）状態の、整流子制御
信号のようなタイミング信号を受信し、かつ、これに応
答して、制御ループが制御中であることを表示する状態
のループ制御検出信号を発生する。蓄積回路は、また、
比較出力信号を受信し、かつ、基準信号が帰還制御ルー
プ信号より大きいことを表示する状態の又は第２基準信
号が帰還制御ループ信号より小さいことを表示する状態
の比較出力信号を受信することに応答して、制御ループ
が制御を止めていることを表示する状態のループ制御検
出信号を発生する。
御ループが制御を喪失したかを判定するために制御ルー
プ内の帰還値を検出するループ制御検出回路が提供され
る。ループ制御検出回路は、比較回路及び蓄積回路を含
む。比較回路は、制御ループからの帰還制御ループ信号
を基準信号と比較し、かつ、比較に応答して、基準信号
が帰還制御ループ信号より大きいかどうかを表示する状
態の比較出力信号を発生する。これに代えて、又はこれ
に追加して、比較回路は、制御ループからの帰還制御ル
ープ信号を第２基準信号と比較し、かつ、比較に応答し
て、第２基準信号が帰還制御ループ信号より小さいかど
うかを表示する状態の比較出力信号を発生する。蓄積回
路は、使用可能（ｅｎａｂｌｅｄ）状態の、整流子制御
信号のようなタイミング信号を受信し、かつ、これに応
答して、制御ループが制御中であることを表示する状態
のループ制御検出信号を発生する。蓄積回路は、また、
比較出力信号を受信し、かつ、基準信号が帰還制御ルー
プ信号より大きいことを表示する状態の又は第２基準信
号が帰還制御ループ信号より小さいことを表示する状態
の比較出力信号を受信することに応答して、制御ループ
が制御を止めていることを表示する状態のループ制御検
出信号を発生する。
【０００７】本発明は、種々の技術的利点を提供する。
本発明の技術的利点は、いつ制御ループが制御を喪失し
たか又は回路パラメータをもはや制御できないかを判定
する能力を含む。本発明の他の技術的利点は、制御ルー
プが制御を喪失したことを検出することに応答して制御
ループを外す能力を含む。この結果、総合性能を向上し
かつ信頼性を増長する。本発明の更に他の技術的利点
は、より一貫した電子回路性能を含む。更に他の技術的
利点は、制御ループが制御を喪失したことを判定するこ
とに応答して、追加の制御電子回路のような、追加の電
子回路を実施に移す能力である。他の技術的利点は、後
に使用する図面、及び後の説明、及び前掲の特許請求の
範囲から当業者に容易に明らかである。
本発明の技術的利点は、いつ制御ループが制御を喪失し
たか又は回路パラメータをもはや制御できないかを判定
する能力を含む。本発明の他の技術的利点は、制御ルー
プが制御を喪失したことを検出することに応答して制御
ループを外す能力を含む。この結果、総合性能を向上し
かつ信頼性を増長する。本発明の更に他の技術的利点
は、より一貫した電子回路性能を含む。更に他の技術的
利点は、制御ループが制御を喪失したことを判定するこ
とに応答して、追加の制御電子回路のような、追加の電
子回路を実施に移す能力である。他の技術的利点は、後
に使用する図面、及び後の説明、及び前掲の特許請求の
範囲から当業者に容易に明らかである。
【０００８】
【発明の実施桝の形態】図１は、固定子巻線コイル３２
を通る電流を調整又は制御するために電流帰還を使用す
る電流帰還制御ループに結合されたループ制御検出回路
１００を示すブロック回路図である。固定子巻線コイル
３２は１相であっても又は多相整流子直流電動機内に使
用された固定子巻線のコイルであってもよい。ループ制
御検出回路１００は、低側励振器（ｌｏｗ ｓｉｄｅ
ｄｒｉｖｅｒ）（以下、ＬＳＤと称する）２４のゲート
及びセンス電界効果トランジスタ（以下、センスＦＥＴ
と称する）２６のゲートに結合し、かつループ制御検出
信号１２０を通して断路スイッチ１２２及び接地スイッ
チ１２０の動作を制御する。ループ制御検出回路１００
は、制御ループが固定子巻線コイル３２を通る電流Ｉ
ＲＥＧＵＬＡＴＥを制御又は調整中であるとき、断路ス
イッチ１２２を閉状態にかつ接地スイッチ１２４を開状
態に置く。制御ループが電流ＩＲＥＧＵＬＡＴＥを制御
するのを喪失する又はこの電流を止めるとき必ず、ルー
プ制御検出回路１００は、断路スイッチ１２２が開状態
に置かれかつ接地スイッチ１２４が閉状態に置かれその
結果ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲート
を接地するような使用禁止状態のループ制御検出信号１
２０を供給する。これは、ＬＳＤ２４のゲート−ソース
電圧を強制的に零にしてＬＳＤ２４をターンオフさせる
ことによって電流ＩＲＥＧＵＬＡＴＥを制御することか
ら制御ループを有効に外す。
を通る電流を調整又は制御するために電流帰還を使用す
る電流帰還制御ループに結合されたループ制御検出回路
１００を示すブロック回路図である。固定子巻線コイル
３２は１相であっても又は多相整流子直流電動機内に使
用された固定子巻線のコイルであってもよい。ループ制
御検出回路１００は、低側励振器（ｌｏｗ ｓｉｄｅ
ｄｒｉｖｅｒ）（以下、ＬＳＤと称する）２４のゲート
及びセンス電界効果トランジスタ（以下、センスＦＥＴ
と称する）２６のゲートに結合し、かつループ制御検出
信号１２０を通して断路スイッチ１２２及び接地スイッ
チ１２０の動作を制御する。ループ制御検出回路１００
は、制御ループが固定子巻線コイル３２を通る電流Ｉ
ＲＥＧＵＬＡＴＥを制御又は調整中であるとき、断路ス
イッチ１２２を閉状態にかつ接地スイッチ１２４を開状
態に置く。制御ループが電流ＩＲＥＧＵＬＡＴＥを制御
するのを喪失する又はこの電流を止めるとき必ず、ルー
プ制御検出回路１００は、断路スイッチ１２２が開状態
に置かれかつ接地スイッチ１２４が閉状態に置かれその
結果ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲート
を接地するような使用禁止状態のループ制御検出信号１
２０を供給する。これは、ＬＳＤ２４のゲート−ソース
電圧を強制的に零にしてＬＳＤ２４をターンオフさせる
ことによって電流ＩＲＥＧＵＬＡＴＥを制御することか
ら制御ループを有効に外す。
【０００９】制御ループは、ＬＳＤ２４のゲート−ソー
ス電圧を制御することによって固定子巻線コイル３２を
通る電流ＩＲＥＧＵＬＡＴＥを調整するのに使用され
る。ＬＳＤ２４のゲート−ソース電圧は、基準増幅器２
８の出力によって確立される。ＬＳＤ２４は、飽和領域
で動作する間、ＬＳＤ２４のドレイン、ソース、及びチ
ャネルを流れる電流ＩＲＥＧＵＬＡＴＥを調整する。制
御ループは、固定子巻線コイル３２からかつＬＳＤ２４
を通して供給される電流ＩＲＥＧＵＬＡＴＥをまず感知
しかつ鏡映することによって機能する。図１に示された
ように、電流ＩＲＥＧＵＬＡＴＥは、センスＦＥＴ２６
を通して鏡映され、かつ電流ＩＳＥＮＳＥとして指示さ
れる。これは、センスＦＥＴ２６のゲートとＬＳＤ２４
のゲートとを一括に結合し、かつそれらのソースを接地
することを通して達成される。ＬＳＤ２４のドレイン及
びセンスＦＥＴ２６のドレインは、増幅器２５及びＦＥ
Ｔ２７を含む電圧ホロワ結線を通して結合される。この
電圧ホロワ結線はＬＳＤ２４のドレイン電圧及びセンス
ＦＥＴ２６のドレイン電圧をほぼ同じレベルに維持する
ことを保証し、これが電流ＩＳＥＮＳＥが電流Ｉ
ＲＥＧＵＬＡＴＥに比例することを保証する。電流Ｉ
ＳＥＮＳＥを電流帰還値と呼べる。
ス電圧を制御することによって固定子巻線コイル３２を
通る電流ＩＲＥＧＵＬＡＴＥを調整するのに使用され
る。ＬＳＤ２４のゲート−ソース電圧は、基準増幅器２
８の出力によって確立される。ＬＳＤ２４は、飽和領域
で動作する間、ＬＳＤ２４のドレイン、ソース、及びチ
ャネルを流れる電流ＩＲＥＧＵＬＡＴＥを調整する。制
御ループは、固定子巻線コイル３２からかつＬＳＤ２４
を通して供給される電流ＩＲＥＧＵＬＡＴＥをまず感知
しかつ鏡映することによって機能する。図１に示された
ように、電流ＩＲＥＧＵＬＡＴＥは、センスＦＥＴ２６
を通して鏡映され、かつ電流ＩＳＥＮＳＥとして指示さ
れる。これは、センスＦＥＴ２６のゲートとＬＳＤ２４
のゲートとを一括に結合し、かつそれらのソースを接地
することを通して達成される。ＬＳＤ２４のドレイン及
びセンスＦＥＴ２６のドレインは、増幅器２５及びＦＥ
Ｔ２７を含む電圧ホロワ結線を通して結合される。この
電圧ホロワ結線はＬＳＤ２４のドレイン電圧及びセンス
ＦＥＴ２６のドレイン電圧をほぼ同じレベルに維持する
ことを保証し、これが電流ＩＳＥＮＳＥが電流Ｉ
ＲＥＧＵＬＡＴＥに比例することを保証する。電流Ｉ
ＳＥＮＳＥを電流帰還値と呼べる。
【００１０】総合電力消費を最少限に維持するために、
電流ＩＳＥＮＳＥは、電流ＩＲＥＧＵＬＡＴＥの或る比
例値又は或る換算値で供給される。これは、ＬＳＤ２４
のチャネンル幅対長さ比とセンスＦＥＴ２６のチャネル
幅対長さ比との間の比較的高い比を提供することによっ
て達成することができる。例えば、１０００：１の比が
使用される。更に、図１に示された電流帰還制御ループ
をｎチャネルＭＯＳＦＥＴのようなｎチャネルＦＥＴを
使用して実施しているが、種々の回路技術、及びｐチャ
ネルＦＥＴ及び双極性接合トランジスタのようなトラン
ジスタ技術のどれかを使用して実施してよい。
電流ＩＳＥＮＳＥは、電流ＩＲＥＧＵＬＡＴＥの或る比
例値又は或る換算値で供給される。これは、ＬＳＤ２４
のチャネンル幅対長さ比とセンスＦＥＴ２６のチャネル
幅対長さ比との間の比較的高い比を提供することによっ
て達成することができる。例えば、１０００：１の比が
使用される。更に、図１に示された電流帰還制御ループ
をｎチャネルＭＯＳＦＥＴのようなｎチャネルＦＥＴを
使用して実施しているが、種々の回路技術、及びｐチャ
ネルＦＥＴ及び双極性接合トランジスタのようなトラン
ジスタ技術のどれかを使用して実施してよい。
【００１１】ＬＳＤ２４のケート−ソース電圧を制御す
る基準増幅器２８の出力を、次のようにして発生する。
基準増幅器２８は、その反転端子に電流ＩＳＥＮＳＥを
受けかつその非反転端子に基準電流ＩＲＥＦを受ける。
基準電流ＩＲＥＦは基準電流源３０によって発生され、
基準電流源３０は図１に示されていない電子回路によっ
て提供されるＩＲＥＦＣＯＮＴＲＯＬと指示された外部
制御線路を通して制御される。制御線路ＩＲＥＦＣＯＮ
ＴＲＯＬは、多相直流電動機の固定子巻線内の整流を制
御する整流子制御回路によって提供されることがある。
いったん整流が起こると、固定子巻線コイルを通して供
給される電流を零に減少させかつ維持することが、しば
しば望まれる。
る基準増幅器２８の出力を、次のようにして発生する。
基準増幅器２８は、その反転端子に電流ＩＳＥＮＳＥを
受けかつその非反転端子に基準電流ＩＲＥＦを受ける。
基準電流ＩＲＥＦは基準電流源３０によって発生され、
基準電流源３０は図１に示されていない電子回路によっ
て提供されるＩＲＥＦＣＯＮＴＲＯＬと指示された外部
制御線路を通して制御される。制御線路ＩＲＥＦＣＯＮ
ＴＲＯＬは、多相直流電動機の固定子巻線内の整流を制
御する整流子制御回路によって提供されることがある。
いったん整流が起こると、固定子巻線コイルを通して供
給される電流を零に減少させかつ維持することが、しば
しば望まれる。
【００１２】基準電流ＩＲＥＦが電流ＩＳＥＮＳＥの所
望値又は目標値を表し、それで以て電流Ｉ
ＲＥＧＵＬＡＴＥが最終的に所望値で供給される。基準
増幅器２８は、基準電流ＩＲＥＦと電流ＩＳＥＮＳＥを
減算し、かつこの誤差値に利得Ａを乗じて出力制御信号
を発生する。一般に、基準増幅器２８は基準電流Ｉ
ＲＥＦから電流ＩＳＥＮＳＥとの間の差を感知して相当
する出力信号を発生し、この信号はＬＳＤ２４のゲート
−ソース電圧、したがって、最終的に電流Ｉ
ＲＥＧＵＬＡＴＥを制御するために使用される。ＬＳＤ
２４のゲート−ソース電圧を調節することによって、固
定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥは制
御される。それゆえ、基準増幅器２８は、電流Ｉ
ＲＥＧＵＬＡＴＥが基準電流ＩＲＥＦに比例する又は関
係するようにＬＳＤ２４のゲート−ソース電圧を調節す
る。
望値又は目標値を表し、それで以て電流Ｉ
ＲＥＧＵＬＡＴＥが最終的に所望値で供給される。基準
増幅器２８は、基準電流ＩＲＥＦと電流ＩＳＥＮＳＥを
減算し、かつこの誤差値に利得Ａを乗じて出力制御信号
を発生する。一般に、基準増幅器２８は基準電流Ｉ
ＲＥＦから電流ＩＳＥＮＳＥとの間の差を感知して相当
する出力信号を発生し、この信号はＬＳＤ２４のゲート
−ソース電圧、したがって、最終的に電流Ｉ
ＲＥＧＵＬＡＴＥを制御するために使用される。ＬＳＤ
２４のゲート−ソース電圧を調節することによって、固
定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥは制
御される。それゆえ、基準増幅器２８は、電流Ｉ
ＲＥＧＵＬＡＴＥが基準電流ＩＲＥＦに比例する又は関
係するようにＬＳＤ２４のゲート−ソース電圧を調節す
る。
【００１３】制御ループが電流ＩＲＥＧＵＬＡＴＥを制
御し続ける間、ループ制御検出回路１００はＬＳＤ２４
及びセンスＦＥＴ２６へ供給されるゲート−ソース電圧
を監視し続ける。制御ループが電流ＩＲＥＧＵＬＡＴＥ
を調整又は制御し続ける限り、ループ制御検出回路１０
０は使用可能状態のループ制御検出信号１２０を発生す
る。ループ制御検出信号１２０が使用可能状態で供給さ
れるとき、断路スイッチ１２２は基準増幅器２８の出力
をＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートに
結合し、それゆえ、制御ループに電流Ｉ
ＲＥＧＵＬＡＴＥを制御することを続けさせる。接地ス
イッチ１２４は、使用可能状態のループ制御検出信号１
２０を受信している間、開状態に置かれる。
御し続ける間、ループ制御検出回路１００はＬＳＤ２４
及びセンスＦＥＴ２６へ供給されるゲート−ソース電圧
を監視し続ける。制御ループが電流ＩＲＥＧＵＬＡＴＥ
を調整又は制御し続ける限り、ループ制御検出回路１０
０は使用可能状態のループ制御検出信号１２０を発生す
る。ループ制御検出信号１２０が使用可能状態で供給さ
れるとき、断路スイッチ１２２は基準増幅器２８の出力
をＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートに
結合し、それゆえ、制御ループに電流Ｉ
ＲＥＧＵＬＡＴＥを制御することを続けさせる。接地ス
イッチ１２４は、使用可能状態のループ制御検出信号１
２０を受信している間、開状態に置かれる。
【００１４】ループ制御検出１００は制御ループが電流
ＩＲＥＧＵＬＡＴＥをもはや制御できないことをいった
ん判定すると、ループ制御検出回路１００は使用禁止状
態のループ制御検出信号１２０を供給する。結果とし
て、断路スイッチ１２２が開かれて、基準増幅器２８の
出力はＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲー
トにもはや結合されなくなる。ＬＳＤ２４のゲート及び
センスＦＥＴ２６のゲートが接地スイッチ１２４を通し
て接地される結果、ゲート−ソース電圧が零になる。こ
れがＬＳＤ２４をターンオフし、その結果、電流Ｉ
ＲＥＧＵＬＡＴＥを零に移行させかつ零に留まらせて、
電流帰還制御ループを有効に減結合し又は外して、この
制御ループが電流ＩＲＥＧＵＬＡＴＥを制御するのを禁
止する。もし基準増幅器２８の出力がＬＳＤ２４のゲー
トに結合されたままであるならば、予期しないかつ好ま
しくない電流ＩＲＥＧＵＬＡＴＥを発生することがあ
る。
ＩＲＥＧＵＬＡＴＥをもはや制御できないことをいった
ん判定すると、ループ制御検出回路１００は使用禁止状
態のループ制御検出信号１２０を供給する。結果とし
て、断路スイッチ１２２が開かれて、基準増幅器２８の
出力はＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲー
トにもはや結合されなくなる。ＬＳＤ２４のゲート及び
センスＦＥＴ２６のゲートが接地スイッチ１２４を通し
て接地される結果、ゲート−ソース電圧が零になる。こ
れがＬＳＤ２４をターンオフし、その結果、電流Ｉ
ＲＥＧＵＬＡＴＥを零に移行させかつ零に留まらせて、
電流帰還制御ループを有効に減結合し又は外して、この
制御ループが電流ＩＲＥＧＵＬＡＴＥを制御するのを禁
止する。もし基準増幅器２８の出力がＬＳＤ２４のゲー
トに結合されたままであるならば、予期しないかつ好ま
しくない電流ＩＲＥＧＵＬＡＴＥを発生することがあ
る。
【００１５】ループ制御検出回路１００は、ＬＳＤ２４
のゲート−ソース電圧がそのしきい電圧より低いか又は
このゲート−ソース電圧が供給電圧Ｖｃｃより僅かでも
高く供給されるかどうかを判定することによって電流Ｉ
ＲＥＧＵＬＡＴＥを制御し続けることができる。ループ
制御検出回路１００の１実施例を図２に示しかつ下に説
明する。
のゲート−ソース電圧がそのしきい電圧より低いか又は
このゲート−ソース電圧が供給電圧Ｖｃｃより僅かでも
高く供給されるかどうかを判定することによって電流Ｉ
ＲＥＧＵＬＡＴＥを制御し続けることができる。ループ
制御検出回路１００の１実施例を図２に示しかつ下に説
明する。
【００１６】図２はループ制御検出回路１００のブロッ
ク回路図である。ループ制御検出回路１００は、第１フ
リップフロップ１０４のクリヤ入力に結合された第１比
較器１０２及び第２フリップフロップ１０８のクリヤ入
力に結合された第２比較器１０６を含む。第１比較器１
０２及び第２比較器１０６を比較回路と呼べるのに対し
て、第１フリップフロップ１０４及び第２フリップフロ
ップ１０８を蓄積回路と呼べる。図２に示された実施例
では、第１フリップフロップ１０４及び第２フリップフ
ロップ１０８は、遅延フリップフロップすなわちＤ型フ
リップフロップを使用して実施される。第１フリップフ
ロップ１０４の出力及び第２フリップフロップ１０８の
出力は、ＡＮＤゲートとして実施された使用許可（ｅｎ
ａｂｌｉｎｇ）回路１１０への入力として供給される。
使用許可回路１１０は、ループ制御検出信号１２０を供
給する。ループ制御検出信号１２０は、図１に示された
電流帰還制御ループが電流ＩＲＥＧＵＬＡＴＥのような
特定電子回路値を依然調整中であるかどうかを表示す
る。ループ制御検出信号１２０は、図１の断路スイッチ
１２２及び接地スイッチ１２４に関して前に論じた制御
の検出された喪失に応答して所望の又は適当な措置を取
るために使用されることがある。
ク回路図である。ループ制御検出回路１００は、第１フ
リップフロップ１０４のクリヤ入力に結合された第１比
較器１０２及び第２フリップフロップ１０８のクリヤ入
力に結合された第２比較器１０６を含む。第１比較器１
０２及び第２比較器１０６を比較回路と呼べるのに対し
て、第１フリップフロップ１０４及び第２フリップフロ
ップ１０８を蓄積回路と呼べる。図２に示された実施例
では、第１フリップフロップ１０４及び第２フリップフ
ロップ１０８は、遅延フリップフロップすなわちＤ型フ
リップフロップを使用して実施される。第１フリップフ
ロップ１０４の出力及び第２フリップフロップ１０８の
出力は、ＡＮＤゲートとして実施された使用許可（ｅｎ
ａｂｌｉｎｇ）回路１１０への入力として供給される。
使用許可回路１１０は、ループ制御検出信号１２０を供
給する。ループ制御検出信号１２０は、図１に示された
電流帰還制御ループが電流ＩＲＥＧＵＬＡＴＥのような
特定電子回路値を依然調整中であるかどうかを表示す
る。ループ制御検出信号１２０は、図１の断路スイッチ
１２２及び接地スイッチ１２４に関して前に論じた制御
の検出された喪失に応答して所望の又は適当な措置を取
るために使用されることがある。
【００１７】第１比較器１０２は、監視されている制御
ループをこの比較器の負端子に結合する一方、この比較
器の正端子を０．６Ｖのよう基準電圧に結合する。図２
の実施例では、第１比較器１０２の負端子は第２比較器
１０６の正端子と共にＬＳＤ２４とセンスＦＥＴ２６と
のゲートに結合され、このゲートはこれらのＦＥＴの両
方のゲート−ソース電圧を供給する。この電圧を帰還制
御ループ信号と呼べる。ＬＳＤ２４のゲート−ソース電
圧がそのしきい電圧より低く降下するときＬＳＤ２４が
ターンオフされて電流ＩＲＥＧＵＬＡＴＥを制御するの
を止めるように、０．６Ｖ基準電圧はＬＳＤ２４のゲー
ト−ソースしきい電圧に相関するように設計される。同
様に、第２比較回路１０６の負端子は、供給電圧Ｖｃｃ
に相当する４．８Ｖのような基準電圧に結合する。もし
基準増幅器２８が制御を喪失し、母線電圧又は供給電圧
Ｖｃｃで出力を供給するならば、第２比較器１０６がこ
のような事象を検出することになる。
ループをこの比較器の負端子に結合する一方、この比較
器の正端子を０．６Ｖのよう基準電圧に結合する。図２
の実施例では、第１比較器１０２の負端子は第２比較器
１０６の正端子と共にＬＳＤ２４とセンスＦＥＴ２６と
のゲートに結合され、このゲートはこれらのＦＥＴの両
方のゲート−ソース電圧を供給する。この電圧を帰還制
御ループ信号と呼べる。ＬＳＤ２４のゲート−ソース電
圧がそのしきい電圧より低く降下するときＬＳＤ２４が
ターンオフされて電流ＩＲＥＧＵＬＡＴＥを制御するの
を止めるように、０．６Ｖ基準電圧はＬＳＤ２４のゲー
ト−ソースしきい電圧に相関するように設計される。同
様に、第２比較回路１０６の負端子は、供給電圧Ｖｃｃ
に相当する４．８Ｖのような基準電圧に結合する。もし
基準増幅器２８が制御を喪失し、母線電圧又は供給電圧
Ｖｃｃで出力を供給するならば、第２比較器１０６がこ
のような事象を検出することになる。
【００１８】第１比較器１０２及び第２比較器１０６
は、いつ図１の制御ループが制御を喪失するか、すなわ
ち、電流ＩＲＥＧＵＬＡＴＥをもはや制御しないかを判
定するために使用される。結果として、ループ制御検出
信号１２０が使用禁止状態で最終的に供給されて、監視
されている制御ループによる制御の喪失を表示する。こ
れは、次のようにして達成される。
は、いつ図１の制御ループが制御を喪失するか、すなわ
ち、電流ＩＲＥＧＵＬＡＴＥをもはや制御しないかを判
定するために使用される。結果として、ループ制御検出
信号１２０が使用禁止状態で最終的に供給されて、監視
されている制御ループによる制御の喪失を表示する。こ
れは、次のようにして達成される。
【００１９】初期的に、第１フリップフロップ１０４及
び第２フリップフロップ１０８がそれらのクロック入力
に整流子制御信号を受信しかつそれらの入力に供給電圧
Ｖｃｃを受ける。整流子制御信号は、タイミング信号と
呼んでよく、かつ、この実施例では、整流が固定子巻線
内で起こったかどうか、かつ起こった結果、図１の制御
ループが固定子巻線コイル３２を通して電流Ｉ
ＲＥＧＵＬＡＴＥを制御するように使用可能とされるは
ずであることを表示する。このタイミング信号を使用可
能状態で受信する結果、第１フリップフロップ１０４及
び第２フリップフロップ１０８は、それらの出力Ｑに入
力信号電圧Ｖｃｃを供給し、次いで、これが使用許可回
路１１０に供給される。第１フリップフロップ１０４の
出力及び第２フリップフロップ１０８の出力の両方が使
用可能状態で供給される結果、使用許可回路１１０は初
期的に使用可能状態のループ制御検出信号１２０を供給
する。
び第２フリップフロップ１０８がそれらのクロック入力
に整流子制御信号を受信しかつそれらの入力に供給電圧
Ｖｃｃを受ける。整流子制御信号は、タイミング信号と
呼んでよく、かつ、この実施例では、整流が固定子巻線
内で起こったかどうか、かつ起こった結果、図１の制御
ループが固定子巻線コイル３２を通して電流Ｉ
ＲＥＧＵＬＡＴＥを制御するように使用可能とされるは
ずであることを表示する。このタイミング信号を使用可
能状態で受信する結果、第１フリップフロップ１０４及
び第２フリップフロップ１０８は、それらの出力Ｑに入
力信号電圧Ｖｃｃを供給し、次いで、これが使用許可回
路１１０に供給される。第１フリップフロップ１０４の
出力及び第２フリップフロップ１０８の出力の両方が使
用可能状態で供給される結果、使用許可回路１１０は初
期的に使用可能状態のループ制御検出信号１２０を供給
する。
【００２０】第１比較器１０２及び第２比較器１０６
は、ＬＳＤ２４のゲート−ソース電圧をこれらの比較器
それぞれの基準電圧値と連続的に比較することによって
制御ループの状態を監視し続ける。本実施例では基準電
圧値を使用するが、他の実施例は基準電流を使用するこ
とがあるのは、云うまでもない。第１比較器１０２は第
１比較出力信号を発生し、この信号はＬＳＤ２４のゲー
ト−ソース電圧が０．６Ｖより高い間は使用禁止状態で
供給される。第１比較器１０２は、ＬＳＤ２４のゲート
−ソース電圧が０．６Ｖより低いとき、使用可能状態の
第１比較出力信号を発生する。第１比較出力信号は、第
１フリップフロップ１０４のクリヤ入力に供給される。
それゆえ、第１比較出力信号が使用可能状態で供給され
るとき、第１フリップフロップ１０４の出力Ｑはクリヤ
される。その結果、ループ制御検出信号１２０は使用禁
止状態で供給される。
は、ＬＳＤ２４のゲート−ソース電圧をこれらの比較器
それぞれの基準電圧値と連続的に比較することによって
制御ループの状態を監視し続ける。本実施例では基準電
圧値を使用するが、他の実施例は基準電流を使用するこ
とがあるのは、云うまでもない。第１比較器１０２は第
１比較出力信号を発生し、この信号はＬＳＤ２４のゲー
ト−ソース電圧が０．６Ｖより高い間は使用禁止状態で
供給される。第１比較器１０２は、ＬＳＤ２４のゲート
−ソース電圧が０．６Ｖより低いとき、使用可能状態の
第１比較出力信号を発生する。第１比較出力信号は、第
１フリップフロップ１０４のクリヤ入力に供給される。
それゆえ、第１比較出力信号が使用可能状態で供給され
るとき、第１フリップフロップ１０４の出力Ｑはクリヤ
される。その結果、ループ制御検出信号１２０は使用禁
止状態で供給される。
【００２１】同様に、もし第２比較器１０６が４．８Ｖ
のような供給電圧Ｖｃｃより高い値でＬＳＤ２４のゲー
ト−ソース電圧を検出するならば、第２比較器１０６
は、使用可能状態の第２比較出力信号を第２フリップフ
ロップ１０８のクリヤ入力に供給する。その結果、第２
フリップフロップ１０８の出力Ｑはクリヤされ、使用禁
止状態で供給される。その結果また、使用許可回路１１
０が使用禁止状態のループ制御検出信号１０２を供給
し、このことがＬＳＤ２４のゲートを接地して、電流Ｉ
ＲＥＧＵＬＡＴＥを零にする。
のような供給電圧Ｖｃｃより高い値でＬＳＤ２４のゲー
ト−ソース電圧を検出するならば、第２比較器１０６
は、使用可能状態の第２比較出力信号を第２フリップフ
ロップ１０８のクリヤ入力に供給する。その結果、第２
フリップフロップ１０８の出力Ｑはクリヤされ、使用禁
止状態で供給される。その結果また、使用許可回路１１
０が使用禁止状態のループ制御検出信号１０２を供給
し、このことがＬＳＤ２４のゲートを接地して、電流Ｉ
ＲＥＧＵＬＡＴＥを零にする。
【００２２】図３は、電流ＩＲＥＧＵＬＡＴＥとループ
制御検出信号１２０との間の関係を表示するタイミング
及び電流状態の線図である。図３の上部に、電流Ｉ
ＲＥＧＵＬＡＴＥがループ制御検出信号１２０と共に示
されている。この線図は、ＬＳＤ２４のゲート−ソース
電圧がそのしきい電圧より低く降下する場合の第１比較
器１０２及び第１フリップフロップ１０４の動作結果を
図解することを意図する。電流ＩＲＥＧＵＬＡＴＥは初
期的に定常値で供給され、次いでＬＳＤ２４のゲート−
ソース電圧を減少するとこれが電流ＩＲＥＧＵＬＡＴＥ
を減少させるので、次第に低くなるように傾斜する。Ｌ
ＳＤ２４のゲート−ソース電圧がそのしきい電圧レベル
より低く降下するや否や、第１比較器１０２がこれを検
出しかつこれに応答して第１フリップフロップ１０４の
出力Ｑをクリヤする。これが、ループ制御検出信号１２
０に使用可能状態から使用禁止状態への遷移を起こさせ
る。次いで、ループ制御検出信号１２０が図１に示され
た接地スイッチ１２４を閉じさせ、このことがＬＳＤ２
４のゲート−ソース電圧を零に減少させ、制御ループ電
子回路をターンオフさせる。
制御検出信号１２０との間の関係を表示するタイミング
及び電流状態の線図である。図３の上部に、電流Ｉ
ＲＥＧＵＬＡＴＥがループ制御検出信号１２０と共に示
されている。この線図は、ＬＳＤ２４のゲート−ソース
電圧がそのしきい電圧より低く降下する場合の第１比較
器１０２及び第１フリップフロップ１０４の動作結果を
図解することを意図する。電流ＩＲＥＧＵＬＡＴＥは初
期的に定常値で供給され、次いでＬＳＤ２４のゲート−
ソース電圧を減少するとこれが電流ＩＲＥＧＵＬＡＴＥ
を減少させるので、次第に低くなるように傾斜する。Ｌ
ＳＤ２４のゲート−ソース電圧がそのしきい電圧レベル
より低く降下するや否や、第１比較器１０２がこれを検
出しかつこれに応答して第１フリップフロップ１０４の
出力Ｑをクリヤする。これが、ループ制御検出信号１２
０に使用可能状態から使用禁止状態への遷移を起こさせ
る。次いで、ループ制御検出信号１２０が図１に示され
た接地スイッチ１２４を閉じさせ、このことがＬＳＤ２
４のゲート−ソース電圧を零に減少させ、制御ループ電
子回路をターンオフさせる。
【００２３】図３の下部は、供給電圧Ｖｃｃを超えるＬ
ＳＤ２４のゲート−ソース電圧を検出する第２比較器１
０６及び第２フリップフロップ１０８の動作の効果を図
解する。図示されたように、電流Ｉ
ＲＥＧＵＬＡＴＥは、初期的に低又は零値で供給され、
次いで、電流ＩＲＥＧＵＬＡＴＥを調整するＬＳＤ２４
のゲート−ソース電圧が供給電圧Ｖｃｃに等しくなるか
又はこれを超えるような時刻まで、値を増大する。この
ような時刻に、基準増幅器２８はその出力信号を母線電
圧又は供給電圧Ｖｃｃ以上にして供給する。このこと
が、制御ループが制御を喪失し、もはや電流Ｉ
ＲＥＧＵＬＡＴＥを有効に制御できなくなることを表示
する。第２比較器１０６及び第２フリップフロップ１０
８は、この状態を検出しかつ第２フリップフロップ１０
８の出力を使用禁止状態で又はクリヤ状態で供給する。
この結果、使用許可回路１１０が使用禁止状態のループ
制御検出信号１２０を供給し、これが更に断路スイッチ
１２２を開きかつ接地スイッチ１２４を閉じ、それであ
るからＬＳＤ２４とセンスＦＥＴ２６とのゲート−ソー
ス電圧を０Ｖにする又は接地する。
ＳＤ２４のゲート−ソース電圧を検出する第２比較器１
０６及び第２フリップフロップ１０８の動作の効果を図
解する。図示されたように、電流Ｉ
ＲＥＧＵＬＡＴＥは、初期的に低又は零値で供給され、
次いで、電流ＩＲＥＧＵＬＡＴＥを調整するＬＳＤ２４
のゲート−ソース電圧が供給電圧Ｖｃｃに等しくなるか
又はこれを超えるような時刻まで、値を増大する。この
ような時刻に、基準増幅器２８はその出力信号を母線電
圧又は供給電圧Ｖｃｃ以上にして供給する。このこと
が、制御ループが制御を喪失し、もはや電流Ｉ
ＲＥＧＵＬＡＴＥを有効に制御できなくなることを表示
する。第２比較器１０６及び第２フリップフロップ１０
８は、この状態を検出しかつ第２フリップフロップ１０
８の出力を使用禁止状態で又はクリヤ状態で供給する。
この結果、使用許可回路１１０が使用禁止状態のループ
制御検出信号１２０を供給し、これが更に断路スイッチ
１２２を開きかつ接地スイッチ１２４を閉じ、それであ
るからＬＳＤ２４とセンスＦＥＴ２６とのゲート−ソー
ス電圧を０Ｖにする又は接地する。
【００２４】それゆえ、本発明により、前に記載された
利点を満足するループ制御検出回路及び電流帰還を検出
する方法が提供されたことは、明らかである。好適実施
例が詳細に説明されたが、云うまでもなく、これに、本
発明の範囲から逸脱することなく、種々の変化、置換、
及び変形を施すことができる。例えば、本発明はいつ制
御ループが制御を止めるかを判定するために制御ループ
内の電流帰還を検出することに関して図解されかつ説明
されたが、本発明を、電流帰還のみに限定するのではな
く、代わりに電圧及び他の電子回路パラメータを検出す
るのにも使用することができる。離散回路又は分離回路
として本好適実施例に説明されかつ図解された回路は、
１つの回路に組み合わされても又は分離回路に分割され
ても、本発明の範囲から逸脱することはない。更に、本
明細書に図解された直接接続を、２つの装置を直接接続
することなく１つの又は複数の中継装置を通して単に互
いに結合するように、当業者は変更することもでき、そ
れでも、本発明によって実証された所望結果を依然とし
て達成することがきる。好適実施例の他の変化、置換、
及び変形は、当業者によって容易に確かめられ、かつ前
掲の特許請求の範囲によって定義された本発明の精神及
び範囲から逸脱することなく、施すことができるであろ
う。
利点を満足するループ制御検出回路及び電流帰還を検出
する方法が提供されたことは、明らかである。好適実施
例が詳細に説明されたが、云うまでもなく、これに、本
発明の範囲から逸脱することなく、種々の変化、置換、
及び変形を施すことができる。例えば、本発明はいつ制
御ループが制御を止めるかを判定するために制御ループ
内の電流帰還を検出することに関して図解されかつ説明
されたが、本発明を、電流帰還のみに限定するのではな
く、代わりに電圧及び他の電子回路パラメータを検出す
るのにも使用することができる。離散回路又は分離回路
として本好適実施例に説明されかつ図解された回路は、
１つの回路に組み合わされても又は分離回路に分割され
ても、本発明の範囲から逸脱することはない。更に、本
明細書に図解された直接接続を、２つの装置を直接接続
することなく１つの又は複数の中継装置を通して単に互
いに結合するように、当業者は変更することもでき、そ
れでも、本発明によって実証された所望結果を依然とし
て達成することがきる。好適実施例の他の変化、置換、
及び変形は、当業者によって容易に確かめられ、かつ前
掲の特許請求の範囲によって定義された本発明の精神及
び範囲から逸脱することなく、施すことができるであろ
う。
【００２５】以上の説明に関して更に以下の項を開示す
る。
る。
【００２６】（１） いつ制御ループが制御を喪失する
かを検出するループ制御検出回路であって、前記制御ル
ープからの帰還制御ループ信号を基準信号と比較しか
つ、前記比較に応答して、前記基準信号が前記帰還制御
ループ信号より大きいかどうかを表示する状態の比較出
力信号を発生する比較回路、及び使用可能状態のタイミ
ング信号を受信しかつ、使用可能状態の前記タイミング
信号を受信することに応答して、前記制御ループが制御
中であることを表示する状態のループ制御検出信号を発
生するように動作可能な蓄積回路であって、前記比較出
力信号を受信しかつ、前記基準信号が前記帰還制御ルー
プ信号より大きいことを表示する状態の前記比較出力信
号を受信することに応答して、前記制御ループが制御を
止めていることを表示する状態の前記ループ制御検出信
号を発生するように動作可能な前記蓄積回路を含むルー
プ制御検出回路。
かを検出するループ制御検出回路であって、前記制御ル
ープからの帰還制御ループ信号を基準信号と比較しか
つ、前記比較に応答して、前記基準信号が前記帰還制御
ループ信号より大きいかどうかを表示する状態の比較出
力信号を発生する比較回路、及び使用可能状態のタイミ
ング信号を受信しかつ、使用可能状態の前記タイミング
信号を受信することに応答して、前記制御ループが制御
中であることを表示する状態のループ制御検出信号を発
生するように動作可能な蓄積回路であって、前記比較出
力信号を受信しかつ、前記基準信号が前記帰還制御ルー
プ信号より大きいことを表示する状態の前記比較出力信
号を受信することに応答して、前記制御ループが制御を
止めていることを表示する状態の前記ループ制御検出信
号を発生するように動作可能な前記蓄積回路を含むルー
プ制御検出回路。
【００２７】（２） 第１項記載のループ制御検出回路
において、前記比較回路は比較器であるループ制御検出
回路。
において、前記比較回路は比較器であるループ制御検出
回路。
【００２８】（３） 第１項記載のループ制御検出回路
において、前記蓄積回路はフリップフロップであるルー
プ制御検出回路。
において、前記蓄積回路はフリップフロップであるルー
プ制御検出回路。
【００２９】（４） 第３項記載のループ制御検出回路
において、前記蓄積回路は遅延フリップフロップである
ループ制御検出回路。
において、前記蓄積回路は遅延フリップフロップである
ループ制御検出回路。
【００３０】（５） 第１項記載のループ制御検出回路
において、前記蓄積回路は入力信号を受信しかつ、使用
可能状態の前記タイミング信号を受信することに応答し
て、前記入力信号に相当する値で前記ループ制御検出信
号を供給するように動作可能であるループ制御検出回
路。
において、前記蓄積回路は入力信号を受信しかつ、使用
可能状態の前記タイミング信号を受信することに応答し
て、前記入力信号に相当する値で前記ループ制御検出信
号を供給するように動作可能であるループ制御検出回
路。
【００３１】（６） 第１項記載のループ制御検出回路
において、前記帰還制御ループ信号と前記基準信号とは
電圧として供給されるループ制御検出回路。
において、前記帰還制御ループ信号と前記基準信号とは
電圧として供給されるループ制御検出回路。
【００３２】（７） 第１項記載のループ制御検出回路
において、前記制御ループは電界効果トランジスタのゲ
ート−ソース電圧を制御することによって電流を制御
し、及び前記帰還制御ループ信号は前記電界効果トラン
ジスタのゲート−ソース電圧であるループ制御検出回
路。
において、前記制御ループは電界効果トランジスタのゲ
ート−ソース電圧を制御することによって電流を制御
し、及び前記帰還制御ループ信号は前記電界効果トラン
ジスタのゲート−ソース電圧であるループ制御検出回
路。
【００３３】（８） 第１項記載のループ制御検出回路
において、前記制御ループは多相直流電動機内の固定子
巻線を通る電流を制御するように設計されるループ制御
検出回路。
において、前記制御ループは多相直流電動機内の固定子
巻線を通る電流を制御するように設計されるループ制御
検出回路。
【００３４】（９） 第８項記載のループ制御検出回路
において、前記タイミング信号は電流が前記固定子巻線
を通して供給されるはずであることを表示する整流子制
御信号であるループ制御検出回路。
において、前記タイミング信号は電流が前記固定子巻線
を通して供給されるはずであることを表示する整流子制
御信号であるループ制御検出回路。
【００３５】（１０） 第１項記載のループ制御検出回
路において、前記比較回路は前記基準信号が前記帰還制
御ループ信号より大きいか又は前記帰還制御ループ信号
に等しいかどうかを表示する状態の前記比較出力信号を
発生するように動作可能であり、及び前記蓄積回路は、
前記基準信号が前記帰還制御ループ信号より大きい又は
前記帰還制御ループ信号に等しいことを表示する状態の
前記ループ制御検出信号を発生するように動作可能であ
るループ制御検出回路。
路において、前記比較回路は前記基準信号が前記帰還制
御ループ信号より大きいか又は前記帰還制御ループ信号
に等しいかどうかを表示する状態の前記比較出力信号を
発生するように動作可能であり、及び前記蓄積回路は、
前記基準信号が前記帰還制御ループ信号より大きい又は
前記帰還制御ループ信号に等しいことを表示する状態の
前記ループ制御検出信号を発生するように動作可能であ
るループ制御検出回路。
【００３６】（１１） 第１項記載のループ制御検出回
路において、前記比較回路は、前記制御ループからの前
記帰還制御ループ信号を第１基準信号と比較しかつ、前
記比較に応答して、前記第１基準信号が前記帰還制御ル
ープ信号より大きいかどうかを表示する状態の第１比較
出力信号を発生するように動作可能な第１比較器を含
み、及び前記蓄積回路は、前記タイミング信号を受信し
かつ、使用可能状態の前記タイミング信号を受信するこ
とに応答して、前記制御ループが制御中であることを表
示する状態の第１ループ制御検出信号を発生するように
動作可能な第１フリップフロップを含み、前記第１フリ
ップフロップは、前記第１基準信号が前記帰還制御ルー
プ信号より大きいことを表示する状態の前記第１比較出
力信号を受信することに応答して、前記制御ループが制
御を止めていることを表示する状態の前記第１ループ制
御検出信号を発生するように動作可能であるループ制御
検出回路。
路において、前記比較回路は、前記制御ループからの前
記帰還制御ループ信号を第１基準信号と比較しかつ、前
記比較に応答して、前記第１基準信号が前記帰還制御ル
ープ信号より大きいかどうかを表示する状態の第１比較
出力信号を発生するように動作可能な第１比較器を含
み、及び前記蓄積回路は、前記タイミング信号を受信し
かつ、使用可能状態の前記タイミング信号を受信するこ
とに応答して、前記制御ループが制御中であることを表
示する状態の第１ループ制御検出信号を発生するように
動作可能な第１フリップフロップを含み、前記第１フリ
ップフロップは、前記第１基準信号が前記帰還制御ルー
プ信号より大きいことを表示する状態の前記第１比較出
力信号を受信することに応答して、前記制御ループが制
御を止めていることを表示する状態の前記第１ループ制
御検出信号を発生するように動作可能であるループ制御
検出回路。
【００３７】（１２） 第１１項記載のループ制御検出
回路において、前記比較回路は、前記帰還制御ループ信
号を第２基準信号と比較しかつ、前記比較に応答して、
前記帰還制御ループ信号が前記第２基準信号より大きい
かどうかを表示する状態の第２比較出力信号を発生する
ように動作可能な第２比較器を含み、及び前記蓄積回路
は、前記タイミング信号を受信しかつ、使用可能状態の
前記タイミング信号を受信することに応答して、前記制
御ループが制御中であることを表示する状態の第２ルー
プ制御検出信号を発生するように動作可能な第２フリッ
プフロップを含み、前記第２フリップフロップは、前記
帰還制御ループ信号が前記第２基準信号より大きいこと
を表示する状態の前記第２比較出力信号を受信すること
に応答して、前記制御ループが制御を止めていることを
表示する状態の前記第２ループ制御検出信号を発生する
ように動作可能であるループ制御検出回路。
回路において、前記比較回路は、前記帰還制御ループ信
号を第２基準信号と比較しかつ、前記比較に応答して、
前記帰還制御ループ信号が前記第２基準信号より大きい
かどうかを表示する状態の第２比較出力信号を発生する
ように動作可能な第２比較器を含み、及び前記蓄積回路
は、前記タイミング信号を受信しかつ、使用可能状態の
前記タイミング信号を受信することに応答して、前記制
御ループが制御中であることを表示する状態の第２ルー
プ制御検出信号を発生するように動作可能な第２フリッ
プフロップを含み、前記第２フリップフロップは、前記
帰還制御ループ信号が前記第２基準信号より大きいこと
を表示する状態の前記第２比較出力信号を受信すること
に応答して、前記制御ループが制御を止めていることを
表示する状態の前記第２ループ制御検出信号を発生する
ように動作可能であるループ制御検出回路。
【００３８】（１３） 第１２項記載のループ制御検出
回路であって、前記第１フリップフロップから前記第１
ループ制御検出信号を受信し、前記第２フリップフロッ
プから前記第２ループ制御検出信号を受信し、かつ、前
記制御ループが制御を止めていることを表示する状態の
前記第１ループ制御検出信号又は前記第２ループ制御検
出信号を受信することに応答して、前記制御ループが制
御を止めていることを表示する状態の前記ループ制御検
出信号を発生するように動作可能な使用許可回路を更に
含むループ制御検出回路。
回路であって、前記第１フリップフロップから前記第１
ループ制御検出信号を受信し、前記第２フリップフロッ
プから前記第２ループ制御検出信号を受信し、かつ、前
記制御ループが制御を止めていることを表示する状態の
前記第１ループ制御検出信号又は前記第２ループ制御検
出信号を受信することに応答して、前記制御ループが制
御を止めていることを表示する状態の前記ループ制御検
出信号を発生するように動作可能な使用許可回路を更に
含むループ制御検出回路。
【００３９】（１４） 第１３項記載のループ制御検出
回路において、前記使用許可回路がＡＮＤゲートである
ループ制御検出回路。
回路において、前記使用許可回路がＡＮＤゲートである
ループ制御検出回路。
【００４０】（１５） 第１項記載のループ制御検出回
路において、前記制御ループが電流帰還制御ループであ
るループ制御検出回路。
路において、前記制御ループが電流帰還制御ループであ
るループ制御検出回路。
【００４１】（１６） 電流を制御するために電流帰還
を使用する制御ループ、及びループ制御検出回路であっ
て、前記制御ループからの帰還制御ループ信号を基準信
号と比較しかつ、前記比較に応答して、前記基準信号が
前記帰還制御ループ信号より大きいかどうかを表示する
状態の比較出力信号を発生する比較回路と、使用可能状
態のタイミング信号を受信しかつ、使用可能状態の前記
タイミング信号を受信することに応答して、前記制御ル
ープが制御中であることを表示する状態のループ制御検
出信号を発生するように動作可能な蓄積回路であって、
前記比較出力信号を受信しかつ、前記基準信号が前記帰
還制御ループ信号より大きいことを表示する状態の前記
比較出力信号を受信することに応答して、前記制御ルー
プが制御を止めていることを表示する状態の前記ループ
制御検出信号を発生するように動作可能な前記蓄積回路
とを備える前記ループ制御検出回路を含む制御電子回
路。
を使用する制御ループ、及びループ制御検出回路であっ
て、前記制御ループからの帰還制御ループ信号を基準信
号と比較しかつ、前記比較に応答して、前記基準信号が
前記帰還制御ループ信号より大きいかどうかを表示する
状態の比較出力信号を発生する比較回路と、使用可能状
態のタイミング信号を受信しかつ、使用可能状態の前記
タイミング信号を受信することに応答して、前記制御ル
ープが制御中であることを表示する状態のループ制御検
出信号を発生するように動作可能な蓄積回路であって、
前記比較出力信号を受信しかつ、前記基準信号が前記帰
還制御ループ信号より大きいことを表示する状態の前記
比較出力信号を受信することに応答して、前記制御ルー
プが制御を止めていることを表示する状態の前記ループ
制御検出信号を発生するように動作可能な前記蓄積回路
とを備える前記ループ制御検出回路を含む制御電子回
路。
【００４２】（１７） 第１６項記載の制御電子回路に
おいて、前記制御ループは電界効果トランジスタのゲー
ト−ソース電圧を制御することによって電流を制御し、
及び前記帰還制御ループ信号は前記電界効果トランジス
タのゲート−ソース電圧である制御電子回路。
おいて、前記制御ループは電界効果トランジスタのゲー
ト−ソース電圧を制御することによって電流を制御し、
及び前記帰還制御ループ信号は前記電界効果トランジス
タのゲート−ソース電圧である制御電子回路。
【００４３】（１８） 第１７項記載の制御電子回路に
おいて、前記ループ制御検出制御回路は前記制御ループ
を前記電界効果トランジスタから外し及び該トランジス
タと係合させるために前記スイッチを開き及び閉じるよ
うに動作可能であり、前記スイッチは、前記制御ループ
が制御中であることを表示する状態の前記ループ制御検
出信号が供給されるとき前記制御ループを係合させ、及
び前記制御ループが制御を止めていることを表示する状
態の前記ループ制御検出信号が供給されるとき前記制御
ループを外すように動作可能である制御電子回路。
おいて、前記ループ制御検出制御回路は前記制御ループ
を前記電界効果トランジスタから外し及び該トランジス
タと係合させるために前記スイッチを開き及び閉じるよ
うに動作可能であり、前記スイッチは、前記制御ループ
が制御中であることを表示する状態の前記ループ制御検
出信号が供給されるとき前記制御ループを係合させ、及
び前記制御ループが制御を止めていることを表示する状
態の前記ループ制御検出信号が供給されるとき前記制御
ループを外すように動作可能である制御電子回路。
【００４４】（１９） 制御ループ内の電流帰還を検出
する方法であって、前記制御ループからの電流帰還パラ
メータに関係した帰還制御ループ信号を基準信号と比較
するステップ、前記基準信号が前記帰還制御ループ信号
より大きいかどうかを表示する状態の比較出力信号を発
生するステップ、使用可能状態のタイミング信号を受信
しかつ前記制御ループが制御中であることを表示する状
態のループ制御検出信号を発生するステップ、前記基準
信号が前記帰還制御ループ信号より大きいことを表示す
る状態の前記比較出力信号を発生することに応答して、
前記制御ループが制御を止めていることを表示する状態
の前記ループ制御検出信号を発生するステップを含む方
法。
する方法であって、前記制御ループからの電流帰還パラ
メータに関係した帰還制御ループ信号を基準信号と比較
するステップ、前記基準信号が前記帰還制御ループ信号
より大きいかどうかを表示する状態の比較出力信号を発
生するステップ、使用可能状態のタイミング信号を受信
しかつ前記制御ループが制御中であることを表示する状
態のループ制御検出信号を発生するステップ、前記基準
信号が前記帰還制御ループ信号より大きいことを表示す
る状態の前記比較出力信号を発生することに応答して、
前記制御ループが制御を止めていることを表示する状態
の前記ループ制御検出信号を発生するステップを含む方
法。
【００４５】（２０） 第１９項記載の方法において、
前記帰還制御ループ信号は電界効果トランジスタのゲー
ト−ソース電圧である方法。
前記帰還制御ループ信号は電界効果トランジスタのゲー
ト−ソース電圧である方法。
【００４６】（２１） 第１９項記載の方法であって、
前記制御ループが制御を止めていることを表示する状態
の前記ループ制御検出信号を発生することに応答して、
制御されつつある電子回路から前記制御ループを外すス
テップを更に含む方法。
前記制御ループが制御を止めていることを表示する状態
の前記ループ制御検出信号を発生することに応答して、
制御されつつある電子回路から前記制御ループを外すス
テップを更に含む方法。
【００４７】（２２） 制御ループが制御中であるか制
御を止めているかを判定するために電流帰還制御ループ
内の帰還値を検出するループ制御検出回路（１００）が
提供される。前記ループ制御検出回路（１００）は、比
較回路及び蓄積回路を含む。前記比較回路は、低側励振
器（２４）のゲート電圧又はゲート−ソース電圧として
供給される電流帰還制御ループからの帰還制御ループ信
号を受信する第１比較器（１０２）及び第２比較器（１
０６）を含む。前記第１比較器（１０２）は、前記帰還
制御ループ信号を前記低側励振器（２４）のしきい電圧
に相当する第１電圧基準信号と比較しかつ、前記比較に
応答して、第１比較出力信号を発生する。前記第２比較
器（１０６）は、前記帰還制御ループ信号を前記電流帰
還制御ループの基準増幅器（２８）の母線電圧又は供給
電圧に相当する第２電圧基準信号と比較しかつ、前記比
較に応答して、第２比較出力信号を発生する。前記蓄積
回路は、第１フリップフロップ（１０４）、第２フリッ
プフロップ（１０８）、及び使用許可回路（１１０）を
含む。第１フリップフロップ（１０４）及び第２フリッ
プフロップ（１０８）は、これらのクロック入力に整流
子制御信号のような、タイミング信号を使用可能状態で
受信し、かつ、前記受信に応答して、前記電流帰還制御
ループが制御中であることを表示する状態の、それぞ
れ、第１ループ制御検出信号及び第２ループ制御検出信
号を発生する。第１フリップフロップ（１０４）及び第
２フリップフロップ（１０８）は、それぞれ、第１比較
出力信号及び第２比較出力信号を受信し、かつ、それぞ
れ、第１ループ制御検出信号及び第２ループ制御検出信
号を発生する。前記第１ループ制御検出信号は、前記第
１基準信号が前記帰還制御ループ信号より大きいことを
表示する状態の前記第１比較出力信号を受信することに
応答して、前記電流帰還制御ループが制御を止めている
ことを表示する状態で発生される。前記第２ループ制御
検出信号は、前記第２基準信号が前記帰還制御ループ信
号より小さいことを表示する状態の前記第２比較出力信
号を受信するすることに応答して、前記電流帰還制御ル
ープが制御を止めていることを表示する状態で発生され
る。前記使用許可回路（１１０）は、第１ループ制御検
出信号及び第２ループ制御検出信号を受信し、かつ、前
記電流帰還制御ループが制御を止めていることを表示す
る状態の前記第１ループ制御検出信号又は前記第２ルー
プ制御検出信号を受信することに応答して、前記電流帰
還制御ループが制御を止めていることを表示する状態の
ループ制御検出信号（１２０）を発生する。
御を止めているかを判定するために電流帰還制御ループ
内の帰還値を検出するループ制御検出回路（１００）が
提供される。前記ループ制御検出回路（１００）は、比
較回路及び蓄積回路を含む。前記比較回路は、低側励振
器（２４）のゲート電圧又はゲート−ソース電圧として
供給される電流帰還制御ループからの帰還制御ループ信
号を受信する第１比較器（１０２）及び第２比較器（１
０６）を含む。前記第１比較器（１０２）は、前記帰還
制御ループ信号を前記低側励振器（２４）のしきい電圧
に相当する第１電圧基準信号と比較しかつ、前記比較に
応答して、第１比較出力信号を発生する。前記第２比較
器（１０６）は、前記帰還制御ループ信号を前記電流帰
還制御ループの基準増幅器（２８）の母線電圧又は供給
電圧に相当する第２電圧基準信号と比較しかつ、前記比
較に応答して、第２比較出力信号を発生する。前記蓄積
回路は、第１フリップフロップ（１０４）、第２フリッ
プフロップ（１０８）、及び使用許可回路（１１０）を
含む。第１フリップフロップ（１０４）及び第２フリッ
プフロップ（１０８）は、これらのクロック入力に整流
子制御信号のような、タイミング信号を使用可能状態で
受信し、かつ、前記受信に応答して、前記電流帰還制御
ループが制御中であることを表示する状態の、それぞ
れ、第１ループ制御検出信号及び第２ループ制御検出信
号を発生する。第１フリップフロップ（１０４）及び第
２フリップフロップ（１０８）は、それぞれ、第１比較
出力信号及び第２比較出力信号を受信し、かつ、それぞ
れ、第１ループ制御検出信号及び第２ループ制御検出信
号を発生する。前記第１ループ制御検出信号は、前記第
１基準信号が前記帰還制御ループ信号より大きいことを
表示する状態の前記第１比較出力信号を受信することに
応答して、前記電流帰還制御ループが制御を止めている
ことを表示する状態で発生される。前記第２ループ制御
検出信号は、前記第２基準信号が前記帰還制御ループ信
号より小さいことを表示する状態の前記第２比較出力信
号を受信するすることに応答して、前記電流帰還制御ル
ープが制御を止めていることを表示する状態で発生され
る。前記使用許可回路（１１０）は、第１ループ制御検
出信号及び第２ループ制御検出信号を受信し、かつ、前
記電流帰還制御ループが制御を止めていることを表示す
る状態の前記第１ループ制御検出信号又は前記第２ルー
プ制御検出信号を受信することに応答して、前記電流帰
還制御ループが制御を止めていることを表示する状態の
ループ制御検出信号（１２０）を発生する。
【図１】制御ループに結合された本発明の好適実施例の
ループ制御検出回路を含む回路ブロック図。
ループ制御検出回路を含む回路ブロック図。
【図２】本発明の好適実施例のループ制御検出回路の回
路図。
路図。
【図３】制御ループの制御対象である電流Ｉ
ＲＥＧＵＬＡＴＥと本発明の好適実施例のループ制御検
出回路のループ制御検出信号との間の関係を示すタイミ
ング及び電流状態の線図。
ＲＥＧＵＬＡＴＥと本発明の好適実施例のループ制御検
出回路のループ制御検出信号との間の関係を示すタイミ
ング及び電流状態の線図。
２４ ＬＳＤ ２５ （電圧ホロワ結線を構成する）増幅器 ２６ センスＦＥＴ ２７ （電圧ホロワ結線を構成する）ＦＥＴ ２８ 基準増幅器 ３０ 基準電流源 ３２ 固定子巻線コイル １００ ループ制御検出回路 １０２ 第１比較器 １０４ 第１フリップフロップ １０６ 第２比較器 １０８ 第２フリップフロップ １１０ 使用許可回路 １２２ 断路スイッチ １２４ 接地スイッチ
Claims (2)
- 【請求項１】 いつ制御ループが制御を喪失するかを検
出するループ制御検出回路であって、 前記制御ループからの帰還制御ループ信号を基準信号と
比較しかつ、前記比較に応答して、前記基準信号が前記
帰還制御ループ信号より大きいかどうかを表示する状態
の比較出力信号を発生する比較回路、及び使用可能状態
のタイミング信号を受信しかつ、使用可能状態の前記タ
イミング信号を受信することに応答して、前記制御ルー
プが制御中であることを表示する状態のループ制御検出
信号を発生するように動作可能な蓄積回路であって、前
記比較出力信号を受信しかつ、前記基準信号が前記帰還
制御ループ信号より大きいことを表示する状態の前記比
較出力信号を受信することに応答して、前記制御ループ
が制御を止めていることを表示する状態の前記ループ制
御検出信号を発生するように動作可能な前記蓄積回路を
含むループ制御検出回路。 - 【請求項２】 制御ループ内の電流帰還を検出する方法
であって、 前記制御ループからの電流帰還パラメータに関係した帰
還制御ループ信号を基準信号と比較するステップ、 前記基準信号が前記帰還制御ループ信号より大きいかど
うかを表示する状態の比較出力信号を発生するステッ
プ、 使用可能状態のタイミング信号を受信しかつ前記制御ル
ープが制御中であることを表示する状態のループ制御検
出信号を発生するステップ、 前記基準信号が前記帰還制御ループ信号より大きいこと
を表示する状態の前記比較出力信号を発生することに応
答して、前記制御ループが制御を止めていることを表示
する状態の前記ループ制御検出信号を発生するステップ
を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2738596P | 1996-09-27 | 1996-09-27 | |
| US027385 | 1996-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10127085A true JPH10127085A (ja) | 1998-05-15 |
| JP4044186B2 JP4044186B2 (ja) | 2008-02-06 |
Family
ID=21837433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30232697A Expired - Fee Related JP4044186B2 (ja) | 1996-09-27 | 1997-09-29 | ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5939905A (ja) |
| EP (1) | EP0833240A3 (ja) |
| JP (1) | JP4044186B2 (ja) |
| KR (1) | KR100450163B1 (ja) |
| SG (1) | SG53084A1 (ja) |
| TW (1) | TW368606B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432142B2 (en) * | 2006-01-17 | 2013-04-30 | Broadcom Corporation | Power over ethernet controller integrated circuit architecture |
| CN103197122B (zh) * | 2013-04-12 | 2015-04-08 | 矽力杰半导体技术(杭州)有限公司 | 一种电流检测电路以及应用其的开关型调节器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582746A (en) * | 1969-06-30 | 1971-06-01 | Borg Warner | Motor control system with current limit circuit |
| US3724433A (en) * | 1971-08-13 | 1973-04-03 | Ambac Ind | Engine governor system with signal-loss protection and controlled oscillator circuit suitable for use therein |
| US3955130A (en) * | 1974-12-20 | 1976-05-04 | General Electric Company | Motor control circuit including motor current limiting means |
| GB2026796B (en) * | 1978-07-14 | 1982-09-29 | Fujitsu Ltd | Clock synchronization circuit |
| US4245167A (en) * | 1978-12-08 | 1981-01-13 | Motorola Inc. | Pulse generator for producing fixed width pulses |
| FR2570831B1 (fr) * | 1984-09-21 | 1987-04-24 | Efcis | Detecteur de niveau de signal analogique |
| US4606052A (en) * | 1984-12-21 | 1986-08-12 | Advanced Micro Devices, Inc. | Method for detection of line activity for Manchester-encoded signals |
| US4847577A (en) * | 1985-07-18 | 1989-07-11 | Gerhart Roland T | Security and alarm system employing a particular pulse width discriminator |
| DE3720996C1 (de) * | 1987-06-25 | 1988-07-14 | Lenze Gmbh & Co Kg Aerzen | Schaltungsanordnung fuer einen analogen,elektronischen Regler |
| US5210527A (en) * | 1989-06-28 | 1993-05-11 | Ceridian Corporation | Programmable spike detector |
| JP2584321B2 (ja) * | 1989-07-20 | 1997-02-26 | 三洋電機株式会社 | 高精度モノマルチバイブレータ |
| US5021937A (en) * | 1989-10-18 | 1991-06-04 | Lambda Electronics Inc. | Maximum duty cycle limiting of pulse width modulators |
| FR2707012B1 (ja) * | 1993-06-22 | 1995-09-29 | Asulab Sa | |
| US5493189A (en) * | 1993-12-17 | 1996-02-20 | Texas Instruments Incorporated | Soft switching scheme for driving three-phase brushless DC motor |
| US5510739A (en) * | 1994-03-28 | 1996-04-23 | Motorola, Inc. | Circuit and method for enhancing logic transitions appearing on a line |
| US6201417B1 (en) * | 1994-09-02 | 2001-03-13 | Semiconductor Components Industries, Llc. | Shaping a current sense signal by using a controlled slew rate |
| US5757214A (en) * | 1995-07-19 | 1998-05-26 | Stoddard; Robert J. | PWM driver for an inductive load with detector of a not regulating PWM condition |
-
1997
- 1997-08-28 US US08/919,451 patent/US5939905A/en not_active Expired - Lifetime
- 1997-09-26 EP EP97307584A patent/EP0833240A3/en not_active Withdrawn
- 1997-09-27 SG SG1997003599A patent/SG53084A1/en unknown
- 1997-09-27 KR KR1019970049407A patent/KR100450163B1/ko not_active IP Right Cessation
- 1997-09-29 JP JP30232697A patent/JP4044186B2/ja not_active Expired - Fee Related
- 1997-10-17 TW TW086114263A patent/TW368606B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5939905A (en) | 1999-08-17 |
| JP4044186B2 (ja) | 2008-02-06 |
| EP0833240A2 (en) | 1998-04-01 |
| TW368606B (en) | 1999-09-01 |
| EP0833240A3 (en) | 2000-08-23 |
| KR100450163B1 (ko) | 2004-11-16 |
| KR19980025076A (ko) | 1998-07-06 |
| SG53084A1 (en) | 1998-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144245A (en) | Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal | |
| US5929615A (en) | Step-up/step-down voltage regulator using an MOS synchronous rectifier | |
| US6163142A (en) | Current-mode controller for switching DC/DC converter having a reduced output ripple current | |
| KR20070073624A (ko) | 결함 제어 회로 및 이를 형성하기 위한 방법 | |
| US11063509B2 (en) | Step-up switching power supply circuit | |
| US6798171B2 (en) | Battery state monitoring circuit and battery device | |
| US7965483B2 (en) | Electronic trip unit of a circuit breaker | |
| KR19980087505A (ko) | 이상 전류 검출 회로 및 이를 포함하는 부하 구동 회로 | |
| CN101183828A (zh) | 具有内部调整的导通时间的集成开关 | |
| US7652861B2 (en) | Overcurrent detecting circuit and reference voltage generating circuit | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPH10127085A (ja) | ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 | |
| JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2001022452A (ja) | 電源電圧降圧回路 | |
| CA1275458C (en) | Amplifier circuit having high-speed raising time | |
| JP2003189598A (ja) | スイッチング電源装置 | |
| EP2092639B1 (en) | True current limit | |
| JP2001103651A (ja) | 過電流可変型電源装置 | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| US20020131225A1 (en) | Semiconductor device and method of activating a protection circuit with a sampling pulse | |
| JP4007227B2 (ja) | 誘導性負荷制御装置 | |
| JP3896102B2 (ja) | 電源制御回路および移動通信機器ならびにその電源制御方法 | |
| JPH04281342A (ja) | 無停電電源装置 | |
| US20230008237A1 (en) | Switch device, current determination method and computer program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070330 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |