JP4044186B2 - ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 - Google Patents
ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 Download PDFInfo
- Publication number
- JP4044186B2 JP4044186B2 JP30232697A JP30232697A JP4044186B2 JP 4044186 B2 JP4044186 B2 JP 4044186B2 JP 30232697 A JP30232697 A JP 30232697A JP 30232697 A JP30232697 A JP 30232697A JP 4044186 B2 JP4044186 B2 JP 4044186B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- loop
- signal
- control loop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/28—Arrangements for controlling current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に制御電子回路の分野、特にループ制御検出回路及び電流帰還を検出する方法に関する。
【０００２】
制御ループは、電流及び電圧のような電気量を制御又は調整することによって種々の値を監視及び制御するために電子回路内に広範囲に使用される。例えば、多相直流電動機（ｐｏｌｙｐｈａｓｅ ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ ｍｏｔｏｒ）の固定子巻線を通る電流は、特定状態にある間又は整流中に巻線を通る電流を調整する種々の制御ループを使用して制御される。
【０００３】
一定の時々にかつ一定の条件の生じている間中、制御ループは、制御を喪失することがあり、電流又は電圧のような特定の電気量をもはや調整又は制御することができなくなる。制御のこの喪失は、回路を望むように動作するのを妨げる望ましくない又は予期し得ない回路挙動を招くことがある。時には、制御のこの喪失は、もし正しい処置を取らないならば、システムに全面的な故障を起こさせることがある。制御ループの制御の喪失が或る時間間隔にわたって未検出のまま進むとき、問題は更に大きくなる。
【０００４】
しばしば、特定制御ループによる制御の喪失は、もし知られるならば、特定状態又は特定事象の終端の前兆を示し、他の回路又は他の制御ループが電気量を更に制御又は調整するのをトリガする。制御のこの喪失が敏速に検出されないならば又は或る時間間隔にわたって余りに長く未検出のまま進むならば、制御回路のような他の回路を時機を得て実施に移すことができないので、総合システム性能は損なわれる。例えば、整流が多相直流電動機の固定子巻線内で起こるならば、電流は１つのコイルを通してスイッチオフされかつ他のコイル内てスイッチオンされる。固定子巻線コイルを通る電流は、電流帰還を有する制御ループを使用して制御される。コイルを通る電流がいったんスイッチオフされると、制御ループは制御を喪失しかつ電流は総合電動機性能を増長するために零に維持されるはずである。問題は、制御ループがそのコイルを通して電流を更に制御しようと企図するときに起こり、そのコイルを通して望ましくない電流を生じる。
【０００５】
【発明が解決しようとする課題】
前述から判るのは、制御ループが制御を喪失したかどうか又は特定電子回路パラメータをもはや制御又は調整することができないかどうかかつこれがいつかを判定するためにループ制御検出回路及び制御ループ内の電流帰還を検出する方法の必要が高まっていることである。本発明によれば、制御ループによる制御の喪失が未検出のまま進むとき出合う欠点及び問題を実質的に除去する又は減少させるループ制御検出回路及び制御ループ内の帰還を検出する方法が提供される。
【０００６】
【課題を解決するための手段】
本発明によれば、いつ制御ループが制御を喪失したかを判定するために制御ループ内の帰還値を検出するループ制御検出回路が提供される。ループ制御検出回路は、比較回路及び蓄積回路を含む。比較回路は、制御ループからの帰還制御ループ信号を基準信号と比較し、かつ、比較に応答して、基準信号が帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する。これに代えて、又はこれに追加して、比較回路は、制御ループからの帰還制御ループ信号を第２基準信号と比較し、かつ、比較に応答して、第２基準信号が帰還制御ループ信号より小さいかどうかを表示する状態の比較出力信号を発生する。蓄積回路は、使用可能（ｅｎａｂｌｅｄ）状態の、整流子制御信号のようなタイミング信号を受信し、かつ、これに応答して、制御ループが制御中であることを表示する状態のループ制御検出信号を発生する。蓄積回路は、また、比較出力信号を受信し、かつ、基準信号が帰還制御ループ信号より大きいことを表示する状態の又は第２基準信号が帰還制御ループ信号より小さいことを表示する状態の比較出力信号を受信することに応答して、制御ループが制御を止めていることを表示する状態のループ制御検出信号を発生する。
【０００７】
本発明は、種々の技術的利点を提供する。本発明の技術的利点は、いつ制御ループが制御を喪失したか又は回路パラメータをもはや制御できないかを判定する能力を含む。本発明の他の技術的利点は、制御ループが制御を喪失したことを検出することに応答して制御ループを外す能力を含む。この結果、総合性能を向上しかつ信頼性を増長する。本発明の更に他の技術的利点は、より一貫した電子回路性能を含む。更に他の技術的利点は、制御ループが制御を喪失したことを判定することに応答して、追加の制御電子回路のような、追加の電子回路を実施に移す能力である。他の技術的利点は、後に使用する図面、及び後の説明、及び前掲の特許請求の範囲から当業者に容易に明らかである。
【０００８】
【発明の実施の形態】
図１は、固定子巻線コイル３２を通る電流を調整又は制御するために電流帰還を使用する電流帰還制御ループに結合されたループ制御検出回路１００を示すブロック回路図である。固定子巻線コイル３２は１相であっても又は多相整流子直流電動機内に使用された固定子巻線のコイルであってもよい。ループ制御検出回路１００は、低側励振器（ｌｏｗ ｓｉｄｅ ｄｒｉｖｅｒ）（以下、ＬＳＤと称する）２４のゲート及びセンス電界効果トランジスタ（以下、センスＦＥＴと称する）２６のゲートに結合し、かつループ制御検出信号１２０を通して断路スイッチ１２２及び接地スイッチ１２４の動作を制御する。ループ制御検出回路１００は、制御ループが固定子巻線コイル３２を通る電流ＩREGULATEを制御又は調整中であるとき、断路スイッチ１２２を閉状態にかつ接地スイッチ１２４を開状態に置く。制御ループが電流ＩREGULATEを制御するのを喪失する又はこの電流を止めるとき必ず、ループ制御検出回路１００は、断路スイッチ１２２が開状態に置かれかつ接地スイッチ１２４が閉状態に置かれその結果ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートを接地するような使用禁止状態のループ制御検出信号１２０を供給する。これは、ＬＳＤ２４のゲート−ソース電圧を強制的に零にしてＬＳＤ２４をターンオフさせることによって電流ＩREGULATEを制御することから制御ループを有効に外す。
【０００９】
制御ループは、ＬＳＤ２４のゲート−ソース電圧を制御することによって固定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥを調整するのに使用される。ＬＳＤ２４のゲート−ソース電圧は、基準増幅器２８の出力によって確立される。ＬＳＤ２４は、飽和領域で動作する間、ＬＳＤ２４のドレイン、ソース、及びチャネルを流れる電流ＩＲＥＧＵＬＡＴＥを調整する。制御ループは、固定子巻線コイル３２からかつＬＳＤ２４を通して供給される電流ＩＲＥＧＵＬＡＴＥをまず感知しかつ鏡映することによって機能する。図１に示されたように、電流ＩＲＥＧＵＬＡＴＥは、センスＦＥＴ２６を通して鏡映され、かつ電流ＩＳＥＮＳＥとして指示される。これは、センスＦＥＴ２６のゲートとＬＳＤ２４のゲートとを一括に結合し、かつそれらのソースを接地することを通して達成される。ＬＳＤ２４のドレイン及びセンスＦＥＴ２６のドレインは、増幅器２５及びＦＥＴ２７を含む電圧ホロワ結線を通して結合される。この電圧ホロワ結線はＬＳＤ２４のドレイン電圧及びセンスＦＥＴ２６のドレイン電圧をほぼ同じレベルに維持することを保証し、これが電流ＩＳＥＮＳＥが電流ＩＲＥＧＵＬＡＴＥに比例することを保証する。電流ＩＳＥＮＳＥを電流帰還値と呼べる。
【００１０】
総合電力消費を最少限に維持するために、電流ＩＳＥＮＳＥは、電流ＩＲＥＧＵＬＡＴＥの或る比例値又は或る換算値で供給される。これは、ＬＳＤ２４のチャネンル幅対長さ比とセンスＦＥＴ２６のチャネル幅対長さ比との間の比較的高い比を提供することによって達成することができる。例えば、１０００：１の比が使用される。更に、図１に示された電流帰還制御ループをｎチャネルＭＯＳＦＥＴのようなｎチャネルＦＥＴを使用して実施しているが、種々の回路技術、及びｐチャネルＦＥＴ及び双極性接合トランジスタのようなトランジスタ技術のどれかを使用して実施してよい。
【００１１】
ＬＳＤ２４のケート−ソース電圧を制御する基準増幅器２８の出力を、次のようにして発生する。基準増幅器２８は、その反転端子に電流ＩＳＥＮＳＥを受けかつその非反転端子に基準電流ＩＲＥＦを受ける。基準電流ＩＲＥＦは基準電流源３０によって発生され、基準電流源３０は図１に示されていない電子回路によって提供されるＩＲＥＦＣＯＮＴＲＯＬと指示された外部制御線路を通して制御される。制御線路ＩＲＥＦＣＯＮＴＲＯＬは、多相直流電動機の固定子巻線内の整流を制御する整流子制御回路によって提供されることがある。いったん整流が起こると、固定子巻線コイルを通して供給される電流を零に減少させかつ維持することが、しばしば望まれる。
【００１２】
基準電流ＩＲＥＦが電流ＩＳＥＮＳＥの所望値又は目標値を表し、それで以て電流ＩＲＥＧＵＬＡＴＥが最終的に所望値で供給される。基準増幅器２８は、基準電流ＩＲＥＦと電流ＩＳＥＮＳＥを減算し、かつこの誤差値に利得Ａを乗じて出力制御信号を発生する。一般に、基準増幅器２８は基準電流ＩＲＥＦから電流ＩＳＥＮＳＥとの間の差を感知して相当する出力信号を発生し、この信号はＬＳＤ２４のゲート−ソース電圧、したがって、最終的に電流ＩＲＥＧＵＬＡＴＥを制御するために使用される。ＬＳＤ２４のゲート−ソース電圧を調節することによって、固定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥは制御される。それゆえ、基準増幅器２８は、電流ＩＲＥＧＵＬＡＴＥが基準電流ＩＲＥＦに比例する又は関係するようにＬＳＤ２４のゲート−ソース電圧を調節する。
【００１３】
制御ループが電流ＩＲＥＧＵＬＡＴＥを制御し続ける間、ループ制御検出回路１００はＬＳＤ２４及びセンスＦＥＴ２６へ供給されるゲート−ソース電圧を監視し続ける。制御ループが電流ＩＲＥＧＵＬＡＴＥを調整又は制御し続ける限り、ループ制御検出回路１００は使用可能状態のループ制御検出信号１２０を発生する。ループ制御検出信号１２０が使用可能状態で供給されるとき、断路スイッチ１２２は基準増幅器２８の出力をＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートに結合し、それゆえ、制御ループに電流ＩＲＥＧＵＬＡＴＥを制御することを続けさせる。接地スイッチ１２４は、使用可能状態のループ制御検出信号１２０を受信している間、開状態に置かれる。
【００１４】
ループ制御検出１００は制御ループが電流ＩＲＥＧＵＬＡＴＥをもはや制御できないことをいったん判定すると、ループ制御検出回路１００は使用禁止状態のループ制御検出信号１２０を供給する。結果として、断路スイッチ１２２が開かれて、基準増幅器２８の出力はＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートにもはや結合されなくなる。ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートが接地スイッチ１２４を通して接地される結果、ゲート−ソース電圧が零になる。これがＬＳＤ２４をターンオフし、その結果、電流ＩＲＥＧＵＬＡＴＥを零に移行させかつ零に留まらせて、電流帰還制御ループを有効に減結合し又は外して、この制御ループが電流ＩＲＥＧＵＬＡＴＥを制御するのを禁止する。もし基準増幅器２８の出力がＬＳＤ２４のゲートに結合されたままであるならば、予期しないかつ好ましくない電流ＩＲＥＧＵＬＡＴＥを発生することがある。
【００１５】
ループ制御検出回路１００は、ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低いか又はこのゲート−ソース電圧が供給電圧Ｖｃｃより僅かでも高く供給されるかどうかを判定することによって電流ＩＲＥＧＵＬＡＴＥを制御し続けることができる。ループ制御検出回路１００の１実施例を図２に示しかつ下に説明する。
【００１６】
図２はループ制御検出回路１００のブロック回路図である。ループ制御検出回路１００は、第１フリップフロップ１０４のクリヤ入力に結合された第１比較器１０２及び第２フリップフロップ１０８のクリヤ入力に結合された第２比較器１０６を含む。第１比較器１０２及び第２比較器１０６を比較回路と呼べるのに対して、第１フリップフロップ１０４及び第２フリップフロップ１０８を蓄積回路と呼べる。図２に示された実施例では、第１フリップフロップ１０４及び第２フリップフロップ１０８は、遅延フリップフロップすなわちＤ型フリップフロップを使用して実施される。第１フリップフロップ１０４の出力及び第２フリップフロップ１０８の出力は、ＡＮＤゲートとして実施された使用許可（ｅｎａｂｌｉｎｇ）回路１１０への入力として供給される。使用許可回路１１０は、ループ制御検出信号１２０を供給する。ループ制御検出信号１２０は、図１に示された電流帰還制御ループが電流ＩＲＥＧＵＬＡＴＥのような特定電子回路値を依然調整中であるかどうかを表示する。ループ制御検出信号１２０は、図１の断路スイッチ１２２及び接地スイッチ１２４に関して前に論じた制御の検出された喪失に応答して所望の又は適当な措置を取るために使用されることがある。
【００１７】
第１比較器１０２は、監視されている制御ループをこの比較器の負端子に結合する一方、この比較器の正端子を０．６Ｖのよう基準電圧に結合する。図２の実施例では、第１比較器１０２の負端子は第２比較器１０６の正端子と共にＬＳＤ２４とセンスＦＥＴ２６とのゲートに結合され、このゲートはこれらのＦＥＴの両方のゲート−ソース電圧を供給する。この電圧を帰還制御ループ信号と呼べる。ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低く降下するときＬＳＤ２４がターンオフされて電流ＩＲＥＧＵＬＡＴＥを制御するのを止めるように、０．６Ｖ基準電圧はＬＳＤ２４のゲート−ソースしきい電圧に相関するように設計される。同様に、第２比較回路１０６の負端子は、供給電圧Ｖｃｃに相当する４．８Ｖのような基準電圧に結合する。もし基準増幅器２８が制御を喪失し、母線電圧又は供給電圧Ｖｃｃで出力を供給するならば、第２比較器１０６がこのような事象を検出することになる。
【００１８】
第１比較器１０２及び第２比較器１０６は、いつ図１の制御ループが制御を喪失するか、すなわち、電流ＩＲＥＧＵＬＡＴＥをもはや制御しないかを判定するために使用される。結果として、ループ制御検出信号１２０が使用禁止状態で最終的に供給されて、監視されている制御ループによる制御の喪失を表示する。これは、次のようにして達成される。
【００１９】
初期的に、第１フリップフロップ１０４及び第２フリップフロップ１０８がそれらのクロック入力に整流子制御信号を受信しかつそれらの入力に供給電圧Ｖｃｃを受ける。整流子制御信号は、タイミング信号と呼んでよく、かつ、この実施例では、整流が固定子巻線内で起こったかどうか、かつ起こった結果、図１の制御ループが固定子巻線コイル３２を通して電流ＩＲＥＧＵＬＡＴＥを制御するように使用可能とされるはずであることを表示する。このタイミング信号を使用可能状態で受信する結果、第１フリップフロップ１０４及び第２フリップフロップ１０８は、それらの出力Ｑに入力信号電圧Ｖｃｃを供給し、次いで、これが使用許可回路１１０に供給される。第１フリップフロップ１０４の出力及び第２フリップフロップ１０８の出力の両方が使用可能状態で供給される結果、使用許可回路１１０は初期的に使用可能状態のループ制御検出信号１２０を供給する。
【００２０】
第１比較器１０２及び第２比較器１０６は、ＬＳＤ２４のゲート−ソース電圧をこれらの比較器それぞれの基準電圧値と連続的に比較することによって制御ループの状態を監視し続ける。本実施例では基準電圧値を使用するが、他の実施例は基準電流を使用することがあるのは、云うまでもない。第１比較器１０２は第１比較出力信号を発生し、この信号はＬＳＤ２４のゲート−ソース電圧が０．６Ｖより高い間は使用禁止状態で供給される。第１比較器１０２は、ＬＳＤ２４のゲート−ソース電圧が０．６Ｖより低いとき、使用可能状態の第１比較出力信号を発生する。第１比較出力信号は、第１フリップフロップ１０４のクリヤ入力に供給される。それゆえ、第１比較出力信号が使用可能状態で供給されるとき、第１フリップフロップ１０４の出力Ｑはクリヤされる。その結果、ループ制御検出信号１２０は使用禁止状態で供給される。
【００２１】
同様に、もし第２比較器１０６が４．８Ｖのような供給電圧Ｖｃｃより高い値でＬＳＤ２４のゲート−ソース電圧を検出するならば、第２比較器１０６は、使用可能状態の第２比較出力信号を第２フリップフロップ１０８のクリヤ入力に供給する。その結果、第２フリップフロップ１０８の出力Ｑはクリヤされ、使用禁止状態で供給される。その結果また、使用許可回路１１０が使用禁止状態のループ制御検出信号１０２を供給し、このことがＬＳＤ２４のゲートを接地して、電流ＩＲＥＧＵＬＡＴＥを零にする。
【００２２】
図３は、電流ＩＲＥＧＵＬＡＴＥとループ制御検出信号１２０との間の関係を表示するタイミング及び電流状態の線図である。図３の上部に、電流ＩＲＥＧＵＬＡＴＥがループ制御検出信号１２０と共に示されている。この線図は、ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低く降下する場合の第１比較器１０２及び第１フリップフロップ１０４の動作結果を図解することを意図する。
電流ＩＲＥＧＵＬＡＴＥは初期的に定常値で供給され、次いでＬＳＤ２４のゲート−ソース電圧を減少するとこれが電流ＩＲＥＧＵＬＡＴＥを減少させるので、次第に低くなるように傾斜する。ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧レベルより低く降下するや否や、第１比較器１０２がこれを検出しかつこれに応答して第１フリップフロップ１０４の出力Ｑをクリヤする。これが、ループ制御検出信号１２０に使用可能状態から使用禁止状態への遷移を起こさせる。次いで、ループ制御検出信号１２０が図１に示された接地スイッチ１２４を閉じさせ、このことがＬＳＤ２４のゲート−ソース電圧を零に減少させ、制御ループ電子回路をターンオフさせる。
【００２３】
図３の下部は、供給電圧Ｖｃｃを超えるＬＳＤ２４のゲート−ソース電圧を検出する第２比較器１０６及び第２フリップフロップ１０８の動作の効果を図解する。図示されたように、電流ＩＲＥＧＵＬＡＴＥは、初期的に低又は零値で供給され、次いで、電流ＩＲＥＧＵＬＡＴＥを調整するＬＳＤ２４のゲート−ソース電圧が供給電圧Ｖｃｃに等しくなるか又はこれを超えるような時刻まで、値を増大する。このような時刻に、基準増幅器２８はその出力信号を母線電圧又は供給電圧Ｖｃｃ以上にして供給する。このことが、制御ループが制御を喪失し、もはや電流ＩＲＥＧＵＬＡＴＥを有効に制御できなくなることを表示する。第２比較器１０６及び第２フリップフロップ１０８は、この状態を検出しかつ第２フリップフロップ１０８の出力を使用禁止状態で又はクリヤ状態で供給する。この結果、使用許可回路１１０が使用禁止状態のループ制御検出信号１２０を供給し、これが更に断路スイッチ１２２を開きかつ接地スイッチ１２４を閉じ、それであるからＬＳＤ２４とセンスＦＥＴ２６とのゲート−ソース電圧を０Ｖにする又は接地する。
【００２４】
それゆえ、本発明により、前に記載された利点を満足するループ制御検出回路及び電流帰還を検出する方法が提供されたことは、明らかである。好適実施例が詳細に説明されたが、云うまでもなく、これに、本発明の範囲から逸脱することなく、種々の変化、置換、及び変形を施すことができる。例えば、本発明はいつ制御ループが制御を止めるかを判定するために制御ループ内の電流帰還を検出することに関して図解されかつ説明されたが、本発明を、電流帰還のみに限定するのではなく、代わりに電圧及び他の電子回路パラメータを検出するのにも使用することができる。離散回路又は分離回路として本好適実施例に説明されかつ図解された回路は、１つの回路に組み合わされても又は分離回路に分割されても、本発明の範囲から逸脱することはない。更に、本明細書に図解された直接接続を、２つの装置を直接接続することなく１つの又は複数の中継装置を通して単に互いに結合するように、当業者は変更することもでき、それでも、本発明によって実証された所望結果を依然として達成することがきる。好適実施例の他の変化、置換、及び変形は、当業者によって容易に確かめられ、かつ前掲の特許請求の範囲によって定義された本発明の精神及び範囲から逸脱することなく、施すことができるであろう。
【００２５】
以上の説明に関して更に以下の項を開示する。
【００２６】
（１） いつ制御ループが制御を喪失するかを検出するループ制御検出回路であって、
前記制御ループからの帰還制御ループ信号を基準信号と比較しかつ、前記比較に応答して、前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する比較回路、及び
使用可能状態のタイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するように動作可能な蓄積回路であって、前記比較出力信号を受信しかつ、前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な前記蓄積回路
を含むループ制御検出回路。
【００２７】
（２） 第１項記載のループ制御検出回路において、前記比較回路は比較器であるループ制御検出回路。
【００２８】
（３） 第１項記載のループ制御検出回路において、前記蓄積回路はフリップフロップであるループ制御検出回路。
【００２９】
（４） 第３項記載のループ制御検出回路において、前記蓄積回路は遅延フリップフロップであるループ制御検出回路。
【００３０】
（５） 第１項記載のループ制御検出回路において、前記蓄積回路は入力信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記入力信号に相当する値で前記ループ制御検出信号を供給するように動作可能であるループ制御検出回路。
【００３１】
（６） 第１項記載のループ制御検出回路において、前記帰還制御ループ信号と前記基準信号とは電圧として供給されるループ制御検出回路。
【００３２】
（７） 第１項記載のループ制御検出回路において、前記制御ループは電界効果トランジスタのゲート−ソース電圧を制御することによって電流を制御し、及び前記帰還制御ループ信号は前記電界効果トランジスタのゲート−ソース電圧であるループ制御検出回路。
【００３３】
（８） 第１項記載のループ制御検出回路において、前記制御ループは多相直流電動機内の固定子巻線を通る電流を制御するように設計されるループ制御検出回路。
【００３４】
（９） 第８項記載のループ制御検出回路において、前記タイミング信号は電流が前記固定子巻線を通して供給されるはずであることを表示する整流子制御信号であるループ制御検出回路。
【００３５】
（１０） 第１項記載のループ制御検出回路において、前記比較回路は前記基準信号が前記帰還制御ループ信号より大きいか又は前記帰還制御ループ信号に等しいかどうかを表示する状態の前記比較出力信号を発生するように動作可能であり、及び前記蓄積回路は、前記基準信号が前記帰還制御ループ信号より大きい又は前記帰還制御ループ信号に等しいことを表示する状態の前記ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３６】
（１１） 第１項記載のループ制御検出回路において、前記比較回路は、前記制御ループからの前記帰還制御ループ信号を第１基準信号と比較しかつ、前記比較に応答して、前記第１基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の第１比較出力信号を発生するように動作可能な第１比較器を含み、及び前記蓄積回路は、前記タイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態の第１ループ制御検出信号を発生するように動作可能な第１フリップフロップを含み、前記第１フリップフロップは、前記第１基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記第１比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３７】
（１２） 第１１項記載のループ制御検出回路において、前記比較回路は、前記帰還制御ループ信号を第２基準信号と比較しかつ、前記比較に応答して、前記帰還制御ループ信号が前記第２基準信号より大きいかどうかを表示する状態の第２比較出力信号を発生するように動作可能な第２比較器を含み、及び前記蓄積回路は、前記タイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態の第２ループ制御検出信号を発生するように動作可能な第２フリップフロップを含み、前記第２フリップフロップは、前記帰還制御ループ信号が前記第２基準信号より大きいことを表示する状態の前記第２比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記第２ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３８】
（１３） 第１２項記載のループ制御検出回路であって、
前記第１フリップフロップから前記第１ループ制御検出信号を受信し、前記第２フリップフロップから前記第２ループ制御検出信号を受信し、かつ、前記制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号又は前記第２ループ制御検出信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な使用許可回路
を更に含むループ制御検出回路。
【００３９】
（１４） 第１３項記載のループ制御検出回路において、前記使用許可回路がＡＮＤゲートであるループ制御検出回路。
【００４０】
（１５） 第１項記載のループ制御検出回路において、前記制御ループが電流帰還制御ループであるループ制御検出回路。
【００４１】
（１６） 電流を制御するために電流帰還を使用する制御ループ、及びループ制御検出回路であって、
前記制御ループからの帰還制御ループ信号を基準信号と比較しかつ、前記比較に応答して、前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する比較回路と、
使用可能状態のタイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するように動作可能な蓄積回路であって、前記比較出力信号を受信しかつ、前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な前記蓄積回路と
を備える前記ループ制御検出回路
を含む制御電子回路。
【００４２】
（１７） 第１６項記載の制御電子回路において、前記制御ループは電界効果トランジスタのゲート−ソース電圧を制御することによって電流を制御し、及び前記帰還制御ループ信号は前記電界効果トランジスタのゲート−ソース電圧である制御電子回路。
【００４３】
（１８） 第１７項記載の制御電子回路において、前記ループ制御検出制御回路は前記制御ループを前記電界効果トランジスタから外し及び該トランジスタと係合させるために前記スイッチを開き及び閉じるように動作可能であり、前記スイッチは、前記制御ループが制御中であることを表示する状態の前記ループ制御検出信号が供給されるとき前記制御ループを係合させ、及び前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号が供給されるとき前記制御ループを外すように動作可能である制御電子回路。
【００４４】
（１９） 制御ループ内の電流帰還を検出する方法であって、
前記制御ループからの電流帰還パラメータに関係した帰還制御ループ信号を基準信号と比較するステップ、
前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生するステップ、
使用可能状態のタイミング信号を受信しかつ前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するステップ、
前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を発生することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するステップ
を含む方法。
【００４５】
（２０） 第１９項記載の方法において、前記帰還制御ループ信号は電界効果トランジスタのゲート−ソース電圧である方法。
【００４６】
（２１） 第１９項記載の方法であって、
前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生することに応答して、制御されつつある電子回路から前記制御ループを外すステップを
更に含む方法。
【００４７】
（２２） 制御ループが制御中であるか制御を止めているかを判定するために電流帰還制御ループ内の帰還値を検出するループ制御検出回路（１００）が提供される。前記ループ制御検出回路（１００）は、比較回路及び蓄積回路を含む。
前記比較回路は、低側励振器（２４）のゲート電圧又はゲート−ソース電圧として供給される電流帰還制御ループからの帰還制御ループ信号を受信する第１比較器（１０２）及び第２比較器（１０６）を含む。前記第１比較器（１０２）は、前記帰還制御ループ信号を前記低側励振器（２４）のしきい電圧に相当する第１電圧基準信号と比較しかつ、前記比較に応答して、第１比較出力信号を発生する。前記第２比較器（１０６）は、前記帰還制御ループ信号を前記電流帰還制御ループの基準増幅器（２８）の母線電圧又は供給電圧に相当する第２電圧基準信号と比較しかつ、前記比較に応答して、第２比較出力信号を発生する。前記蓄積回路は、第１フリップフロップ（１０４）、第２フリップフロップ（１０８）、及び使用許可回路（１１０）を含む。第１フリップフロップ（１０４）及び第２フリップフロップ（１０８）は、これらのクロック入力に整流子制御信号のような、タイミング信号を使用可能状態で受信し、かつ、前記受信に応答して、前記電流帰還制御ループが制御中であることを表示する状態の、それぞれ、第１ループ制御検出信号及び第２ループ制御検出信号を発生する。第１フリップフロップ（１０４）及び第２フリップフロップ（１０８）は、それぞれ、第１比較出力信号及び第２比較出力信号を受信し、かつ、それぞれ、第１ループ制御検出信号及び第２ループ制御検出信号を発生する。前記第１ループ制御検出信号は、前記第１基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記第１比較出力信号を受信することに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態で発生される。前記第２ループ制御検出信号は、前記第２基準信号が前記帰還制御ループ信号より小さいことを表示する状態の前記第２比較出力信号を受信するすることに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態で発生される。前記使用許可回路（１１０）は、第１ループ制御検出信号及び第２ループ制御検出信号を受信し、かつ、前記電流帰還制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号又は前記第２ループ制御検出信号を受信することに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態のループ制御検出信号（１２０）を発生する。
【図面の簡単な説明】
【図１】制御ループに結合された本発明の好適実施例のループ制御検出回路を含む回路ブロック図。
【図２】本発明の好適実施例のループ制御検出回路の回路図。
【図３】制御ループの制御対象である電流ＩＲＥＧＵＬＡＴＥと本発明の好適実施例のループ制御検出回路のループ制御検出信号との間の関係を示すタイミング及び電流状態の線図。
【符号の説明】
２４ ＬＳＤ
２５ （電圧ホロワ結線を構成する）増幅器
２６ センスＦＥＴ
２７ （電圧ホロワ結線を構成する）ＦＥＴ
２８ 基準増幅器
３０ 基準電流源
３２ 固定子巻線コイル
１００ ループ制御検出回路
１０２ 第１比較器
１０４ 第１フリップフロップ
１０６ 第２比較器
１０８ 第２フリップフロップ
１１０ 使用許可回路
１２２ 断路スイッチ
１２４ 接地スイッチ
【発明の属する技術分野】
本発明は、一般に制御電子回路の分野、特にループ制御検出回路及び電流帰還を検出する方法に関する。
【０００２】
制御ループは、電流及び電圧のような電気量を制御又は調整することによって種々の値を監視及び制御するために電子回路内に広範囲に使用される。例えば、多相直流電動機（ｐｏｌｙｐｈａｓｅ ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ ｍｏｔｏｒ）の固定子巻線を通る電流は、特定状態にある間又は整流中に巻線を通る電流を調整する種々の制御ループを使用して制御される。
【０００３】
一定の時々にかつ一定の条件の生じている間中、制御ループは、制御を喪失することがあり、電流又は電圧のような特定の電気量をもはや調整又は制御することができなくなる。制御のこの喪失は、回路を望むように動作するのを妨げる望ましくない又は予期し得ない回路挙動を招くことがある。時には、制御のこの喪失は、もし正しい処置を取らないならば、システムに全面的な故障を起こさせることがある。制御ループの制御の喪失が或る時間間隔にわたって未検出のまま進むとき、問題は更に大きくなる。
【０００４】
しばしば、特定制御ループによる制御の喪失は、もし知られるならば、特定状態又は特定事象の終端の前兆を示し、他の回路又は他の制御ループが電気量を更に制御又は調整するのをトリガする。制御のこの喪失が敏速に検出されないならば又は或る時間間隔にわたって余りに長く未検出のまま進むならば、制御回路のような他の回路を時機を得て実施に移すことができないので、総合システム性能は損なわれる。例えば、整流が多相直流電動機の固定子巻線内で起こるならば、電流は１つのコイルを通してスイッチオフされかつ他のコイル内てスイッチオンされる。固定子巻線コイルを通る電流は、電流帰還を有する制御ループを使用して制御される。コイルを通る電流がいったんスイッチオフされると、制御ループは制御を喪失しかつ電流は総合電動機性能を増長するために零に維持されるはずである。問題は、制御ループがそのコイルを通して電流を更に制御しようと企図するときに起こり、そのコイルを通して望ましくない電流を生じる。
【０００５】
【発明が解決しようとする課題】
前述から判るのは、制御ループが制御を喪失したかどうか又は特定電子回路パラメータをもはや制御又は調整することができないかどうかかつこれがいつかを判定するためにループ制御検出回路及び制御ループ内の電流帰還を検出する方法の必要が高まっていることである。本発明によれば、制御ループによる制御の喪失が未検出のまま進むとき出合う欠点及び問題を実質的に除去する又は減少させるループ制御検出回路及び制御ループ内の帰還を検出する方法が提供される。
【０００６】
【課題を解決するための手段】
本発明によれば、いつ制御ループが制御を喪失したかを判定するために制御ループ内の帰還値を検出するループ制御検出回路が提供される。ループ制御検出回路は、比較回路及び蓄積回路を含む。比較回路は、制御ループからの帰還制御ループ信号を基準信号と比較し、かつ、比較に応答して、基準信号が帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する。これに代えて、又はこれに追加して、比較回路は、制御ループからの帰還制御ループ信号を第２基準信号と比較し、かつ、比較に応答して、第２基準信号が帰還制御ループ信号より小さいかどうかを表示する状態の比較出力信号を発生する。蓄積回路は、使用可能（ｅｎａｂｌｅｄ）状態の、整流子制御信号のようなタイミング信号を受信し、かつ、これに応答して、制御ループが制御中であることを表示する状態のループ制御検出信号を発生する。蓄積回路は、また、比較出力信号を受信し、かつ、基準信号が帰還制御ループ信号より大きいことを表示する状態の又は第２基準信号が帰還制御ループ信号より小さいことを表示する状態の比較出力信号を受信することに応答して、制御ループが制御を止めていることを表示する状態のループ制御検出信号を発生する。
【０００７】
本発明は、種々の技術的利点を提供する。本発明の技術的利点は、いつ制御ループが制御を喪失したか又は回路パラメータをもはや制御できないかを判定する能力を含む。本発明の他の技術的利点は、制御ループが制御を喪失したことを検出することに応答して制御ループを外す能力を含む。この結果、総合性能を向上しかつ信頼性を増長する。本発明の更に他の技術的利点は、より一貫した電子回路性能を含む。更に他の技術的利点は、制御ループが制御を喪失したことを判定することに応答して、追加の制御電子回路のような、追加の電子回路を実施に移す能力である。他の技術的利点は、後に使用する図面、及び後の説明、及び前掲の特許請求の範囲から当業者に容易に明らかである。
【０００８】
【発明の実施の形態】
図１は、固定子巻線コイル３２を通る電流を調整又は制御するために電流帰還を使用する電流帰還制御ループに結合されたループ制御検出回路１００を示すブロック回路図である。固定子巻線コイル３２は１相であっても又は多相整流子直流電動機内に使用された固定子巻線のコイルであってもよい。ループ制御検出回路１００は、低側励振器（ｌｏｗ ｓｉｄｅ ｄｒｉｖｅｒ）（以下、ＬＳＤと称する）２４のゲート及びセンス電界効果トランジスタ（以下、センスＦＥＴと称する）２６のゲートに結合し、かつループ制御検出信号１２０を通して断路スイッチ１２２及び接地スイッチ１２４の動作を制御する。ループ制御検出回路１００は、制御ループが固定子巻線コイル３２を通る電流ＩREGULATEを制御又は調整中であるとき、断路スイッチ１２２を閉状態にかつ接地スイッチ１２４を開状態に置く。制御ループが電流ＩREGULATEを制御するのを喪失する又はこの電流を止めるとき必ず、ループ制御検出回路１００は、断路スイッチ１２２が開状態に置かれかつ接地スイッチ１２４が閉状態に置かれその結果ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートを接地するような使用禁止状態のループ制御検出信号１２０を供給する。これは、ＬＳＤ２４のゲート−ソース電圧を強制的に零にしてＬＳＤ２４をターンオフさせることによって電流ＩREGULATEを制御することから制御ループを有効に外す。
【０００９】
制御ループは、ＬＳＤ２４のゲート−ソース電圧を制御することによって固定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥを調整するのに使用される。ＬＳＤ２４のゲート−ソース電圧は、基準増幅器２８の出力によって確立される。ＬＳＤ２４は、飽和領域で動作する間、ＬＳＤ２４のドレイン、ソース、及びチャネルを流れる電流ＩＲＥＧＵＬＡＴＥを調整する。制御ループは、固定子巻線コイル３２からかつＬＳＤ２４を通して供給される電流ＩＲＥＧＵＬＡＴＥをまず感知しかつ鏡映することによって機能する。図１に示されたように、電流ＩＲＥＧＵＬＡＴＥは、センスＦＥＴ２６を通して鏡映され、かつ電流ＩＳＥＮＳＥとして指示される。これは、センスＦＥＴ２６のゲートとＬＳＤ２４のゲートとを一括に結合し、かつそれらのソースを接地することを通して達成される。ＬＳＤ２４のドレイン及びセンスＦＥＴ２６のドレインは、増幅器２５及びＦＥＴ２７を含む電圧ホロワ結線を通して結合される。この電圧ホロワ結線はＬＳＤ２４のドレイン電圧及びセンスＦＥＴ２６のドレイン電圧をほぼ同じレベルに維持することを保証し、これが電流ＩＳＥＮＳＥが電流ＩＲＥＧＵＬＡＴＥに比例することを保証する。電流ＩＳＥＮＳＥを電流帰還値と呼べる。
【００１０】
総合電力消費を最少限に維持するために、電流ＩＳＥＮＳＥは、電流ＩＲＥＧＵＬＡＴＥの或る比例値又は或る換算値で供給される。これは、ＬＳＤ２４のチャネンル幅対長さ比とセンスＦＥＴ２６のチャネル幅対長さ比との間の比較的高い比を提供することによって達成することができる。例えば、１０００：１の比が使用される。更に、図１に示された電流帰還制御ループをｎチャネルＭＯＳＦＥＴのようなｎチャネルＦＥＴを使用して実施しているが、種々の回路技術、及びｐチャネルＦＥＴ及び双極性接合トランジスタのようなトランジスタ技術のどれかを使用して実施してよい。
【００１１】
ＬＳＤ２４のケート−ソース電圧を制御する基準増幅器２８の出力を、次のようにして発生する。基準増幅器２８は、その反転端子に電流ＩＳＥＮＳＥを受けかつその非反転端子に基準電流ＩＲＥＦを受ける。基準電流ＩＲＥＦは基準電流源３０によって発生され、基準電流源３０は図１に示されていない電子回路によって提供されるＩＲＥＦＣＯＮＴＲＯＬと指示された外部制御線路を通して制御される。制御線路ＩＲＥＦＣＯＮＴＲＯＬは、多相直流電動機の固定子巻線内の整流を制御する整流子制御回路によって提供されることがある。いったん整流が起こると、固定子巻線コイルを通して供給される電流を零に減少させかつ維持することが、しばしば望まれる。
【００１２】
基準電流ＩＲＥＦが電流ＩＳＥＮＳＥの所望値又は目標値を表し、それで以て電流ＩＲＥＧＵＬＡＴＥが最終的に所望値で供給される。基準増幅器２８は、基準電流ＩＲＥＦと電流ＩＳＥＮＳＥを減算し、かつこの誤差値に利得Ａを乗じて出力制御信号を発生する。一般に、基準増幅器２８は基準電流ＩＲＥＦから電流ＩＳＥＮＳＥとの間の差を感知して相当する出力信号を発生し、この信号はＬＳＤ２４のゲート−ソース電圧、したがって、最終的に電流ＩＲＥＧＵＬＡＴＥを制御するために使用される。ＬＳＤ２４のゲート−ソース電圧を調節することによって、固定子巻線コイル３２を通る電流ＩＲＥＧＵＬＡＴＥは制御される。それゆえ、基準増幅器２８は、電流ＩＲＥＧＵＬＡＴＥが基準電流ＩＲＥＦに比例する又は関係するようにＬＳＤ２４のゲート−ソース電圧を調節する。
【００１３】
制御ループが電流ＩＲＥＧＵＬＡＴＥを制御し続ける間、ループ制御検出回路１００はＬＳＤ２４及びセンスＦＥＴ２６へ供給されるゲート−ソース電圧を監視し続ける。制御ループが電流ＩＲＥＧＵＬＡＴＥを調整又は制御し続ける限り、ループ制御検出回路１００は使用可能状態のループ制御検出信号１２０を発生する。ループ制御検出信号１２０が使用可能状態で供給されるとき、断路スイッチ１２２は基準増幅器２８の出力をＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートに結合し、それゆえ、制御ループに電流ＩＲＥＧＵＬＡＴＥを制御することを続けさせる。接地スイッチ１２４は、使用可能状態のループ制御検出信号１２０を受信している間、開状態に置かれる。
【００１４】
ループ制御検出１００は制御ループが電流ＩＲＥＧＵＬＡＴＥをもはや制御できないことをいったん判定すると、ループ制御検出回路１００は使用禁止状態のループ制御検出信号１２０を供給する。結果として、断路スイッチ１２２が開かれて、基準増幅器２８の出力はＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートにもはや結合されなくなる。ＬＳＤ２４のゲート及びセンスＦＥＴ２６のゲートが接地スイッチ１２４を通して接地される結果、ゲート−ソース電圧が零になる。これがＬＳＤ２４をターンオフし、その結果、電流ＩＲＥＧＵＬＡＴＥを零に移行させかつ零に留まらせて、電流帰還制御ループを有効に減結合し又は外して、この制御ループが電流ＩＲＥＧＵＬＡＴＥを制御するのを禁止する。もし基準増幅器２８の出力がＬＳＤ２４のゲートに結合されたままであるならば、予期しないかつ好ましくない電流ＩＲＥＧＵＬＡＴＥを発生することがある。
【００１５】
ループ制御検出回路１００は、ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低いか又はこのゲート−ソース電圧が供給電圧Ｖｃｃより僅かでも高く供給されるかどうかを判定することによって電流ＩＲＥＧＵＬＡＴＥを制御し続けることができる。ループ制御検出回路１００の１実施例を図２に示しかつ下に説明する。
【００１６】
図２はループ制御検出回路１００のブロック回路図である。ループ制御検出回路１００は、第１フリップフロップ１０４のクリヤ入力に結合された第１比較器１０２及び第２フリップフロップ１０８のクリヤ入力に結合された第２比較器１０６を含む。第１比較器１０２及び第２比較器１０６を比較回路と呼べるのに対して、第１フリップフロップ１０４及び第２フリップフロップ１０８を蓄積回路と呼べる。図２に示された実施例では、第１フリップフロップ１０４及び第２フリップフロップ１０８は、遅延フリップフロップすなわちＤ型フリップフロップを使用して実施される。第１フリップフロップ１０４の出力及び第２フリップフロップ１０８の出力は、ＡＮＤゲートとして実施された使用許可（ｅｎａｂｌｉｎｇ）回路１１０への入力として供給される。使用許可回路１１０は、ループ制御検出信号１２０を供給する。ループ制御検出信号１２０は、図１に示された電流帰還制御ループが電流ＩＲＥＧＵＬＡＴＥのような特定電子回路値を依然調整中であるかどうかを表示する。ループ制御検出信号１２０は、図１の断路スイッチ１２２及び接地スイッチ１２４に関して前に論じた制御の検出された喪失に応答して所望の又は適当な措置を取るために使用されることがある。
【００１７】
第１比較器１０２は、監視されている制御ループをこの比較器の負端子に結合する一方、この比較器の正端子を０．６Ｖのよう基準電圧に結合する。図２の実施例では、第１比較器１０２の負端子は第２比較器１０６の正端子と共にＬＳＤ２４とセンスＦＥＴ２６とのゲートに結合され、このゲートはこれらのＦＥＴの両方のゲート−ソース電圧を供給する。この電圧を帰還制御ループ信号と呼べる。ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低く降下するときＬＳＤ２４がターンオフされて電流ＩＲＥＧＵＬＡＴＥを制御するのを止めるように、０．６Ｖ基準電圧はＬＳＤ２４のゲート−ソースしきい電圧に相関するように設計される。同様に、第２比較回路１０６の負端子は、供給電圧Ｖｃｃに相当する４．８Ｖのような基準電圧に結合する。もし基準増幅器２８が制御を喪失し、母線電圧又は供給電圧Ｖｃｃで出力を供給するならば、第２比較器１０６がこのような事象を検出することになる。
【００１８】
第１比較器１０２及び第２比較器１０６は、いつ図１の制御ループが制御を喪失するか、すなわち、電流ＩＲＥＧＵＬＡＴＥをもはや制御しないかを判定するために使用される。結果として、ループ制御検出信号１２０が使用禁止状態で最終的に供給されて、監視されている制御ループによる制御の喪失を表示する。これは、次のようにして達成される。
【００１９】
初期的に、第１フリップフロップ１０４及び第２フリップフロップ１０８がそれらのクロック入力に整流子制御信号を受信しかつそれらの入力に供給電圧Ｖｃｃを受ける。整流子制御信号は、タイミング信号と呼んでよく、かつ、この実施例では、整流が固定子巻線内で起こったかどうか、かつ起こった結果、図１の制御ループが固定子巻線コイル３２を通して電流ＩＲＥＧＵＬＡＴＥを制御するように使用可能とされるはずであることを表示する。このタイミング信号を使用可能状態で受信する結果、第１フリップフロップ１０４及び第２フリップフロップ１０８は、それらの出力Ｑに入力信号電圧Ｖｃｃを供給し、次いで、これが使用許可回路１１０に供給される。第１フリップフロップ１０４の出力及び第２フリップフロップ１０８の出力の両方が使用可能状態で供給される結果、使用許可回路１１０は初期的に使用可能状態のループ制御検出信号１２０を供給する。
【００２０】
第１比較器１０２及び第２比較器１０６は、ＬＳＤ２４のゲート−ソース電圧をこれらの比較器それぞれの基準電圧値と連続的に比較することによって制御ループの状態を監視し続ける。本実施例では基準電圧値を使用するが、他の実施例は基準電流を使用することがあるのは、云うまでもない。第１比較器１０２は第１比較出力信号を発生し、この信号はＬＳＤ２４のゲート−ソース電圧が０．６Ｖより高い間は使用禁止状態で供給される。第１比較器１０２は、ＬＳＤ２４のゲート−ソース電圧が０．６Ｖより低いとき、使用可能状態の第１比較出力信号を発生する。第１比較出力信号は、第１フリップフロップ１０４のクリヤ入力に供給される。それゆえ、第１比較出力信号が使用可能状態で供給されるとき、第１フリップフロップ１０４の出力Ｑはクリヤされる。その結果、ループ制御検出信号１２０は使用禁止状態で供給される。
【００２１】
同様に、もし第２比較器１０６が４．８Ｖのような供給電圧Ｖｃｃより高い値でＬＳＤ２４のゲート−ソース電圧を検出するならば、第２比較器１０６は、使用可能状態の第２比較出力信号を第２フリップフロップ１０８のクリヤ入力に供給する。その結果、第２フリップフロップ１０８の出力Ｑはクリヤされ、使用禁止状態で供給される。その結果また、使用許可回路１１０が使用禁止状態のループ制御検出信号１０２を供給し、このことがＬＳＤ２４のゲートを接地して、電流ＩＲＥＧＵＬＡＴＥを零にする。
【００２２】
図３は、電流ＩＲＥＧＵＬＡＴＥとループ制御検出信号１２０との間の関係を表示するタイミング及び電流状態の線図である。図３の上部に、電流ＩＲＥＧＵＬＡＴＥがループ制御検出信号１２０と共に示されている。この線図は、ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧より低く降下する場合の第１比較器１０２及び第１フリップフロップ１０４の動作結果を図解することを意図する。
電流ＩＲＥＧＵＬＡＴＥは初期的に定常値で供給され、次いでＬＳＤ２４のゲート−ソース電圧を減少するとこれが電流ＩＲＥＧＵＬＡＴＥを減少させるので、次第に低くなるように傾斜する。ＬＳＤ２４のゲート−ソース電圧がそのしきい電圧レベルより低く降下するや否や、第１比較器１０２がこれを検出しかつこれに応答して第１フリップフロップ１０４の出力Ｑをクリヤする。これが、ループ制御検出信号１２０に使用可能状態から使用禁止状態への遷移を起こさせる。次いで、ループ制御検出信号１２０が図１に示された接地スイッチ１２４を閉じさせ、このことがＬＳＤ２４のゲート−ソース電圧を零に減少させ、制御ループ電子回路をターンオフさせる。
【００２３】
図３の下部は、供給電圧Ｖｃｃを超えるＬＳＤ２４のゲート−ソース電圧を検出する第２比較器１０６及び第２フリップフロップ１０８の動作の効果を図解する。図示されたように、電流ＩＲＥＧＵＬＡＴＥは、初期的に低又は零値で供給され、次いで、電流ＩＲＥＧＵＬＡＴＥを調整するＬＳＤ２４のゲート−ソース電圧が供給電圧Ｖｃｃに等しくなるか又はこれを超えるような時刻まで、値を増大する。このような時刻に、基準増幅器２８はその出力信号を母線電圧又は供給電圧Ｖｃｃ以上にして供給する。このことが、制御ループが制御を喪失し、もはや電流ＩＲＥＧＵＬＡＴＥを有効に制御できなくなることを表示する。第２比較器１０６及び第２フリップフロップ１０８は、この状態を検出しかつ第２フリップフロップ１０８の出力を使用禁止状態で又はクリヤ状態で供給する。この結果、使用許可回路１１０が使用禁止状態のループ制御検出信号１２０を供給し、これが更に断路スイッチ１２２を開きかつ接地スイッチ１２４を閉じ、それであるからＬＳＤ２４とセンスＦＥＴ２６とのゲート−ソース電圧を０Ｖにする又は接地する。
【００２４】
それゆえ、本発明により、前に記載された利点を満足するループ制御検出回路及び電流帰還を検出する方法が提供されたことは、明らかである。好適実施例が詳細に説明されたが、云うまでもなく、これに、本発明の範囲から逸脱することなく、種々の変化、置換、及び変形を施すことができる。例えば、本発明はいつ制御ループが制御を止めるかを判定するために制御ループ内の電流帰還を検出することに関して図解されかつ説明されたが、本発明を、電流帰還のみに限定するのではなく、代わりに電圧及び他の電子回路パラメータを検出するのにも使用することができる。離散回路又は分離回路として本好適実施例に説明されかつ図解された回路は、１つの回路に組み合わされても又は分離回路に分割されても、本発明の範囲から逸脱することはない。更に、本明細書に図解された直接接続を、２つの装置を直接接続することなく１つの又は複数の中継装置を通して単に互いに結合するように、当業者は変更することもでき、それでも、本発明によって実証された所望結果を依然として達成することがきる。好適実施例の他の変化、置換、及び変形は、当業者によって容易に確かめられ、かつ前掲の特許請求の範囲によって定義された本発明の精神及び範囲から逸脱することなく、施すことができるであろう。
【００２５】
以上の説明に関して更に以下の項を開示する。
【００２６】
（１） いつ制御ループが制御を喪失するかを検出するループ制御検出回路であって、
前記制御ループからの帰還制御ループ信号を基準信号と比較しかつ、前記比較に応答して、前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する比較回路、及び
使用可能状態のタイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するように動作可能な蓄積回路であって、前記比較出力信号を受信しかつ、前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な前記蓄積回路
を含むループ制御検出回路。
【００２７】
（２） 第１項記載のループ制御検出回路において、前記比較回路は比較器であるループ制御検出回路。
【００２８】
（３） 第１項記載のループ制御検出回路において、前記蓄積回路はフリップフロップであるループ制御検出回路。
【００２９】
（４） 第３項記載のループ制御検出回路において、前記蓄積回路は遅延フリップフロップであるループ制御検出回路。
【００３０】
（５） 第１項記載のループ制御検出回路において、前記蓄積回路は入力信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記入力信号に相当する値で前記ループ制御検出信号を供給するように動作可能であるループ制御検出回路。
【００３１】
（６） 第１項記載のループ制御検出回路において、前記帰還制御ループ信号と前記基準信号とは電圧として供給されるループ制御検出回路。
【００３２】
（７） 第１項記載のループ制御検出回路において、前記制御ループは電界効果トランジスタのゲート−ソース電圧を制御することによって電流を制御し、及び前記帰還制御ループ信号は前記電界効果トランジスタのゲート−ソース電圧であるループ制御検出回路。
【００３３】
（８） 第１項記載のループ制御検出回路において、前記制御ループは多相直流電動機内の固定子巻線を通る電流を制御するように設計されるループ制御検出回路。
【００３４】
（９） 第８項記載のループ制御検出回路において、前記タイミング信号は電流が前記固定子巻線を通して供給されるはずであることを表示する整流子制御信号であるループ制御検出回路。
【００３５】
（１０） 第１項記載のループ制御検出回路において、前記比較回路は前記基準信号が前記帰還制御ループ信号より大きいか又は前記帰還制御ループ信号に等しいかどうかを表示する状態の前記比較出力信号を発生するように動作可能であり、及び前記蓄積回路は、前記基準信号が前記帰還制御ループ信号より大きい又は前記帰還制御ループ信号に等しいことを表示する状態の前記ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３６】
（１１） 第１項記載のループ制御検出回路において、前記比較回路は、前記制御ループからの前記帰還制御ループ信号を第１基準信号と比較しかつ、前記比較に応答して、前記第１基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の第１比較出力信号を発生するように動作可能な第１比較器を含み、及び前記蓄積回路は、前記タイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態の第１ループ制御検出信号を発生するように動作可能な第１フリップフロップを含み、前記第１フリップフロップは、前記第１基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記第１比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３７】
（１２） 第１１項記載のループ制御検出回路において、前記比較回路は、前記帰還制御ループ信号を第２基準信号と比較しかつ、前記比較に応答して、前記帰還制御ループ信号が前記第２基準信号より大きいかどうかを表示する状態の第２比較出力信号を発生するように動作可能な第２比較器を含み、及び前記蓄積回路は、前記タイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態の第２ループ制御検出信号を発生するように動作可能な第２フリップフロップを含み、前記第２フリップフロップは、前記帰還制御ループ信号が前記第２基準信号より大きいことを表示する状態の前記第２比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記第２ループ制御検出信号を発生するように動作可能であるループ制御検出回路。
【００３８】
（１３） 第１２項記載のループ制御検出回路であって、
前記第１フリップフロップから前記第１ループ制御検出信号を受信し、前記第２フリップフロップから前記第２ループ制御検出信号を受信し、かつ、前記制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号又は前記第２ループ制御検出信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な使用許可回路
を更に含むループ制御検出回路。
【００３９】
（１４） 第１３項記載のループ制御検出回路において、前記使用許可回路がＡＮＤゲートであるループ制御検出回路。
【００４０】
（１５） 第１項記載のループ制御検出回路において、前記制御ループが電流帰還制御ループであるループ制御検出回路。
【００４１】
（１６） 電流を制御するために電流帰還を使用する制御ループ、及びループ制御検出回路であって、
前記制御ループからの帰還制御ループ信号を基準信号と比較しかつ、前記比較に応答して、前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する比較回路と、
使用可能状態のタイミング信号を受信しかつ、使用可能状態の前記タイミング信号を受信することに応答して、前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するように動作可能な蓄積回路であって、前記比較出力信号を受信しかつ、前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を受信することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するように動作可能な前記蓄積回路と
を備える前記ループ制御検出回路
を含む制御電子回路。
【００４２】
（１７） 第１６項記載の制御電子回路において、前記制御ループは電界効果トランジスタのゲート−ソース電圧を制御することによって電流を制御し、及び前記帰還制御ループ信号は前記電界効果トランジスタのゲート−ソース電圧である制御電子回路。
【００４３】
（１８） 第１７項記載の制御電子回路において、前記ループ制御検出制御回路は前記制御ループを前記電界効果トランジスタから外し及び該トランジスタと係合させるために前記スイッチを開き及び閉じるように動作可能であり、前記スイッチは、前記制御ループが制御中であることを表示する状態の前記ループ制御検出信号が供給されるとき前記制御ループを係合させ、及び前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号が供給されるとき前記制御ループを外すように動作可能である制御電子回路。
【００４４】
（１９） 制御ループ内の電流帰還を検出する方法であって、
前記制御ループからの電流帰還パラメータに関係した帰還制御ループ信号を基準信号と比較するステップ、
前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生するステップ、
使用可能状態のタイミング信号を受信しかつ前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するステップ、
前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を発生することに応答して、前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生するステップ
を含む方法。
【００４５】
（２０） 第１９項記載の方法において、前記帰還制御ループ信号は電界効果トランジスタのゲート−ソース電圧である方法。
【００４６】
（２１） 第１９項記載の方法であって、
前記制御ループが制御を止めていることを表示する状態の前記ループ制御検出信号を発生することに応答して、制御されつつある電子回路から前記制御ループを外すステップを
更に含む方法。
【００４７】
（２２） 制御ループが制御中であるか制御を止めているかを判定するために電流帰還制御ループ内の帰還値を検出するループ制御検出回路（１００）が提供される。前記ループ制御検出回路（１００）は、比較回路及び蓄積回路を含む。
前記比較回路は、低側励振器（２４）のゲート電圧又はゲート−ソース電圧として供給される電流帰還制御ループからの帰還制御ループ信号を受信する第１比較器（１０２）及び第２比較器（１０６）を含む。前記第１比較器（１０２）は、前記帰還制御ループ信号を前記低側励振器（２４）のしきい電圧に相当する第１電圧基準信号と比較しかつ、前記比較に応答して、第１比較出力信号を発生する。前記第２比較器（１０６）は、前記帰還制御ループ信号を前記電流帰還制御ループの基準増幅器（２８）の母線電圧又は供給電圧に相当する第２電圧基準信号と比較しかつ、前記比較に応答して、第２比較出力信号を発生する。前記蓄積回路は、第１フリップフロップ（１０４）、第２フリップフロップ（１０８）、及び使用許可回路（１１０）を含む。第１フリップフロップ（１０４）及び第２フリップフロップ（１０８）は、これらのクロック入力に整流子制御信号のような、タイミング信号を使用可能状態で受信し、かつ、前記受信に応答して、前記電流帰還制御ループが制御中であることを表示する状態の、それぞれ、第１ループ制御検出信号及び第２ループ制御検出信号を発生する。第１フリップフロップ（１０４）及び第２フリップフロップ（１０８）は、それぞれ、第１比較出力信号及び第２比較出力信号を受信し、かつ、それぞれ、第１ループ制御検出信号及び第２ループ制御検出信号を発生する。前記第１ループ制御検出信号は、前記第１基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記第１比較出力信号を受信することに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態で発生される。前記第２ループ制御検出信号は、前記第２基準信号が前記帰還制御ループ信号より小さいことを表示する状態の前記第２比較出力信号を受信するすることに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態で発生される。前記使用許可回路（１１０）は、第１ループ制御検出信号及び第２ループ制御検出信号を受信し、かつ、前記電流帰還制御ループが制御を止めていることを表示する状態の前記第１ループ制御検出信号又は前記第２ループ制御検出信号を受信することに応答して、前記電流帰還制御ループが制御を止めていることを表示する状態のループ制御検出信号（１２０）を発生する。
【図面の簡単な説明】
【図１】制御ループに結合された本発明の好適実施例のループ制御検出回路を含む回路ブロック図。
【図２】本発明の好適実施例のループ制御検出回路の回路図。
【図３】制御ループの制御対象である電流ＩＲＥＧＵＬＡＴＥと本発明の好適実施例のループ制御検出回路のループ制御検出信号との間の関係を示すタイミング及び電流状態の線図。
【符号の説明】
２４ ＬＳＤ
２５ （電圧ホロワ結線を構成する）増幅器
２６ センスＦＥＴ
２７ （電圧ホロワ結線を構成する）ＦＥＴ
２８ 基準増幅器
３０ 基準電流源
３２ 固定子巻線コイル
１００ ループ制御検出回路
１０２ 第１比較器
１０４ 第１フリップフロップ
１０６ 第２比較器
１０８ 第２フリップフロップ
１１０ 使用許可回路
１２２ 断路スイッチ
１２４ 接地スイッチ
Claims (2)
- いつ制御ループが制御を喪失するかを検出するループ制御保護回路であって、
前記制御ループからの帰還制御ループ信号を基準信号と比較しかつ、前記比較に応答して、前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生する比較回路と、
使用可能状態のタイミング信号を受信しかつ、前記比較回路の比較出力信号が前記基準信号が前記帰還制御ループ信号よりも小さいことを示している場合に、前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生し、前記比較回路の比較出力信号が前記基準信号が前記帰還制御ループ信号より大きいことを示している場合に、前記制御ループが制御を喪失している状態であることを示すループ制御検出信号を発生するように動作する蓄積回路と、
前記ループ制御検出信号に応答して、前記ループ制御検出信号が前記制御ループが制御中であることを表示する状態である場合に、前記制御ループを制御状態とし、前記ループ制御検出信号が前記制御ループが制御を喪失している状態であることを示す場合に、前記制御ループの制御をやめさせるスイッチング回路と
を含むループ制御保護回路。 - 制御ループ内の電流帰還を検出して制御対象の回路を保護する方法であって、
前記制御ループからの電流帰還パラメータに関係した帰還制御ループ信号を基準信号と比較するステップ、
前記基準信号が前記帰還制御ループ信号より大きいかどうかを表示する状態の比較出力信号を発生するステップ、
使用可能状態のタイミング信号を受信しかつ前記制御ループが制御中であることを表示する状態のループ制御検出信号を発生するステップ、
前記基準信号が前記帰還制御ループ信号より大きいことを表示する状態の前記比較出力信号を発生することに応答して、前記制御ループが制御を喪失している状態であることを表示する状態の前記ループ制御検出信号を発生するステップ、及び
前記制御ループが制御を喪失している状態であることを表示する状態の前記ループ制御検出信号に応答して、前記制御ループを前記制御対象の回路から切り離すステップ
を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2738596P | 1996-09-27 | 1996-09-27 | |
| US027385 | 1996-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10127085A JPH10127085A (ja) | 1998-05-15 |
| JP4044186B2 true JP4044186B2 (ja) | 2008-02-06 |
Family
ID=21837433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30232697A Expired - Fee Related JP4044186B2 (ja) | 1996-09-27 | 1997-09-29 | ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5939905A (ja) |
| EP (1) | EP0833240A3 (ja) |
| JP (1) | JP4044186B2 (ja) |
| KR (1) | KR100450163B1 (ja) |
| SG (1) | SG53084A1 (ja) |
| TW (1) | TW368606B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8213141B2 (en) * | 2006-01-17 | 2012-07-03 | Broadcom Corporation | Power over Ethernet electrostatic discharge protection circuit |
| CN103197122B (zh) * | 2013-04-12 | 2015-04-08 | 矽力杰半导体技术(杭州)有限公司 | 一种电流检测电路以及应用其的开关型调节器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582746A (en) * | 1969-06-30 | 1971-06-01 | Borg Warner | Motor control system with current limit circuit |
| US3724433A (en) * | 1971-08-13 | 1973-04-03 | Ambac Ind | Engine governor system with signal-loss protection and controlled oscillator circuit suitable for use therein |
| US3955130A (en) * | 1974-12-20 | 1976-05-04 | General Electric Company | Motor control circuit including motor current limiting means |
| GB2026796B (en) * | 1978-07-14 | 1982-09-29 | Fujitsu Ltd | Clock synchronization circuit |
| US4245167A (en) * | 1978-12-08 | 1981-01-13 | Motorola Inc. | Pulse generator for producing fixed width pulses |
| FR2570831B1 (fr) * | 1984-09-21 | 1987-04-24 | Efcis | Detecteur de niveau de signal analogique |
| US4606052A (en) * | 1984-12-21 | 1986-08-12 | Advanced Micro Devices, Inc. | Method for detection of line activity for Manchester-encoded signals |
| US4847577A (en) * | 1985-07-18 | 1989-07-11 | Gerhart Roland T | Security and alarm system employing a particular pulse width discriminator |
| DE3720996C1 (de) * | 1987-06-25 | 1988-07-14 | Lenze Gmbh & Co Kg Aerzen | Schaltungsanordnung fuer einen analogen,elektronischen Regler |
| US5210527A (en) * | 1989-06-28 | 1993-05-11 | Ceridian Corporation | Programmable spike detector |
| JP2584321B2 (ja) * | 1989-07-20 | 1997-02-26 | 三洋電機株式会社 | 高精度モノマルチバイブレータ |
| US5021937A (en) * | 1989-10-18 | 1991-06-04 | Lambda Electronics Inc. | Maximum duty cycle limiting of pulse width modulators |
| FR2707012B1 (ja) * | 1993-06-22 | 1995-09-29 | Asulab Sa | |
| US5493189A (en) * | 1993-12-17 | 1996-02-20 | Texas Instruments Incorporated | Soft switching scheme for driving three-phase brushless DC motor |
| US5510739A (en) * | 1994-03-28 | 1996-04-23 | Motorola, Inc. | Circuit and method for enhancing logic transitions appearing on a line |
| US6201417B1 (en) * | 1994-09-02 | 2001-03-13 | Semiconductor Components Industries, Llc. | Shaping a current sense signal by using a controlled slew rate |
| US5757214A (en) * | 1995-07-19 | 1998-05-26 | Stoddard; Robert J. | PWM driver for an inductive load with detector of a not regulating PWM condition |
-
1997
- 1997-08-28 US US08/919,451 patent/US5939905A/en not_active Expired - Lifetime
- 1997-09-26 EP EP97307584A patent/EP0833240A3/en not_active Withdrawn
- 1997-09-27 SG SG1997003599A patent/SG53084A1/en unknown
- 1997-09-27 KR KR1019970049407A patent/KR100450163B1/ko not_active IP Right Cessation
- 1997-09-29 JP JP30232697A patent/JP4044186B2/ja not_active Expired - Fee Related
- 1997-10-17 TW TW086114263A patent/TW368606B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0833240A3 (en) | 2000-08-23 |
| TW368606B (en) | 1999-09-01 |
| JPH10127085A (ja) | 1998-05-15 |
| US5939905A (en) | 1999-08-17 |
| EP0833240A2 (en) | 1998-04-01 |
| KR19980025076A (ko) | 1998-07-06 |
| KR100450163B1 (ko) | 2004-11-16 |
| SG53084A1 (en) | 1998-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090015225A1 (en) | Method for regulating a voltage and circuit therefor | |
| US7782033B2 (en) | Method for regulating a voltage and circuit therefor | |
| JP2000235435A (ja) | プログラム可能電源およびプログラム可能電圧低下検出器を備えた改良されたマイクロプロセッサ電源システム | |
| US20020158612A1 (en) | Very low quiescent current regulator and method of using | |
| US20070153439A1 (en) | Fault control circuit and method therefor | |
| US7141958B2 (en) | Power supply apparatus and power supply control device | |
| US5572099A (en) | Motor speed control with current limit | |
| US6798171B2 (en) | Battery state monitoring circuit and battery device | |
| US20070257652A1 (en) | Booster Circuit with Protection Function and Electric Device | |
| JPH0695830B2 (ja) | 直流―直流変換器 | |
| US5991175A (en) | Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same | |
| JP4044186B2 (ja) | ループ制御検出回路及び制御ループ内の電流帰還を検出する方法 | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| JP3107013B2 (ja) | Ｐｌｌ回路のデッドロック防止回路及びその方法 | |
| JP2000308253A (ja) | 電源供給制御装置および電源供給制御方法 | |
| US7576601B2 (en) | Sleep mode control circuit and method for a DC/DC switching power supply system | |
| JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
| CA1275458C (en) | Amplifier circuit having high-speed raising time | |
| WO2016077640A1 (en) | Output discharge techniques for load switches | |
| JP2001136734A (ja) | 過電流保護回路 | |
| JP3594119B2 (ja) | 直流安定化電源装置 | |
| US5870266A (en) | Bridge control circuit and method | |
| JP3896102B2 (ja) | 電源制御回路および移動通信機器ならびにその電源制御方法 | |
| JPH11136850A (ja) | 過電流防止回路 | |
| KR20050049488A (ko) | 강압 변환기에서의 모드 변화를 제어하기 위한 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070330 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |