JPH10124102A - シーケンスコントローラの電力供給装置 - Google Patents

シーケンスコントローラの電力供給装置

Info

Publication number
JPH10124102A
JPH10124102A JP8279621A JP27962196A JPH10124102A JP H10124102 A JPH10124102 A JP H10124102A JP 8279621 A JP8279621 A JP 8279621A JP 27962196 A JP27962196 A JP 27962196A JP H10124102 A JPH10124102 A JP H10124102A
Authority
JP
Japan
Prior art keywords
voltage
power supply
transistor
sequence controller
peripheral device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8279621A
Other languages
English (en)
Inventor
Taketoshi Kato
豪俊 加藤
Takatoshi Tachiki
隆利 立木
Satoshi Ota
聡 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP8279621A priority Critical patent/JPH10124102A/ja
Publication of JPH10124102A publication Critical patent/JPH10124102A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】PC本体1に間違った周辺装置500が接続さ
れたときに、分岐線104aが短絡して過電流が流れる
ことを防止する。 【解決手段】 周辺装置500に電力を供給する分岐線
104aの電圧を電圧検出手段110で検出し、この電
圧検手段110で検出された電圧がしきい値電圧以下か
以上かを電圧判定手段120で判定する。この電圧判定
手段120で電圧がしきい値電圧以上と判定されたとき
は、スイッチ手段130で前記分岐線104aと電源を
接続状態にし、しきい値電圧以下と判定されたときは、
スイッチ手段130がPC本体1の内部回路及び周辺装
置500を破損しないような微弱な電流を周辺装置50
0に流すようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、制御装置と、前記
制御装置と離接自在に接続され、かつ制御装置との間で
データ授受を行うとともに、駆動に必要な電力を前記制
御装置側から供給するようにした周辺装置とで構成され
るシーケンスコントローラに関するものである。
【0002】
【従来の技術】従来、例えば、プログラマブルシーケン
スコントローラ本体(以下、PC本体という)に接続す
る小型のプログラマ等の一部の周辺装置には、PC本体
から電圧の供給を受けるものがある。このようにPC本
体から電圧の供給を受ける周辺装置5は、図4に示すよ
うに、PC本体1と周辺装置5の間を、データの授受を
行うための信号線Sと電力供給線6a,6bからなる接
続ケーブル6により接続している。
【0003】この接続ケーブル6は、コネクタ7を介し
て周辺装置5に接続される。このコネクタ7は、オスコ
ネクタ7aが接続ケーブル6に取り付けられ、メスコネ
クタ7bがPC本体1側に取り付けられる。このオスコ
ネクタ7aとメスコネクタ7bは、通常、コネクタ外周
に形成された突起等により、その接続関係が一義的にな
るよう工夫されている。
【0004】そして、このオスコネクタ7aとメスコネ
クタ7bが一義的に接続されることにより、PC本体1
と周辺装置5の信号線Sおよび電力供給線6a,6bが
間違えなく接続されようになっていた。
【0005】
【発明が解決しようとする課題】しかしながら、このコ
ネクタ7は市販の規格品が用いられることが多く、稀に
接続を意図していないPC本体1と周辺装置5が接続で
きてしまうことがある。このような場合は、PC本体1
と周辺装置5の信号線Sおよび電力供給線6a,6bの
対応関係がおかしくなってしまい、電力供給線6a,6
bが短絡状態となった場合にはPC本体1内部に過電流
が流れてPC本体1の内部回路及び周辺装置を破損する
恐れがあった。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1は、周辺装置に電力を供給する電
力供給線の電圧を検出する電圧検出手段と、この電圧検
手段で検出された電圧がしきい値電圧以下か以上かを判
定する電圧判定手段と、この電圧判定手段で電圧がしき
い値電圧以上と判定されたとき前記電力供給線と電源を
接続状態にし、しきい値電圧以下と判定されたとき前記
電力供給線と電源を遮断状態にするスイッチ手段を備え
たものである。
【0007】また、本発明の請求項2は、スイッチ手段
を前記電圧判定手段で電圧がしきい値電圧以下と判定さ
れたとき前記電力供給線と電源を接続状態にし、しきい
値電圧以上と判定されたとき前記電力供給線と電源を微
弱な電流を流した疑似遮断状態にするものである。
【0008】
【発明の実施の形態】以下本発明の実施の形態を図面に
基づいて説明する。図1は本発明の実施の形態における
PC本体と周辺装置を接続ケーブルを用いて接続した状
態を示すものである。100はPC(プログラマブルシ
ーケンスコントローラ)本体であり、このPC本体10
0には接続ケーブル200を介して小型プログラマ等の
周辺装置500が接続されている。
【0009】前記PC本体100には、電源電圧が電力
供給線102a,102bを介して制御部101に供給
されるようになっている。また、この電力供給線102
a,102bは分岐線104a,104bにより分岐さ
れ、分岐線104a,104bは前記供給電源電圧を接
続ケーブル200に供給できるように、コネクタAに接
続されている。
【0010】接続ケーブル200は、周辺装置500に
電源電圧を供給するための電源ケーブル201a,20
1bと、制御部101と周辺装置500の間で信号を送
受信を行うための複数の信号ケーブル202とにより、
構成されている。一方、分岐線104aには電圧検出手
段110が接続されており、この電圧検出手段110は
分岐線104a,104bの端子間電圧を検出する。ま
た、一方の分岐線104bはアースされている。
【0011】前記制御部101は、シーケンスプログラ
ムに基づいて図略の入出力要素のオンオフ制御を行うも
のである。また、この制御部101には判定手段120
が設けられており、この判定手段120には前記電圧検
出手段110及び一方の分岐線104a上に設けたスイ
ッチ手段130が接続されている。前記判定手段120
は、電圧検出手段110で検出された分岐線104a,
104bの端子間電圧が所定のしきい値電圧以下(本実
施の形態では短絡を検出するために零ボルト付近に設
定)で有るか否かを判定し、この判定に応じた信号をス
イッチ手段130に出力するものである。
【0012】スイッチ手段130は、通常は閉じた(オ
ン)状態であり、判定手段120からのしきい値電圧以
下との判定信号を出力するとき、これに応じて電力供給
線104aを遮断し、周辺装置500への電力供給を停
止するものである。以下、電圧検出手段110、判定手
段120及びスイッチ手段130を図2に基づいて更に
詳細に説明する。
【0013】図2において、上記判定手段120は、後
述のCUP111とROM112に記憶されたプログラ
ムによって達成される。CPU111は制御部101の
中心的な機能を果たすもので、ROM112とRAM1
13に接続され、また、インタフェース114を介して
リミットスイッチ等の入力要素115aとソレノイド等
の出力要素115bに接続されている。
【0014】RAM113には、入力要素115aのオ
ンオフ状態の信号に基づき出力要素115bのオンオフ
状態を制御するための制御プログラムが記憶されてい
る。ROM112には、上記判定手段120を実現する
ためのプログラムの他に、RAM113に記憶された制
御プログラムに従ってシーケンス制御を実行する実行プ
ログラムが記憶されている。
【0015】また、CPU111は、A/D変換器11
6を介して分岐線104aに接続されるとともに、スイ
ッチ手段130にも接続されている。スイッチ手段13
0は、トランジスタTR1,TR2及び抵抗R1〜R3
を主な構成要素としている。トランジスタTR1はPN
P接合のバイポーラタイプのもので、エミッタ端子e1
が分岐線104aに接続され、コレクタ端子c1がコネ
クタAに接続されている。また、コレクタ端子c1とコ
ネクタAの間から分岐する検出線117及びA/D変換
器116を介してCPU111に接続される。なお、上
述した電圧検出手段110は、この検出線117とA/
D変換器116によって構成される。
【0016】一方、トランジスタTR1のベース端子b
1は、抵抗R2を介してトランジスタTR2のコレクタ
端子c2に接続されている。トランジスタTR2はNP
N接合のバイポーラタイプのものである。このトランジ
スタTR2は、コレクタ端子c2が上述のように抵抗R
2を介してトランジスタTR1のベース端子b1に接続
され、エミッタ端子e2がアース接地されている。ま
た、トランジスタTR2のベース端子b2は、抵抗R3
を介してCPU111に接続されている。
【0017】トランジスタTR1のベース端子b1と抵
抗R2の間には、抵抗R1の一端が接続されている。こ
の抵抗R1はトランジスタTR2と並列に接続されてお
り、トランジスタTR2のコレクタ−エミッタ間に電流
が流れない状態、即ちトランジスタTR2がオフ状態に
なったときにもトランジスタTR1のエミッタ−ベース
間に電流が流れるようにするためのものである。
【0018】ここで、抵抗R1,R2は以下のように設
定される。トランジスタTR1 は、その全損失の値Pt
を越えたときに壊れてしまうので、これを越えないよう
にトランジスタTR1 のベース端子b1の電流Ib1を
制御すればよい。このため、トランジスタTR2がオフ
の状態においては、
【0019】
【数1】
【0020】但し、VbeはトランジスタTR1のベー
ス−エミッタ間の電圧であり、VceはトランジスタT
R1のコレクタ−エミッタ間の電圧であり、Vccは電源
電圧であり、 hfeはトランジスタTR1の増幅率であ
る。また、トランジスタTR2がオンの状態において
は、
【0021】
【数2】
【0022】となり、上記数1及び数2において抵抗R
1,R2が全損失の値Ptを越えないように設定する。
以上のような構成で、図3に示すフローチャートに従っ
て動作を説明する。PC本体100に電源が入れられる
と、CPU111はトランジスタTR2のベース端子b
2に電流信号を送信してトランジタTR2をオン状態に
する。
【0023】このトランジタTR2がオン状態になるこ
とにより、トランジスタTR1もオン状態になり、コネ
クタAに電源電圧Vccが印加される。このような状態
で、図3のフローチャートが実行される。図3に示すフ
ローチャトは、所定時間毎( 例えば10m Sec) に実行
される。まず、ステップ150においてCPU111
は、コネクタAに作用する電圧を、A/D変換器116
を介して検出する。次にステップ152においてCPU
111は、この検出した電圧と予めRAM113に記憶
したしきい値電圧とを比較し、しきい値電圧より検出電
圧が低いと判断した場合は、ステップ154に進み、し
きい値電圧より検出電圧が高いと判断した場合は、ステ
ップ156に進む。
【0024】そして、ステップ154では、トランジス
タTR2のベース端子b2に電流信号を遮断してトラン
ジタTR2をオフ状態にする。これにより、トランジス
タTR1のベース端子b1には、抵抗R1の作用による
微弱電流が流れるのみとなり、これによりトランジスタ
TR1のエミッタ−コレクタ間に流れる電流はトランジ
スタTR1を損傷させない程度に制限される。
【0025】一方、ステップ156では、トランジスタ
TR2のベース端子b2に電流信号を送信してトランジ
タTR2をオン状態を維持する。これにより、トランジ
スタTR1のベース端子b1には、抵抗R1,R2の作
用による電流が流れ、トランジスタTR1のオン状態が
継続される。従ってコネクタAに供給線104aの電圧
が作用する状態になる。
【0026】このステップ154及びステップ156を
実行すると、処理を一端終了し、10m sec経過後に再
度実行される。このように10m sec毎に図3のフロー
チャートが実行されることにより、以下のように動作す
る。コネクタAに周辺装置500が接続されていない場
合及び、適正な周辺装置500が接続されている場合
は、コネクタAの電圧が供給端子104aの電圧と同一
になる。このため、トランジスタTR1はオンのままで
ある。
【0027】また、コネクタAに誤った周辺装置500
が接続され、コネクタAが短絡状態となった場合は、コ
ネクタAが0ボルトになり、これが検出されてトランジ
スタTR1が電流制限される。これにより、コネクタA
には、抵抗R1の作用による制限された微弱な電流が流
れるのみとなり、トランジスタTR1、電力供給線10
2a,102b及び、分岐線104a,104b等のP
C本体の回路、並びにコネクタAに接続される周辺装置
500が保護される。
【0028】そして、この抵抗R1の作用で流れる微弱
な電流によってコネクタAに正しい周辺装置500が接
続された場合及び、誤った接続が外された場合、しきい
値よりコネクタAの電圧が高くなり、トランジスタTR
2が再びオン状態に復帰することになる。
【0029】
【発明の効果】以上述べたように本発明によれば、周辺
装置に電力を供給する電力供給線の電圧を検出する電圧
検出手段と、この電圧検手段で検出された電圧がしきい
値電圧以下か以上かを判定する電圧判定手段と、この電
圧判定手段で電圧がしきい値電圧以上と判定されたとき
前記電力供給線と電源を接続状態にし、しきい値電圧以
下と判定されたとき前記電力供給線と電源を遮断状態に
するスイッチ手段を備えた誤った周辺装置が接続されて
も装置を破損することがなくなる。
【0030】また、遮断中にも装置を破損しないような
微弱な電流を流しておけば、正しい周辺装置が接続しな
おされた場合には電力の供給を自動で再開することがで
きる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係わるPC本体及び周辺
装置の全体構成図である。
【図2】本発明の実施の形態の要部を示す図である。
【図3】CPUにて実行されるフローチャートである。
【図4】従来のPC本体及び周辺装置の全体構成図であ
る。
【符号の説明】
100 PC本体 101 制御部 104a 分岐線 104b 分岐線 110 電圧検出手段 111 CPU 116 A/D変換器 120 判定手段 130 スイッチ手段 200 接続ケーブル A コネクタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 制御装置と、前記制御装置と離接自在に
    接続され、かつ制御装置との間でデータ授受を行うとと
    もに、駆動に必要な電力を前記制御装置側から供給する
    ようにした周辺装置とで構成されるシーケンスコントロ
    ーラにおいて、前記周辺装置に電力を供給する電力供給
    線の電圧を検出する電圧検出手段と、この電圧検手段で
    検出された電圧がしきい値電圧以下か以上かを判定する
    電圧判定手段と、この電圧判定手段で電圧がしきい値電
    圧以上と判定されたとき前記電力供給線と電源を接続状
    態にし、しきい値電圧以下と判定されたとき前記電力供
    給線と電源を遮断状態にするスイッチ手段を備えたこと
    を特徴とするシーケンスコントローラの電力供給装置。
  2. 【請求項2】前記請求項1のシーケンスコントローラの
    電力供給装置において、前記スイッチ手段は前記電圧判
    定手段で電圧がしきい値電圧以上と判定されたとき前記
    電力供給線と電源を接続状態にし、しきい値電圧以下と
    判定されたとき前記電力供給線と電源を微弱な電流を流
    した疑似遮断状態にすることを特徴とするシーケンスコ
    ントローラの電力供給装置。
JP8279621A 1996-10-22 1996-10-22 シーケンスコントローラの電力供給装置 Pending JPH10124102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8279621A JPH10124102A (ja) 1996-10-22 1996-10-22 シーケンスコントローラの電力供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8279621A JPH10124102A (ja) 1996-10-22 1996-10-22 シーケンスコントローラの電力供給装置

Publications (1)

Publication Number Publication Date
JPH10124102A true JPH10124102A (ja) 1998-05-15

Family

ID=17613540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8279621A Pending JPH10124102A (ja) 1996-10-22 1996-10-22 シーケンスコントローラの電力供給装置

Country Status (1)

Country Link
JP (1) JPH10124102A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796309B2 (en) 2000-12-23 2004-09-28 Smith Group Plc Tracheal tubes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796309B2 (en) 2000-12-23 2004-09-28 Smith Group Plc Tracheal tubes

Similar Documents

Publication Publication Date Title
US6459370B1 (en) Method and apparatus for determining proper installation of alarm devices
AU2022306442A1 (en) Smart jumper cable and start apparatus
JPH10124102A (ja) シーケンスコントローラの電力供給装置
US20110114858A1 (en) Digital input circuit
US6232678B1 (en) Electronic appliance
JPH06232712A (ja) 負荷制御装置の保護装置
US4982107A (en) Sourcing or sinking output circuit
JPH07249973A (ja) 電子機器
JP3910321B2 (ja) 突入電流抑制装置及び電源装置
JP3463134B2 (ja) 通信装置
KR20030013890A (ko) 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로
KR102392367B1 (ko) 전자식 가속 장치
JPH11307850A (ja) 半導体レーザ駆動装置
JP2000354322A (ja) 保護継電装置
JPS6319097A (ja) 線路異常監視装置
JP2000020170A (ja) パッケ−ジ基板
EP1410506B1 (en) A bidirectional bipolar transistor switch arrangement
JP6583321B2 (ja) 給電制御回路および給電制御方法
JP3672221B2 (ja) U点インターフェースを有するisdn用端末装置
JPS6384236A (ja) パワ−検出回路
JPH06231055A (ja) 情報処理装置
JP2003131761A (ja) プリント基板、電源装置、および電子機器
JP2506761Y2 (ja) 電圧検出器
JP2603197Y2 (ja) アダプタ
JPH08218930A (ja) データ読出装置