JPH1011583A - クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法 - Google Patents
クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法Info
- Publication number
- JPH1011583A JPH1011583A JP8186720A JP18672096A JPH1011583A JP H1011583 A JPH1011583 A JP H1011583A JP 8186720 A JP8186720 A JP 8186720A JP 18672096 A JP18672096 A JP 18672096A JP H1011583 A JPH1011583 A JP H1011583A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- learning
- class
- signal
- information signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 入力画像信号の解像度、ＳＮ比、圧縮歪みお
よび輝度値などをさらに改善するために、係数を学習
し、その係数を用いて最適なデータを生成する。 【解決手段】 処理回路３では、入力画像信号に対して
ＬＰＦ、圧縮伸長、ゲイン、オフセット等の処理ｆ
（ｘ）が施される。処理ｆ（ｘ）が施された画像信号か
らクラスコード（インデックス）を生成し、生成された
クラスコードは、学習回路７へ供給される。スイッチ４
および６が切り換えられることによって、処理ｆ（ｘ）
が施された画像信号と教師信号、処理ｆ（ｘ）が施され
た画像信号と入力画像信号、入力画像信号と教師信号が
学習回路７へ供給される。学習回路７では、これらの信
号から線形１次結合式の係数を獲得するために、最小自
乗法により学習がなされる。
よび輝度値などをさらに改善するために、係数を学習
し、その係数を用いて最適なデータを生成する。 【解決手段】 処理回路３では、入力画像信号に対して
ＬＰＦ、圧縮伸長、ゲイン、オフセット等の処理ｆ
（ｘ）が施される。処理ｆ（ｘ）が施された画像信号か
らクラスコード（インデックス）を生成し、生成された
クラスコードは、学習回路７へ供給される。スイッチ４
および６が切り換えられることによって、処理ｆ（ｘ）
が施された画像信号と教師信号、処理ｆ（ｘ）が施され
た画像信号と入力画像信号、入力画像信号と教師信号が
学習回路７へ供給される。学習回路７では、これらの信
号から線形１次結合式の係数を獲得するために、最小自
乗法により学習がなされる。
Description
【０００１】
【発明の属する技術分野】この発明は、クラス分類適応
処理を用いて、画像信号および／または音声信号の、例
えば解像度、ＳＮ比、圧縮歪みおよび輝度値のさらなる
改善を行うことができるクラス分類適応処理装置、クラ
ス分類適応処理用の学習装置および学習方法に関する。
処理を用いて、画像信号および／または音声信号の、例
えば解像度、ＳＮ比、圧縮歪みおよび輝度値のさらなる
改善を行うことができるクラス分類適応処理装置、クラ
ス分類適応処理用の学習装置および学習方法に関する。
【０００２】
【従来の技術】従来、クラス分類適応処理を応用したも
のとして、ＳＤ（Standerd Definition ）からＨＤ（Hi
gh Deginittion）への画像情報変換装置、時空間モデル
符号化、ＭＵＳＥの画質改善、コンポジット信号のＹ／
Ｃ分離等さまざまなアプリケーションのアイデアが提案
されている。すなわち、ある大きさの時空間の画素をブ
ロック化し、これを何らかの手法、例えばＡＤＲＣ（Ad
aptive Dynamic Range Coding ）によりクラス分類し、
このクラス毎に線形１次結合でモデル化、つまり予測式
を立て、クラス毎に記憶された係数と画素との演算によ
り最適なデータを求めることができる。このとき、クラ
ス毎に記憶された係数は、予め最小自乗法等を用いて学
習することにより、得られたものである。
のとして、ＳＤ（Standerd Definition ）からＨＤ（Hi
gh Deginittion）への画像情報変換装置、時空間モデル
符号化、ＭＵＳＥの画質改善、コンポジット信号のＹ／
Ｃ分離等さまざまなアプリケーションのアイデアが提案
されている。すなわち、ある大きさの時空間の画素をブ
ロック化し、これを何らかの手法、例えばＡＤＲＣ（Ad
aptive Dynamic Range Coding ）によりクラス分類し、
このクラス毎に線形１次結合でモデル化、つまり予測式
を立て、クラス毎に記憶された係数と画素との演算によ
り最適なデータを求めることができる。このとき、クラ
ス毎に記憶された係数は、予め最小自乗法等を用いて学
習することにより、得られたものである。
【０００３】
【発明が解決しようとする課題】このように、クラス分
類適応処理を用いて解像度補償等の処理を行う場合、あ
る程度の効果が得られる。この発明は、上述のクラス分
類適応処理の改良に関するものである。すなわち、この
発明の目的は、クラス分類適応処理に使用される係数を
獲得するために、学習時に何らかの処理を施し、その係
数を使用することによって、さらなる解像度、ＳＮ比、
圧縮歪みおよび輝度値の改善を可能とするクラス分類適
応処理装置、クラス分類適応処理用の学習装置および学
習方法を提供することにある。
類適応処理を用いて解像度補償等の処理を行う場合、あ
る程度の効果が得られる。この発明は、上述のクラス分
類適応処理の改良に関するものである。すなわち、この
発明の目的は、クラス分類適応処理に使用される係数を
獲得するために、学習時に何らかの処理を施し、その係
数を使用することによって、さらなる解像度、ＳＮ比、
圧縮歪みおよび輝度値の改善を可能とするクラス分類適
応処理装置、クラス分類適応処理用の学習装置および学
習方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、予測値あるいは補正値を生成するためのクラス分類
適応処理において、入力情報信号からクラス情報を生成
するクラス生成手段と、予めクラス毎に最小自乗法によ
る学習処理で求められた係数が記憶された記憶媒体と、
クラス情報に応答して係数が記憶媒体から読み出され、
線形１次結合式の演算によって、予測値を生成する演算
手段とを有し、係数は、入力情報信号に対して処理を施
し、処理が施された入力情報信号からクラスを生成し、
処理が施された入力情報信号と、教師信号との誤差の自
乗和を最小とするように、学習によって獲得されたこと
を特徴とするクラス分類適応処理装置である。
は、予測値あるいは補正値を生成するためのクラス分類
適応処理において、入力情報信号からクラス情報を生成
するクラス生成手段と、予めクラス毎に最小自乗法によ
る学習処理で求められた係数が記憶された記憶媒体と、
クラス情報に応答して係数が記憶媒体から読み出され、
線形１次結合式の演算によって、予測値を生成する演算
手段とを有し、係数は、入力情報信号に対して処理を施
し、処理が施された入力情報信号からクラスを生成し、
処理が施された入力情報信号と、教師信号との誤差の自
乗和を最小とするように、学習によって獲得されたこと
を特徴とするクラス分類適応処理装置である。
【０００５】また、請求項３に記載の発明は、予測値あ
るいは補正値を生成するために、入力情報信号の複数の
サンプルと演算される係数を予め学習によりクラス毎に
求めるようにしたクラス分類適応処理用の学習装置にお
いて、入力情報信号に対して処理を施す処理手段と、処
理が施された入力情報信号からクラス情報を生成するク
ラス生成手段と、処理が施された入力情報信号と、教師
信号との誤差の自乗和が最小となるように、係数を学習
する学習手段とからなることを特徴とするクラス分類適
応処理用の学習装置である。
るいは補正値を生成するために、入力情報信号の複数の
サンプルと演算される係数を予め学習によりクラス毎に
求めるようにしたクラス分類適応処理用の学習装置にお
いて、入力情報信号に対して処理を施す処理手段と、処
理が施された入力情報信号からクラス情報を生成するク
ラス生成手段と、処理が施された入力情報信号と、教師
信号との誤差の自乗和が最小となるように、係数を学習
する学習手段とからなることを特徴とするクラス分類適
応処理用の学習装置である。
【０００６】さらに、請求項１０に記載の発明は、予測
値あるいは補正値を生成するために、入力情報信号の複
数のサンプルと演算される係数を予め学習によりクラス
毎に求めるようにしたクラス分類適応処理用の学習方法
において、入力情報信号に対して処理を施すステップ
と、処理が施された入力情報信号からクラス情報を生成
するステップと、処理が施された入力情報信号と、教師
信号との誤差の自乗和が最小となるように、係数を学習
するステップとからなることを特徴とするクラス分類適
応処理用の学習方法である。
値あるいは補正値を生成するために、入力情報信号の複
数のサンプルと演算される係数を予め学習によりクラス
毎に求めるようにしたクラス分類適応処理用の学習方法
において、入力情報信号に対して処理を施すステップ
と、処理が施された入力情報信号からクラス情報を生成
するステップと、処理が施された入力情報信号と、教師
信号との誤差の自乗和が最小となるように、係数を学習
するステップとからなることを特徴とするクラス分類適
応処理用の学習方法である。
【０００７】この発明では、入力画像信号に対してＬＰ
Ｆ（ローパスフィルタ）処理、圧縮伸長、ゲインおよび
／またはオフセット等の処理ｆ（ｘ）が施される。処理
ｆ（ｘ）、例えばＬＰＦの場合、ＬＰＦが施された入力
画像信号は、例えばサンプリングレートが１／２に落と
され、教師信号との最小自乗法により係数が求められ
る。求められた係数を使用したクラス分類適応処理で
は、入力信号の解像度が４倍に改善された信号へ変換さ
れ、出力される。
Ｆ（ローパスフィルタ）処理、圧縮伸長、ゲインおよび
／またはオフセット等の処理ｆ（ｘ）が施される。処理
ｆ（ｘ）、例えばＬＰＦの場合、ＬＰＦが施された入力
画像信号は、例えばサンプリングレートが１／２に落と
され、教師信号との最小自乗法により係数が求められ
る。求められた係数を使用したクラス分類適応処理で
は、入力信号の解像度が４倍に改善された信号へ変換さ
れ、出力される。
【０００８】
【発明の実施の形態】以下、この発明について図面を参
照して説明する。図１に、この発明のクラス分類適応処
理用の学習装置の一般的な構成のブロック図を示す。１
で示す入力端子から供給される入力信号が処理回路３、
スイッチ４の入力端子Ｂおよびスイッチ６の入力端子Ｄ
に供給される。入力端子２から供給される教師信号は、
スイッチ４の入力端子Ａに供給される。このとき、図中
点線で接続されるように、入力信号と教師信号とが同じ
信号であっても良く、または、教師信号をダウンサンプ
リングする等の処理をしたものでも良い。
照して説明する。図１に、この発明のクラス分類適応処
理用の学習装置の一般的な構成のブロック図を示す。１
で示す入力端子から供給される入力信号が処理回路３、
スイッチ４の入力端子Ｂおよびスイッチ６の入力端子Ｄ
に供給される。入力端子２から供給される教師信号は、
スイッチ４の入力端子Ａに供給される。このとき、図中
点線で接続されるように、入力信号と教師信号とが同じ
信号であっても良く、または、教師信号をダウンサンプ
リングする等の処理をしたものでも良い。
【０００９】処理回路３では、入力信号に対して施す処
理ｆ（ｘ）として、後述するように、例えばＬＰＦ処
理、圧縮伸長、ゲインおよび／またはオフセット等があ
る。また、圧縮伸長の一例は、ＭＰＥＧ２のエンコーダ
およびデコーダである。処理ｆ（ｘ）が施された補正対
象用の信号は、クラス生成回路５およびスイッチ６の入
力端子Ｃへ供給される。クラス生成回路５では、処理ｆ
（ｘ）が施された信号からクラス情報（以下、インデッ
クスと称する）を生成し、このインデックスは、学習回
路７へ供給される。
理ｆ（ｘ）として、後述するように、例えばＬＰＦ処
理、圧縮伸長、ゲインおよび／またはオフセット等があ
る。また、圧縮伸長の一例は、ＭＰＥＧ２のエンコーダ
およびデコーダである。処理ｆ（ｘ）が施された補正対
象用の信号は、クラス生成回路５およびスイッチ６の入
力端子Ｃへ供給される。クラス生成回路５では、処理ｆ
（ｘ）が施された信号からクラス情報（以下、インデッ
クスと称する）を生成し、このインデックスは、学習回
路７へ供給される。
【００１０】上述の構成において、スイッチ４が入力端
子Ａを選択し、スイッチ６が入力端子Ｃを選択している
場合、学習回路７では、入力端子２からの教師信号と、
処理ｆ（ｘ）が施された入力信号とから最小自乗法によ
る学習が行われ、線形一次結合式の係数が獲得される。
教師信号と処理ｆ（ｘ）が施された入力信号との誤差の
自乗の最小値を求めることによって、係数が獲得され
る。また、スイッチ４が入力端子Ａを選択し、スイッチ
６が入力端子Ｄを選択している場合、学習回路７では、
入力端子２からの教師信号と、入力端子１からの入力信
号とから学習が行われ、スイッチ４が入力端子Ｂを選択
し、スイッチ６が入力端子Ｃを選択している場合、教師
信号として入力端子１からの入力信号と、処理ｆ（ｘ）
が施された入力信号とから学習が行われる。
子Ａを選択し、スイッチ６が入力端子Ｃを選択している
場合、学習回路７では、入力端子２からの教師信号と、
処理ｆ（ｘ）が施された入力信号とから最小自乗法によ
る学習が行われ、線形一次結合式の係数が獲得される。
教師信号と処理ｆ（ｘ）が施された入力信号との誤差の
自乗の最小値を求めることによって、係数が獲得され
る。また、スイッチ４が入力端子Ａを選択し、スイッチ
６が入力端子Ｄを選択している場合、学習回路７では、
入力端子２からの教師信号と、入力端子１からの入力信
号とから学習が行われ、スイッチ４が入力端子Ｂを選択
し、スイッチ６が入力端子Ｃを選択している場合、教師
信号として入力端子１からの入力信号と、処理ｆ（ｘ）
が施された入力信号とから学習が行われる。
【００１１】学習回路７によって、獲得された係数は、
出力端子８から出力され、図示しないがメモリ等の記憶
媒体に記憶される。この図１は、入力信号に対して何ら
かの処理ｆ（ｘ）を行った信号からクラス生成を行い、
且つその入力信号と教師信号とから最小自乗法による学
習を行うための一般的な構成を示したものである。上述
したように、このブロック図では、スイッチ４の入力端
子Ａおよびスイッチ６の入力端子Ｄがそれぞれ選択され
ているとき、従来と同様に教師信号と入力信号を使用し
て学習するための経路も確保される。
出力端子８から出力され、図示しないがメモリ等の記憶
媒体に記憶される。この図１は、入力信号に対して何ら
かの処理ｆ（ｘ）を行った信号からクラス生成を行い、
且つその入力信号と教師信号とから最小自乗法による学
習を行うための一般的な構成を示したものである。上述
したように、このブロック図では、スイッチ４の入力端
子Ａおよびスイッチ６の入力端子Ｄがそれぞれ選択され
ているとき、従来と同様に教師信号と入力信号を使用し
て学習するための経路も確保される。
【００１２】このように、得られた係数を用いたクラス
分類適応処理の一般的な構成を図２に示す。入力端子１
１から供給される入力信号がクラス生成回路１２および
遅延（ＤＬ）回路１４へ供給される。クラス生成回路１
２では、供給された入力信号のクラスが生成され、生成
されたクラスは、学習により得られた係数が格納されて
いる係数メモリ１３へ供給される。係数メモリ１３で
は、クラス生成回路１２からのクラスに応答して係数が
読み出され、読み出された係数は、予測演算回路１５へ
供給される。予測演算回路１５では、遅延回路１４によ
って、所定時間遅延された入力信号と係数との演算によ
り、最適なデータが獲得される。
分類適応処理の一般的な構成を図２に示す。入力端子１
１から供給される入力信号がクラス生成回路１２および
遅延（ＤＬ）回路１４へ供給される。クラス生成回路１
２では、供給された入力信号のクラスが生成され、生成
されたクラスは、学習により得られた係数が格納されて
いる係数メモリ１３へ供給される。係数メモリ１３で
は、クラス生成回路１２からのクラスに応答して係数が
読み出され、読み出された係数は、予測演算回路１５へ
供給される。予測演算回路１５では、遅延回路１４によ
って、所定時間遅延された入力信号と係数との演算によ
り、最適なデータが獲得される。
【００１３】上述した、この発明の一般的な構成におい
て、処理回路３がＬＰＦ処理を行うものであり、それに
よって、解像度を上げるようにした第１の実施例を図３
を用いて説明する。まず、同一の被写体に対して、２種
類の解像度の異なる撮像系で撮像された映像信号を使用
する。このとき、解像度の低いほうの撮像系で得られた
入力信号は、例えば１３．５ＭHzのサンプリング周波数
のＡ／Ｄ変換器によって、アナログ信号からディジタル
信号へ変換され、この映像信号をＬＳと表す。解像度の
高いほうの撮像系で得られた教師信号は、例えば２７．
０ＭHzのサンプリング周波数のＡ／Ｄ変換器によって、
アナログ信号からディジタル信号へ変換され、この映像
信号をＨＳと表す。
て、処理回路３がＬＰＦ処理を行うものであり、それに
よって、解像度を上げるようにした第１の実施例を図３
を用いて説明する。まず、同一の被写体に対して、２種
類の解像度の異なる撮像系で撮像された映像信号を使用
する。このとき、解像度の低いほうの撮像系で得られた
入力信号は、例えば１３．５ＭHzのサンプリング周波数
のＡ／Ｄ変換器によって、アナログ信号からディジタル
信号へ変換され、この映像信号をＬＳと表す。解像度の
高いほうの撮像系で得られた教師信号は、例えば２７．
０ＭHzのサンプリング周波数のＡ／Ｄ変換器によって、
アナログ信号からディジタル信号へ変換され、この映像
信号をＨＳと表す。
【００１４】このように、入力信号（映像信号ＬＳ）と
教師信号（映像信号ＨＳ）とを用いて、例えば上述の図
１では、スイッチ４の入力端子Ａとスイッチ６の入力端
子Ｄが接続された状態で学習することによって、低いサ
ンプリングレートの信号から２倍の高いサンプリングレ
ートの信号を生成するための係数が算出される。
教師信号（映像信号ＨＳ）とを用いて、例えば上述の図
１では、スイッチ４の入力端子Ａとスイッチ６の入力端
子Ｄが接続された状態で学習することによって、低いサ
ンプリングレートの信号から２倍の高いサンプリングレ
ートの信号を生成するための係数が算出される。
【００１５】また、図１中のスイッチ４の入力端子Ａと
スイッチ６の入力端子Ｃが接続された状態で学習するこ
とによって、低いサンプリングレートの信号から４倍の
高いサンプリングレートの信号を生成するための係数が
算出される。これは、学習によって生成される係数が入
力信号に対して、処理ｆ（ｘ）として、例えばＬＰＦ処
理が行われ、供給された入力信号の画素数は、落とさ
ず、入力信号の帯域のみが落とされ、さらにサンプリン
グレートを図３Ａに示すように、例えば１／２に落とし
た信号（ＬＰＦ−ＬＳ）と教師信号とを使用しているた
めである。
スイッチ６の入力端子Ｃが接続された状態で学習するこ
とによって、低いサンプリングレートの信号から４倍の
高いサンプリングレートの信号を生成するための係数が
算出される。これは、学習によって生成される係数が入
力信号に対して、処理ｆ（ｘ）として、例えばＬＰＦ処
理が行われ、供給された入力信号の画素数は、落とさ
ず、入力信号の帯域のみが落とされ、さらにサンプリン
グレートを図３Ａに示すように、例えば１／２に落とし
た信号（ＬＰＦ−ＬＳ）と教師信号とを使用しているた
めである。
【００１６】より具体的には、入力信号ＬＳ（１３．５
ＭHz）に対してＬＰＦが施された信号ＬＰＦ−ＬＳ
（６．７５ＭHz）と教師信号ＨＳ（２７．０ＭHz）との
学習によって、得られた係数を使用して、図３Ｂに示す
ように、低いサンプリングレートの入力信号ＬＳ（１
３．５ＭHz）から４倍の高いサンプリングレートの信号
（５４．０ＭHz）を生成することができる。
ＭHz）に対してＬＰＦが施された信号ＬＰＦ−ＬＳ
（６．７５ＭHz）と教師信号ＨＳ（２７．０ＭHz）との
学習によって、得られた係数を使用して、図３Ｂに示す
ように、低いサンプリングレートの入力信号ＬＳ（１
３．５ＭHz）から４倍の高いサンプリングレートの信号
（５４．０ＭHz）を生成することができる。
【００１７】従来の学習方法では、入力された信号か
ら、その信号の２倍の解像度を得ることしかできなかっ
たが、この実施例を適用する学習方法により獲得された
係数を使用して解像度を上げる処理を行うとき、通常の
サンプリングレートの入力信号に対して、４倍の解像度
の信号を作りだすことが可能となる。
ら、その信号の２倍の解像度を得ることしかできなかっ
たが、この実施例を適用する学習方法により獲得された
係数を使用して解像度を上げる処理を行うとき、通常の
サンプリングレートの入力信号に対して、４倍の解像度
の信号を作りだすことが可能となる。
【００１８】次に、第２の実施例として、ＳＮ比の改善
を行う場合の学習を説明する。一般に、カメラで撮影さ
れた映像信号は、伝送系や記録再生系を通ると何らかの
雑音が付加され、ＳＮ比が劣化する。通常は、カメラ出
力を教師信号とし、伝送系や記録再生系を通ってきた信
号を入力信号として、ＳＮ比を改善するための係数を学
習する。この係数を使用してＳＮ改善を行う場合、入力
信号に予期できない大きさの雑音が加わった場合には、
大幅な改善を望むことはできない。
を行う場合の学習を説明する。一般に、カメラで撮影さ
れた映像信号は、伝送系や記録再生系を通ると何らかの
雑音が付加され、ＳＮ比が劣化する。通常は、カメラ出
力を教師信号とし、伝送系や記録再生系を通ってきた信
号を入力信号として、ＳＮ比を改善するための係数を学
習する。この係数を使用してＳＮ改善を行う場合、入力
信号に予期できない大きさの雑音が加わった場合には、
大幅な改善を望むことはできない。
【００１９】そこで、この第２の実施例では、カメラ出
力である入力信号に、処理ｆ（ｘ）として、大きさや発
生頻度等の特性をコントロールできる乱数を、例えば計
算機で発生させ、これを加えることで人工的な雑音で汚
れた信号を作り、教師信号と学習することでＳＮ比の改
善のための係数を算出する。こうすることで、想定した
雑音特性に対する係数の学習を容易に制御することが可
能となり、改善効果を上げることができる。なお、従来
の伝送系や記録再生系を通ってきた信号とあわせて学習
することでＳＮ比の改善効果が大幅に向上することが期
待される。
力である入力信号に、処理ｆ（ｘ）として、大きさや発
生頻度等の特性をコントロールできる乱数を、例えば計
算機で発生させ、これを加えることで人工的な雑音で汚
れた信号を作り、教師信号と学習することでＳＮ比の改
善のための係数を算出する。こうすることで、想定した
雑音特性に対する係数の学習を容易に制御することが可
能となり、改善効果を上げることができる。なお、従来
の伝送系や記録再生系を通ってきた信号とあわせて学習
することでＳＮ比の改善効果が大幅に向上することが期
待される。
【００２０】さらに次に、第３の実施例として、圧縮歪
みの改善を行う場合の学習を説明する。インターネット
等を通じた画像の伝送の場合、通常、画像は、圧縮され
て伝送されるため、コンピュータのモニタに再現される
画像は、独特な歪みをもったものが多い。また、ＴＶ放
送においても、非圧縮の画像信号ばかりでなく、ＭＰＥ
Ｇ等で圧縮された画像も扱われるようになってきてお
り、圧縮による画像歪みが問題となっている。
みの改善を行う場合の学習を説明する。インターネット
等を通じた画像の伝送の場合、通常、画像は、圧縮され
て伝送されるため、コンピュータのモニタに再現される
画像は、独特な歪みをもったものが多い。また、ＴＶ放
送においても、非圧縮の画像信号ばかりでなく、ＭＰＥ
Ｇ等で圧縮された画像も扱われるようになってきてお
り、圧縮による画像歪みが問題となっている。
【００２１】この圧縮による画像の歪みは、一般には圧
縮方式によって異なる。そこで、この第３の実施例で
は、入力画像信号に対して、処理ｆ（ｘ）として、想定
される種々の圧縮方式の圧縮伸長処理を行ったものと、
教師信号である非圧縮の画像信号とを用いて、圧縮歪み
の改善のための係数を学習することで、どのような未知
の入力信号に対しても、獲得した係数を用いたクラス分
類適応処理を行うことで、圧縮の歪みの改善を行うこと
が可能となる。
縮方式によって異なる。そこで、この第３の実施例で
は、入力画像信号に対して、処理ｆ（ｘ）として、想定
される種々の圧縮方式の圧縮伸長処理を行ったものと、
教師信号である非圧縮の画像信号とを用いて、圧縮歪み
の改善のための係数を学習することで、どのような未知
の入力信号に対しても、獲得した係数を用いたクラス分
類適応処理を行うことで、圧縮の歪みの改善を行うこと
が可能となる。
【００２２】また次に、第４の実施例として、輝度補正
を行う場合の学習を説明する。図１に示したクラス分類
適応処理用の学習装置を輝度補正用に、より具体化した
ブロック図を図４に示す。２１で示す入力端子から供給
される画像信号の内、輝度信号ＹがＡ／Ｄ変換器２２に
よって、アナログ信号からディジタル信号へ変換され
る。このＡ／Ｄ変換器２２では、例えば１３．５ＭHzの
クロックでサンプリングが行われた場合、画像のサイズ
は、１フレームあたり、横７２０画素×縦４８０ライン
程度となる。ディジタル信号に変換された輝度信号は、
Ａ／Ｄ変換器２２から学習回路２３およびゲイン／オフ
セット回路２４へ供給される。
を行う場合の学習を説明する。図１に示したクラス分類
適応処理用の学習装置を輝度補正用に、より具体化した
ブロック図を図４に示す。２１で示す入力端子から供給
される画像信号の内、輝度信号ＹがＡ／Ｄ変換器２２に
よって、アナログ信号からディジタル信号へ変換され
る。このＡ／Ｄ変換器２２では、例えば１３．５ＭHzの
クロックでサンプリングが行われた場合、画像のサイズ
は、１フレームあたり、横７２０画素×縦４８０ライン
程度となる。ディジタル信号に変換された輝度信号は、
Ａ／Ｄ変換器２２から学習回路２３およびゲイン／オフ
セット回路２４へ供給される。
【００２３】ゲイン／オフセット回路２４では、供給さ
れた輝度信号のゲインおよび／またはオフセットを変化
させる処理が処理ｆ（ｘ）として、実行される。ゲイン
は、照明の明るさ（コントラスト）に関連し、オフセッ
トは、照明の平均的な明るさに関連したものである。こ
のとき、ゲインは、常に１とならなくても良く、０．
９、１．２等の値でも良い。ゲインおよび／またはオフ
セットの処理がなされた輝度信号は、平均値／標準偏差
回路２５および遅延回路２７へ供給される。
れた輝度信号のゲインおよび／またはオフセットを変化
させる処理が処理ｆ（ｘ）として、実行される。ゲイン
は、照明の明るさ（コントラスト）に関連し、オフセッ
トは、照明の平均的な明るさに関連したものである。こ
のとき、ゲインは、常に１とならなくても良く、０．
９、１．２等の値でも良い。ゲインおよび／またはオフ
セットの処理がなされた輝度信号は、平均値／標準偏差
回路２５および遅延回路２７へ供給される。
【００２４】平均値／標準偏差回路２５では、後述する
ように供給された輝度値の例えば１フィールドまたは１
フレーム当りの平均値および標準偏差が求められる。平
均値／標準偏差回路２５において、輝度値毎の度数分布
を求めるためのテーブルを持ち、１フィールド期間また
は１フレーム期間に乗算した度数分布から、図５に示す
ように輝度の平均値が算出されると共に、標準偏差も算
出される。算出された平均値および標準偏差は、平均値
／標準偏差回路２５から量子化（Ｑ）回路２６へ供給さ
れる。輝度の平均値を算出する計算式を式（１）に示
し、標準偏差を算出する計算式を式（２）に示す。
ように供給された輝度値の例えば１フィールドまたは１
フレーム当りの平均値および標準偏差が求められる。平
均値／標準偏差回路２５において、輝度値毎の度数分布
を求めるためのテーブルを持ち、１フィールド期間また
は１フレーム期間に乗算した度数分布から、図５に示す
ように輝度の平均値が算出されると共に、標準偏差も算
出される。算出された平均値および標準偏差は、平均値
／標準偏差回路２５から量子化（Ｑ）回路２６へ供給さ
れる。輝度の平均値を算出する計算式を式（１）に示
し、標準偏差を算出する計算式を式（２）に示す。
【００２５】 平均値＝Σ（輝度値×度数）／全度数 （１） 標準偏差＝√（Σ（輝度値−平均値）2 ×度数）／全度数） （２） ただし、√（ ）は、（ ）内の演算結果を平方根とす
る。
る。
【００２６】量子化回路２６では、算出された平均値お
よび標準偏差がそれぞれａビットおよびｂビットで量子
化されて、トータルｎビット（ｎ＝ａ＋ｂ）のコードが
発生される。このｎビットのコードが量子化回路２６か
ら縮退ＲＯＭ３２へ供給される。さらに、ｎビットのコ
ードは、いわゆる輝度分布をパターン化したもので、こ
れを見ることで輝度分布が暗い方か、明るい方かに偏っ
ているかどうか、また、輝度分布が平坦か急峻かを判定
することができる。
よび標準偏差がそれぞれａビットおよびｂビットで量子
化されて、トータルｎビット（ｎ＝ａ＋ｂ）のコードが
発生される。このｎビットのコードが量子化回路２６か
ら縮退ＲＯＭ３２へ供給される。さらに、ｎビットのコ
ードは、いわゆる輝度分布をパターン化したもので、こ
れを見ることで輝度分布が暗い方か、明るい方かに偏っ
ているかどうか、また、輝度分布が平坦か急峻かを判定
することができる。
【００２７】一方、遅延回路２７では、ｎビットのコー
ドが生成されるまでの時間（１フィールドまたは１フレ
ーム＋α）だけ、遅延が行われ、その出力は、ブロック
化回路２８および３０さらに遅延回路３３へ供給され
る。ブロック化回路２８では、注目画素の周辺の空間内
の複数の画素が選択され、ブロック化される。そのブロ
ック化された画素は、ＡＤＲＣ回路２９へ供給される。
ＡＤＲＣ回路２９では、後述するようにブロック化され
た画素から最大値および最小値が選択され、各画素が再
量子化されｍビットのコードが発生され、縮退ＲＯＭ３
２へ供給される。このコードは、いわゆる空間の輝度の
変化の様子をパターン化したものである。ｍビットのコ
ードによるクラス分類は、輝度補正そのものより、Ｓ／
Ｎ比の改善、解像度の改善等に効果をもたらす。
ドが生成されるまでの時間（１フィールドまたは１フレ
ーム＋α）だけ、遅延が行われ、その出力は、ブロック
化回路２８および３０さらに遅延回路３３へ供給され
る。ブロック化回路２８では、注目画素の周辺の空間内
の複数の画素が選択され、ブロック化される。そのブロ
ック化された画素は、ＡＤＲＣ回路２９へ供給される。
ＡＤＲＣ回路２９では、後述するようにブロック化され
た画素から最大値および最小値が選択され、各画素が再
量子化されｍビットのコードが発生され、縮退ＲＯＭ３
２へ供給される。このコードは、いわゆる空間の輝度の
変化の様子をパターン化したものである。ｍビットのコ
ードによるクラス分類は、輝度補正そのものより、Ｓ／
Ｎ比の改善、解像度の改善等に効果をもたらす。
【００２８】ブロック化回路３０において、補正しよう
とする注目画素の周辺の空間内の複数の画素が選択さ
れ、ブロック化される。このブロック化回路３０におい
て実行されるブロック化と、上述したブロック化回路２
８において実行されるブロック化とは、異なっても良
い。すなわち、ブロック化回路２８において選択される
画素と、ブロック化回路３０において選択される画素と
は異なっても何ら問題はない。ブロック化された画素
は、ブロック化回路３０から平均化回路３１へ供給され
る。平均化回路３１では、注目画素付近の輝度の平均値
が算出され、算出された平均値は、シフトされ、ｐ（＜
８）ビットに量子化され、縮退ＲＯＭ３２へ供給され
る。
とする注目画素の周辺の空間内の複数の画素が選択さ
れ、ブロック化される。このブロック化回路３０におい
て実行されるブロック化と、上述したブロック化回路２
８において実行されるブロック化とは、異なっても良
い。すなわち、ブロック化回路２８において選択される
画素と、ブロック化回路３０において選択される画素と
は異なっても何ら問題はない。ブロック化された画素
は、ブロック化回路３０から平均化回路３１へ供給され
る。平均化回路３１では、注目画素付近の輝度の平均値
が算出され、算出された平均値は、シフトされ、ｐ（＜
８）ビットに量子化され、縮退ＲＯＭ３２へ供給され
る。
【００２９】このように、ブロック化された各画素の輝
度の平均値が算出され、すなわち輝度レベルをクラス分
類の１つとすることで、レベル方向での補正の仕方に変
化を持たせることができる。例えば、明るい部分や暗い
部分のみを補正したり、γ特性を考慮した補正を行うこ
とが可能となる。また、輝度レベルの平均化による作用
は、輝度補正が過敏に利くのを防止する役割も果たす。
度の平均値が算出され、すなわち輝度レベルをクラス分
類の１つとすることで、レベル方向での補正の仕方に変
化を持たせることができる。例えば、明るい部分や暗い
部分のみを補正したり、γ特性を考慮した補正を行うこ
とが可能となる。また、輝度レベルの平均化による作用
は、輝度補正が過敏に利くのを防止する役割も果たす。
【００３０】以上の説明で、３種類のクラス分類コード
が生成されたが、これを単純に組み合わると分類数が膨
大になり、後述する係数ＲＯＭの容量が膨大になる。そ
こで、量子化回路２６からのｎビット、ＡＤＲＣ回路２
９からのｍビットおよび平均化回路３１からのｐビット
は、縮退ＲＯＭ３２において、供給された各ビット数を
縮退させる。具体的には、縮退ＲＯＭ３２では、クラス
を縮退させるために、（ｎ＋ｍ＋ｐ）ビットからｑビッ
トに減少させたクラスコード（インデックス）が発生さ
れる。このように、縮退ＲＯＭ３２から最終的にｑビッ
トのクラスコードが発生し、そのｑビットのクラスコー
ドは、学習回路２３へ供給される。
が生成されたが、これを単純に組み合わると分類数が膨
大になり、後述する係数ＲＯＭの容量が膨大になる。そ
こで、量子化回路２６からのｎビット、ＡＤＲＣ回路２
９からのｍビットおよび平均化回路３１からのｐビット
は、縮退ＲＯＭ３２において、供給された各ビット数を
縮退させる。具体的には、縮退ＲＯＭ３２では、クラス
を縮退させるために、（ｎ＋ｍ＋ｐ）ビットからｑビッ
トに減少させたクラスコード（インデックス）が発生さ
れる。このように、縮退ＲＯＭ３２から最終的にｑビッ
トのクラスコードが発生し、そのｑビットのクラスコー
ドは、学習回路２３へ供給される。
【００３１】なお、縮退の方法について、ここでは詳細
を述べないが、（ｎ＋ｍ＋ｐ）ビットで学習した全クラ
スに対応する係数組から、ベクトル量子化的手法とし
て、係数間ノルムの小さいものをまとめて縮退させる方
法等を使用するものとする。すなわち、２つの係数組の
間で、対応する係数の距離（係数間ノルム）を求め、こ
れに基づいて、係数の組をまとめる。
を述べないが、（ｎ＋ｍ＋ｐ）ビットで学習した全クラ
スに対応する係数組から、ベクトル量子化的手法とし
て、係数間ノルムの小さいものをまとめて縮退させる方
法等を使用するものとする。すなわち、２つの係数組の
間で、対応する係数の距離（係数間ノルム）を求め、こ
れに基づいて、係数の組をまとめる。
【００３２】遅延合わせが行われる遅延回路３３の出力
がブロック化回路３４へ供給され、そのブロック化回路
３４では、注目画素の周辺の複数の画素がブロック化さ
れる。ブロック化された各画素値は、学習回路２３へ供
給される。
がブロック化回路３４へ供給され、そのブロック化回路
３４では、注目画素の周辺の複数の画素がブロック化さ
れる。ブロック化された各画素値は、学習回路２３へ供
給される。
【００３３】そして、上述したように、Ａ／Ｄ変換器２
２からの教師用の画像信号が学習回路２３に供給され
る。学習回路２３では、ｎタップの線形一時結合モデル
を形成し、その各係数を学習回路２３で算出する。算出
された各係数は、出力端子３５から取り出され、係数Ｒ
ＯＭへ格納される。また、学習回路２３は、後述する最
小自乗法にてクラス毎に係数を学習するものである。学
習により得られた係数は、出力端子３５を介して出力さ
れ、メモリ等の記憶媒体にクラス毎に格納される。
２からの教師用の画像信号が学習回路２３に供給され
る。学習回路２３では、ｎタップの線形一時結合モデル
を形成し、その各係数を学習回路２３で算出する。算出
された各係数は、出力端子３５から取り出され、係数Ｒ
ＯＭへ格納される。また、学習回路２３は、後述する最
小自乗法にてクラス毎に係数を学習するものである。学
習により得られた係数は、出力端子３５を介して出力さ
れ、メモリ等の記憶媒体にクラス毎に格納される。
【００３４】ここで、平均値／標準偏差回路２５の一例
を図６に示し説明する。入力端子４１から輝度値が供給
される。供給された輝度値は、輝度度数分布テーブル４
２へ供給され、輝度度数分布テーブル４２において、例
えば１フィールドまたは１フレーム内の輝度レベルの度
数分布のテーブルが生成される。生成されたテーブルに
基づいて、平均値算出回路４３では、平均値が式（１）
により算出され、算出された平均値は、標準偏差算出回
路４４へ供給されると共に、出力端子４５から取り出さ
れる。標準偏差算出回路４４では、度数分布のテーブル
と平均値から標準偏差が式（２）により算出され、算出
された標準偏差は、出力端子４６から取り出される。取
り出された標準偏差が小さいときは、度数分布の幅は狭
く、標準偏差が大きいときは、度数分布の幅は広くな
る。
を図６に示し説明する。入力端子４１から輝度値が供給
される。供給された輝度値は、輝度度数分布テーブル４
２へ供給され、輝度度数分布テーブル４２において、例
えば１フィールドまたは１フレーム内の輝度レベルの度
数分布のテーブルが生成される。生成されたテーブルに
基づいて、平均値算出回路４３では、平均値が式（１）
により算出され、算出された平均値は、標準偏差算出回
路４４へ供給されると共に、出力端子４５から取り出さ
れる。標準偏差算出回路４４では、度数分布のテーブル
と平均値から標準偏差が式（２）により算出され、算出
された標準偏差は、出力端子４６から取り出される。取
り出された標準偏差が小さいときは、度数分布の幅は狭
く、標準偏差が大きいときは、度数分布の幅は広くな
る。
【００３５】ここで、ＡＤＲＣ回路２９の構成の一例を
図７に示し説明する。入力端子５１からブロック化され
たデータが供給される。供給されたデータは、最大値検
出回路５２、最小値検出回路５３および遅延回路５４へ
供給される。最大値検出回路５２において、ブロック内
の画素値の最大となる値が検出され、最小値検出回路５
３において、ブロック内の画素値の最小となる値が検出
される。減算器５５では、最大値から最小値が減算さ
れ、そのブロックのダイナミックレンジＤＲが算出され
る。算出されたダイナミックレンジＤＲは、適応再量子
化回路５７へ供給される。
図７に示し説明する。入力端子５１からブロック化され
たデータが供給される。供給されたデータは、最大値検
出回路５２、最小値検出回路５３および遅延回路５４へ
供給される。最大値検出回路５２において、ブロック内
の画素値の最大となる値が検出され、最小値検出回路５
３において、ブロック内の画素値の最小となる値が検出
される。減算器５５では、最大値から最小値が減算さ
れ、そのブロックのダイナミックレンジＤＲが算出され
る。算出されたダイナミックレンジＤＲは、適応再量子
化回路５７へ供給される。
【００３６】遅延回路５４では、最大値検出回路５２お
よび最小値検出回路５３がそれぞれ検出にかかる時間遅
延が行われ、１画素ずつ出力される。減算器５６では、
ブロック化された各画素から最小値が減算され、その減
算値は、適応再量子化回路５７へ供給される。適応再量
子化回路５７では、ダイナミックレンジＤＲに応じた所
定の量子化ステップ幅を用いて、減算値の量子化を画素
毎に行う。並列化回路５８では、量子化された画素がブ
ロック単位で並列化され、出力端子５９からコード化デ
ータとして出力される。
よび最小値検出回路５３がそれぞれ検出にかかる時間遅
延が行われ、１画素ずつ出力される。減算器５６では、
ブロック化された各画素から最小値が減算され、その減
算値は、適応再量子化回路５７へ供給される。適応再量
子化回路５７では、ダイナミックレンジＤＲに応じた所
定の量子化ステップ幅を用いて、減算値の量子化を画素
毎に行う。並列化回路５８では、量子化された画素がブ
ロック単位で並列化され、出力端子５９からコード化デ
ータとして出力される。
【００３７】学習の方法として、多数の補正対象用の入
力信号の画素の値と教師用の画像信号の画素の値との関
係を求める最小自乗法を採用する。まず、上述した値の
間に線形１次結合の関係があると仮定し、以下に線形一
次結合モデルを示す。
力信号の画素の値と教師用の画像信号の画素の値との関
係を求める最小自乗法を採用する。まず、上述した値の
間に線形１次結合の関係があると仮定し、以下に線形一
次結合モデルを示す。
【００３８】線形一次結合モデル：（観測方程式） ＸＷ＝Ｙ （３）
【数１】
【００３９】最小自乗法による解放：（残差方程式）
【数２】
【００４０】式（５）から、各ｗi の最確値を見いだす
には、
には、
【数３】 を最小にする条件、すなわち
【００４１】
【数４】 なる、Ｎ個の条件を入れてこれを満足するｗ1 、ｗ2 、
・・・、ｗN を見いだせばよい。式（５）より、
・・・、ｗN を見いだせばよい。式（５）より、
【００４２】
【数５】 となり、式（６）条件をｉ＝１，２，・・・，Ｎについ
て立てればそれぞれ、
て立てればそれぞれ、
【００４３】
【数６】 が得られる。ここで、式（５）および式（８）から次式
の正規方程式が得られる。
の正規方程式が得られる。
【００４４】
【数７】 これは、ちょうど未知数の数Ｎ個だけある連立方程式で
あるから、これより最確値たる各ｗi を求めることがで
きる。
あるから、これより最確値たる各ｗi を求めることがで
きる。
【００４５】正確には、式（９）でｗi にかかる
【数８】 のマトリクスが正則であれば解くことができる。（ただ
し、ｋ＝１，２，・・・，Ｎ、ｌ＝１，２，・・・，
Ｎ）実際には、Gauss-Jordanの消去法（掃き出し法）を
用いて連立方程式を解くことになる。
し、ｋ＝１，２，・・・，Ｎ、ｌ＝１，２，・・・，
Ｎ）実際には、Gauss-Jordanの消去法（掃き出し法）を
用いて連立方程式を解くことになる。
【００４６】次に、最小自乗法の演算を行うハードウェ
アのブロック図を図８に示す。図４の学習のブロック図
において、補正対象の画素を中心とするブロックの画素
値ｘ1 〜ｘN と、その画素に対応する教師用の画素値δ
ｙが入力されると共に、クラスコード（インデックス）
が入力される。最小自乗法の回路は、大きく分けて正規
方程式生成回路６１とＣＰＵ６２からなり、その正規方
程式生成回路６１は、乗算器アレイ６３、加算メモリ６
４およびデコード部６５からなる。ＣＰＵ６２は、係数
を求めるため、例えば掃き出し法の演算を行うＣＰＵか
らなる。乗算器アレイ６３には、注目画素位置に対して
１組のメモリ（またはレジスタ）が存在し、加算メモリ
６４には、クラスの数だけ組のメモリ（またはレジス
タ）が存在する。また、デコード部６５では、供給され
るクラスコード（インデックス）がデコードされる。
アのブロック図を図８に示す。図４の学習のブロック図
において、補正対象の画素を中心とするブロックの画素
値ｘ1 〜ｘN と、その画素に対応する教師用の画素値δ
ｙが入力されると共に、クラスコード（インデックス）
が入力される。最小自乗法の回路は、大きく分けて正規
方程式生成回路６１とＣＰＵ６２からなり、その正規方
程式生成回路６１は、乗算器アレイ６３、加算メモリ６
４およびデコード部６５からなる。ＣＰＵ６２は、係数
を求めるため、例えば掃き出し法の演算を行うＣＰＵか
らなる。乗算器アレイ６３には、注目画素位置に対して
１組のメモリ（またはレジスタ）が存在し、加算メモリ
６４には、クラスの数だけ組のメモリ（またはレジス
タ）が存在する。また、デコード部６５では、供給され
るクラスコード（インデックス）がデコードされる。
【００４７】ここで、乗算器アレイ６３について、図９
を用いて説明する。補正対象の画素を中心としてブロッ
クの画素値と対応する教師用の画素値δｙは、正規方程
式生成回路６１の乗算器アレイ６３において、図中に示
すように各要素どうしの乗算が行われ、その結果が加算
メモリ６４へ供給される。
を用いて説明する。補正対象の画素を中心としてブロッ
クの画素値と対応する教師用の画素値δｙは、正規方程
式生成回路６１の乗算器アレイ６３において、図中に示
すように各要素どうしの乗算が行われ、その結果が加算
メモリ６４へ供給される。
【００４８】そして、加算メモリ６４は、図１０に示す
ように加算器アレイ７１およびメモリ（またはレジス
タ）アレイ７２1 〜７２N から構成される。加算器アレ
イ７１には、乗算器アレイ６３からの結果とメモリ（ま
たはレジスタ）アレイ７２1 〜７２N からの出力が供給
される。その加算結果は、加算器アレイ７１からメモリ
（またはレジスタ）アレイ７２1 〜７２N に出力され
る。このとき、どのメモリ（またはレジスタ）アレイ７
２1 〜７２N が選択されるかは、デコード部６５に供給
されたクラスコード（インデックス）がデコードされる
ことで一意に決定される。つまり、インデックスによっ
て決定されるクラス毎にメモリ（またはレジスタ）アレ
イ７２が選択される。この選択されたメモリ（またはレ
ジスタ）アレイ７２には、積和演算の結果が更新され、
記憶される。
ように加算器アレイ７１およびメモリ（またはレジス
タ）アレイ７２1 〜７２N から構成される。加算器アレ
イ７１には、乗算器アレイ６３からの結果とメモリ（ま
たはレジスタ）アレイ７２1 〜７２N からの出力が供給
される。その加算結果は、加算器アレイ７１からメモリ
（またはレジスタ）アレイ７２1 〜７２N に出力され
る。このとき、どのメモリ（またはレジスタ）アレイ７
２1 〜７２N が選択されるかは、デコード部６５に供給
されたクラスコード（インデックス）がデコードされる
ことで一意に決定される。つまり、インデックスによっ
て決定されるクラス毎にメモリ（またはレジスタ）アレ
イ７２が選択される。この選択されたメモリ（またはレ
ジスタ）アレイ７２には、積和演算の結果が更新され、
記憶される。
【００４９】なお、各々のアレイの位置は、正規方程式
（９）のｗi にかかる
（９）のｗi にかかる
【数９】 の位置に対応する。正規方程式（９）を見てわかるよう
に右上の項を反転すれば左下と同じものになるため、各
アレイは三角形の形状をしている。
に右上の項を反転すれば左下と同じものになるため、各
アレイは三角形の形状をしている。
【００５０】以上のようにして、ある一定期間の間にク
ラス毎に積和演算が行われて画素位置毎のさらにクラス
毎の正規方程式が生成される。クラス毎の正規方程式の
各項の結果は、それぞれのクラスに対応するメモリ（ま
たはレジスタ）アレイに記憶されており、次にそれらの
クラス毎の正規方程式の各項が掃き出し法の計算回路に
供給される。この計算はＣＰＵ６２によって行われる。
計算された係数の組は、係数ＲＯＭで構成される係数テ
ーブルに書き込まれて使用される。
ラス毎に積和演算が行われて画素位置毎のさらにクラス
毎の正規方程式が生成される。クラス毎の正規方程式の
各項の結果は、それぞれのクラスに対応するメモリ（ま
たはレジスタ）アレイに記憶されており、次にそれらの
クラス毎の正規方程式の各項が掃き出し法の計算回路に
供給される。この計算はＣＰＵ６２によって行われる。
計算された係数の組は、係数ＲＯＭで構成される係数テ
ーブルに書き込まれて使用される。
【００５１】次に、上述した学習により獲得された係数
を用いて、画像信号の解像度の向上も可能な輝度補正回
路を図１１を用いて説明する。なお、この一例を説明す
るにあたり、上述の第４の実施例と同一の部分には同一
符号を付し、その説明は、省略する。
を用いて、画像信号の解像度の向上も可能な輝度補正回
路を図１１を用いて説明する。なお、この一例を説明す
るにあたり、上述の第４の実施例と同一の部分には同一
符号を付し、その説明は、省略する。
【００５２】入力端子８１から供給された輝度信号Ｙ
は、Ａ／Ｄ変換器８２へ供給され、Ａ／Ｄ変換器８２で
は、例えば１３．５ＭHzでサンプリングされ、ディジタ
ル化された信号は、平均値／標準偏差回路２５および遅
延回路２７へ出力される。縮退ＲＯＭ３２では、量子化
回路２６からのｎビットのコードと、ＡＤＲＣ回路２９
からのｍビットのコードと、平均化回路３１からのｐビ
ットのコードに対して縮退させ、ｑビットのクラスコー
ド（インデックス）が係数ＲＯＭ８３へ供給される。係
数ＲＯＭ８３1 〜８３N では、供給されたクラスコード
でアドレッシングされ、係数ｗ1 〜ｗN が読み出され
る。読み出された係数ｗ1 〜ｗN は、それぞれ乗算器８
４1 〜８４N へ供給される。
は、Ａ／Ｄ変換器８２へ供給され、Ａ／Ｄ変換器８２で
は、例えば１３．５ＭHzでサンプリングされ、ディジタ
ル化された信号は、平均値／標準偏差回路２５および遅
延回路２７へ出力される。縮退ＲＯＭ３２では、量子化
回路２６からのｎビットのコードと、ＡＤＲＣ回路２９
からのｍビットのコードと、平均化回路３１からのｐビ
ットのコードに対して縮退させ、ｑビットのクラスコー
ド（インデックス）が係数ＲＯＭ８３へ供給される。係
数ＲＯＭ８３1 〜８３N では、供給されたクラスコード
でアドレッシングされ、係数ｗ1 〜ｗN が読み出され
る。読み出された係数ｗ1 〜ｗN は、それぞれ乗算器８
４1 〜８４N へ供給される。
【００５３】ブロック化回路３４では、注目画素の周辺
の複数の画素がブロック化される。ブロック化された各
画素値は、乗算器８４1 〜８４N へ供給される。乗算器
８４1 〜８４N では、係数ＲＯＭ８３1 〜８３N からの
係数ｗ1 〜ｗN と、ブロック化された各画素値が乗算さ
れ、その乗算値は、加算器８５へ供給される。加算器８
５では、乗算器８４1 〜８４N からの乗算値が加算され
る。すなわち、乗算器８４1 〜８４N および加算器８５
において、積和演算することで、輝度補正値の予測が行
われる。その予測値は、Ｄ／Ａ変換器８６において、Ｄ
／Ａ変換され、補正後の輝度値Ｙ´として出力端子８７
から取り出される。
の複数の画素がブロック化される。ブロック化された各
画素値は、乗算器８４1 〜８４N へ供給される。乗算器
８４1 〜８４N では、係数ＲＯＭ８３1 〜８３N からの
係数ｗ1 〜ｗN と、ブロック化された各画素値が乗算さ
れ、その乗算値は、加算器８５へ供給される。加算器８
５では、乗算器８４1 〜８４N からの乗算値が加算され
る。すなわち、乗算器８４1 〜８４N および加算器８５
において、積和演算することで、輝度補正値の予測が行
われる。その予測値は、Ｄ／Ａ変換器８６において、Ｄ
／Ａ変換され、補正後の輝度値Ｙ´として出力端子８７
から取り出される。
【００５４】係数ＲＯＭ８３1 〜８３N から読み出され
る係数ｗ1 〜ｗN は、上述した学習時にサンプリングレ
ートが６．７５ＭHzの信号ＬＰＦ−ＬＳと２７．０ＦＭ
Hzの映像信号とによって、得られた係数である。予測値
を生成するときに、この係数を使用することによって、
１３．５ＭHzのサンプリングレートの輝度信号Ｙは、４
倍の高い５４．０ＭHzのサンプリングレートの輝度信号
Ｙ´を生成することができる。
る係数ｗ1 〜ｗN は、上述した学習時にサンプリングレ
ートが６．７５ＭHzの信号ＬＰＦ−ＬＳと２７．０ＦＭ
Hzの映像信号とによって、得られた係数である。予測値
を生成するときに、この係数を使用することによって、
１３．５ＭHzのサンプリングレートの輝度信号Ｙは、４
倍の高い５４．０ＭHzのサンプリングレートの輝度信号
Ｙ´を生成することができる。
【００５５】この実施例では、すべてハードウェアで実
現する方法を記載したが、ディジタル化されたデータを
計算機に取り込むことでソフトウェアで計算しても良
い。
現する方法を記載したが、ディジタル化されたデータを
計算機に取り込むことでソフトウェアで計算しても良
い。
【００５６】また、この実施例では、解像度、Ｓ／Ｎ
比、圧縮歪みおよび輝度値の改善のための係数を求める
学習を行うときに、入力信号に対して施す処理ｆ（ｘ）
を別々に行っているが、これらの処理の２つ以上を組み
合わせても良い。例えば、ゲインおよび／またはオフセ
ットの後、ＬＰＦ処理を入力信号に対して施すことで、
得られた係数は、解像度および輝度値のさらなる改善に
使用できるものとなる。
比、圧縮歪みおよび輝度値の改善のための係数を求める
学習を行うときに、入力信号に対して施す処理ｆ（ｘ）
を別々に行っているが、これらの処理の２つ以上を組み
合わせても良い。例えば、ゲインおよび／またはオフセ
ットの後、ＬＰＦ処理を入力信号に対して施すことで、
得られた係数は、解像度および輝度値のさらなる改善に
使用できるものとなる。
【００５７】
【発明の効果】この発明に依れば、入力信号に対してＬ
ＰＦ、圧縮伸長、ゲインおよび／またはオフセット等の
処理を施すことによって生成される信号と、教師信号と
を用いて学習を行い、それによって係数を獲得する。こ
の係数を用いたクラス分類適応処理により、さらなる解
像度、ＳＮ比、圧縮歪みおよび輝度値の改善を可能とす
ることができる。
ＰＦ、圧縮伸長、ゲインおよび／またはオフセット等の
処理を施すことによって生成される信号と、教師信号と
を用いて学習を行い、それによって係数を獲得する。こ
の係数を用いたクラス分類適応処理により、さらなる解
像度、ＳＮ比、圧縮歪みおよび輝度値の改善を可能とす
ることができる。
【図１】この発明のクラス分類適応処理の学習装置の一
般的な構成例を示すブロック図である。
般的な構成例を示すブロック図である。
【図２】この発明のクラス分類適応処理の一実施例の一
般的な構成例を示すブロック図である。
般的な構成例を示すブロック図である。
【図３】この発明の解像度の説明に用いる一例の略線図
である。
である。
【図４】この発明が適用できる輝度補正装置に対応する
学習回路の実施例である。
学習回路の実施例である。
【図５】この発明が適用できる実施例の説明に用いる度
数分布表である。
数分布表である。
【図６】この発明が適用された輝度補正装置に用いられ
ている平均値／標準偏差回路の一例である。
ている平均値／標準偏差回路の一例である。
【図７】この発明が適用された輝度補正装置に用いられ
ているＡＤＲＣ回路の一例である。
ているＡＤＲＣ回路の一例である。
【図８】この発明に係る学習回路に適用される最小自乗
法の一例を説明するためのブロック図である。
法の一例を説明するためのブロック図である。
【図９】この発明に係る乗算器アレイの説明に用いる一
例の略線図である。
例の略線図である。
【図１０】この発明に係る加算メモリの説明に用いる一
例の略線図である。
例の略線図である。
【図１１】この発明が適用できる輝度補正装置の実施例
を示すブロック図である。
を示すブロック図である。
３・・・処理回路、４、６・・・スイッチ、５・・・ク
ラス生成回路、７・・・学習回路
ラス生成回路、７・・・学習回路
Claims (11)
- 【請求項１】 予測値あるいは補正値を生成するための
クラス分類適応処理において、 入力情報信号からクラス情報を生成するクラス生成手段
と、 予めクラス毎に最小自乗法による学習処理で求められた
係数が記憶された記憶媒体と、 上記クラス情報に応答して上記係数が上記記憶媒体から
読み出され、線形１次結合式の演算によって、予測値を
生成する演算手段とを有し、 上記係数は、 入力情報信号に対して処理を施し、 上記処理が施された入力情報信号からクラスを生成し、 上記処理が施された入力情報信号と、教師信号との誤差
の自乗和を最小とするように、学習によって獲得された
ことを特徴とするクラス分類適応処理装置。 - 【請求項２】 請求項１に記載のクラス分類適応処理装
置において、 上記入力情報信号は、上記教師信号から生成することを
特徴とするクラス分類適応処理装置。 - 【請求項３】 予測値あるいは補正値を生成するため
に、入力情報信号の複数のサンプルと演算される係数を
予め学習によりクラス毎に求めるようにしたクラス分類
適応処理用の学習装置において、 入力情報信号に対して処理を施す処理手段と、 上記処理が施された入力情報信号からクラス情報を生成
するクラス生成手段と、 上記処理が施された入力情報信号と、教師信号との誤差
の自乗和が最小となるように、係数を学習する学習手段
とからなることを特徴とするクラス分類適応処理用の学
習装置。 - 【請求項４】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記入力情報信号は、上記教師信号から発生することを
特徴とするクラス分類適応処理用の学習装置。 - 【請求項５】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記教師信号と上記入力情報信号とを切り換える第１の
選択手段と、上記入力情報信号と上記処理が施された入
力情報信号とを切り換える第２の選択手段とを有し、 上記第１の選択手段の出力と上記第２の選択手段の出力
とを上記学習手段に供給するようにしたことを特徴とす
るクラス分類適応処理用の学習装置。 - 【請求項６】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記処理は、 入力情報信号に対して低域通過フィルタリング処理であ
り、解像度を上げるための係数を学習するようにしたこ
とを特徴とするクラス分類適応処理用の学習装置。 - 【請求項７】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記処理は、 入力情報信号に対して乱数発生によるタランダムノイズ
を付加するものであり、ＳＮ比を改善するための係数を
学習するようにしたことを特徴とするクラス分類適応処
理用の学習装置。 - 【請求項８】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記処理は、 入力情報信号に対して圧縮伸長処理による歪みを付加す
るものであり、圧縮による歪みを改善するための係数を
学習するようにしたことを特徴とするクラス分類適応処
理用の学習装置。 - 【請求項９】 請求項３に記載のクラス分類適応処理用
の学習装置において、 上記処理は、 入力情報信号に対してゲインおよび／またはオフセット
処理であり、輝度分布を改善するための係数を学習する
ことを特徴とするクラス分類適応処理用の学習装置。 - 【請求項１０】 予測値あるいは補正値を生成するため
に、入力情報信号の複数のサンプルと演算される係数を
予め学習によりクラス毎に求めるようにしたクラス分類
適応処理用の学習方法において、 入力情報信号に対して処理を施すステップと、 上記処理が施された入力情報信号からクラス情報を生成
するステップと、 上記処理が施された入力情報信号と、教師信号との誤差
の自乗和が最小となるように、係数を学習するステップ
とからなることを特徴とするクラス分類適応処理用の学
習方法。 - 【請求項１１】 請求項１０に記載のクラス分類適応処
理用の学習方法において、 上記入力情報信号は、上記教師信号から発生することを
特徴とするクラス分類適応処理用の学習方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186720A JPH1011583A (ja) | 1996-06-27 | 1996-06-27 | クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186720A JPH1011583A (ja) | 1996-06-27 | 1996-06-27 | クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005240342A Division JP4482502B2 (ja) | 2005-08-22 | 2005-08-22 | 情報信号変換装置および方法 |
| JP2007254052A Division JP4353294B2 (ja) | 2007-09-28 | 2007-09-28 | 情報信号変換装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011583A true JPH1011583A (ja) | 1998-01-16 |
Family
ID=16193464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8186720A Pending JPH1011583A (ja) | 1996-06-27 | 1996-06-27 | クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011583A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025512A1 (fr) * | 1998-10-26 | 2000-05-04 | Sony Corporation | Dispositif et procede de traitement d'image, dispositif et procede d'apprentissage |
| WO2000055811A1 (fr) * | 1999-03-12 | 2000-09-21 | Sony Corporation | Processeur de donnees, procede de traitement de donnees, et support d'enregistrement |
| US6718073B1 (en) | 1998-09-30 | 2004-04-06 | Sony Corporation | Arithmetic device, and converter, and their methods |
| JP2005353100A (ja) * | 2005-08-22 | 2005-12-22 | Sony Corp | 情報信号変換装置および方法、並びに学習装置および学習方法 |
| JP2006268396A (ja) * | 2005-03-24 | 2006-10-05 | Advanced Mask Inspection Technology Kk | 画像補正方法 |
| WO2009078454A1 (ja) | 2007-12-18 | 2009-06-25 | Sony Corporation | データ処理装置、データ処理方法、及び記憶媒体 |
| JP2009212788A (ja) * | 2008-03-04 | 2009-09-17 | Olympus Corp | 画像処理装置及び画像処理プログラム |
| KR100921060B1 (ko) * | 2001-04-12 | 2009-10-08 | 소니 가부시끼 가이샤 | 신호 처리 장치와 방법, 신호 처리 시스템 및 기록 매체 |
| JP2012068965A (ja) * | 2010-09-24 | 2012-04-05 | Denso Corp | 画像認識装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348840A (ja) * | 1993-06-03 | 1994-12-22 | Konica Corp | 画像復元方法 |
| JPH0767028A (ja) * | 1993-08-27 | 1995-03-10 | Sony Corp | 画像復元装置及び方法 |
| JPH07115569A (ja) * | 1993-08-27 | 1995-05-02 | Sony Corp | ノイズ低減装置及び方法 |
| JPH0851622A (ja) * | 1994-08-04 | 1996-02-20 | Sony Corp | ディジタル画像信号の処理装置 |
| JPH08154251A (ja) * | 1994-11-28 | 1996-06-11 | Sony Corp | 画像信号補間装置 |
-
1996
- 1996-06-27 JP JP8186720A patent/JPH1011583A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348840A (ja) * | 1993-06-03 | 1994-12-22 | Konica Corp | 画像復元方法 |
| JPH0767028A (ja) * | 1993-08-27 | 1995-03-10 | Sony Corp | 画像復元装置及び方法 |
| JPH07115569A (ja) * | 1993-08-27 | 1995-05-02 | Sony Corp | ノイズ低減装置及び方法 |
| JPH0851622A (ja) * | 1994-08-04 | 1996-02-20 | Sony Corp | ディジタル画像信号の処理装置 |
| JPH08154251A (ja) * | 1994-11-28 | 1996-06-11 | Sony Corp | 画像信号補間装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6718073B1 (en) | 1998-09-30 | 2004-04-06 | Sony Corporation | Arithmetic device, and converter, and their methods |
| US6757443B1 (en) | 1998-10-26 | 2004-06-29 | Sony Corporation | Picture processing apparatus, picture processing method, learning apparatus, and learning method |
| WO2000025512A1 (fr) * | 1998-10-26 | 2000-05-04 | Sony Corporation | Dispositif et procede de traitement d'image, dispositif et procede d'apprentissage |
| WO2000055811A1 (fr) * | 1999-03-12 | 2000-09-21 | Sony Corporation | Processeur de donnees, procede de traitement de donnees, et support d'enregistrement |
| US7916977B2 (en) | 1999-03-12 | 2011-03-29 | Sony Corporation | Data processing apparatus, data processing method and recording medium |
| KR100921060B1 (ko) * | 2001-04-12 | 2009-10-08 | 소니 가부시끼 가이샤 | 신호 처리 장치와 방법, 신호 처리 시스템 및 기록 매체 |
| US7706623B2 (en) | 2005-03-24 | 2010-04-27 | Advanced Mask Inspection Technology Inc. | Image correcting method |
| JP2006268396A (ja) * | 2005-03-24 | 2006-10-05 | Advanced Mask Inspection Technology Kk | 画像補正方法 |
| JP2005353100A (ja) * | 2005-08-22 | 2005-12-22 | Sony Corp | 情報信号変換装置および方法、並びに学習装置および学習方法 |
| WO2009078454A1 (ja) | 2007-12-18 | 2009-06-25 | Sony Corporation | データ処理装置、データ処理方法、及び記憶媒体 |
| US8169510B2 (en) | 2007-12-18 | 2012-05-01 | Sony Corporation | Data processing device, data processing method, and storage medium |
| JP2009212788A (ja) * | 2008-03-04 | 2009-09-17 | Olympus Corp | 画像処理装置及び画像処理プログラム |
| JP2012068965A (ja) * | 2010-09-24 | 2012-04-05 | Denso Corp | 画像認識装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597920B1 (ko) | 데이터 처리 장치, 데이터 처리 방법, 및 그에 대한 기록매체 | |
| JP3590996B2 (ja) | ディジタル画像信号の階層符号化および復号装置 | |
| KR100529662B1 (ko) | 화상코딩및디코딩장치,및계층적코딩및디코딩방법 | |
| JPH1011583A (ja) | クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法 | |
| JP3915855B2 (ja) | 画像符号化装置および画像符号化方法、並びに学習装置および学習方法 | |
| EP0825776B1 (en) | Image coding using sub-sampling, classification of pixel blocks and association of mapping coefficients | |
| KR100574732B1 (ko) | 영상코딩장치,영상코딩방법,영상디코딩방법,영상디코딩장치,영상데이터전송방법및기록매체 | |
| JPH0846934A (ja) | ディジタル画像信号の処理装置 | |
| JP3758211B2 (ja) | ディジタル画像信号の階層符号化装置および方法、並びに復号装置および方法 | |
| JP4353294B2 (ja) | 情報信号変換装置および方法 | |
| JP3844030B2 (ja) | 画像信号符号化装置および画像信号符号化方法、画像信号復号装置および画像信号復号方法 | |
| JP4482502B2 (ja) | 情報信号変換装置および方法 | |
| JP3747970B2 (ja) | 画像符号化装置および画像符号化方法、画像復号化装置および画像復号化方法 | |
| JP3362463B2 (ja) | フレーム補間装置 | |
| JP3844031B2 (ja) | 画像符号化装置および画像符号化方法、並びに、画像復号装置および画像復号方法 | |
| JP3791029B2 (ja) | 画像信号処理装置および方法 | |
| JP3758228B2 (ja) | クラス分類適応処理における学習方法および学習装置 | |
| JP3912558B2 (ja) | 画像符号化装置および画像符号化方法、並びに記録媒体 | |
| JP3480015B2 (ja) | 画像データの生成装置および生成方法 | |
| JP4168299B2 (ja) | 画像データ変換装置及び画像データ変換方法 | |
| JP2001285882A (ja) | ノイズ低減装置および方法 | |
| JP3831960B2 (ja) | 圧縮高解像度ビデオ信号の補間装置および補間方法 | |
| JP2000113167A (ja) | 信号処理装置及び信号処理方法 | |
| KR100598754B1 (ko) | 원 화상 데이타 부호화 장치, 부호화 화상 데이타 복호화 장치, 원 화상 데이타 부호화 방법, 부호화 화상 데이타 복호화 방법, 화상 데이타 송신 방법, 컴퓨터로 판독 가능한 기록 매체 | |
| JP4062329B2 (ja) | 信号処理装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050829 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |