JPH10112736A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPH10112736A JPH10112736A JP8281849A JP28184996A JPH10112736A JP H10112736 A JPH10112736 A JP H10112736A JP 8281849 A JP8281849 A JP 8281849A JP 28184996 A JP28184996 A JP 28184996A JP H10112736 A JPH10112736 A JP H10112736A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frame
- dqpsk
- fft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は特別な送信シーケンスを使用するこ
となく、受信データのみに基づいて、同期信号を生成し
て、受信したＤＱＰＳＫ信号を復調し、このＤＱＰＳＫ
信号の有効シンボル期間中に含まれる各シンボルを再生
する。 【解決手段】 前置処理回路２によってデジタル化され
たＤＱＰＳＫ信号に対して、このＤＱＰＳＫ信号のフレ
ーム周波数と同じ周波数を持つフレームパルスを使用し
て第１、第２ＦＦＴウインドウを生成するとともに、こ
れら第１、第２ＦＦＴウインドウを使用して、前記ＤＱ
ＰＳＫ信号中の２部分をＦＦＴ変換し、これらの各ＦＦ
Ｔ演算結果が特定の条件を満たすかどうかに応じて、前
記フレームパルスの位相を進めたり、遅らせたりするよ
うにして、前記ＤＱＰＳＫ信号の位相と、前記フレーム
パルスの位相とを一致させる。
となく、受信データのみに基づいて、同期信号を生成し
て、受信したＤＱＰＳＫ信号を復調し、このＤＱＰＳＫ
信号の有効シンボル期間中に含まれる各シンボルを再生
する。 【解決手段】 前置処理回路２によってデジタル化され
たＤＱＰＳＫ信号に対して、このＤＱＰＳＫ信号のフレ
ーム周波数と同じ周波数を持つフレームパルスを使用し
て第１、第２ＦＦＴウインドウを生成するとともに、こ
れら第１、第２ＦＦＴウインドウを使用して、前記ＤＱ
ＰＳＫ信号中の２部分をＦＦＴ変換し、これらの各ＦＦ
Ｔ演算結果が特定の条件を満たすかどうかに応じて、前
記フレームパルスの位相を進めたり、遅らせたりするよ
うにして、前記ＤＱＰＳＫ信号の位相と、前記フレーム
パルスの位相とを一致させる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルデータを
ＤＱＰＳＫ変調し、かつ周波数分割多重化して伝送する
デジタル伝送システムなどの受信装置で使用される同期
検出回路に係わり、特に特別な送信シーケンスを使用す
ることなく、受信データのみに基づいて、送信側との正
確なフレーム同期を取るようにした同期検出回路に関す
る。
ＤＱＰＳＫ変調し、かつ周波数分割多重化して伝送する
デジタル伝送システムなどの受信装置で使用される同期
検出回路に係わり、特に特別な送信シーケンスを使用す
ることなく、受信データのみに基づいて、送信側との正
確なフレーム同期を取るようにした同期検出回路に関す
る。
【０００２】
【従来の技術】デジタルデータをＤＱＰＳＫ変調し、か
つ周波数分割多重化して伝送するデジタル伝送システム
のうち、ガード信号期間を有するＤＱＰＳＫ信号の同期
を取る同期検出回路として、従来、図４に示す回路が知
られている。この図に示す同期検出回路１０１は、受信
したＤＱＰＳＫ信号が入力される同期検出回路入力端子
１０２と、この同期検出回路入力端子１０２に入力され
たＤＱＰＳＫ信号を指定された遅延時間だけ遅延させる
遅延回路１０３と、この遅延回路１０３から出力される
ＤＱＰＳＫ信号と前記同期検出回路入力端子１０２に入
力されたＤＱＰＳＫ信号との相関を取って相関係数を求
める相関回路１０４と、この相関回路１０４から出力さ
れる相関係数に応じてタイミング信号を生成し、これを
同期検出回路出力端子１０６から出力するタイミング回
路１０５とを備えている。このような構成により、この
同期検出回路１０１では、図５（ａ）に示すフォーマッ
トのＤＱＰＳＫ信号が同期検出回路入力端子１０２に入
力されたとき、遅延回路１０３によって図５（ｂ）に示
す如く遅延時間Ｔｓ’を順次変更しながらＤＱＰＳＫ信
号を遅延させ、相関回路１０４によって遅延前のＤＱＰ
ＳＫ信号と、遅延後のＤＱＰＳＫ信号との相関関係を求
める。図５（ｃ）に示す如く相関回路１０４で得られる
相関係数の各ピーク値が予め設定されているスレッシュ
ホールド値（しきい値）を越えるとともに、これらの各
ピークが周期的に現われるようになったとき、すなわち
遅延前のＤＱＰＳＫ信号に含まれているガード信号Ｇ１
と、遅延後のＤＱＰＳＫ信号に含まれているガード信号
Ｇ１とが重なったとき、遅延回路１０３の遅延時間Ｔ
ｓ’を固定するとともに、図５（ｄ）に示す如くタイミ
ング回路１０５によって前記相関係数のピークタイミン
グで切り替わるタイミング信号（各ガード信号Ｇ０、Ｇ
１、Ｇ２、…の先頭で切り替わるタイミング信号）を生
成して、これを前記ＤＱＰＳＫ信号を復調する復調回路
に供給して、このＤＱＰＳＫ信号の有効シンボル期間中
にある各シンボルＳ１、Ｓ２、…を復調させる。
つ周波数分割多重化して伝送するデジタル伝送システム
のうち、ガード信号期間を有するＤＱＰＳＫ信号の同期
を取る同期検出回路として、従来、図４に示す回路が知
られている。この図に示す同期検出回路１０１は、受信
したＤＱＰＳＫ信号が入力される同期検出回路入力端子
１０２と、この同期検出回路入力端子１０２に入力され
たＤＱＰＳＫ信号を指定された遅延時間だけ遅延させる
遅延回路１０３と、この遅延回路１０３から出力される
ＤＱＰＳＫ信号と前記同期検出回路入力端子１０２に入
力されたＤＱＰＳＫ信号との相関を取って相関係数を求
める相関回路１０４と、この相関回路１０４から出力さ
れる相関係数に応じてタイミング信号を生成し、これを
同期検出回路出力端子１０６から出力するタイミング回
路１０５とを備えている。このような構成により、この
同期検出回路１０１では、図５（ａ）に示すフォーマッ
トのＤＱＰＳＫ信号が同期検出回路入力端子１０２に入
力されたとき、遅延回路１０３によって図５（ｂ）に示
す如く遅延時間Ｔｓ’を順次変更しながらＤＱＰＳＫ信
号を遅延させ、相関回路１０４によって遅延前のＤＱＰ
ＳＫ信号と、遅延後のＤＱＰＳＫ信号との相関関係を求
める。図５（ｃ）に示す如く相関回路１０４で得られる
相関係数の各ピーク値が予め設定されているスレッシュ
ホールド値（しきい値）を越えるとともに、これらの各
ピークが周期的に現われるようになったとき、すなわち
遅延前のＤＱＰＳＫ信号に含まれているガード信号Ｇ１
と、遅延後のＤＱＰＳＫ信号に含まれているガード信号
Ｇ１とが重なったとき、遅延回路１０３の遅延時間Ｔ
ｓ’を固定するとともに、図５（ｄ）に示す如くタイミ
ング回路１０５によって前記相関係数のピークタイミン
グで切り替わるタイミング信号（各ガード信号Ｇ０、Ｇ
１、Ｇ２、…の先頭で切り替わるタイミング信号）を生
成して、これを前記ＤＱＰＳＫ信号を復調する復調回路
に供給して、このＤＱＰＳＫ信号の有効シンボル期間中
にある各シンボルＳ１、Ｓ２、…を復調させる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の同期検出回路１０１においては、次に述べる
ような問題があった。すなわち、このような同期検出回
路１０１では、位相の変換タイミングを検出するとき、
１つのフレーム、例えば第１フレームの先頭に配置され
ているガード信号Ｇ１と、この第１フレームの最後に配
置されているガード信号Ｇ１との相関をとって、前記第
１フレームの始点を検出するようにしているので、ＨＦ
帯におけるＳＳＢ通信回線などのように回線品質が比較
的悪く回線状態が常に変動するような通信回線を介して
ＤＱＰＳＫ信号を送受信するとき、この通信回線で発生
する雑音、Ｓ／Ｎの劣化およびフェージングなどによ
り、相関回路１０４で得られる相関係数の値が不安定に
なる。このため、遅延前のＤＱＰＳＫ信号に含まれてい
るガード信号Ｇ１と、遅延後のＤＱＰＳＫ信号に含まれ
ているガード信号Ｇ１とが重なっていないにもかかわら
ず、相関回路１０４で得られる相関係数の値が予め設定
されているスレッシュホールド値を越えてしまい、本当
の位相変換点と異なる位置を位相の変換点としてしまう
虞れがあった。また、通信回線などにおいて、フェージ
ングなどが発生して、ＤＱＰＳＫ信号を構成する１つの
フレームの先頭部分や最後部分などがフェージングの影
響で元の形と異なってしまったとき、１つのフレームの
先頭部分に配置されているガード信号と、最後部分に配
置されているガード信号との相関が取れなくなってしま
うため、誤って検出した位相変化点を基準としてタイミ
ング信号を生成してしまい、これによって復調回路で使
用されるＦＦＴ用ウインドウ（窓）の位置がずれて、Ｄ
ＱＰＳＫ信号中のシンボルを復調できなくなってしまう
という問題があった。本発明は上記の事情に鑑みてなさ
れたものであり、比較的品質が悪い通信回線を介してＤ
ＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化した
り、フェージングが発生したりしても、特別な送信シー
ケンスを使用することなく、受信データのみに基づい
て、送信側と受信側とを完全に同期させながら、受信し
たＤＱＰＳＫ信号を復調してこのＤＱＰＳＫ信号の有効
シンボル期間中に含まれる各シンボルを再生することが
できる同期検出回路を提供することを目的としている。
うな従来の同期検出回路１０１においては、次に述べる
ような問題があった。すなわち、このような同期検出回
路１０１では、位相の変換タイミングを検出するとき、
１つのフレーム、例えば第１フレームの先頭に配置され
ているガード信号Ｇ１と、この第１フレームの最後に配
置されているガード信号Ｇ１との相関をとって、前記第
１フレームの始点を検出するようにしているので、ＨＦ
帯におけるＳＳＢ通信回線などのように回線品質が比較
的悪く回線状態が常に変動するような通信回線を介して
ＤＱＰＳＫ信号を送受信するとき、この通信回線で発生
する雑音、Ｓ／Ｎの劣化およびフェージングなどによ
り、相関回路１０４で得られる相関係数の値が不安定に
なる。このため、遅延前のＤＱＰＳＫ信号に含まれてい
るガード信号Ｇ１と、遅延後のＤＱＰＳＫ信号に含まれ
ているガード信号Ｇ１とが重なっていないにもかかわら
ず、相関回路１０４で得られる相関係数の値が予め設定
されているスレッシュホールド値を越えてしまい、本当
の位相変換点と異なる位置を位相の変換点としてしまう
虞れがあった。また、通信回線などにおいて、フェージ
ングなどが発生して、ＤＱＰＳＫ信号を構成する１つの
フレームの先頭部分や最後部分などがフェージングの影
響で元の形と異なってしまったとき、１つのフレームの
先頭部分に配置されているガード信号と、最後部分に配
置されているガード信号との相関が取れなくなってしま
うため、誤って検出した位相変化点を基準としてタイミ
ング信号を生成してしまい、これによって復調回路で使
用されるＦＦＴ用ウインドウ（窓）の位置がずれて、Ｄ
ＱＰＳＫ信号中のシンボルを復調できなくなってしまう
という問題があった。本発明は上記の事情に鑑みてなさ
れたものであり、比較的品質が悪い通信回線を介してＤ
ＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化した
り、フェージングが発生したりしても、特別な送信シー
ケンスを使用することなく、受信データのみに基づい
て、送信側と受信側とを完全に同期させながら、受信し
たＤＱＰＳＫ信号を復調してこのＤＱＰＳＫ信号の有効
シンボル期間中に含まれる各シンボルを再生することが
できる同期検出回路を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、請求項１では、有効シンボル期間とこの
有効シンボル期間の前後に各々配置されガード信号期間
とによって構成されるフレームを持つＤＱＰＳＫ信号を
取り込んで、このＤＱＰＳＫ信号のフレームと同期した
同期信号を生成する同期検出回路において、前記ＤＱＰ
ＳＫ信号のフレーム周波数と同一の周波数でフレームパ
ルスを生成するとともに、入力された位相信号に応じた
出力位相で、前記フレームパルスを出力するフレームタ
イミング生成回路と、このフレームタイミング生成回路
から出力されるフレームパルスの立ち上がり、立ち下が
りに同期した第１、第２ＦＦＴウインドウを使用して、
前記ＤＱＰＳＫ信号の２点をＦＦＴ変換するＦＦＴ演算
回路と、このＦＦＴ演算回路から出力される２つのＦＦ
Ｔ演算結果が特定の条件を満たすような位相信号を生成
して、前記フレームタイミング生成回路から出力される
フレームパルスの出力位相を調整するＦＦＴ演算結果識
別回路と、前記フレームタイミング生成回路から出力さ
れるフレームパルスに同期した同期信号を生成する同期
信号生成回路とを備えたことを特徴としている。また、
請求項２では、請求項１に記載の同期検出回路におい
て、前記特定の条件として、ＦＤＭ−ＤＱＰＳＫ信号が
満たさなければならない、各キャリアの尖頭電力が均一
であること、ＦＤＭ−ＤＱＰＳＫ信号中に含まれていな
いはずの周波数が存在しないことの少なくともいずれか
一方を使用することを特徴としている。
めに本発明は、請求項１では、有効シンボル期間とこの
有効シンボル期間の前後に各々配置されガード信号期間
とによって構成されるフレームを持つＤＱＰＳＫ信号を
取り込んで、このＤＱＰＳＫ信号のフレームと同期した
同期信号を生成する同期検出回路において、前記ＤＱＰ
ＳＫ信号のフレーム周波数と同一の周波数でフレームパ
ルスを生成するとともに、入力された位相信号に応じた
出力位相で、前記フレームパルスを出力するフレームタ
イミング生成回路と、このフレームタイミング生成回路
から出力されるフレームパルスの立ち上がり、立ち下が
りに同期した第１、第２ＦＦＴウインドウを使用して、
前記ＤＱＰＳＫ信号の２点をＦＦＴ変換するＦＦＴ演算
回路と、このＦＦＴ演算回路から出力される２つのＦＦ
Ｔ演算結果が特定の条件を満たすような位相信号を生成
して、前記フレームタイミング生成回路から出力される
フレームパルスの出力位相を調整するＦＦＴ演算結果識
別回路と、前記フレームタイミング生成回路から出力さ
れるフレームパルスに同期した同期信号を生成する同期
信号生成回路とを備えたことを特徴としている。また、
請求項２では、請求項１に記載の同期検出回路におい
て、前記特定の条件として、ＦＤＭ−ＤＱＰＳＫ信号が
満たさなければならない、各キャリアの尖頭電力が均一
であること、ＦＤＭ−ＤＱＰＳＫ信号中に含まれていな
いはずの周波数が存在しないことの少なくともいずれか
一方を使用することを特徴としている。
【０００５】
【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図１は本発明による同期
検出回路の一形態例を使用したＦＤＭ−ＤＱＰＳＫ信号
受信回路の一例を示すブロック図である。この図に示す
ＦＤＭ−ＤＱＰＳＫ信号受信回路１は、前置処理回路２
と、復調回路３と、同期検出回路４とを備えており、受
信信号入力端子５にＤＱＰＳＫ信号が入力されたとき、
このＤＱＰＳＫ信号を前置処理してこれをデジタル化し
た後、デジタル化されたＤＱＰＳＫ信号に対して、２つ
のウインドウを使用して前記ＤＱＰＳＫ信号中のガード
信号部分をＦＦＴ変換（高速フーリェ変換）するととも
に、これらの各ＦＦＴ変換結果に基づき、前記ＤＱＰＳ
Ｋ信号のフレーム切換点と同期したタイミング信号を生
成して、デジタル化されたＤＱＰＳＫ信号を復調する。
この場合、前置処理回路２は、受信信号入力端子５に入
力されたＤＱＰＳＫ信号をバンドパスフィルタリングし
て帯域外雑音を取り除くバンドパスフィルタ回路６と、
このバンドパスフィルタ回路６から出力されるＤＱＰＳ
Ｋ信号をＡ／Ｄ変換（アナログ／デジタル変換）するＡ
／Ｄ変換回路７とを備えており、受信信号入力端子５に
入力されたＤＱＰＳＫ信号をバンドパスフィルタリング
して帯域外雑音を取り除いた後デジタル信号に変換し
て、これを復調回路３と同期検出回路４とに供給する。
例に基づいて詳細に説明する。図１は本発明による同期
検出回路の一形態例を使用したＦＤＭ−ＤＱＰＳＫ信号
受信回路の一例を示すブロック図である。この図に示す
ＦＤＭ−ＤＱＰＳＫ信号受信回路１は、前置処理回路２
と、復調回路３と、同期検出回路４とを備えており、受
信信号入力端子５にＤＱＰＳＫ信号が入力されたとき、
このＤＱＰＳＫ信号を前置処理してこれをデジタル化し
た後、デジタル化されたＤＱＰＳＫ信号に対して、２つ
のウインドウを使用して前記ＤＱＰＳＫ信号中のガード
信号部分をＦＦＴ変換（高速フーリェ変換）するととも
に、これらの各ＦＦＴ変換結果に基づき、前記ＤＱＰＳ
Ｋ信号のフレーム切換点と同期したタイミング信号を生
成して、デジタル化されたＤＱＰＳＫ信号を復調する。
この場合、前置処理回路２は、受信信号入力端子５に入
力されたＤＱＰＳＫ信号をバンドパスフィルタリングし
て帯域外雑音を取り除くバンドパスフィルタ回路６と、
このバンドパスフィルタ回路６から出力されるＤＱＰＳ
Ｋ信号をＡ／Ｄ変換（アナログ／デジタル変換）するＡ
／Ｄ変換回路７とを備えており、受信信号入力端子５に
入力されたＤＱＰＳＫ信号をバンドパスフィルタリング
して帯域外雑音を取り除いた後デジタル信号に変換し
て、これを復調回路３と同期検出回路４とに供給する。
【０００６】復調回路３は、前記同期検出回路４から出
力される復調ＦＦＴタイミング信号に応じて復調ＦＦＴ
用のウインドウを作成するとともに、このウインドウを
使用して、前記前置処理回路２から出力されるデジタル
化されたＤＱＰＳＫ信号をＦＦＴ変換して複数の周波数
成分にする復調用ＦＦＴ演算回路８と、この復調用ＦＦ
Ｔ演算回路８から出力される複数の周波数成分に対して
各キャリア信号毎の位相を計算してＤＱＰＳＫ信号の有
効シンボル期間中に含まれる各シンボルの差分位相変調
値を識別し、この識別結果に基づいたパラレルデータを
生成する位相値計算・シンボル識別回路９と、この位相
値計算・シンボル識別回路９から出力されるパラレルデ
ータをシリアルデータ（出力データ）に変換して復調デ
ータ出力端子１１から出力するパラレル／シリアル変換
回路１０とを備えている。このような構成により、この
復調回路３では、前記前置処理回路２から出力されるデ
ジタル化されたＤＱＰＳＫ信号を取り込むとともに、前
記同期検出回路４から出力される復調ＦＦＴタイミング
信号に応じて前記ＤＱＰＳＫ信号をＦＦＴ変換し、これ
によって得られた複数の周波数成分に対して各キャリア
信号毎の位相を計算し、ＤＱＰＳＫ信号の有効シンボル
期間中に含まれる各シンボルの差分位相変調値を識別す
る。この後、この識別結果に基づいたパラレルデータを
生成するとともに、このパラレルデータをシリアルデー
タ（出力データ）に変換して、復調データ出力端子１１
から出力する。
力される復調ＦＦＴタイミング信号に応じて復調ＦＦＴ
用のウインドウを作成するとともに、このウインドウを
使用して、前記前置処理回路２から出力されるデジタル
化されたＤＱＰＳＫ信号をＦＦＴ変換して複数の周波数
成分にする復調用ＦＦＴ演算回路８と、この復調用ＦＦ
Ｔ演算回路８から出力される複数の周波数成分に対して
各キャリア信号毎の位相を計算してＤＱＰＳＫ信号の有
効シンボル期間中に含まれる各シンボルの差分位相変調
値を識別し、この識別結果に基づいたパラレルデータを
生成する位相値計算・シンボル識別回路９と、この位相
値計算・シンボル識別回路９から出力されるパラレルデ
ータをシリアルデータ（出力データ）に変換して復調デ
ータ出力端子１１から出力するパラレル／シリアル変換
回路１０とを備えている。このような構成により、この
復調回路３では、前記前置処理回路２から出力されるデ
ジタル化されたＤＱＰＳＫ信号を取り込むとともに、前
記同期検出回路４から出力される復調ＦＦＴタイミング
信号に応じて前記ＤＱＰＳＫ信号をＦＦＴ変換し、これ
によって得られた複数の周波数成分に対して各キャリア
信号毎の位相を計算し、ＤＱＰＳＫ信号の有効シンボル
期間中に含まれる各シンボルの差分位相変調値を識別す
る。この後、この識別結果に基づいたパラレルデータを
生成するとともに、このパラレルデータをシリアルデー
タ（出力データ）に変換して、復調データ出力端子１１
から出力する。
【０００７】また、同期検出回路４は、図２（ａ）、
（ｂ）に示す如く前記ＤＱＰＳＫ信号中の１フレーム期
間（有効シンボル期間と、この有効シンボル期間中の一
部をコピーした２つのガード信号期間とを合わせた期
間）と同一周波数のフレームパルスを生成するととも
に、入力された判定結果に応じてこのフレームパルスの
出力タイミングをずらすフレームタイミング生成回路１
２と、図２（ｂ）、（ｃ）に示す如く前記フレームタイ
ミング生成回路１２から出力されるフレームパルスの立
ち上がりに同期した第１ＦＦＴウインドウ（第１窓）を
使用して、前記前置処理回路２から出力されるデジタル
化されたＤＱＰＳＫ信号の一部を抽出し、これをＦＦＴ
変換する第１ＦＦＴ演算回路１３と、図２（ｂ）、
（ｄ）に示す如く前記フレームタイミング生成回路１２
から出力されるフレームパルスの立ち下がりに同期した
第２ＦＦＴウインドウ（第２窓）を使用して、前記前置
処理回路２から出力されるデジタル化されたＤＱＰＳＫ
信号の一部を抽出し、これをＦＦＴ変換する第２ＦＦＴ
演算回路１４と、これら第１、第２ＦＦＴ演算回路１
３、１４から出力される演算結果が特定の条件を満たし
ているかどうかに基づき、前記フレームパルスの位相と
前記ＤＱＰＳＫ信号を構成する各フレームの位相とが一
致しているかどうかを判定するＦＦＴ演算結果識別回路
１５と、前記フレームタイミング生成回路１２から出力
されるフレームパルスの位相に対応した位相の復調ＦＦ
Ｔタイミング信号を生成する復調ＦＦＴタイミング生成
回路１６とを備えている。
（ｂ）に示す如く前記ＤＱＰＳＫ信号中の１フレーム期
間（有効シンボル期間と、この有効シンボル期間中の一
部をコピーした２つのガード信号期間とを合わせた期
間）と同一周波数のフレームパルスを生成するととも
に、入力された判定結果に応じてこのフレームパルスの
出力タイミングをずらすフレームタイミング生成回路１
２と、図２（ｂ）、（ｃ）に示す如く前記フレームタイ
ミング生成回路１２から出力されるフレームパルスの立
ち上がりに同期した第１ＦＦＴウインドウ（第１窓）を
使用して、前記前置処理回路２から出力されるデジタル
化されたＤＱＰＳＫ信号の一部を抽出し、これをＦＦＴ
変換する第１ＦＦＴ演算回路１３と、図２（ｂ）、
（ｄ）に示す如く前記フレームタイミング生成回路１２
から出力されるフレームパルスの立ち下がりに同期した
第２ＦＦＴウインドウ（第２窓）を使用して、前記前置
処理回路２から出力されるデジタル化されたＤＱＰＳＫ
信号の一部を抽出し、これをＦＦＴ変換する第２ＦＦＴ
演算回路１４と、これら第１、第２ＦＦＴ演算回路１
３、１４から出力される演算結果が特定の条件を満たし
ているかどうかに基づき、前記フレームパルスの位相と
前記ＤＱＰＳＫ信号を構成する各フレームの位相とが一
致しているかどうかを判定するＦＦＴ演算結果識別回路
１５と、前記フレームタイミング生成回路１２から出力
されるフレームパルスの位相に対応した位相の復調ＦＦ
Ｔタイミング信号を生成する復調ＦＦＴタイミング生成
回路１６とを備えている。
【０００８】このような構成により、この同期検出回路
４では、予め設定されている周波数のフレームパルスを
生成し、このフレームパルスの立ち上がりに同期した第
１ＦＦＴウインドウと、前記フレームパルスの立ち下が
りに同期した第２ＦＦＴウインドウとを生成するととも
に、これら第１、第２ＦＦＴウインドウを使用して、前
記前置処理回路２から出力されるデジタル化されたＤＱ
ＰＳＫ信号の一部を切り出して、これらをＦＦＴ変換
し、第１、第２ＦＦＴ演算結果を求めた後、これら第
１、第２ＦＦＴ演算結果が特定の条件を満たすかどうか
を判定する。この際、受信信号入力端子５に入力された
ＤＱＰＳＫ信号の位相変換点（各フレームの切換点）
と、フレームパルスの切換点とがずれて、第１、第２Ｆ
ＦＴウインドウのいずれか一方、例えば図３（ａ）〜
（ｄ）に示す如く第２ＦＦＴウインドウが２つのフレー
ムに跨っていれば、第２ＦＦＴ演算結果が特定の条件
（例えば、ＦＤＭ−ＤＱＰＳＫ信号が満たさなければな
らない、各キャリアの尖頭電力が均一である、ＦＤＭ−
ＤＱＰＳＫ信号中に含まれていないはずの周波数が存在
しないなど）を満たさないことから、ＦＦＴ演算結果識
別回路１５によってこれが検知されて、フレームタイミ
ング生成回路１２から出力されるフレームパルスの出力
タイミングが図３（ａ）〜（ｄ）上において左側（進み
位相側）に順次、ずらされる。
４では、予め設定されている周波数のフレームパルスを
生成し、このフレームパルスの立ち上がりに同期した第
１ＦＦＴウインドウと、前記フレームパルスの立ち下が
りに同期した第２ＦＦＴウインドウとを生成するととも
に、これら第１、第２ＦＦＴウインドウを使用して、前
記前置処理回路２から出力されるデジタル化されたＤＱ
ＰＳＫ信号の一部を切り出して、これらをＦＦＴ変換
し、第１、第２ＦＦＴ演算結果を求めた後、これら第
１、第２ＦＦＴ演算結果が特定の条件を満たすかどうか
を判定する。この際、受信信号入力端子５に入力された
ＤＱＰＳＫ信号の位相変換点（各フレームの切換点）
と、フレームパルスの切換点とがずれて、第１、第２Ｆ
ＦＴウインドウのいずれか一方、例えば図３（ａ）〜
（ｄ）に示す如く第２ＦＦＴウインドウが２つのフレー
ムに跨っていれば、第２ＦＦＴ演算結果が特定の条件
（例えば、ＦＤＭ−ＤＱＰＳＫ信号が満たさなければな
らない、各キャリアの尖頭電力が均一である、ＦＤＭ−
ＤＱＰＳＫ信号中に含まれていないはずの周波数が存在
しないなど）を満たさないことから、ＦＦＴ演算結果識
別回路１５によってこれが検知されて、フレームタイミ
ング生成回路１２から出力されるフレームパルスの出力
タイミングが図３（ａ）〜（ｄ）上において左側（進み
位相側）に順次、ずらされる。
【０００９】フレームパルスの位相を順次、進ませてい
る途中で、フレームパルスの立ち上がりに同期した第１
ＦＦＴウインドウ中および前記フレームパルスの立ち下
がりに同期した第２ＦＦＴウインドウ中のいずれにも、
ＦＤＭ−ＤＱＰＳＫ信号を構成する各フレームの切換点
が存在しなくなり、第１、第２ＦＦＴ演算結果が特定の
条件を満たした時点でフレームパルスの出力位相を固定
し、このフレームパルスに出力位相に対応した位相で復
調ＦＦＴタイミング信号を生成し、これを前記復調回路
３に供給して、前記ＤＱＰＳＫ信号の復調を行なわせ
る。このように、この形態例においては、前置処理回路
２によってデジタル化されたＤＱＰＳＫ信号に対して、
このＤＱＰＳＫ信号のフレーム周波数と同じ周波数を持
つフレームパルスを使用して第１、第２ＦＦＴウインド
ウを生成するとともに、これら第１、第２ＦＦＴウイン
ドウを使用して、前記ＤＱＰＳＫ信号中の２部分をＦＦ
Ｔ変換し、これらの各ＦＦＴ演算結果が特定の条件を満
たすかどうかに応じて、前記フレームパルスの位相を進
めたり、遅らせたりするようにして、前記ＤＱＰＳＫ信
号の位相と前記フレームパルスの位相とを一致させるよ
うにしているので、比較的品質が悪い通信回線を介して
ＤＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化した
り、フェージングが発生したりしても、特別な送信シー
ケンスを使用することなく、受信したＤＱＰＳＫ信号の
みに基づいて、このＤＱＰＳＫ信号の位相と同期した復
調ＦＦＴタイミング信号を生成することができ、これに
よって送信側と復調回路３とを完全に同期させて、前記
ＤＱＰＳＫ信号の復調を行なわせることができる。な
お、上記形態例の説明に於ては、ＦＤＭ−ＤＱＰＳＫ信
号を一例として、同期検出回路について説明したが、本
発明はこれに限定されるものではなく、ＤＰＳＫ、ＱＰ
ＳＫ、ＯＦＤＭ−ＤＰＳＫ及びＯＦＤＭ−ＱＰＳＫ等の
変調信号についても適用できる。
る途中で、フレームパルスの立ち上がりに同期した第１
ＦＦＴウインドウ中および前記フレームパルスの立ち下
がりに同期した第２ＦＦＴウインドウ中のいずれにも、
ＦＤＭ−ＤＱＰＳＫ信号を構成する各フレームの切換点
が存在しなくなり、第１、第２ＦＦＴ演算結果が特定の
条件を満たした時点でフレームパルスの出力位相を固定
し、このフレームパルスに出力位相に対応した位相で復
調ＦＦＴタイミング信号を生成し、これを前記復調回路
３に供給して、前記ＤＱＰＳＫ信号の復調を行なわせ
る。このように、この形態例においては、前置処理回路
２によってデジタル化されたＤＱＰＳＫ信号に対して、
このＤＱＰＳＫ信号のフレーム周波数と同じ周波数を持
つフレームパルスを使用して第１、第２ＦＦＴウインド
ウを生成するとともに、これら第１、第２ＦＦＴウイン
ドウを使用して、前記ＤＱＰＳＫ信号中の２部分をＦＦ
Ｔ変換し、これらの各ＦＦＴ演算結果が特定の条件を満
たすかどうかに応じて、前記フレームパルスの位相を進
めたり、遅らせたりするようにして、前記ＤＱＰＳＫ信
号の位相と前記フレームパルスの位相とを一致させるよ
うにしているので、比較的品質が悪い通信回線を介して
ＤＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化した
り、フェージングが発生したりしても、特別な送信シー
ケンスを使用することなく、受信したＤＱＰＳＫ信号の
みに基づいて、このＤＱＰＳＫ信号の位相と同期した復
調ＦＦＴタイミング信号を生成することができ、これに
よって送信側と復調回路３とを完全に同期させて、前記
ＤＱＰＳＫ信号の復調を行なわせることができる。な
お、上記形態例の説明に於ては、ＦＤＭ−ＤＱＰＳＫ信
号を一例として、同期検出回路について説明したが、本
発明はこれに限定されるものではなく、ＤＰＳＫ、ＱＰ
ＳＫ、ＯＦＤＭ−ＤＰＳＫ及びＯＦＤＭ−ＱＰＳＫ等の
変調信号についても適用できる。
【００１０】
【発明の効果】以上説明したように本発明によれば、請
求項１、２において、比較的品質が悪い通信回線を介し
てＤＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化し
たり、フェージングが発生したりしても、特別な送信シ
ーケンスを使用することなく、受信データのみに基づい
て、送信側と受信側とを完全に同期させながら、受信し
たＤＱＰＳＫ信号を復調してこのＤＱＰＳＫ信号の有効
シンボル期間中に含まれる各シンボルを再生することが
できる。
求項１、２において、比較的品質が悪い通信回線を介し
てＤＱＰＳＫ信号を送受信し、このときＳ／Ｎが劣化し
たり、フェージングが発生したりしても、特別な送信シ
ーケンスを使用することなく、受信データのみに基づい
て、送信側と受信側とを完全に同期させながら、受信し
たＤＱＰＳＫ信号を復調してこのＤＱＰＳＫ信号の有効
シンボル期間中に含まれる各シンボルを再生することが
できる。
【図１】本発明による同期検出回路の一形態例を使用し
たＦＤＭ−ＤＱＰＳＫ信号受信回路の一例を示すブロッ
ク図である。
たＦＤＭ−ＤＱＰＳＫ信号受信回路の一例を示すブロッ
ク図である。
【図２】（ａ）乃至（ｄ）は図１に示す同期検出回路か
ら出力されるフレームパルスと受信したＤＱＰＳＫ信号
との同期がとれているときの動作例を示すタイミング図
である。
ら出力されるフレームパルスと受信したＤＱＰＳＫ信号
との同期がとれているときの動作例を示すタイミング図
である。
【図３】（ａ）乃至（ｄ）は図１に示す同期検出回路か
ら出力されるフレームパルスと受信したＤＱＰＳＫ信号
との同期がとれていないときの動作例を示すタイミング
図である。
ら出力されるフレームパルスと受信したＤＱＰＳＫ信号
との同期がとれていないときの動作例を示すタイミング
図である。
【図４】従来から知られている同期検出回路の一例を示
すブロック図である。
すブロック図である。
【図５】（ａ）乃至（ｄ）は図４に示す同期検出回路の
同期検出動作例を示すタイミング図である。
同期検出動作例を示すタイミング図である。
１…ＦＤＭ−ＤＱＰＳＫ信号受信回路、２…前置処理回
路、３…復調回路、４…同期検出回路、５…受信信号入
力端子、６…バンドパスフィルタ回路、７…Ａ／Ｄ変換
回路、８…復調用ＦＦＴ演算回路、９…位相値計算・シ
ンボル識別回路、１０…パラレル／シリアル変換回路、
１１…復調データ出力端子、１３…第１ＦＦＴ演算回路
（ＦＦＴ演算回路）、１４…第２ＦＦＴ演算回路（ＦＦ
Ｔ演算回路）、１５…ＦＦＴ演算結果識別回路、１６…
復調ＦＦＴタイミング生成回路（同期信号生成回路）
路、３…復調回路、４…同期検出回路、５…受信信号入
力端子、６…バンドパスフィルタ回路、７…Ａ／Ｄ変換
回路、８…復調用ＦＦＴ演算回路、９…位相値計算・シ
ンボル識別回路、１０…パラレル／シリアル変換回路、
１１…復調データ出力端子、１３…第１ＦＦＴ演算回路
（ＦＦＴ演算回路）、１４…第２ＦＦＴ演算回路（ＦＦ
Ｔ演算回路）、１５…ＦＦＴ演算結果識別回路、１６…
復調ＦＦＴタイミング生成回路（同期信号生成回路）
Claims (2)
- 【請求項１】 有効シンボル期間とこの有効シンボル期
間の前後に各々配置されガード信号期間とによって構成
されるフレームを持つＤＱＰＳＫ信号を取り込んで、こ
のＤＱＰＳＫ信号のフレームと同期した同期信号を生成
する同期検出回路において、 前記ＤＱＰＳＫ信号のフレーム周波数と同一の周波数で
フレームパルスを生成するとともに、入力された位相信
号に応じた出力位相で、前記フレームパルスを出力する
フレームタイミング生成回路と、 このフレームタイミング生成回路から出力されるフレー
ムパルスの立ち上がり、立ち下がりに同期した第１、第
２ＦＦＴウインドウを使用して、前記ＤＱＰＳＫ信号の
２点をＦＦＴ変換するＦＦＴ演算回路と、 このＦＦＴ演算回路から出力される２つのＦＦＴ演算結
果が特定の条件を満たすような位相信号を生成して、前
記フレームタイミング生成回路から出力されるフレーム
パルスの出力位相を調整するＦＦＴ演算結果識別回路
と、 前記フレームタイミング生成回路から出力されるフレー
ムパルスに同期した同期信号を生成する同期信号生成回
路と、を備えたことを特徴とする同期検出回路。 - 【請求項２】 請求項１に記載の同期検出回路におい
て、 前記特定の条件として、ＦＤＭ−ＤＱＰＳＫ信号が満た
さなければならない、各キャリアの尖頭電力が均一であ
ること、ＦＤＭ−ＤＱＰＳＫ信号中に含まれていないは
ずの周波数が存在しないことの少なくともいずれか一方
を使用することを特徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281849A JPH10112736A (ja) | 1996-10-03 | 1996-10-03 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281849A JPH10112736A (ja) | 1996-10-03 | 1996-10-03 | 同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112736A true JPH10112736A (ja) | 1998-04-28 |
Family
ID=17644867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8281849A Pending JPH10112736A (ja) | 1996-10-03 | 1996-10-03 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112736A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087750A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | 受信装置、受信方法、およびプログラム |
| JP2010087747A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | 情報処理装置および方法、表示装置、並びにプログラム |
| JP2010093523A (ja) * | 2008-10-08 | 2010-04-22 | Hitachi Ltd | Ｏｆｄｍ復調装置 |
-
1996
- 1996-10-03 JP JP8281849A patent/JPH10112736A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087750A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | 受信装置、受信方法、およびプログラム |
| JP2010087747A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | 情報処理装置および方法、表示装置、並びにプログラム |
| JP4631955B2 (ja) * | 2008-09-30 | 2011-02-16 | ソニー株式会社 | 情報処理装置および方法、表示装置、並びにプログラム |
| US8279956B2 (en) | 2008-09-30 | 2012-10-02 | Sony Corporation | Information processing apparatus, information processing method, display apparatus and information processing program |
| US8437426B2 (en) | 2008-09-30 | 2013-05-07 | Sony Corporation | Receiving apparatus, receiving method, and program |
| JP2010093523A (ja) * | 2008-10-08 | 2010-04-22 | Hitachi Ltd | Ｏｆｄｍ復調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| KR0136718B1 (ko) | 직교 주파수 분할 다중(ofdm) 동기 복조 회로 | |
| EP1063824B1 (en) | Symbol synchronisation in multicarrier receivers | |
| EP0608024B1 (fr) | Système de transmission avec récupération de rythme | |
| US6108353A (en) | Demodulating apparatus | |
| JPH1132027A (ja) | 伝送システム内で用いるシンボル伝送フォーマットを決定するための方法、システムおよび受信機 | |
| JP2812347B2 (ja) | 再同期復調装置 | |
| CA2328169C (en) | Coarse frequency synchronisation in multicarrier systems | |
| JP2001197049A (ja) | クロック再生回路及びこれを用いた光信号受信器 | |
| EP0788264A2 (en) | OFDM transmitter and OFDM receiver | |
| JPH10112736A (ja) | 同期検出回路 | |
| KR100191331B1 (ko) | Ofdm시스템의 반송파주파수 동기화장치 | |
| EP1280310B1 (en) | Signal structure and scrambling for multicarrier transmission | |
| JP4684308B2 (ja) | 復調装置 | |
| JP4837527B2 (ja) | 通信装置、通信システム及び通信方法 | |
| KR100824369B1 (ko) | 오에프디엠 송신기 및 그의 ｏｆｄｍ 심볼에 보호구간삽입방법 | |
| KR100195748B1 (ko) | 직교 주파수 분할 다중 수신 시스템 | |
| JP3580107B2 (ja) | Ｏｆｄｍ復調装置及びその方法 | |
| JP3518739B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP5854772B2 (ja) | 受信装置及び受信方法 | |
| JPH08125630A (ja) | 直交周波数分割多重信号受信装置のシンボル期間検出回路 | |
| JP3100281B2 (ja) | スロット同期装置 | |
| JP2001186101A (ja) | 直交周波数分割多重復調装置、及びその方法 | |
| JP3518764B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP2002016569A (ja) | ビットクロック信号再生方法および回路 |