JPH1011269A - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH1011269A JPH1011269A JP8166003A JP16600396A JPH1011269A JP H1011269 A JPH1011269 A JP H1011269A JP 8166003 A JP8166003 A JP 8166003A JP 16600396 A JP16600396 A JP 16600396A JP H1011269 A JPH1011269 A JP H1011269A
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- program
- rom
- program counter
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ユーザの誤プログラミングにより、１チップ
マイクロコンピュータが正常に初期設定されなくなるの
を防止する。 【解決手段】 ＲＯＭ１の特定アドレス（「ＦＦ００」
以降）にユーザプログラムとは無関係の初期設定プログ
ラムを予め書き込んでおく。１チップマイクロコンピュ
ータのリセット期間中、レジスタ１２に予めセットされ
た「ＦＦ００」がプログラムカウンタＰＣ２にセットさ
れ、ＲＡＭ６のデータクリア及びタイマ７の初期設定が
実行された後、プログラムカウンタＰＣ２の値は「００
００」に戻り、ユーザの希望するプログラムが書かれた
ＲＯＭ１のアドレス指定が行われて通常の動作に移行す
る。
マイクロコンピュータが正常に初期設定されなくなるの
を防止する。 【解決手段】 ＲＯＭ１の特定アドレス（「ＦＦ００」
以降）にユーザプログラムとは無関係の初期設定プログ
ラムを予め書き込んでおく。１チップマイクロコンピュ
ータのリセット期間中、レジスタ１２に予めセットされ
た「ＦＦ００」がプログラムカウンタＰＣ２にセットさ
れ、ＲＡＭ６のデータクリア及びタイマ７の初期設定が
実行された後、プログラムカウンタＰＣ２の値は「００
００」に戻り、ユーザの希望するプログラムが書かれた
ＲＯＭ１のアドレス指定が行われて通常の動作に移行す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、リセット解除後、
内蔵されたＲＡＭ、タイマ等を初期設定し、その後、ユ
ーザプログラムが書き込まれたＲＯＭの先頭番地にジャ
ンプして通常動作に移行させる１チップマイクロコンピ
ュータに関する。
内蔵されたＲＡＭ、タイマ等を初期設定し、その後、ユ
ーザプログラムが書き込まれたＲＯＭの先頭番地にジャ
ンプして通常動作に移行させる１チップマイクロコンピ
ュータに関する。
【０００２】
【従来の技術】１チップマイクロコンピュータは、リセ
ット解除後は、プログラムカウンタの値が先頭番地（例
えば「００００」Ｈ番地、Ｈはヘキサデシマル）に設定
され、ＲＯＭの先頭番地から読み出されたプログラムデ
ータの解読結果に基づいて、初期動作が実行される。こ
こで、前記ＲＯＭには、当該１チップマイクロコンピュ
ータを使用するユーザの希望するプログラムが予めマス
ク等で記憶されており、前記初期動作は、ユーザの行い
たい動作に限定される。
ット解除後は、プログラムカウンタの値が先頭番地（例
えば「００００」Ｈ番地、Ｈはヘキサデシマル）に設定
され、ＲＯＭの先頭番地から読み出されたプログラムデ
ータの解読結果に基づいて、初期動作が実行される。こ
こで、前記ＲＯＭには、当該１チップマイクロコンピュ
ータを使用するユーザの希望するプログラムが予めマス
ク等で記憶されており、前記初期動作は、ユーザの行い
たい動作に限定される。
【０００３】通常は、前記初期動作において、演算デー
タ等の書き込み読み出しが行われるＲＡＭの全アドレス
データを「０」とする所謂データクリア動作を実行する
必要があるが、一般に、前記ＲＯＭに記憶されるプログ
ラムデータは、ユーザの作成したプログラムをマシンコ
ードに変換して記憶させているだけであり、前記ＲＡＭ
クリアの為の初期プログラムが存在するか否かを確認で
きないのが現状である。そこで、ユーザがＲＡＭクリア
の為の初期プログラムの設定を忘れてしまうと、即ち、
そのままの状態のプログラムが前記ＲＯＭに焼き付けら
れて１チップマイクロコンピュータが製品化されてしま
うと、当該１チップマイクロコンピュータが正常動作せ
ず、再度、１チップマイクロコンピュータを製造し直さ
なければならない問題があった。これには、時間も費用
もかかる為、こうした事態は避けなければならない。
タ等の書き込み読み出しが行われるＲＡＭの全アドレス
データを「０」とする所謂データクリア動作を実行する
必要があるが、一般に、前記ＲＯＭに記憶されるプログ
ラムデータは、ユーザの作成したプログラムをマシンコ
ードに変換して記憶させているだけであり、前記ＲＡＭ
クリアの為の初期プログラムが存在するか否かを確認で
きないのが現状である。そこで、ユーザがＲＡＭクリア
の為の初期プログラムの設定を忘れてしまうと、即ち、
そのままの状態のプログラムが前記ＲＯＭに焼き付けら
れて１チップマイクロコンピュータが製品化されてしま
うと、当該１チップマイクロコンピュータが正常動作せ
ず、再度、１チップマイクロコンピュータを製造し直さ
なければならない問題があった。これには、時間も費用
もかかる為、こうした事態は避けなければならない。
【０００４】
【発明が解決しようとする課題】そこで、従来は、ユー
ザが、１チップマイクロコンピュータのリセット解除後
に前記ＲＡＭをクリアするプログラムを設定し忘れた場
合を考慮し、前記ＲＡＭをリセット時にハード的にクリ
アする手法が考えられる。しかしながら、この手法は、
ハード構成が大きくなり、この結果、チップ面積が大き
くなり実用的ではない問題が生じる。
ザが、１チップマイクロコンピュータのリセット解除後
に前記ＲＡＭをクリアするプログラムを設定し忘れた場
合を考慮し、前記ＲＡＭをリセット時にハード的にクリ
アする手法が考えられる。しかしながら、この手法は、
ハード構成が大きくなり、この結果、チップ面積が大き
くなり実用的ではない問題が生じる。
【０００５】そこで、本発明は、ＲＯＭの一部のプログ
ラム領域をユーザの意志とは無関係の領域に割り振り、
この領域にＲＡＭクリアの為のプログラム等、初期設定
を忘れたら誤動作につながるといった不都合を解決する
為のプログラムを強制的に書き込み、１チップマイクロ
コンピュータの製造不良を無くすことを目的とする。
ラム領域をユーザの意志とは無関係の領域に割り振り、
この領域にＲＡＭクリアの為のプログラム等、初期設定
を忘れたら誤動作につながるといった不都合を解決する
為のプログラムを強制的に書き込み、１チップマイクロ
コンピュータの製造不良を無くすことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、ＲＯＭをアドレス指定するプログラムカウンタの
値を特定値にセットする為、当該特定値が予め設定され
ている前記プログラムカウンタと同一ビット数のレジス
タ手段と、１チップマイクロコンピュータの為のリセッ
ト信号が一方の論理値となって前記マイクロコンピュー
タを初期化している期間、前記リセット信号に基づいて
前記レジスタ手段の特定値を前記プログラムカウンタに
セットさせるデータロード手段と、を備え、前記１チッ
プマイクロコンピュータは、リセット解除後、前記プロ
グラムカウンタの特定値でアドレス指定されると共に読
み出された前記ＲＯＭのプログラムデータの解読結果に
基づき、所定の初期設定動作を行い、その後、前記ＲＯ
Ｍの先頭番地にジャンプして通常動作の実行に移行する
点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、ＲＯＭをアドレス指定するプログラムカウンタの
値を特定値にセットする為、当該特定値が予め設定され
ている前記プログラムカウンタと同一ビット数のレジス
タ手段と、１チップマイクロコンピュータの為のリセッ
ト信号が一方の論理値となって前記マイクロコンピュー
タを初期化している期間、前記リセット信号に基づいて
前記レジスタ手段の特定値を前記プログラムカウンタに
セットさせるデータロード手段と、を備え、前記１チッ
プマイクロコンピュータは、リセット解除後、前記プロ
グラムカウンタの特定値でアドレス指定されると共に読
み出された前記ＲＯＭのプログラムデータの解読結果に
基づき、所定の初期設定動作を行い、その後、前記ＲＯ
Ｍの先頭番地にジャンプして通常動作の実行に移行する
点である。
【０００７】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の１チップマイクロコンピ
ュータを示すブロック図である。図１において、（１）
はマスクＲＯＭであり、１チップマイクロコンピュータ
を動作制御する為のプログラムデータが各アドレスに記
憶されたものである。尚、ＲＯＭ（１）のアドレス数は
６４Ｋアドレス設けられているものとする。（２）は１
６ビットのプログラムカウンタＰＣであり、ＲＯＭ
（１）をアドレス指定するものである。（３）はインス
トラクションレジスタＩＲであり、ＲＯＭ（１）から読
み出されたプログラムデータがセットされるものであ
る。インストラクションレジスタＩＲ（３）の内容はデ
ータバス（４）にも転送される。（５）はインストラク
ションデコーダＩＤＥＣであり、インストラクションレ
ジスタＩＲ（３）の内容を解読し、その解読出力に基づ
いて１チップマイクロコンピュータの動作制御を行わせ
るものである。（６）はＲＡＭであり、ＲＯＭ（１）の
プログラムデータの解読結果に基づく演算処理データ等
を書き込んだり読み出したりするスタティックメモリで
ある。（７）はタイマであり、１チップマイクロコンピ
ュータが所定のタイマ動作を実行する為に必要とされる
タイマ信号を発生させるものである。
的に説明する。図１は本発明の１チップマイクロコンピ
ュータを示すブロック図である。図１において、（１）
はマスクＲＯＭであり、１チップマイクロコンピュータ
を動作制御する為のプログラムデータが各アドレスに記
憶されたものである。尚、ＲＯＭ（１）のアドレス数は
６４Ｋアドレス設けられているものとする。（２）は１
６ビットのプログラムカウンタＰＣであり、ＲＯＭ
（１）をアドレス指定するものである。（３）はインス
トラクションレジスタＩＲであり、ＲＯＭ（１）から読
み出されたプログラムデータがセットされるものであ
る。インストラクションレジスタＩＲ（３）の内容はデ
ータバス（４）にも転送される。（５）はインストラク
ションデコーダＩＤＥＣであり、インストラクションレ
ジスタＩＲ（３）の内容を解読し、その解読出力に基づ
いて１チップマイクロコンピュータの動作制御を行わせ
るものである。（６）はＲＡＭであり、ＲＯＭ（１）の
プログラムデータの解読結果に基づく演算処理データ等
を書き込んだり読み出したりするスタティックメモリで
ある。（７）はタイマであり、１チップマイクロコンピ
ュータが所定のタイマ動作を実行する為に必要とされる
タイマ信号を発生させるものである。
【０００８】さて、１チップマイクロコンピュータの為
のリセット信号ＲＳＴは、一般に、図２の如く、１チッ
プマイクロコンピュータの外部において、該１チップマ
イクロコンピュータの電源となるＶＤＤと接地との間に
抵抗（８）及びコンデンサ（９）を直列接続すると共に
抵抗（８）及びコンデンサ（９）の接続点を１チップマ
イクロコンピュータの端子（１０）を介して内部のイン
バータ（１１）と接続することにより、該インバータ
（１１）の出力として発生する。つまり、電源ＶＤＤが
投入され立ち上がると、コンデンサ（９）の端子電圧は
抵抗（８）の抵抗値及びコンデンサ（９）の容量で定ま
る時定数に従って徐々に上昇し始める。即ち、コンデン
サ（９）の端子電圧がインバータ（１１）のスレッショ
ルド電圧に未達の期間においては、インバータ（１１）
の出力がハイレベルとなって１チップマイクロコンピュ
ータはリセットされ、その後、コンデンサ（９）の端子
電圧がインバータ（１１）のスレッショルド電圧を越え
ると、インバータ（１１）の出力がローレベルとなって
１チップマイクロコンピュータはリセット解除される。
のリセット信号ＲＳＴは、一般に、図２の如く、１チッ
プマイクロコンピュータの外部において、該１チップマ
イクロコンピュータの電源となるＶＤＤと接地との間に
抵抗（８）及びコンデンサ（９）を直列接続すると共に
抵抗（８）及びコンデンサ（９）の接続点を１チップマ
イクロコンピュータの端子（１０）を介して内部のイン
バータ（１１）と接続することにより、該インバータ
（１１）の出力として発生する。つまり、電源ＶＤＤが
投入され立ち上がると、コンデンサ（９）の端子電圧は
抵抗（８）の抵抗値及びコンデンサ（９）の容量で定ま
る時定数に従って徐々に上昇し始める。即ち、コンデン
サ（９）の端子電圧がインバータ（１１）のスレッショ
ルド電圧に未達の期間においては、インバータ（１１）
の出力がハイレベルとなって１チップマイクロコンピュ
ータはリセットされ、その後、コンデンサ（９）の端子
電圧がインバータ（１１）のスレッショルド電圧を越え
ると、インバータ（１１）の出力がローレベルとなって
１チップマイクロコンピュータはリセット解除される。
【０００９】再び、図１に戻り、（１２）はプログラム
カウンタＰＣ（２）と同一ビット数の１６ビットのレジ
スタ（データロード手段）であり、ハード的に「ＦＦ０
０」Ｈが設定されている。一例としては、レジスタ（１
６）の各ビットを電源ＶＤＤと接地との間においてプル
アップ又はプルダウンするスイッチ回路等を設けたりす
ればよい。レジスタ（１２）の各ビットの出力はバッフ
ァ（１３）を介してプログラムカウンタＰＣ（２）の各
ビットの入力と接続されている。そして、１６個のバッ
ファ（１３）には共通に前記リセット信号が印加され
る。即ち、リセット信号がハイレベルとなる１チップマ
イクロコンピュータのリセット期間中において、バッフ
ァ（１３）はイネーブルとなり、レジスタ（１２）の値
「ＦＦ００」がプログラムカウンタＰＣ（２）にセット
される。
カウンタＰＣ（２）と同一ビット数の１６ビットのレジ
スタ（データロード手段）であり、ハード的に「ＦＦ０
０」Ｈが設定されている。一例としては、レジスタ（１
６）の各ビットを電源ＶＤＤと接地との間においてプル
アップ又はプルダウンするスイッチ回路等を設けたりす
ればよい。レジスタ（１２）の各ビットの出力はバッフ
ァ（１３）を介してプログラムカウンタＰＣ（２）の各
ビットの入力と接続されている。そして、１６個のバッ
ファ（１３）には共通に前記リセット信号が印加され
る。即ち、リセット信号がハイレベルとなる１チップマ
イクロコンピュータのリセット期間中において、バッフ
ァ（１３）はイネーブルとなり、レジスタ（１２）の値
「ＦＦ００」がプログラムカウンタＰＣ（２）にセット
される。
【００１０】さて、ＲＯＭ（１）の「ＦＦ００」番地以
降には、ＲＡＭ（６）の全アドレスのデータを「０」と
する所謂データクリア処理をする為のプログラム、及
び、タイマ（７）の値を初期状態（全ビット「０」又は
オフセットがある場合はその値）にセットする為のプロ
グラムが書き込まれている。つまり、１チップマイクロ
コンピュータがリセット解除されると、ＲＯＭ（１）の
「ＦＦ００」番地がアクセスされ、その後、プログラム
カウンタＰＣ（２）の値が＋１ずつインクリメントされ
て、ＲＡＭ（６）のデータクリア動作が実行される。Ｒ
ＡＭ（６）のデータクリア動作が終了すると、今度は、
タイマ（７）を初期設定する為のアドレスにジャンプ
し、プログラムカウンタＰＣ（２）の値が変更される。
これに伴い、ＲＯＭ（１）のアドレス指定が変更され、
ＲＯＭ（１）から読み出されたプログラムデータをイン
ストラクションデコーダＩＤＥＣ（５）で解読した結果
に基づき、タイマ（７）の初期設定が実行される。その
後、ジャンプ命令が実行され、プログラムカウンタＰＣ
（２）の値は「００００」番地に変更され、ユーザの希
望するプログラムが書き込まれたＲＯＭ（１）のアドレ
ス指定が行われ、通常動作に移行することになる。尚、
本発明の実施の形態においては、レジスタ（１２）に設
定される値を「ＦＦ００」としたが、初期設定の対象に
応じて、初期設定に必要なアドレス数が「ＦＦ００」〜
「ＦＦＦＦ」を越える様な場合には、レジスタ（１２）
の設定値を「ＦＦ００」より前の値にすればよい。
降には、ＲＡＭ（６）の全アドレスのデータを「０」と
する所謂データクリア処理をする為のプログラム、及
び、タイマ（７）の値を初期状態（全ビット「０」又は
オフセットがある場合はその値）にセットする為のプロ
グラムが書き込まれている。つまり、１チップマイクロ
コンピュータがリセット解除されると、ＲＯＭ（１）の
「ＦＦ００」番地がアクセスされ、その後、プログラム
カウンタＰＣ（２）の値が＋１ずつインクリメントされ
て、ＲＡＭ（６）のデータクリア動作が実行される。Ｒ
ＡＭ（６）のデータクリア動作が終了すると、今度は、
タイマ（７）を初期設定する為のアドレスにジャンプ
し、プログラムカウンタＰＣ（２）の値が変更される。
これに伴い、ＲＯＭ（１）のアドレス指定が変更され、
ＲＯＭ（１）から読み出されたプログラムデータをイン
ストラクションデコーダＩＤＥＣ（５）で解読した結果
に基づき、タイマ（７）の初期設定が実行される。その
後、ジャンプ命令が実行され、プログラムカウンタＰＣ
（２）の値は「００００」番地に変更され、ユーザの希
望するプログラムが書き込まれたＲＯＭ（１）のアドレ
ス指定が行われ、通常動作に移行することになる。尚、
本発明の実施の形態においては、レジスタ（１２）に設
定される値を「ＦＦ００」としたが、初期設定の対象に
応じて、初期設定に必要なアドレス数が「ＦＦ００」〜
「ＦＦＦＦ」を越える様な場合には、レジスタ（１２）
の設定値を「ＦＦ００」より前の値にすればよい。
【００１１】以上より、ユーザが１チップマイクロコン
ピュータの初期設定動作に必要なプログラミングを忘れ
た場合であっても、確実に初期設定を行うことができ、
１チップマイクロコンピュータの誤動作を防止できる。
また、前記初期設定をソフト処理で行う為、これに関す
るハードウエアの負担がなく、チップ面積の大型化を防
止できる。更に、１チップマイクロコンピュータの製造
し直し等の不都合がなくなる為、ユーザはその為の時間
及び費用の心配がなくなる。
ピュータの初期設定動作に必要なプログラミングを忘れ
た場合であっても、確実に初期設定を行うことができ、
１チップマイクロコンピュータの誤動作を防止できる。
また、前記初期設定をソフト処理で行う為、これに関す
るハードウエアの負担がなく、チップ面積の大型化を防
止できる。更に、１チップマイクロコンピュータの製造
し直し等の不都合がなくなる為、ユーザはその為の時間
及び費用の心配がなくなる。
【００１２】
【発明の効果】本発明によれば、ユーザが１チップマイ
クロコンピュータの初期設定動作に必要なプログラミン
グを忘れた場合であっても、確実に初期設定を行うこと
ができ、１チップマイクロコンピュータの誤動作を防止
できる。また、前記初期設定をソフト処理で行う為、こ
れに関するハードウエアの負担がなく、チップ面積の大
型化を防止できる。更に、１チップマイクロコンピュー
タの製造し直し等の不都合がなくなる為、ユーザはその
為の時間及び費用の心配がなくなる等の利点が得られ
る。
クロコンピュータの初期設定動作に必要なプログラミン
グを忘れた場合であっても、確実に初期設定を行うこと
ができ、１チップマイクロコンピュータの誤動作を防止
できる。また、前記初期設定をソフト処理で行う為、こ
れに関するハードウエアの負担がなく、チップ面積の大
型化を防止できる。更に、１チップマイクロコンピュー
タの製造し直し等の不都合がなくなる為、ユーザはその
為の時間及び費用の心配がなくなる等の利点が得られ
る。
【図１】本発明の１チップマイクロコンピュータを示す
ブロック図である。
ブロック図である。
【図２】リセット信号を発生する回路を示す回路図であ
る。
る。
（１） ＲＯＭ （２） プログラムカウンタ （６） ＲＡＭ （７） タイマ （１２） レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千明 一雅 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (3)
- 【請求項１】 ＲＯＭをアドレス指定するプログラムカ
ウンタの値を特定値にセットする為、当該特定値が予め
設定されている前記プログラムカウンタと同一ビット数
のレジスタ手段と、 １チップマイクロコンピュータの為のリセット信号が一
方の論理値となって前記マイクロコンピュータを初期化
している期間、前記リセット信号に基づいて前記レジス
タ手段の特定値を前記プログラムカウンタにセットさせ
るデータロード手段と、を備え、 前記１チップマイクロコンピュータは、リセット解除
後、前記プログラムカウンタの特定値でアドレス指定さ
れると共に読み出された前記ＲＯＭのプログラムデータ
の解読結果に基づき、所定の初期設定動作を行い、その
後、前記ＲＯＭの先頭番地にジャンプして通常動作の実
行に移行することを特徴とする１チップマイクロコンピ
ュータ。 - 【請求項２】 前記所定の初期設定動作とは、前記ＲＯ
Ｍのプログラムデータの解読結果に従ってデータを書き
込み又は読み出しするＲＡＭの全アドレスの内容を初期
設定させる動作であることを特徴とする請求項１記載の
１チップマイクロコンピュータ。 - 【請求項３】 前記所定の初期設定動作とは、タイマ等
の周辺回路を初期設定させる動作であることを特徴とす
る請求項１記載の１チップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8166003A JPH1011269A (ja) | 1996-06-26 | 1996-06-26 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8166003A JPH1011269A (ja) | 1996-06-26 | 1996-06-26 | １チップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011269A true JPH1011269A (ja) | 1998-01-16 |
Family
ID=15823086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8166003A Pending JPH1011269A (ja) | 1996-06-26 | 1996-06-26 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
-
1996
- 1996-06-26 JP JP8166003A patent/JPH1011269A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473775A (en) | Personal computer using flash memory as BIOS-ROM | |
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| JP3173407B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| US20190213012A1 (en) | Method for managing system boot code memory, memory device and electronic system using the same | |
| JPS63221446A (ja) | 不揮発性メモリ保護装置及び方法 | |
| KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH05217361A (ja) | メモリカード | |
| JP2971267B2 (ja) | フラッシュメモリをｂｉｏｓ−ｒｏｍとして使用したパーソナルコンピュータ | |
| CN114816273B (zh) | 针对Norflash的自适应最优配置的方法、装置及介质 | |
| JPH1011269A (ja) | １チップマイクロコンピュータ | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| KR100284260B1 (ko) | 피씨상에서 디스크 없이 부팅하는 장치 | |
| JPH11265319A (ja) | 記憶装置に記憶されたデータの読み出し、変更および書き換え方法および装置 | |
| JPH0895865A (ja) | 誤書込み防止装置 | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JP2001195260A (ja) | ブートプログラム書き換えシステム | |
| JPH07302498A (ja) | フラッシュメモリ書き込み方式 | |
| JPH0528285A (ja) | マイクロコンピユータ | |
| JPH09311849A (ja) | ワンチップマイクロコンピュータ | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH08147259A (ja) | １チップマイクロコンピュータ | |
| JPH10105534A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |