JPH10108025A

JPH10108025A - 画像処理装置

Info

Publication number: JPH10108025A
Application number: JP9197021A
Authority: JP
Inventors: Takashi Ishikawa; 尚石川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-07-23
Filing date: 1997-07-23
Publication date: 1998-04-24
Anticipated expiration: 2015-09-04
Also published as: JP3083084B2

Abstract

(57)【要約】【課題】カラー線画と中間調画像が混在する様な画像
を効率良く表現する画像データの構成を提供し、特にこ
の画像データを用いて、高画質な画像を表現する。【解決手段】線画像を示すビットマップデータと、前
記ビットマップデータの色を表現する色付けデータと、
中間調画像を示すイメージデータとを一画面を構成する
ための画像データとして発生する発生手段と、前記発生
手段により発生したビットマップデータを出力する第１
の出力手段と、前記発生手段により発生した色付けデー
タを非可逆圧縮して出力する第２の出力手段と、前記発
生手段により発生したイメージデータを非可逆圧縮して
出力する第３の出力手段とを有することを特徴とする画
像処理装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カラー画像を示す
画像データを効率良くメモリ格納或いは伝送するための
画像処理装置に関するものである。

【０００２】

【従来の技術】一般にカラー画像を大きく分類すると、
カラー文字、カラーグラフィック等のカラー線画と、写
真等の中間調画像に分類される。

【０００３】白黒の線画は高解像度で表現されることが
好ましい。しかしながら、このカラー線画の場合には線
画の色味自体はそれほど解像度を必要としていない。一
方、中間調画像は高階調で表現されることが好ましい。

【０００４】

【発明が解決しようとする課題】しかしながら従来、カ
ラー線画と中間調画像が混在する様なカラー画像を効率
良く圧縮する方法が未だ確立していなかった。

【０００５】本発明は上記従来例に鑑みて成されたもの
であり、カラー線画と中間調画像が混在する様な画像を
効率良く表現する画像データの構成を提供することを目
的とし、特にこの画像データを用いて、高画質な画像を
表現することを目的とする。

【０００６】

【課題を解決するための手段】上述の課題を解決するた
めに本発明の画像処理装置によれば、線画像を示すビッ
トマップデータと、前記ビットマップデータの色を表現
する色付けデータと、中間調画像を示すイメージデータ
とを一画面を構成するための画像データとして発生する
発生手段と、前記発生手段により発生したビットマップ
データを出力する第１の出力手段と、前記発生手段によ
り発生した色付けデータを非可逆圧縮して出力する第２
の出力手段と、前記発生手段により発生したイメージデ
ータを非可逆圧縮して出力する第３の出力手段とを有す
ることを特徴とする。

【０００７】特に、前記第２の出力手段により出力され
た色付けデータの表現する解像度を、前記第１の出力手
段により出力されたビットマップデータの表現する解像
度よりも低くすることを特徴とする。

【０００８】

【発明の実施の形態】

（第１の実施の形態）図１（ａ）は本発明の第１の実施
の形態に係る画像処理装置の画像記憶部の構成を示すブ
ロック図である。図中、１は入力端子、３は解像メモ
リ、５０はデータ識別回路、４、５１、５２は階調メモ
リ、６、５３はセレクタ、７は出力端子である。

【０００９】入力端子１には、ホストコンピュータ等が
接続されており、入力端子１より入力されたデータは、
データ識別回路５０にてヘッダ情報が解釈され、テキス
トのビットマップデータは解像メモリ３に、テキストの
階調（色）データが階調メモリ４に、背景色は階調メモ
リ５１に、中間調を有するイメージデータは階調メモリ
５２に各々格納される。１ページ分のデータがホストコ
ンピュータより上記各メモリに転送され、プリンタエン
ジンが起動されると、プリンタ側からの同期信号に応じ
て、解像メモリ３、階調メモリ４、５１、５２よりペー
ジの先頭より順に各画素に対応するデータが出力される
ようメモリの読み出しが制御される。セレクタ５３の端
子ａには階調メモリ５１の出力（即ち背景色）が、端子
ｂには階調メモリ５２の出力（即ちイメージデータ）１
２１が接続され、また、制御端子には、階調メモリ５２
より出力されるイメージ領域信号１２２が入力される。
従って、セレクタ５２の端子ｃには、現画素がイメージ
領域のときイメージデータが、イメージ領域外では背景
色が出力され、（セレクタ６の端子ｂに供給される）。

【００１０】セレクタ６は解像メモリ３の出力データに
従い、解像メモリ３のデータが「１」のときは描画色と
して端子ａのデータ（即ち階調メモリ４のデータ）を、
解像メモリ３のデータが「０」のときは、背景色として
端子ｂのデータ（即ち階調メモリ５のデータ）を選択し
て出力端子７よりプリンタエンジンへ階調データを出力
する。

【００１１】解像メモリ３に格納されるデータは、階調
メモリ４，５の切換えのためのデータで、解像度保持の
ため本実施例では各画素１ビットのデータとなってい
る。

【００１２】一方、階調メモリ４，５１には各々フル階
調データ（本実施の形態ではＲＧＢ各８ビットの合計２
４ビットのデータ）が格納されるが、メモリ容量削減の
ため、画素数（解像度）が制限される。

【００１３】図２は、本実施の形態の階調メモリ５２の
具体的構成例を示すブロック図である。図中、９はメモ
リ、５４は圧縮率設定回路、５５は圧縮回路、５６は伸
長回路、５７は領域検出回路である。

【００１４】イメージデータのヘッダには、イメージ領
域の先頭アドレス及びイメージ領域の大きさ即ち幅と高
さが設定されており、圧縮率設定回路５４は上記イメー
ジ領域の幅と高さよりイメージ領域のデータ量を求めメ
モリ９の容量との比より圧縮率を設定し、圧縮回路５５
に出力する。圧縮回路５５は図３に示すような回路で、
設定された圧縮率になるように量子化条件が制御され、
圧縮データがメモリ９に格納される。また、圧縮率設定
回路５４では、ヘッダ情報よりイメージ領域の始点と終
点の座標値も生成し、領域検出回路５７の各レジスタに
上記座標値を設定する。領域検出回路５７は後述する図
７の領域検出回路３３と同様の回路である。

【００１５】一方、プリンタエンジンが起動されると、
プリンタ側のＨＳＹＮＣに同期して、領域検出回路５７
は、現画素がイメージ領域の画素かどうかを判定し、イ
メージ領域と判定した場合は信号線１２２よりイメージ
領域信号を出力する。イメージ領域信号が伸長回路５６
に入力されると、伸長回路５６はメモリ９に格納されて
いる圧縮データを元のイメージデータに伸長して信号線
１２１より出力する。

【００１６】圧縮回路５５は、直交変換符号化、ベクト
ル量子化、ブロック符号化等の公知の符号化を行う圧縮
符号化回路である。本実施の形態ではメモリ容量削減の
ため、圧縮比はかなり高く設定されているため、非可逆
符号化が用いられる。従って解像度は保存されない。但
しランレングス符号化など可逆符号化を用いてもよいの
は勿論である。

【００１７】図３は、圧縮回路５５の具体的構成例を示
すブロック図である。本実施の形態は、ＩＳＯとＣＣＩ
ＴＴの共同作業体であるＪＰＥＧ（ＪｏｉｎｔＰｈｏ
ｔｏｇｒａｐｈｉｃＥｘｐｅｒｔＧｒｏｕｐ）にお
いて提案されているカラー静止画像符号化の国際標準化
案のＢａｓｅｌｉｎｅＳｙｓｔｅｍの符号化部を示し
ている。（参考文献：安田，「カラー静止画符号化国際
標準化」，画像電子学会誌，第１８巻，第６号，ＰＰ．
３９８−４０７，１９８９）

【００１８】信号線１０３より入力されたイメージ画素
データは数ライン分のラインメモリによって構成される
ブロック化回路１１において８×８画素のブロック状に
切出され、離散コサイン変換（ＤＣＴ）回路１２にてコ
サイン変換され、変換係数が量子化器（Ｑ）１３に供給
される。量子化器１３では、量子化テーブル１４により
印加される量子化ステップ情報に従って変換係数の線形
量子化を行う。量子化された変換係数のうち、ＤＣ係数
は予測符号化回路（ＤＰＣＭ）１５にて前ブロックのＤ
Ｃ成分との差分（予測誤差）がとられ、ハフマン符号化
回路１６に供給される。図４は予測符号化回路１５の詳
細なブロック構成図である。量子化器１３より量子化さ
れたＤＣ係数は遅延回路２５及び減算器２１６に印加さ
れる。遅延回路２５は、離散コサイン変換回路が１ブロ
ック即ち、８×８画素分の演算に必要な時間分だけ遅延
させる回路で、従って遅延回路２５からは前ブロックの
ＤＣ係数が減算器２６に供給される。よって減算器２６
の出力には、前ブロックとのＤＣ係数の差分（予測誤
差）が出力されることになる。（本予測符号化では予測
値として前ブロック値を用いているため、予測器は前述
のごとく遅延回路にて構成される。

【００１９】ハフマン符号化回路１６は、予測符号化回
路１５より供給された予測誤差信号をＤＣハフマン・コ
ード・テーブル１７に従って可変長符号化し、多重化回
路２４にＤＣハフマン・コードを供給する。

【００２０】一方、量子化器１３にて量子化されたＡＣ
係数（ＤＣ係数以外の係数）はスキャン変換回路１８に
て図５（ａ）に示すように低次の係数より順にジグザグ
・スキャンされ、有為係数検出回路１９に供給される。
有為係数検出回路１９では量子化されたＡＣ係数が
“０”かどうか判定し、“０”の場合はラン長カウンタ
２０にカウントアップ信号を供給し、カウンタの値を＋
１増加させる。一方、“０”以外の係数の場合は、リセ
ット信号をラン長カウンタに供給し、カウンタの値をリ
セットすると共に係数をグループ化回路２１にて図５
（ｂ）に示されるようにグループ番号ＳＳＳＳと付加ビ
ットに分割し、グループ番号ＳＳＳＳをハフマン符号化
回路２２に、付加ビットを多重化回路２４に各々供給す
る。ラン長カウンタ２０は“０”のラン長をカウントす
る回路で“０”以外の有為係数間の“０”の数ＮＮＮＮ
をハフマン符号化回路２２に供給する。ハフマン符号化
回路２２は供給された“０”のラン長ＮＮＮＮと有為係
数のグループ番号ＳＳＳＳをＡＣハフマン・コード・テ
ーブル２３に従って可変長符号化し、多重化回路２４に
ＡＣハフマン・コードを供給する。

【００２１】多重化回路２４では１ブロック（８×８の
入力画素）分のＤＣハフマン・コード、ＡＣハフマン・
コード及び付加ビットを多重化し、信号線１０４より圧
縮された画像データが出力される。

【００２２】従って信号線１０４より出力される圧縮デ
ータをメモリに記憶し、読出し時に上述の圧縮のときは
逆の操作によって伸長することにより、メモリ容量の削
減が可能である。

【００２３】なお、伸長回路５６は圧縮回路８の逆操作
を行うので、説明は省略する。

【００２４】図６は階調メモリ４，５１の具体的な構成
例を示すブロック図である。図中、２９，３１はセレク
タ、３０はレジスタ群、３２は領域判定回路である。

【００２５】信号線１０８より入力された階調データは
セレクタ２９によってレジスタ３０−２より３０−ｎま
で順次格納される。なお、レジスタ３０−１にはデフォ
ルトの階調データ（例えば階調メモリ４では白、階調メ
モリ５１では白）が設定されている。領域判定回路３２
は信号線１０５，１０６より入力される解像メモリ３の
出力データの座標値より、各レジスタに格納されている
階調データが有効となる範囲を判定し、セレクタ３１を
制御し、信号線１０９より有効階調データを出力する。

【００２６】図７は領域判定回路３２の具体的な構成例
を示すブロック図である。図中、３３は領域検出回路、
３４はプライオリティ・エンコーダ、３５，３６，３
７，３８はレジスタ、３９，４０は比較回路、４１はＡ
ＮＤ回路である。

【００２７】本実施の形態では、各階調レジスタ３０−
２〜３０−ｎの有効領域を図８に示すような長方形に限
定し、最初に走査される点（ｘ₀，ｙ₀）（図８中、長方
形の左上角部、以下「始点」と称する）及び最後に走査
される点（ｘ₁，ｙ₁）（図中、長方形の右下角部、以下
「終点」と称する）の２点にて設定する。なお、図中ｘ
軸方向をプリンタの主走査方向、ｙ軸方向を副走査方向
とする。データ識別回路２より識別された上記始点及び
終点の座標値（ｘ₀，ｙ₀），（ｘ₁，ｙ₁）は、図６の階
調レジスタ３０に対応する領域検出回路３３の各々レジ
スタ３５，３７，３６，３８に格納される。

【００２８】一方、プリントアウト時には、信号線１０
５，１０６より、解像メモリ３より読出されている画素
データの各座標値が入力される。第１の比較回路３９
は、上記解像メモリ３のｘ座標値ｘと、始点及びｘ終点
のｘ座標値ｘ₀，ｘ₁とを比較し、ｘ₀≦ｘ≦ｘ₁のとき
“１”を、ｘ＜ｘ₀またはｘ＞ｘ₁のとき“０”をＡＮＤ
回路４１に入力する。同様に第２の比較回路４０は、ｙ
₀≦ｙ≦ｙ₁のとき“１”を、ｙ＜ｙ₀またはｙ＞ｙ₁のと
き“０”をＡＮＤ回路４１に入力する。従ってＡＮＤ回
路４１からは、（ｉ）ｘ₀≦ｘ≦ｘ₁かつｙ₀≦ｙ≦ｙ₁の
とき“１”、（ｉｉ）（ｉ）以外のとき“０”が出力さ
れ、領域検出が可能となる。各領域検出回路３３−２〜
３３−ｎにて検出された結果は、図８の斜線部に示すよ
うな重複部分の優先判定を行うため、プライオリティエ
ンコーダ３４にて、検出された領域の内、最後に設定さ
れた領域の番号がエンコードされて、信号線１０７より
出力される。即ち、重複部分では後から設定された領域
が有効と判定される。なお、各領域判定結果が全て
“０”となった場合は、プライオリティエンコーダ３４
は“０”を出力し、図６の階調レジスタ３０−１の階調
データ（即ちデフォルト値）を選択するようにセレクタ
３１を制御する。

【００２９】通常、解像メモリ３にはテキスト等の高分
解能が要求されるドット解像データを格納し、階調メモ
リ５にはイメージ等の高階調性が要求されるデータを格
納する。テキスト・データの階調（色）データは階調メ
モリ４に格納される。テキスト・データの階調（色）が
１ページに渡って一定（即ち単色）の場合、あるいは背
景（バックグラウンド・カラー）が一定（単色）で、イ
メージ部に重なるテキストデータが上記背景色である場
合は、前記、階調メモリ４の内容は、デフォルトのみと
なるため、前記領域判定回路３２、３０−２以降のレジ
スタは不要となる。

【００３０】なお、階調メモリは、例えば８（画素）×
８（ライン）のブロック単位に１階調（色）設定するよ
うな構成でも良い。

【００３１】解像メモリ３は、各画素１ｂｉｔでページ
分の容量を持つメモリであるが、階調データの切換えに
用いているため、画素間の相関はかなり高く、図１２に
示すような可逆なデータ圧縮符号化を用いることによ
り、データ量の圧縮も可能である。

【００３２】図１２は、解像メモリ３の他の実施の形態
を示すブロック図である。図中、６０はランレングス符
号化回路、６１はハフマン符号化回路、６２はメモリ、
６３はハフマン復号化回路、６４はランレングス復号化
回路である。ランレングス及びハフマン符号化・復号化
回路については公知であるため、説明は省略する。

【００３３】図１（ｂ）は、図１（ａ）の画像記憶部を
含む、画像処理装置の全体構成を示す図である。

【００３４】図１（ｂ）において、２００はホストコン
ピュータと接続された画像入力部であるが、ＣＣＤセン
サーを含むイメージスキャナ等の画像読取装置や、ＳＶ
カメラ、ビデオカメラ等の外部機器のインターフェース
等であってもよい。後者の場合には、データ識別回路５
０において上記データの識別を行うようにする。２００
から入力された画像データは図１（ａ）に示される画像
記憶部２０１の入力端子１に供給される。２０２はオペ
レータが画像データの出力先の指定などを行う操作部、
２０３は出力制御部であり、画像データの出力先の選
択、プリンタエンジンのＨＳＹＮＣ等のメモリ読出しの
同期信号の出力などを行う。同期信号は図１（ａ）の識
別回路５０及び各メモリに供給され、データの転送、メ
モリからの読み出し等の制御信号として用いられる。２
０４はディスプレイ等の画像表示部、２０５は公衆回線
やローカルエリアネットワークを介して画像データの通
信を行う送信部、２０６は例えば感光体上にレーザービ
ームを照射して潜像を形成し、これを可視画像化するレ
ーザービームプリンタなどの画像出力部である。なお、
画像出力部２０６は、インクジェットプリンタや熱転写
プリンタ、ドットプリンタ等であってもよい。

【００３５】以上の様に、本実施の形態は画素間の相関
及び視覚特性を利用してイメージデータ等の連続階調デ
ータを圧縮して記憶するイメージメモリ、特定領域毎に
テキスト色（描画色）あるいは背景色を記憶する階調メ
モリ、画素データのドット解像度を保存する解像メモリ
を設け、該解像メモリの出力信号に従って上記イメージ
メモリと階調メモリの出力データを切換えることによ
り、テキスト及びイメージ双方の画質を良好に保ったま
ま、メモリ容量の削減を図ったものである。

【００３６】（第２の実施の形態）図９は本発明の第２
の実施の形態に係る画像処理装置の構成を示すブロック
図である。図中、図１と同様の機能を果たす構成要素に
は同一符号化を付し、以下、図１の実施の形態と異なる
点についてのみ説明する。

【００３７】図中、２派データ識別回路である。入力端
子１より入力されたデータは、データ識別回路４４にて
ヘッダ情報が解釈され、背景部識別のための解像データ
は解像メモリ３に、背景色及びイメージ領域における描
画色は階調メモリ４に、テキストの描画色及びイメージ
データは階調メモリ５２に各々格納される。上記各メモ
リ３，４，５２に１ページ分のデータが転送され、プリ
ンタエンジンが起動されると、その同期信号により解像
メモリ３、階調メモリ４，５２からはページの先頭画素
より順次各画素に対応するデータが各々セレクタ６の制
御端子、端子ａ，端子ｂに供給される。セレクタ６は解
像メモリ３の出力信号に従い、階調メモリ４の出力であ
る背景色と階調メモリ５２の出力であるテキストの描画
色及びイメージデータを切換え、出力端子７よりプリン
タエンジンに階調データを出力する。

【００３８】本実施の形態では背景部の解像度が保存さ
れるように構成されている。通常１ページ内の背景色数
はテキストの描画色数に対し、非常に少ないため階調メ
モリ４のハード量はかなり小さくできる。またテキスト
の描画色が連続的に変化するような場合（例えば文字の
階調と座標を少しづつずらして重ね書きしたよう名場
合）、第１の実施の形態では、現実的にはディザ等の疑
似階調処理が必要となるが、本実施の形態では連続階調
の記憶に有利な階調メモリ５に前記描画色を格納するこ
とにより、非常に良好な画質が得られる。また、本実施
の形態では背景部の分解能が保存されるように構成され
ているため、イメージ部のトリミングをプリンタの最高
分解能で容易に行うことができる。

【００３９】（第３の実施の形態）図１０は本発明の第
３の実施の形態に係る画像処理記憶装置の構成を示すブ
ロック図である。図中、図１と同様の機能を果たす構成
要素には同一の符号を付し、以下、図１の実施の形態と
異なる点についてのみ説明する。

【００４０】図中、４４はデータ識別回路、４５は領域
判定回路、４６はＥＸＯＲ回路である。

【００４１】入力端子１より入力されたデータは、デー
タ識別回路４４にてヘッダ情報が解釈され、背景部のビ
ットマップデータは解像メモリ３に、背景色及びイメー
ジ領域における描画色は階調メモリ４に、テキストの描
画色及びイメージデータは階調メモリ５２に各々格納さ
れる。また、イメージ領域は領域判定回路４５のレジス
タに格納される。上記各メモリ３，４，５２に１ページ
分のデータがホストコンピュータより転送され、プリン
タエンジンが起動されると解像メモリ３、階調メモリ
４，５２及び領域判定回路４５からはページの先頭画素
より順次各画素に対応するデータが出力される。領域判
定回路４５は現画素がイメージデータの場合は“１”を
ＥＸＯＲ回路４６の一方の端子に供給する。ＥＸＯＲ回
路４６のもう一方の端子には解像メモリ３の出力が接続
されており、上記構成により、イメージ領域内の解像デ
ータが反転されるようになっている。従って、背景部及
びイメージ領域内のテキスト画素の場合、セレクタ６は
端子ａ、即ち階調メモリ４の階調（色）データを、上記
以外では端子ｂ、即ち階調メモリ５の階調（色）データ
を端子ｃより出力し、出力端子７より選択された階調デ
ータがプリンタエンジンに供給される。

【００４２】本実施の形態では、イメージ部において解
像メモリの内容を反転させているので、テキストデータ
の重ね書きが容易に実行できる。即ち、第２の実施の形
態では、ホストコンピュータにて、上記イメージ部に重
ね書きするテキストデータを背景データとして処理する
こと。即ち、解像メモリ３にテキストが重ね書きされな
いイメージ部と、イメージ領域外のテキスト描画部のみ
“１”を、上記以外に“０”を格納することが必要とな
るが、本実施の形態では、イメージ領域内の解像メモリ
３の出力を反転させるために、テキスト描画部はイメー
ジ領域の内外にかかわらず常に“１”に設定するだけで
良い。

【００４３】なお、第１〜第３の実施の形態においては
解像メモリは各画素１ｂｉｔで構成していたが、本発明
はこれに限らず、例えば各画素２ｂｉｔとして４種類の
階調メモリより階調データを選択する構成としても良
い。

【００４４】

【発明の効果】以上説明した様に本発明によれば、線画
像を示すビットマップデータと、前記ビットマップデー
タの色を表現する色付けデータと、中間調画像を示すイ
メージデータとを一画面を構成するための画像データと
し、この内色付けデータとイメージデータは非可逆圧縮
して出力するので、カラー線画と中間調画像が混在する
様な画像を効率良く表現することができると共に、これ
ら画像データを用いて、高画質な画像を表現できる。

【００４５】具体的には、上述の様にビットマップデー
タと、ビットマップデータの色を表現する色付けデータ
と、中間調画像を示すイメージデータにより画像を表現
する場合に、比較的データ削減しても画質の劣化が少な
い上記色付けデータとイメージデータに対して非可逆圧
縮するので、総符号量を抑制できると共に、画質も維持
できる。

【図面の簡単な説明】

【図１】第１の実施の形態の画像処理装置を示す図

【図２】階調メモ値の具体的構成例を示す図

【図３】圧縮回路の具体的構成例を示す図

【図４】予測符号化回路の具体的構成例を示す図

【図５】ＤＣＴ係数のスキャン順序を示す図

【図６】第２の階調メモリの具体的構成例を示す図

【図７】領域判定回路の具体的構成例を示す図

【図８】ページ上の階調メモリの有効領域を示す図

【図９】第２の実施の形態の構成を示す図

【図１０】第３の実施の形態の構成を示す図

【図１１】第３の階調メモリの具体的構成例を示す図

【図１２】解像メモリの他の具体的構成例を示す図

【符号の説明】

２、４４、５０データ識別回路３解像メモリ４、５１、５２階調メモリ６、５３セレクタ４５領域判定回路４６ＥＸＯＲ回路

Claims

【特許請求の範囲】

【請求項１】線画像を示すビットマップデータと、前
記ビットマップデータの色を表現する色付けデータと、
中間調画像を示すイメージデータとを一画面を構成する
ための画像データとして発生する発生手段と、前記発生手段により発生したビットマップデータを出力
する第１の出力手段と、前記発生手段により発生した色付けデータを非可逆圧縮
して出力する第２の出力手段と、前記発生手段により発生したイメージデータを非可逆圧
縮して出力する第３の出力手段とを有することを特徴と
する画像処理装置。
【請求項２】前記第２の出力手段により出力された色
付けデータの表現する解像度は、前記第１の出力手段に
より出力されたビットマップデータの表現する解像度よ
りも低く制限されることを特徴とする請求項１に記載の
画像処理装置。
【請求項３】前記第３の出力手段は、前記イメージデ
ータをＪＰＥＧ符号化することを特徴とする請求項１に
記載の画像処理装置。
【請求項４】前記発生手段は、前記一画面を構成する
ためのデータとして、背景色を表現する背景色データも
発生することを特徴とする請求項１に記載の画像処理装
置。
【請求項５】前記ビットマップデータは、各画素１ビ
ットで表現することを特徴とする請求項１に記載の画像
処理装置。