JP3083084B2 - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP3083084B2
JP3083084B2 JP09197021A JP19702197A JP3083084B2 JP 3083084 B2 JP3083084 B2 JP 3083084B2 JP 09197021 A JP09197021 A JP 09197021A JP 19702197 A JP19702197 A JP 19702197A JP 3083084 B2 JP3083084 B2 JP 3083084B2
Authority
JP
Japan
Prior art keywords
data
image
memory
circuit
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09197021A
Other languages
English (en)
Other versions
JPH10108025A (ja
Inventor
尚 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP09197021A priority Critical patent/JP3083084B2/ja
Publication of JPH10108025A publication Critical patent/JPH10108025A/ja
Application granted granted Critical
Publication of JP3083084B2 publication Critical patent/JP3083084B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Color Image Communication Systems (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、カラー画像を示す
画像データを効率良くメモリ格納或いは伝送するための
画像処理装置に関するものである。
【0002】
【従来の技術】一般にカラー画像を大きく分類すると、
カラー文字、カラーグラフィック等のカラー線画と、写
真等の中間調画像に分類される。
【0003】白黒の線画は高解像度で表現されることが
好ましい。しかしながら、このカラー線画の場合には線
画の色味自体はそれほど解像度を必要としていない。一
方、中間調画像は高階調で表現されることが好ましい。
【0004】
【発明が解決しようとする課題】しかしながら従来、カ
ラー線画と中間調画像が混在する様なカラー画像を効率
良く圧縮する方法が未だ確立していなかった。
【0005】本発明は上記従来例に鑑みて成されたもの
であり、カラー線画と中間調画像が混在する様な画像を
効率良く表現する画像データの構成を提供することを目
的とし、特にこの画像データを用いて、高画質な画像を
表現することを目的とする。
【0006】
【課題を解決するための手段】上述の課題を解決するた
めに本発明の画像処理装置によれば、線画像を示すビッ
トマップデータと、前記ビットマップデータの色を表現
する色付けデータと、中間調画像を示すイメージデータ
とを一画面を構成するための画像データとして発生する
発生手段と、前記発生手段により発生したビットマップ
データを出力する第1の出力手段と、前記発生手段によ
り発生した色付けデータを非可逆圧縮して出力する第2
の出力手段と、前記発生手段により発生したイメージデ
ータを非可逆圧縮して出力する第3の出力手段とを有す
ることを特徴とする。
【0007】特に、前記第2の出力手段により出力され
た色付けデータの表現する解像度を、前記第1の出力手
段により出力されたビットマップデータの表現する解像
度よりも低くすることを特徴とする。
【0008】
【発明の実施の形態】
(第1の実施の形態)図1(a)は本発明の第1の実施
の形態に係る画像処理装置の画像記憶部の構成を示すブ
ロック図である。図中、1は入力端子、3は解像メモ
リ、50はデータ識別回路、4、51、52は階調メモ
リ、6、53はセレクタ、7は出力端子である。
【0009】入力端子1には、ホストコンピュータ等が
接続されており、入力端子1より入力されたデータは、
データ識別回路50にてヘッダ情報が解釈され、テキス
トのビットマップデータは解像メモリ3に、テキストの
階調(色)データが階調メモリ4に、背景色は階調メモ
リ51に、中間調を有するイメージデータは階調メモリ
52に各々格納される。1ページ分のデータがホストコ
ンピュータより上記各メモリに転送され、プリンタエン
ジンが起動されると、プリンタ側からの同期信号に応じ
て、解像メモリ3、階調メモリ4、51、52よりペー
ジの先頭より順に各画素に対応するデータが出力される
ようメモリの読み出しが制御される。セレクタ53の端
子aには階調メモリ51の出力(即ち背景色)が、端子
bには階調メモリ52の出力(即ちイメージデータ)1
21が接続され、また、制御端子には、階調メモリ52
より出力されるイメージ領域信号122が入力される。
従って、セレクタ52の端子cには、現画素がイメージ
領域のときイメージデータが、イメージ領域外では背景
色が出力され、(セレクタ6の端子bに供給される)。
【0010】セレクタ6は解像メモリ3の出力データに
従い、解像メモリ3のデータが「1」のときは描画色と
して端子aのデータ(即ち階調メモリ4のデータ)を、
解像メモリ3のデータが「0」のときは、背景色として
端子bのデータ(即ち階調メモリ5のデータ)を選択し
て出力端子7よりプリンタエンジンへ階調データを出力
する。
【0011】解像メモリ3に格納されるデータは、階調
メモリ4,5の切換えのためのデータで、解像度保持の
ため本実施例では各画素1ビットのデータとなってい
る。
【0012】一方、階調メモリ4,51には各々フル階
調データ(本実施の形態ではRGB各8ビットの合計2
4ビットのデータ)が格納されるが、メモリ容量削減の
ため、画素数(解像度)が制限される。
【0013】図2は、本実施の形態の階調メモリ52の
具体的構成例を示すブロック図である。図中、9はメモ
リ、54は圧縮率設定回路、55は圧縮回路、56は伸
長回路、57は領域検出回路である。
【0014】イメージデータのヘッダには、イメージ領
域の先頭アドレス及びイメージ領域の大きさ即ち幅と高
さが設定されており、圧縮率設定回路54は上記イメー
ジ領域の幅と高さよりイメージ領域のデータ量を求めメ
モリ9の容量との比より圧縮率を設定し、圧縮回路55
に出力する。圧縮回路55は図3に示すような回路で、
設定された圧縮率になるように量子化条件が制御され、
圧縮データがメモリ9に格納される。また、圧縮率設定
回路54では、ヘッダ情報よりイメージ領域の始点と終
点の座標値も生成し、領域検出回路57の各レジスタに
上記座標値を設定する。領域検出回路57は後述する図
7の領域検出回路33と同様の回路である。
【0015】一方、プリンタエンジンが起動されると、
プリンタ側のHSYNCに同期して、領域検出回路57
は、現画素がイメージ領域の画素かどうかを判定し、イ
メージ領域と判定した場合は信号線122よりイメージ
領域信号を出力する。イメージ領域信号が伸長回路56
に入力されると、伸長回路56はメモリ9に格納されて
いる圧縮データを元のイメージデータに伸長して信号線
121より出力する。
【0016】圧縮回路55は、直交変換符号化、ベクト
ル量子化、ブロック符号化等の公知の符号化を行う圧縮
符号化回路である。本実施の形態ではメモリ容量削減の
ため、圧縮比はかなり高く設定されているため、非可逆
符号化が用いられる。従って解像度は保存されない。但
しランレングス符号化など可逆符号化を用いてもよいの
は勿論である。
【0017】図3は、圧縮回路55の具体的構成例を示
すブロック図である。本実施の形態は、ISOとCCI
TTの共同作業体であるJPEG(Joint Pho
tographic Expert Group)にお
いて提案されているカラー静止画像符号化の国際標準化
案のBaseline Systemの符号化部を示し
ている。(参考文献:安田,「カラー静止画符号化国際
標準化」,画像電子学会誌,第18巻,第6号,PP.
398−407,1989)
【0018】信号線103より入力されたイメージ画素
データは数ライン分のラインメモリによって構成される
ブロック化回路11において8×8画素のブロック状に
切出され、離散コサイン変換(DCT)回路12にてコ
サイン変換され、変換係数が量子化器(Q)13に供給
される。量子化器13では、量子化テーブル14により
印加される量子化ステップ情報に従って変換係数の線形
量子化を行う。量子化された変換係数のうち、DC係数
は予測符号化回路(DPCM)15にて前ブロックのD
C成分との差分(予測誤差)がとられ、ハフマン符号化
回路16に供給される。図4は予測符号化回路15の詳
細なブロック構成図である。量子化器13より量子化さ
れたDC係数は遅延回路25及び減算器216に印加さ
れる。遅延回路25は、離散コサイン変換回路が1ブロ
ック即ち、8×8画素分の演算に必要な時間分だけ遅延
させる回路で、従って遅延回路25からは前ブロックの
DC係数が減算器26に供給される。よって減算器26
の出力には、前ブロックとのDC係数の差分(予測誤
差)が出力されることになる。(本予測符号化では予測
値として前ブロック値を用いているため、予測器は前述
のごとく遅延回路にて構成される。
【0019】ハフマン符号化回路16は、予測符号化回
路15より供給された予測誤差信号をDCハフマン・コ
ード・テーブル17に従って可変長符号化し、多重化回
路24にDCハフマン・コードを供給する。
【0020】一方、量子化器13にて量子化されたAC
係数(DC係数以外の係数)はスキャン変換回路18に
て図5(a)に示すように低次の係数より順にジグザグ
・スキャンされ、有為係数検出回路19に供給される。
有為係数検出回路19では量子化されたAC係数が
“0”かどうか判定し、“0”の場合はラン長カウンタ
20にカウントアップ信号を供給し、カウンタの値を+
1増加させる。一方、“0”以外の係数の場合は、リセ
ット信号をラン長カウンタに供給し、カウンタの値をリ
セットすると共に係数をグループ化回路21にて図5
(b)に示されるようにグループ番号SSSSと付加ビ
ットに分割し、グループ番号SSSSをハフマン符号化
回路22に、付加ビットを多重化回路24に各々供給す
る。ラン長カウンタ20は“0”のラン長をカウントす
る回路で“0”以外の有為係数間の“0”の数NNNN
をハフマン符号化回路22に供給する。ハフマン符号化
回路22は供給された“0”のラン長NNNNと有為係
数のグループ番号SSSSをACハフマン・コード・テ
ーブル23に従って可変長符号化し、多重化回路24に
ACハフマン・コードを供給する。
【0021】多重化回路24では1ブロック(8×8の
入力画素)分のDCハフマン・コード、ACハフマン・
コード及び付加ビットを多重化し、信号線104より圧
縮された画像データが出力される。
【0022】従って信号線104より出力される圧縮デ
ータをメモリに記憶し、読出し時に上述の圧縮のときは
逆の操作によって伸長することにより、メモリ容量の削
減が可能である。
【0023】なお、伸長回路56は圧縮回路8の逆操作
を行うので、説明は省略する。
【0024】図6は階調メモリ4,51の具体的な構成
例を示すブロック図である。図中、29,31はセレク
タ、30はレジスタ群、32は領域判定回路である。
【0025】信号線108より入力された階調データは
セレクタ29によってレジスタ30−2より30−nま
で順次格納される。なお、レジスタ30−1にはデフォ
ルトの階調データ(例えば階調メモリ4では白、階調メ
モリ51では白)が設定されている。領域判定回路32
は信号線105,106より入力される解像メモリ3の
出力データの座標値より、各レジスタに格納されている
階調データが有効となる範囲を判定し、セレクタ31を
制御し、信号線109より有効階調データを出力する。
【0026】図7は領域判定回路32の具体的な構成例
を示すブロック図である。図中、33は領域検出回路、
34はプライオリティ・エンコーダ、35,36,3
7,38はレジスタ、39,40は比較回路、41はA
ND回路である。
【0027】本実施の形態では、各階調レジスタ30−
2〜30−nの有効領域を図8に示すような長方形に限
定し、最初に走査される点(x0,y0)(図8中、長方
形の左上角部、以下「始点」と称する)及び最後に走査
される点(x1,y1)(図中、長方形の右下角部、以下
「終点」と称する)の2点にて設定する。なお、図中x
軸方向をプリンタの主走査方向、y軸方向を副走査方向
とする。データ識別回路2より識別された上記始点及び
終点の座標値(x0,y0),(x1,y1)は、図6の階
調レジスタ30に対応する領域検出回路33の各々レジ
スタ35,37,36,38に格納される。
【0028】一方、プリントアウト時には、信号線10
5,106より、解像メモリ3より読出されている画素
データの各座標値が入力される。第1の比較回路39
は、上記解像メモリ3のx座標値xと、始点及びx終点
のx座標値x0,x1とを比較し、x0≦x≦x1のとき
“1”を、x<x0またはx>x1のとき“0”をAND
回路41に入力する。同様に第2の比較回路40は、y
0≦y≦y1のとき“1”を、y<y0またはy>y1のと
き“0”をAND回路41に入力する。従ってAND回
路41からは、(i)x0≦x≦x1かつy0≦y≦y1
とき“1”、(ii)(i)以外のとき“0”が出力さ
れ、領域検出が可能となる。各領域検出回路33−2〜
33−nにて検出された結果は、図8の斜線部に示すよ
うな重複部分の優先判定を行うため、プライオリティエ
ンコーダ34にて、検出された領域の内、最後に設定さ
れた領域の番号がエンコードされて、信号線107より
出力される。即ち、重複部分では後から設定された領域
が有効と判定される。なお、各領域判定結果が全て
“0”となった場合は、プライオリティエンコーダ34
は“0”を出力し、図6の階調レジスタ30−1の階調
データ(即ちデフォルト値)を選択するようにセレクタ
31を制御する。
【0029】通常、解像メモリ3にはテキスト等の高分
解能が要求されるドット解像データを格納し、階調メモ
リ5にはイメージ等の高階調性が要求されるデータを格
納する。テキスト・データの階調(色)データは階調メ
モリ4に格納される。テキスト・データの階調(色)が
1ページに渡って一定(即ち単色)の場合、あるいは背
景(バックグラウンド・カラー)が一定(単色)で、イ
メージ部に重なるテキストデータが上記背景色である場
合は、前記、階調メモリ4の内容は、デフォルトのみと
なるため、前記領域判定回路32、30−2以降のレジ
スタは不要となる。
【0030】なお、階調メモリは、例えば8(画素)×
8(ライン)のブロック単位に1階調(色)設定するよ
うな構成でも良い。
【0031】解像メモリ3は、各画素1bitでページ
分の容量を持つメモリであるが、階調データの切換えに
用いているため、画素間の相関はかなり高く、図12に
示すような可逆なデータ圧縮符号化を用いることによ
り、データ量の圧縮も可能である。
【0032】図12は、解像メモリ3の他の実施の形態
を示すブロック図である。図中、60はランレングス符
号化回路、61はハフマン符号化回路、62はメモリ、
63はハフマン復号化回路、64はランレングス復号化
回路である。ランレングス及びハフマン符号化・復号化
回路については公知であるため、説明は省略する。
【0033】図1(b)は、図1(a)の画像記憶部を
含む、画像処理装置の全体構成を示す図である。
【0034】図1(b)において、200はホストコン
ピュータと接続された画像入力部であるが、CCDセン
サーを含むイメージスキャナ等の画像読取装置や、SV
カメラ、ビデオカメラ等の外部機器のインターフェース
等であってもよい。後者の場合には、データ識別回路5
0において上記データの識別を行うようにする。200
から入力された画像データは図1(a)に示される画像
記憶部201の入力端子1に供給される。202はオペ
レータが画像データの出力先の指定などを行う操作部、
203は出力制御部であり、画像データの出力先の選
択、プリンタエンジンのHSYNC等のメモリ読出しの
同期信号の出力などを行う。同期信号は図1(a)の識
別回路50及び各メモリに供給され、データの転送、メ
モリからの読み出し等の制御信号として用いられる。2
04はディスプレイ等の画像表示部、205は公衆回線
やローカルエリアネットワークを介して画像データの通
信を行う送信部、206は例えば感光体上にレーザービ
ームを照射して潜像を形成し、これを可視画像化するレ
ーザービームプリンタなどの画像出力部である。なお、
画像出力部206は、インクジェットプリンタや熱転写
プリンタ、ドットプリンタ等であってもよい。
【0035】以上の様に、本実施の形態は画素間の相関
及び視覚特性を利用してイメージデータ等の連続階調デ
ータを圧縮して記憶するイメージメモリ、特定領域毎に
テキスト色(描画色)あるいは背景色を記憶する階調メ
モリ、画素データのドット解像度を保存する解像メモリ
を設け、該解像メモリの出力信号に従って上記イメージ
メモリと階調メモリの出力データを切換えることによ
り、テキスト及びイメージ双方の画質を良好に保ったま
ま、メモリ容量の削減を図ったものである。
【0036】(第2の実施の形態)図9は本発明の第2
の実施の形態に係る画像処理装置の構成を示すブロック
図である。図中、図1と同様の機能を果たす構成要素に
は同一符号化を付し、以下、図1の実施の形態と異なる
点についてのみ説明する。
【0037】図中、2派データ識別回路である。入力端
子1より入力されたデータは、データ識別回路44にて
ヘッダ情報が解釈され、背景部識別のための解像データ
は解像メモリ3に、背景色及びイメージ領域における描
画色は階調メモリ4に、テキストの描画色及びイメージ
データは階調メモリ52に各々格納される。上記各メモ
リ3,4,52に1ページ分のデータが転送され、プリ
ンタエンジンが起動されると、その同期信号により解像
メモリ3、階調メモリ4,52からはページの先頭画素
より順次各画素に対応するデータが各々セレクタ6の制
御端子、端子a,端子bに供給される。セレクタ6は解
像メモリ3の出力信号に従い、階調メモリ4の出力であ
る背景色と階調メモリ52の出力であるテキストの描画
色及びイメージデータを切換え、出力端子7よりプリン
タエンジンに階調データを出力する。
【0038】本実施の形態では背景部の解像度が保存さ
れるように構成されている。通常1ページ内の背景色数
はテキストの描画色数に対し、非常に少ないため階調メ
モリ4のハード量はかなり小さくできる。またテキスト
の描画色が連続的に変化するような場合(例えば文字の
階調と座標を少しづつずらして重ね書きしたよう名場
合)、第1の実施の形態では、現実的にはディザ等の疑
似階調処理が必要となるが、本実施の形態では連続階調
の記憶に有利な階調メモリ5に前記描画色を格納するこ
とにより、非常に良好な画質が得られる。また、本実施
の形態では背景部の分解能が保存されるように構成され
ているため、イメージ部のトリミングをプリンタの最高
分解能で容易に行うことができる。
【0039】(第3の実施の形態)図10は本発明の第
3の実施の形態に係る画像処理記憶装置の構成を示すブ
ロック図である。図中、図1と同様の機能を果たす構成
要素には同一の符号を付し、以下、図1の実施の形態と
異なる点についてのみ説明する。
【0040】図中、44はデータ識別回路、45は領域
判定回路、46はEXOR回路である。
【0041】入力端子1より入力されたデータは、デー
タ識別回路44にてヘッダ情報が解釈され、背景部のビ
ットマップデータは解像メモリ3に、背景色及びイメー
ジ領域における描画色は階調メモリ4に、テキストの描
画色及びイメージデータは階調メモリ52に各々格納さ
れる。また、イメージ領域は領域判定回路45のレジス
タに格納される。上記各メモリ3,4,52に1ページ
分のデータがホストコンピュータより転送され、プリン
タエンジンが起動されると解像メモリ3、階調メモリ
4,52及び領域判定回路45からはページの先頭画素
より順次各画素に対応するデータが出力される。領域判
定回路45は現画素がイメージデータの場合は“1”を
EXOR回路46の一方の端子に供給する。EXOR回
路46のもう一方の端子には解像メモリ3の出力が接続
されており、上記構成により、イメージ領域内の解像デ
ータが反転されるようになっている。従って、背景部及
びイメージ領域内のテキスト画素の場合、セレクタ6は
端子a、即ち階調メモリ4の階調(色)データを、上記
以外では端子b、即ち階調メモリ5の階調(色)データ
を端子cより出力し、出力端子7より選択された階調デ
ータがプリンタエンジンに供給される。
【0042】本実施の形態では、イメージ部において解
像メモリの内容を反転させているので、テキストデータ
の重ね書きが容易に実行できる。即ち、第2の実施の形
態では、ホストコンピュータにて、上記イメージ部に重
ね書きするテキストデータを背景データとして処理する
こと。即ち、解像メモリ3にテキストが重ね書きされな
いイメージ部と、イメージ領域外のテキスト描画部のみ
“1”を、上記以外に“0”を格納することが必要とな
るが、本実施の形態では、イメージ領域内の解像メモリ
3の出力を反転させるために、テキスト描画部はイメー
ジ領域の内外にかかわらず常に“1”に設定するだけで
良い。
【0043】なお、第1〜第3の実施の形態においては
解像メモリは各画素1bitで構成していたが、本発明
はこれに限らず、例えば各画素2bitとして4種類の
階調メモリより階調データを選択する構成としても良
い。
【0044】
【発明の効果】以上説明した様に本発明によれば、線画
像を示すビットマップデータと、前記ビットマップデー
タの色を表現する色付けデータと、中間調画像を示すイ
メージデータとを一画面を構成するための画像データと
し、この内色付けデータとイメージデータは非可逆圧縮
して出力するので、カラー線画と中間調画像が混在する
様な画像を効率良く表現することができると共に、これ
ら画像データを用いて、高画質な画像を表現できる。
【0045】具体的には、上述の様にビットマップデー
タと、ビットマップデータの色を表現する色付けデータ
と、中間調画像を示すイメージデータにより画像を表現
する場合に、比較的データ削減しても画質の劣化が少な
い上記色付けデータとイメージデータに対して非可逆圧
縮するので、総符号量を抑制できると共に、画質も維持
できる。
【図面の簡単な説明】
【図1】第1の実施の形態の画像処理装置を示す図
【図2】階調メモ値の具体的構成例を示す図
【図3】圧縮回路の具体的構成例を示す図
【図4】予測符号化回路の具体的構成例を示す図
【図5】DCT係数のスキャン順序を示す図
【図6】第2の階調メモリの具体的構成例を示す図
【図7】領域判定回路の具体的構成例を示す図
【図8】ページ上の階調メモリの有効領域を示す図
【図9】第2の実施の形態の構成を示す図
【図10】第3の実施の形態の構成を示す図
【図11】第3の階調メモリの具体的構成例を示す図
【図12】解像メモリの他の具体的構成例を示す図
【符号の説明】
2、44、50 データ識別回路 3 解像メモリ 4、51、52 階調メモリ 6、53 セレクタ 45 領域判定回路 46 EXOR回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 1/41 - 1/419 G06T 1/00 G06T 1/60 H03M 7/30

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 線画像を示すビットマップデータと、前
    記ビットマップデータの色を表現する色付けデータと、
    中間調画像を示すイメージデータとを一画面を構成する
    ための画像データとして発生する発生手段と、 前記発生手段により発生したビットマップデータを出力
    する第1の出力手段と、 前記発生手段により発生した色付けデータを非可逆圧縮
    して出力する第2の出力手段と、 前記発生手段により発生したイメージデータを非可逆圧
    縮して出力する第3の出力手段とを有することを特徴と
    する画像処理装置。
  2. 【請求項2】 前記第2の出力手段により出力された色
    付けデータの表現する解像度は、前記第1の出力手段に
    より出力されたビットマップデータの表現する解像度よ
    りも低く制限されることを特徴とする請求項1に記載の
    画像処理装置。
  3. 【請求項3】 前記第3の出力手段は、前記イメージデ
    ータをJPEG符号化することを特徴とする請求項1に
    記載の画像処理装置。
  4. 【請求項4】 前記発生手段は、前記一画面を構成する
    ためのデータとして、背景色を表現する背景色データも
    発生することを特徴とする請求項1に記載の画像処理装
    置。
  5. 【請求項5】 前記ビットマップデータは、各画素1ビ
    ットで表現することを特徴とする請求項1に記載の画像
    処理装置。
JP09197021A 1997-07-23 1997-07-23 画像処理装置 Expired - Lifetime JP3083084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09197021A JP3083084B2 (ja) 1997-07-23 1997-07-23 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09197021A JP3083084B2 (ja) 1997-07-23 1997-07-23 画像処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2204797A Division JP2984332B2 (ja) 1990-07-31 1990-07-31 画像処理装置

Publications (2)

Publication Number Publication Date
JPH10108025A JPH10108025A (ja) 1998-04-24
JP3083084B2 true JP3083084B2 (ja) 2000-09-04

Family

ID=16367453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09197021A Expired - Lifetime JP3083084B2 (ja) 1997-07-23 1997-07-23 画像処理装置

Country Status (1)

Country Link
JP (1) JP3083084B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4460093B2 (ja) 1999-11-30 2010-05-12 株式会社リコー カラー印刷装置およびカラー印刷システム
JP4829836B2 (ja) 2007-04-26 2011-12-07 キヤノン株式会社 画像符号化装置、画像符号化装置の制御方法、コンピュータプログラム、復号装置、及びコンピュータ可読記憶媒体

Also Published As

Publication number Publication date
JPH10108025A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
US5774634A (en) Image processing method and apparatus
US7499592B2 (en) Image decoding apparatus and its control method
EP0469851B1 (en) Image processing apparatus
JPH1051642A (ja) 画像処理装置
US20080007795A1 (en) Multifunction printer and image processing method
US6594385B2 (en) Image compression of background and text tiles
EP0506482B1 (en) Image processing
EP0708552A2 (en) Image processing apparatus and method thereof
JP2002112001A (ja) 画像符号化装置
JP3731629B2 (ja) 画像処理装置、画像送信装置、画像処理方法、画像送信方法
JP2000125111A (ja) 画像圧縮方法、画像復元方法、画像圧縮装置、画像読取装置、画像圧縮プログラム記憶媒体、および画像復元プログラム記憶媒体
JP2000184183A (ja) 圧縮された画像デ―タの電子的ペ―スト方法、及びデジタル画像処理方法
JP3083084B2 (ja) 画像処理装置
JP4045457B2 (ja) 画像処理システム及び画像処理方法
JP2004112695A (ja) 画像処理装置及びその処理方法
JP2003046789A (ja) 画像符号化装置及び画像復号化装置
JP2984332B2 (ja) 画像処理装置
JP2832073B2 (ja) 画像符号化装置
JP2877448B2 (ja) 画像符号化装置
JP3327684B2 (ja) カラー画像処理方法及びその装置
JP3190118B2 (ja) 画像処理装置
US6282321B1 (en) Context generation circuit and method for small screen
JPH0575871A (ja) 画像処理装置
JP2005332154A (ja) 画像処理装置および画像処理方法
JPH08123939A (ja) 画像処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070630

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10