JPH10107595A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH10107595A JPH10107595A JP25486296A JP25486296A JPH10107595A JP H10107595 A JPH10107595 A JP H10107595A JP 25486296 A JP25486296 A JP 25486296A JP 25486296 A JP25486296 A JP 25486296A JP H10107595 A JPH10107595 A JP H10107595A
- Authority
- JP
- Japan
- Prior art keywords
- data
- generator
- converter
- offset
- precision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 高精度Ａ／Ｄ変換器のリニアリティー試験に
使用されるが如き高精度ランプ波信号をも発生する任意
波形発生器を提供する。 【解決手段】 波形データをディジタル的に記憶し、こ
れをＤ／Ａ変換してアナログ波形を生成し、ＤＣオフセ
ットを加算して増幅出力する任意波形発生器において、
サンプリングクロックに同期して出力データを増減する
ランプデータ発生器５０を具備し、ランプデータ発生器
５０の出力に応答してＤＣオフセットを制御する高精度
オフセットＤ／Ａ変換器６０を具備する任意波形発生
器。
使用されるが如き高精度ランプ波信号をも発生する任意
波形発生器を提供する。 【解決手段】 波形データをディジタル的に記憶し、こ
れをＤ／Ａ変換してアナログ波形を生成し、ＤＣオフセ
ットを加算して増幅出力する任意波形発生器において、
サンプリングクロックに同期して出力データを増減する
ランプデータ発生器５０を具備し、ランプデータ発生器
５０の出力に応答してＤＣオフセットを制御する高精度
オフセットＤ／Ａ変換器６０を具備する任意波形発生
器。
Description
【０００１】
【発明の属する技術分野】この発明は、任意波形発生器
に関し、特に、高精度Ａ／Ｄ変換器のリニアリティー試
験に使用されるが如き高精度ＤＣ電圧試験信号をも発生
する任意波形発生器に関する。
に関し、特に、高精度Ａ／Ｄ変換器のリニアリティー試
験に使用されるが如き高精度ＤＣ電圧試験信号をも発生
する任意波形発生器に関する。
【０００２】
【従来の技術】従来例を図５を参照して説明する。この
任意波形発生器の従来例は、波形データをディジタル的
に記憶する波形メモリ部１０、波形メモリ部１０から入
力される波形データをアナログ波形データに変換するＤ
／Ａ変換器２０、Ｄ／Ａ変換部２０から入力されるアナ
ログ波形データを増幅する増幅器１００、増幅器１００
から入力される波形データから雑音除去平滑化する平滑
フィルタ７０、平滑フィルタ７０を介して雑音除去平滑
化されたアナログ波形データのレベルを調整する減衰器
１１０を有している。３０はタイミング発生器である。
任意波形発生器の従来例は、波形データをディジタル的
に記憶する波形メモリ部１０、波形メモリ部１０から入
力される波形データをアナログ波形データに変換するＤ
／Ａ変換器２０、Ｄ／Ａ変換部２０から入力されるアナ
ログ波形データを増幅する増幅器１００、増幅器１００
から入力される波形データから雑音除去平滑化する平滑
フィルタ７０、平滑フィルタ７０を介して雑音除去平滑
化されたアナログ波形データのレベルを調整する減衰器
１１０を有している。３０はタイミング発生器である。
【０００３】この任意波形発生器は、以上の構成の他
に、更に、雑音除去されたアナログ波形をレベル調整し
た後にＤＣオフセットを加算することを必要とされ、そ
のための構成としてＤＣ電圧、即ちＤＣオフセットを発
生する高速動作オフセットＤ／Ａ変換器６０’および加
算器８０を具備する。このＤ／Ａ変換器６０から供給さ
れるＤＣオフセット電圧は加算器８０に供給され、先の
レベル調整後のアナログ波形に加算される。次いで、増
幅器９０により増幅されて任意波形とされる。
に、更に、雑音除去されたアナログ波形をレベル調整し
た後にＤＣオフセットを加算することを必要とされ、そ
のための構成としてＤＣ電圧、即ちＤＣオフセットを発
生する高速動作オフセットＤ／Ａ変換器６０’および加
算器８０を具備する。このＤ／Ａ変換器６０から供給さ
れるＤＣオフセット電圧は加算器８０に供給され、先の
レベル調整後のアナログ波形に加算される。次いで、増
幅器９０により増幅されて任意波形とされる。
【０００４】
【発明が解決しようとする課題】一般に、Ｄ／Ａ変換器
の変換速度と出力されるアナログ波形の精度とは相反す
る関係にあり、高速動作するＤ／Ａ変換器の出力の精度
は高くはないとされている。ここで、先の任意波形発生
器はＤ／Ａ変換部６０’を高速動作するＤ／Ａ変換器と
して構成しているところから、その出力の精度は高いと
はいえない。この様な事情から、Ａ／Ｄ変換器のリニア
リティー試験評価の如く高精度のＤＣ電圧試験信号を必
要とする場合、この任意波形発生器の従来例のＤ／Ａ変
換部６０’をそのまま使用することはできない。従っ
て、高精度のＤＣ試験信号を必要とする試験に対応して
低速動作するものではあるが高精度のＤＣ試験信号を発
生するＤ／Ａ変換器、或は高価ではあるが高速動作する
高精度のＤＣ試験信号を発生するＤ／Ａ変換器を先の任
意波形発生器とは別に準備してこれを使用している。
の変換速度と出力されるアナログ波形の精度とは相反す
る関係にあり、高速動作するＤ／Ａ変換器の出力の精度
は高くはないとされている。ここで、先の任意波形発生
器はＤ／Ａ変換部６０’を高速動作するＤ／Ａ変換器と
して構成しているところから、その出力の精度は高いと
はいえない。この様な事情から、Ａ／Ｄ変換器のリニア
リティー試験評価の如く高精度のＤＣ電圧試験信号を必
要とする場合、この任意波形発生器の従来例のＤ／Ａ変
換部６０’をそのまま使用することはできない。従っ
て、高精度のＤＣ試験信号を必要とする試験に対応して
低速動作するものではあるが高精度のＤＣ試験信号を発
生するＤ／Ａ変換器、或は高価ではあるが高速動作する
高精度のＤＣ試験信号を発生するＤ／Ａ変換器を先の任
意波形発生器とは別に準備してこれを使用している。
【０００５】この発明は、オフセットＤ／Ａ変換器６
０’としては、それ程高速動作性は要求されないことに
着目して上述の問題を解消した高精度のＤＣ電圧試験信
号をも発生する任意波形発生器を提供するものである。
０’としては、それ程高速動作性は要求されないことに
着目して上述の問題を解消した高精度のＤＣ電圧試験信
号をも発生する任意波形発生器を提供するものである。
【０００６】
【課題を解決するための手段】波形データをディジタル
的に記憶し、これをＤ／Ａ変換してアナログ波形を生成
し、ＤＣオフセットを加算して増幅出力する任意波形発
生器において、サンプリングクロックに同期して出力デ
ータを増減するランプデータ発生器５０を具備し、ラン
プデータ発生器５０の出力に応答してＤＣオフセットを
制御する高精度オフセットＤ／Ａ変換器６０を具備する
任意波形発生器を構成した。
的に記憶し、これをＤ／Ａ変換してアナログ波形を生成
し、ＤＣオフセットを加算して増幅出力する任意波形発
生器において、サンプリングクロックに同期して出力デ
ータを増減するランプデータ発生器５０を具備し、ラン
プデータ発生器５０の出力に応答してＤＣオフセットを
制御する高精度オフセットＤ／Ａ変換器６０を具備する
任意波形発生器を構成した。
【０００７】そして、ランプデータ発生器５０は、累積
加算器５１、累積加算器５１に初期データを入力する初
期データ発生回路５２、累積加算器５１に増分データを
入力する増分データレジスタ５３、初期データ発生回路
５２の出力を高精度オフセットＤ／Ａ変換器６０のクロ
ック入力端子に導入するＯＲゲート５４より成るもので
ある任意波形発生器を構成した。
加算器５１、累積加算器５１に初期データを入力する初
期データ発生回路５２、累積加算器５１に増分データを
入力する増分データレジスタ５３、初期データ発生回路
５２の出力を高精度オフセットＤ／Ａ変換器６０のクロ
ック入力端子に導入するＯＲゲート５４より成るもので
ある任意波形発生器を構成した。
【０００８】また、タイミング発生器３０を任意波形発
生器側或いはランプデータ発生器５０側に切り替える切
り替えスイッチ１を具備する任意波形発生器を構成し
た。更に、高精度オフセットＤ／Ａ変換器６０の出力を
増幅する高精度増幅器９１を更に具備し、出力増幅器を
切り替え選択する出力増幅器切り替えスイッチ２を具備
する任意波形発生器を構成した。
生器側或いはランプデータ発生器５０側に切り替える切
り替えスイッチ１を具備する任意波形発生器を構成し
た。更に、高精度オフセットＤ／Ａ変換器６０の出力を
増幅する高精度増幅器９１を更に具備し、出力増幅器を
切り替え選択する出力増幅器切り替えスイッチ２を具備
する任意波形発生器を構成した。
【０００９】
【発明の実施の形態】この発明の実施の形態を図１およ
び図２を参照して説明する。図において、図１０におけ
る参照数字と共通する参照数字は同一の部材を示すもの
とする。高精度オフセットＤ／Ａ変換器６０は、高速動
作Ｄ／Ａ変換器２０が発生する任意波形に加算するＤＣ
電圧、即ちＤＣオフセットを発生する回路である。この
高精度オフセットＤ／Ａ変換器６０は高速動作性を要求
されないところから、高精度高分解能のものとすること
は容易である。この発明は高精度オフセットＤ／Ａ変換
器６０が高精度のＤ／Ａ変換器であることに着目し、こ
の高精度オフセットＤ／Ａ変換器６０の入力にランプデ
ータ発生器５０を接続してＤＣリニアリティー試験に使
用する高精度ＤＣ電圧信号をも出力することができる任
意波形発生器を構成した。
び図２を参照して説明する。図において、図１０におけ
る参照数字と共通する参照数字は同一の部材を示すもの
とする。高精度オフセットＤ／Ａ変換器６０は、高速動
作Ｄ／Ａ変換器２０が発生する任意波形に加算するＤＣ
電圧、即ちＤＣオフセットを発生する回路である。この
高精度オフセットＤ／Ａ変換器６０は高速動作性を要求
されないところから、高精度高分解能のものとすること
は容易である。この発明は高精度オフセットＤ／Ａ変換
器６０が高精度のＤ／Ａ変換器であることに着目し、こ
の高精度オフセットＤ／Ａ変換器６０の入力にランプデ
ータ発生器５０を接続してＤＣリニアリティー試験に使
用する高精度ＤＣ電圧信号をも出力することができる任
意波形発生器を構成した。
【００１０】ここで、図２はランプデータ発生器を説明
する図である。ランプデータ発生器５０は累積加算器５
１を有している。初期データは、初期データ発生回路５
２から累積加算器５１内の出力レジスタに対して最初の
１回だけ入力蓄積される。初期データとは、初期データ
発生回路５２が入力操作に対応して発生出力する直流電
圧をいう。
する図である。ランプデータ発生器５０は累積加算器５
１を有している。初期データは、初期データ発生回路５
２から累積加算器５１内の出力レジスタに対して最初の
１回だけ入力蓄積される。初期データとは、初期データ
発生回路５２が入力操作に対応して発生出力する直流電
圧をいう。
【００１１】この初期データの入力蓄積に際して、先
ず、切り替えスイッチ１をランプデータ発生器５０側に
切り替えて、タイミング発生器３０をランプデータ発生
器５０に接続する。初期データ発生回路５２を起動して
累積加算器５１の出力レジスタに初期データ発生回路５
２から初期データが入力蓄積される。一方、初期データ
発生回路５２から発生されたロードクロックはＯＲゲー
ト５４を介して高精度オフセットＤ／Ａ変換器６０のク
ロック入力端子に継続して印加されているので、累積加
算器５１の出力レジスタに入力蓄積されたこの初期デー
タは、出力レジスタから高精度オフセットＤ／Ａ変換器
６０に対して同時にロードされる。
ず、切り替えスイッチ１をランプデータ発生器５０側に
切り替えて、タイミング発生器３０をランプデータ発生
器５０に接続する。初期データ発生回路５２を起動して
累積加算器５１の出力レジスタに初期データ発生回路５
２から初期データが入力蓄積される。一方、初期データ
発生回路５２から発生されたロードクロックはＯＲゲー
ト５４を介して高精度オフセットＤ／Ａ変換器６０のク
ロック入力端子に継続して印加されているので、累積加
算器５１の出力レジスタに入力蓄積されたこの初期デー
タは、出力レジスタから高精度オフセットＤ／Ａ変換器
６０に対して同時にロードされる。
【００１２】ランプ波発生動作モードにおいては、累積
加算器５１のクロック入力端子にサンプリングクロック
を印加する。累積加算器５１のクロック入力端子にサン
プリングクロックを１個だけ印加したものとすると、こ
の１個のサンプリングクロックに対応して増分データレ
ジスタ５３から１個の増分データが累積加算器５１に入
力される。累積加算器５１においてはこの１個の増分デ
ータのステップ分だけ初期データに累積加算され、この
累積加算結果は高精度オフセットＤ／Ａ変換器６０に対
して供給されると共に帰還され、出力レジスタの直前の
蓄積結果を更新して新規のＤＣオフセットが蓄積され
る。
加算器５１のクロック入力端子にサンプリングクロック
を印加する。累積加算器５１のクロック入力端子にサン
プリングクロックを１個だけ印加したものとすると、こ
の１個のサンプリングクロックに対応して増分データレ
ジスタ５３から１個の増分データが累積加算器５１に入
力される。累積加算器５１においてはこの１個の増分デ
ータのステップ分だけ初期データに累積加算され、この
累積加算結果は高精度オフセットＤ／Ａ変換器６０に対
して供給されると共に帰還され、出力レジスタの直前の
蓄積結果を更新して新規のＤＣオフセットが蓄積され
る。
【００１３】ここで、更に、１個のサンプリングクロッ
クを累積加算器５１のクロック入力端子に供給すると、
増分データレジスタ５３から１個の増分データが累積加
算器５１に入力され、増分データのステップの１個分だ
け直前の蓄積データに累積加算され、累積加算結果は高
精度オフセットＤ／Ａ変換器６０に対して供給されると
共に帰還され、出力レジスタの直前の蓄積結果を更新し
て新規のＤＣオフセットが蓄積される。以下、同様にし
て、高精度オフセットＤ／Ａ変換器６０に対するＤＣオ
フセットは、増分データを単位として必要とするＤＣオ
フセット電圧に更新され、これを継続して高精度オフセ
ットＤ／Ａ変換器６０に供給することができる。
クを累積加算器５１のクロック入力端子に供給すると、
増分データレジスタ５３から１個の増分データが累積加
算器５１に入力され、増分データのステップの１個分だ
け直前の蓄積データに累積加算され、累積加算結果は高
精度オフセットＤ／Ａ変換器６０に対して供給されると
共に帰還され、出力レジスタの直前の蓄積結果を更新し
て新規のＤＣオフセットが蓄積される。以下、同様にし
て、高精度オフセットＤ／Ａ変換器６０に対するＤＣオ
フセットは、増分データを単位として必要とするＤＣオ
フセット電圧に更新され、これを継続して高精度オフセ
ットＤ／Ａ変換器６０に供給することができる。
【００１４】以上の図示説明は、増分データが正の場合
についてのものであるが、増分データが負の場合につい
ても同様である。図３はランプデータ発生器５０のラン
プ波の変化を示す図である。なお、ＤＣオフセット電圧
は一般に、±２. ５Ｖ程度の範囲に設定され、増分デー
タは５ｍＶ程度に設定される。次に、この発明の任意波
形発生器の使用の仕方について説明する。
についてのものであるが、増分データが負の場合につい
ても同様である。図３はランプデータ発生器５０のラン
プ波の変化を示す図である。なお、ＤＣオフセット電圧
は一般に、±２. ５Ｖ程度の範囲に設定され、増分デー
タは５ｍＶ程度に設定される。次に、この発明の任意波
形発生器の使用の仕方について説明する。
【００１５】（１） 任意波形発生動作モード 切り替えスイッチ１を任意波形発生器側に切り替えて、
タイミング発生器３０を波形メモリ部１０およびＤ／Ａ
変換器２０に接続し、ランプデータ発生器５０内の初期
データ発生回路５２を起動し、必要とされるＤＣオフセ
ット電圧を初期データとして高精度オフセットＤ／Ａ変
換器６０に設定する。
タイミング発生器３０を波形メモリ部１０およびＤ／Ａ
変換器２０に接続し、ランプデータ発生器５０内の初期
データ発生回路５２を起動し、必要とされるＤＣオフセ
ット電圧を初期データとして高精度オフセットＤ／Ａ変
換器６０に設定する。
【００１６】この状態において、波形メモリ部１０にサ
ンプリングクロックを供給し、任意波形発生器として使
用する。 （２） ランプ波発生動作モード 切り替えスイッチ１をランプデータ発生器５０側に切り
替えて、タイミング発生器３０をランプデータ発生器５
０に接続する。この状態において、発生させようとする
波形に対応する増分データを増分データレジスタ５３か
ら累積加算器５１に対して供給すると、入力されるサン
プリングクロックに同期してランプデータ発生器５０の
出力は図３に示される如く変化する。オフセットＤ／Ａ
変換器６０の出力する高精度のランプ波形は加算器８０
を介して増幅器９０に供給され、増幅して出力される。
ンプリングクロックを供給し、任意波形発生器として使
用する。 （２） ランプ波発生動作モード 切り替えスイッチ１をランプデータ発生器５０側に切り
替えて、タイミング発生器３０をランプデータ発生器５
０に接続する。この状態において、発生させようとする
波形に対応する増分データを増分データレジスタ５３か
ら累積加算器５１に対して供給すると、入力されるサン
プリングクロックに同期してランプデータ発生器５０の
出力は図３に示される如く変化する。オフセットＤ／Ａ
変換器６０の出力する高精度のランプ波形は加算器８０
を介して増幅器９０に供給され、増幅して出力される。
【００１７】ここで、図４を参照して他の実施例を説明
する。この実施例は、波形メモリ部１０から増幅器９０
に到る任意波形発生器モジュールに、当該増幅器９０と
比較して高精度の増幅器９１を付加的に具備せしめたも
のである。２は増幅器切り替えスイッチであり、ランプ
波発生動作モードにおいてこのスイッチを高精度増幅器
９１側に切り替えることにより、オフセットＤ／Ａ変換
器６０の出力する高精度のランプ波形をより高精度に増
幅して出力する。
する。この実施例は、波形メモリ部１０から増幅器９０
に到る任意波形発生器モジュールに、当該増幅器９０と
比較して高精度の増幅器９１を付加的に具備せしめたも
のである。２は増幅器切り替えスイッチであり、ランプ
波発生動作モードにおいてこのスイッチを高精度増幅器
９１側に切り替えることにより、オフセットＤ／Ａ変換
器６０の出力する高精度のランプ波形をより高精度に増
幅して出力する。
【００１８】
【発明の効果】以上の通りであって、この発明は、高速
動作任意波形発生器においてランプデータ発生器５０を
高精度オフセットＤ／Ａ変換器６０の入力に接続するも
のである。この様にして、高精度オフセットＤ／Ａ変換
器６０にオフセットＤ／Ａ入力データを供給すると、オ
フセットＤ／Ａ変換器６０は高精度のＤ／Ａ変換器であ
るところから、その出力は高精度の試験信号であるとす
ることができる。即ち、この発明の任意波形発生器は、
通常の高速動作任意波形発生器として使用すると共に、
高精度のＤＣオフセット電圧試験信号を発生するＤ／Ａ
変換器として使用することができ、高精度のＤＣオフセ
ット電圧試験信号を必要とする試験に対応して高精度の
試験信号を発生するＤ／Ａ変換器を別に準備しておくと
必要はなくなった。
動作任意波形発生器においてランプデータ発生器５０を
高精度オフセットＤ／Ａ変換器６０の入力に接続するも
のである。この様にして、高精度オフセットＤ／Ａ変換
器６０にオフセットＤ／Ａ入力データを供給すると、オ
フセットＤ／Ａ変換器６０は高精度のＤ／Ａ変換器であ
るところから、その出力は高精度の試験信号であるとす
ることができる。即ち、この発明の任意波形発生器は、
通常の高速動作任意波形発生器として使用すると共に、
高精度のＤＣオフセット電圧試験信号を発生するＤ／Ａ
変換器として使用することができ、高精度のＤＣオフセ
ット電圧試験信号を必要とする試験に対応して高精度の
試験信号を発生するＤ／Ａ変換器を別に準備しておくと
必要はなくなった。
【図１】実施例を説明する図。
【図２】ランプデータ発生器を説明する図。
【図３】増分データを説明する図。
【図４】他の実施例を説明する図。
【図５】従来例を説明する図。
１ 切り替えスイッチ ２ 出力増幅器切り替えスイッチ ３０ タイミング発生器 ５０ ランプデータ発生器 ５１ 累積加算器５１ ５２ 初期データ発生回路 ５３ 増分データレジスタ ５４ ＯＲゲート ６０ 高精度オフセットＤ／Ａ変換器 ９１ 高精度の増幅器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１１月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、任意波形発生器
に関し、特に、高精度Ａ／Ｄ変換器のリニアリティー試
験に使用されるが如き高精度ランプ波信号をも発生する
任意波形発生器に関する。
に関し、特に、高精度Ａ／Ｄ変換器のリニアリティー試
験に使用されるが如き高精度ランプ波信号をも発生する
任意波形発生器に関する。
【０００２】
【従来の技術】従来例を図５を参照して説明する。この
任意波形発生器の従来例は、波形データをディジタル的
に記憶する波形メモリ部１０、波形メモリ部１０から入
力される波形データをアナログ波形データに変換するＤ
／Ａ変換器２０、Ｄ／Ａ変換器２０から入力されるアナ
ログ波形データを増幅する増幅器１００、増幅器１００
から入力される波形データから雑音除去平滑化する平滑
フィルタ７０、平滑フィルタ７０を介して雑音除去平滑
化されたアナログ波形データのレベルを調整する減衰器
１１０を有している。３０はタイミング発生器である。
任意波形発生器の従来例は、波形データをディジタル的
に記憶する波形メモリ部１０、波形メモリ部１０から入
力される波形データをアナログ波形データに変換するＤ
／Ａ変換器２０、Ｄ／Ａ変換器２０から入力されるアナ
ログ波形データを増幅する増幅器１００、増幅器１００
から入力される波形データから雑音除去平滑化する平滑
フィルタ７０、平滑フィルタ７０を介して雑音除去平滑
化されたアナログ波形データのレベルを調整する減衰器
１１０を有している。３０はタイミング発生器である。
【０００３】この任意波形発生器は、以上の構成の他
に、更に、雑音除去されたアナログ波形をレベル調整し
た後にＤＣオフセットを加算することを必要とされ、そ
のための構成としてＤＣ電圧、即ちＤＣオフセットを発
生する高精度オフセットＤ／Ａ変換器６０および加算器
８０を具備する。このＤ／Ａ変換器６０から供給される
ＤＣオフセット電圧は加算器８０に供給され、先のレベ
ル調整後のアナログ波形に加算される。次いで、増幅器
９０により増幅されて任意波形とされる。
に、更に、雑音除去されたアナログ波形をレベル調整し
た後にＤＣオフセットを加算することを必要とされ、そ
のための構成としてＤＣ電圧、即ちＤＣオフセットを発
生する高精度オフセットＤ／Ａ変換器６０および加算器
８０を具備する。このＤ／Ａ変換器６０から供給される
ＤＣオフセット電圧は加算器８０に供給され、先のレベ
ル調整後のアナログ波形に加算される。次いで、増幅器
９０により増幅されて任意波形とされる。
【０００４】
【発明が解決しようとする課題】一般に、Ｄ／Ａ変換器
の変換速度と出力されるアナログ波形の精度とは相反す
る関係にあり、高速動作するＤ／Ａ変換器の出力の精度
は高くはないとされている。ここで、先の任意波形発生
器はＤ／Ａ変換器２０を高速動作するＤ／Ａ変換器とし
て構成しているところから、その出力の精度は高いとは
いえない。この様な事情から、Ａ／Ｄ変換器のリニアリ
ティー試験評価の如く高精度のランプ波信号を必要とす
る場合、この任意波形発生器の従来例のＤ／Ａ変換器２
０をそのまま使用することはできない。従って、高精度
のランプ波信号を必要とする試験に対応して低速動作す
るものではあるが高精度のランプ波信号を発生するＤ／
Ａ変換器、或は高価ではあるが高速動作する高精度のラ
ンプ波信号を発生するＤ／Ａ変換器を先の任意波形発生
器とは別に準備してこれを使用している。
の変換速度と出力されるアナログ波形の精度とは相反す
る関係にあり、高速動作するＤ／Ａ変換器の出力の精度
は高くはないとされている。ここで、先の任意波形発生
器はＤ／Ａ変換器２０を高速動作するＤ／Ａ変換器とし
て構成しているところから、その出力の精度は高いとは
いえない。この様な事情から、Ａ／Ｄ変換器のリニアリ
ティー試験評価の如く高精度のランプ波信号を必要とす
る場合、この任意波形発生器の従来例のＤ／Ａ変換器２
０をそのまま使用することはできない。従って、高精度
のランプ波信号を必要とする試験に対応して低速動作す
るものではあるが高精度のランプ波信号を発生するＤ／
Ａ変換器、或は高価ではあるが高速動作する高精度のラ
ンプ波信号を発生するＤ／Ａ変換器を先の任意波形発生
器とは別に準備してこれを使用している。
【０００５】この発明は、オフセットＤ／Ａ変換器６０
としては、それ程高速動作性は要求されないことに着目
して上述の問題を解消した高精度のランプ波信号をも発
生する任意波形発生器を提供するものである。
としては、それ程高速動作性は要求されないことに着目
して上述の問題を解消した高精度のランプ波信号をも発
生する任意波形発生器を提供するものである。
【０００６】
【課題を解決するための手段】波形データをディジタル
的に記憶し、これをＤ／Ａ変換してアナログ波形を生成
し、ＤＣオフセットを加算して増幅出力する任意波形発
生器において、サンプリングクロックに同期して出力デ
ータを増減するランプデータ発生器５０を具備し、ラン
プデータ発生器５０の出力に応答してＤＣオフセットを
制御する高精度オフセットＤ／Ａ変換器６０を具備する
任意波形発生器を構成した。
的に記憶し、これをＤ／Ａ変換してアナログ波形を生成
し、ＤＣオフセットを加算して増幅出力する任意波形発
生器において、サンプリングクロックに同期して出力デ
ータを増減するランプデータ発生器５０を具備し、ラン
プデータ発生器５０の出力に応答してＤＣオフセットを
制御する高精度オフセットＤ／Ａ変換器６０を具備する
任意波形発生器を構成した。
【０００７】そして、ランプデータ発生器５０は、累積
加算器５１、累積加算器５１に初期データを入力する初
期データ発生回路５２、累積加算器５１に増分データを
入力する増分データレジスタ５３、初期データ発生回路
５２の出力を高精度オフセットＤ／Ａ変換器６０のクロ
ック入力端子に導入するＯＲゲート５４より成るもので
ある任意波形発生器を構成した。
加算器５１、累積加算器５１に初期データを入力する初
期データ発生回路５２、累積加算器５１に増分データを
入力する増分データレジスタ５３、初期データ発生回路
５２の出力を高精度オフセットＤ／Ａ変換器６０のクロ
ック入力端子に導入するＯＲゲート５４より成るもので
ある任意波形発生器を構成した。
【０００８】また、タイミング発生器３０を任意波形発
生器側或いはランプデータ発生器５０側に切り替える切
り替えスイッチ１を具備する任意波形発生器を構成し
た。更に、高精度オフセットＤ／Ａ変換器６０の出力を
増幅する高精度増幅器９１を更に具備し、出力増幅器を
切り替え選択する出力増幅器切り替えスイッチ２を具備
する任意波形発生器を構成した。
生器側或いはランプデータ発生器５０側に切り替える切
り替えスイッチ１を具備する任意波形発生器を構成し
た。更に、高精度オフセットＤ／Ａ変換器６０の出力を
増幅する高精度増幅器９１を更に具備し、出力増幅器を
切り替え選択する出力増幅器切り替えスイッチ２を具備
する任意波形発生器を構成した。
【０００９】
【発明の実施の形態】この発明の実施の形態を図１およ
び図２を参照して説明する。高精度オフセットＤ／Ａ変
換器６０は、高速動作Ｄ／Ａ変換器２０が発生する任意
波形に加算するＤＣ電圧、即ちＤＣオフセットを発生す
る回路である。この高精度オフセットＤ／Ａ変換器６０
は高速動作性を要求されないところから、高精度高分解
能のものとすることは容易である。この発明は高精度オ
フセットＤ／Ａ変換器６０が高精度のＤ／Ａ変換器であ
ることに着目し、この高精度オフセットＤ／Ａ変換器６
０の入力にランプデータ発生器５０を接続してＤＣリニ
アリティー試験に使用する高精度ランプ波信号をも出力
することができる任意波形発生器を構成した。
び図２を参照して説明する。高精度オフセットＤ／Ａ変
換器６０は、高速動作Ｄ／Ａ変換器２０が発生する任意
波形に加算するＤＣ電圧、即ちＤＣオフセットを発生す
る回路である。この高精度オフセットＤ／Ａ変換器６０
は高速動作性を要求されないところから、高精度高分解
能のものとすることは容易である。この発明は高精度オ
フセットＤ／Ａ変換器６０が高精度のＤ／Ａ変換器であ
ることに着目し、この高精度オフセットＤ／Ａ変換器６
０の入力にランプデータ発生器５０を接続してＤＣリニ
アリティー試験に使用する高精度ランプ波信号をも出力
することができる任意波形発生器を構成した。
【００１０】ここで、図２はランプデータ発生器を説明
する図である。ランプデータ発生器５０は累積加算器５
１を有している。初期データは、初期データ発生回路５
２から累積加算器５１内の出力レジスタに対して最初の
１回だけ入力蓄積される。初期データとは、初期データ
発生回路５２が入力操作に対応して発生出力する直流電
圧をいう。
する図である。ランプデータ発生器５０は累積加算器５
１を有している。初期データは、初期データ発生回路５
２から累積加算器５１内の出力レジスタに対して最初の
１回だけ入力蓄積される。初期データとは、初期データ
発生回路５２が入力操作に対応して発生出力する直流電
圧をいう。
【００１１】この初期データの入力蓄積に際して、先
ず、切り替えスイッチ１をランプデータ発生器５０側に
切り替えて、タイミング発生器３０をランプデータ発生
器５０に接続する。初期データ発生回路５２を起動して
累積加算器５１の出力レジスタに初期データ発生回路５
２から初期データが入力蓄積される。一方、初期データ
発生回路５２から発生されたロードクロックはＯＲゲー
ト５４を介して高精度オフセットＤ／Ａ変換器６０のク
ロック入力端子に継続して印加されているので、累積加
算器５１の出力レジスタに入力蓄積されたこの初期デー
タは、出力レジスタから高精度オフセットＤ／Ａ変換器
６０に対して同時にロードされる。
ず、切り替えスイッチ１をランプデータ発生器５０側に
切り替えて、タイミング発生器３０をランプデータ発生
器５０に接続する。初期データ発生回路５２を起動して
累積加算器５１の出力レジスタに初期データ発生回路５
２から初期データが入力蓄積される。一方、初期データ
発生回路５２から発生されたロードクロックはＯＲゲー
ト５４を介して高精度オフセットＤ／Ａ変換器６０のク
ロック入力端子に継続して印加されているので、累積加
算器５１の出力レジスタに入力蓄積されたこの初期デー
タは、出力レジスタから高精度オフセットＤ／Ａ変換器
６０に対して同時にロードされる。
【００１２】ランプ波発生動作モードにおいては、累積
加算器５１のクロック入力端子にサンプリングクロック
を印加する。累積加算器５１のクロック入力端子にサン
プリングクロックを１個だけ印加したものとすると、こ
の１個のサンプリングクロックに対応して増分データレ
ジスタ５３から１個の増分データが累積加算器５１に入
力される。累積加算器５１においてはこの１個の増分デ
ータのステップ分だけ初期データに累積加算され、この
累積加算結果は高精度オフセットＤ／Ａ変換器６０に対
して供給されると共に帰還され、出力レジスタの直前の
蓄積結果を更新して新規のＤＣオフセットが蓄積され
る。
加算器５１のクロック入力端子にサンプリングクロック
を印加する。累積加算器５１のクロック入力端子にサン
プリングクロックを１個だけ印加したものとすると、こ
の１個のサンプリングクロックに対応して増分データレ
ジスタ５３から１個の増分データが累積加算器５１に入
力される。累積加算器５１においてはこの１個の増分デ
ータのステップ分だけ初期データに累積加算され、この
累積加算結果は高精度オフセットＤ／Ａ変換器６０に対
して供給されると共に帰還され、出力レジスタの直前の
蓄積結果を更新して新規のＤＣオフセットが蓄積され
る。
【００１３】ここで、更に、１個のサンプリングクロッ
クを累積加算器５１のクロック入力端子に供給すると、
増分データレジスタ５３から１個の増分データが累積加
算器５１に入力され、増分データのステップの１個分だ
け直前の蓄積データに累積加算され、累積加算結果は高
精度オフセットＤ／Ａ変換器６０に対して供給されると
共に帰還され、出力レジスタの直前の蓄積結果を更新し
て新規のＤＣオフセットが蓄積される。以下、同様にし
て、高精度オフセットＤ／Ａ変換器６０に対するＤＣオ
フセットは、増分データを単位として必要とするＤＣオ
フセット電圧に更新され、これを継続して高精度オフセ
ットＤ／Ａ変換器６０に供給することができる。
クを累積加算器５１のクロック入力端子に供給すると、
増分データレジスタ５３から１個の増分データが累積加
算器５１に入力され、増分データのステップの１個分だ
け直前の蓄積データに累積加算され、累積加算結果は高
精度オフセットＤ／Ａ変換器６０に対して供給されると
共に帰還され、出力レジスタの直前の蓄積結果を更新し
て新規のＤＣオフセットが蓄積される。以下、同様にし
て、高精度オフセットＤ／Ａ変換器６０に対するＤＣオ
フセットは、増分データを単位として必要とするＤＣオ
フセット電圧に更新され、これを継続して高精度オフセ
ットＤ／Ａ変換器６０に供給することができる。
【００１４】以上の図示説明は、増分データが正の場合
についてのものであるが、増分データが負の場合につい
ても同様である。図３はランプデータ発生器５０のラン
プ波の変化を示す図である。次に、この発明の任意波形
発生器の使用の仕方について説明する。
についてのものであるが、増分データが負の場合につい
ても同様である。図３はランプデータ発生器５０のラン
プ波の変化を示す図である。次に、この発明の任意波形
発生器の使用の仕方について説明する。
【００１５】（１） 任意波形発生動作モード 切り替えスイッチ１を任意波形発生器側に切り替えて、
タイミング発生器３０を波形メモリ部１０およびＤ／Ａ
変換器２０に接続し、ランプデータ発生器５０内の初期
データ発生回路５２を起動し、必要とされるＤＣオフセ
ット電圧を初期データとして高精度オフセットＤ／Ａ変
換器６０に設定する。
タイミング発生器３０を波形メモリ部１０およびＤ／Ａ
変換器２０に接続し、ランプデータ発生器５０内の初期
データ発生回路５２を起動し、必要とされるＤＣオフセ
ット電圧を初期データとして高精度オフセットＤ／Ａ変
換器６０に設定する。
【００１６】この状態において、波形メモリ部１０にサ
ンプリングクロックを供給し、任意波形発生器として使
用する。 （２） ランプ波発生動作モード 切り替えスイッチ１をランプデータ発生器５０側に切り
替えて、タイミング発生器３０をランプデータ発生器５
０に接続する。この状態において、発生させようとする
波形に対応する増分データを増分データレジスタ５３か
ら累積加算器５１に対して供給すると、入力されるサン
プリングクロックに同期してランプデータ発生器５０の
出力は図３に示される如く変化する。オフセットＤ／Ａ
変換器６０の出力する高精度のランプ波形は加算器８０
を介して増幅器９０に供給され、増幅して出力される。
ンプリングクロックを供給し、任意波形発生器として使
用する。 （２） ランプ波発生動作モード 切り替えスイッチ１をランプデータ発生器５０側に切り
替えて、タイミング発生器３０をランプデータ発生器５
０に接続する。この状態において、発生させようとする
波形に対応する増分データを増分データレジスタ５３か
ら累積加算器５１に対して供給すると、入力されるサン
プリングクロックに同期してランプデータ発生器５０の
出力は図３に示される如く変化する。オフセットＤ／Ａ
変換器６０の出力する高精度のランプ波形は加算器８０
を介して増幅器９０に供給され、増幅して出力される。
【００１７】ここで、図４を参照して他の実施例を説明
する。この実施例は、波形メモリ部１０から増幅器９０
に到る任意波形発生器モジュールに、当該増幅器９０と
比較して高精度の増幅器９１を付加的に具備せしめたも
のである。２は増幅器切り替えスイッチであり、ランプ
波発生動作モードにおいてこのスイッチを高精度増幅器
９１側に切り替えることにより、オフセットＤ／Ａ変換
器６０の出力する高精度のランプ波形をより高精度に増
幅して出力する。
する。この実施例は、波形メモリ部１０から増幅器９０
に到る任意波形発生器モジュールに、当該増幅器９０と
比較して高精度の増幅器９１を付加的に具備せしめたも
のである。２は増幅器切り替えスイッチであり、ランプ
波発生動作モードにおいてこのスイッチを高精度増幅器
９１側に切り替えることにより、オフセットＤ／Ａ変換
器６０の出力する高精度のランプ波形をより高精度に増
幅して出力する。
【００１８】
【発明の効果】以上の通りであって、この発明は、高速
動作任意波形発生器においてランプデータ発生器５０を
高精度オフセットＤ／Ａ変換器６０の入力に接続するも
のである。この様にして、高精度オフセットＤ／Ａ変換
器６０にオフセットＤ／Ａ入力データを供給すると、オ
フセットＤ／Ａ変換器６０は高精度のＤ／Ａ変換器であ
るところから、その出力は高精度の試験信号であるとす
ることができる。即ち、この発明の任意波形発生器は、
通常の高速動作任意波形発生器として使用すると共に、
高精度のランプ波信号を発生するＤ／Ａ変換器として使
用することができ、高精度のランプ波信号を必要とする
試験に対応して高精度の試験信号を発生するＤ／Ａ変換
器を別に準備しておくと必要はなくなった。
動作任意波形発生器においてランプデータ発生器５０を
高精度オフセットＤ／Ａ変換器６０の入力に接続するも
のである。この様にして、高精度オフセットＤ／Ａ変換
器６０にオフセットＤ／Ａ入力データを供給すると、オ
フセットＤ／Ａ変換器６０は高精度のＤ／Ａ変換器であ
るところから、その出力は高精度の試験信号であるとす
ることができる。即ち、この発明の任意波形発生器は、
通常の高速動作任意波形発生器として使用すると共に、
高精度のランプ波信号を発生するＤ／Ａ変換器として使
用することができ、高精度のランプ波信号を必要とする
試験に対応して高精度の試験信号を発生するＤ／Ａ変換
器を別に準備しておくと必要はなくなった。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (4)
- 【請求項１】 波形データをディジタル的に記憶し、こ
れをＤ／Ａ変換してアナログ波形を生成し、ＤＣオフセ
ットを加算して増幅出力する任意波形発生器において、 サンプリングクロックに同期して出力データを増減する
ランプデータ発生器を具備し、ランプデータ発生器の出
力に応答してＤＣオフセットを制御する高精度オフセッ
トＤ／Ａ変換器を具備することを特徴とする任意波形発
生器。 - 【請求項２】 請求項１に記載される任意波形発生器に
おいて、 ランプデータ発生器は、累積加算器、累積加算器に初期
データを入力する初期データ発生回路、累積加算器に増
分データを入力する増分データレジスタ、初期データ発
生回路の出力を高精度オフセットＤ／Ａ変換器のクロッ
ク入力端子に導入するＯＲゲートより成るものであるこ
とを特徴とする任意波形発生器。 - 【請求項３】 請求項１および請求項２の内の何れかに
記載される任意波形発生器において、 タイミング発生器を任意波形発生器側或いはランプデー
タ発生器側に切り替える切り替えスイッチを具備するこ
とを特徴とする任意波形発生器。 - 【請求項４】 請求項１ないし請求項３の内の何れかに
記載される任意波形発生器において、 高精度オフセットＤ／Ａ変換器の出力を増幅する高精度
増幅器を更に具備し、出力増幅器を切り替え選択する出
力増幅器切り替えスイッチを具備することを特徴とする
任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25486296A JPH10107595A (ja) | 1996-09-26 | 1996-09-26 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25486296A JPH10107595A (ja) | 1996-09-26 | 1996-09-26 | 任意波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107595A true JPH10107595A (ja) | 1998-04-24 |
Family
ID=17270882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25486296A Pending JPH10107595A (ja) | 1996-09-26 | 1996-09-26 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107595A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
| CN106597067A (zh) * | 2016-12-15 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种任意波形任意点的电压或电流测量装置及方法 |
-
1996
- 1996-09-26 JP JP25486296A patent/JPH10107595A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
| CN106597067A (zh) * | 2016-12-15 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种任意波形任意点的电压或电流测量装置及方法 |
| CN106597067B (zh) * | 2016-12-15 | 2019-06-21 | 中国电子科技集团公司第四十一研究所 | 一种任意波形任意点的电压或电流测量装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100453310B1 (ko) | 오프셋 보상 회로 및 오프셋 보상 방법 | |
| EP1917719B1 (en) | Switched-capacitor circuit with scaled reference voltage | |
| US5861828A (en) | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter | |
| EP1678831B1 (en) | A dual residue pipelined ad converter | |
| JPH0233219A (ja) | Ａ／ｄ変換用回路配置 | |
| KR100794862B1 (ko) | 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터 | |
| JPH10107595A (ja) | 任意波形発生器 | |
| EP0037207A2 (en) | Signal generating arrangements | |
| US7218154B1 (en) | Track and hold circuit with operating point sensitive current mode based offset compensation | |
| JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| EP0604168A1 (en) | Cascadable flash analog-digital converters | |
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| JP2000252770A (ja) | オフセット電圧の較正方式に特徴を有する直流増幅回路 | |
| JP3690583B2 (ja) | 測定装置 | |
| JPH05276036A (ja) | Ａ／ｄコンバータのオフセット補償回路 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP3303839B2 (ja) | 高精度ｄ／ａ変換器とその制御方法 | |
| JPH07147518A (ja) | 線形増幅装置 | |
| JP2001308705A (ja) | ディジタル／アナログ変換器およびその変換誤差低減化方法 | |
| JPH0773215B2 (ja) | デイジタルアナログ変換方法 | |
| KR19990016226A (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |