JPH10107559A - 低ノイズ増幅器構造体 - Google Patents

Abstract

(57)【要約】 【課題】 高い入力インピーダンスと広い入力コモンモ
ードレンジを有する低ノイズ増幅器構造体を提供する。 【解決手段】 差動出力側（ｏｕｔｐ，ｏｕｔｎ）と２
対の差動入力端子（Ｎ１，Ｐ１；Ｎ２，Ｐ２）を有する
差動差増幅器（ＤＤＡ１）に基づいており、入力信号
（Ｖ_IN）は差動差対に属する端子（Ｎ２，Ｐ１）に加え
られ、高い入力信号を受ける差動対はなく、認容できな
い高調波ひずみを発生させる差動対はなくなるので入力
ダイナミックレンジは高い。残りの端子（Ｎ１，Ｐ２）
のコモンモードは、出力コモンモードとは独立して、第
二差動差増幅器（ＤＤＡ２）に基づいてコモンモードフ
ィードバック回路（ＤＤＡ２；ＧＬ１，ＧＨ１，ＧＨ
３，Ｒ２ａ，Ｒ２ａ’；ＧＬ２，ＧＨ２，ＧＨ４，Ｒ２
ｂ，Ｒ２ｂ’）を介して入力コモンモードにおいてバイ
アスされており、切替え素子（ＧＬ１，ＧＨ１，ＧＨ
３，ＧＬ２，ＧＨ２，ＧＨ４）が利得のプログラム化を
可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、その入力端子に加
えられた入力信号を増幅し、これによってその出力側に
出力信号を発生させるように構成された低ノイズ増幅器
構造体に関するもので、前記構造体は、− 前記出力
と、第一差動入力対と第二差動入力対とに配置された複
数の入力端子とを有し、前記第一差動入力対は第一極性
タイプの第一入力端子と前記第一極性タイプに反対の第
二極性タイプの第二入力端子とを含み、前記第二差動入
力対は前記第一極性タイプの第三入力端子と前記第二極
性タイプの第四入力端子とを含む、差動差増幅器（diff
erential difference amplifier）、および− 前記出
力と前記複数の入力端子の中の少なくとも一つとの間に
結合された第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；
Ｒ１ｂ，Ｃ１ｂ）と、前記一つの入力端子と共通ノード
との間に結合された第二フィードバック手段（Ｒ２ａ，
Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）とを含み、前記入力信号
は、前記複数の入力端子の中の、前記一つの入力端子と
は異なる一組の二つの入力端子に加えられる、フィード
バック構造体を有する。

【０００２】

【従来の技術】このような低ノイズ増幅器構造体は、従
来の技術においては例えば、IEEE JOURNAL OF SOLID-ST
ATE CIRCUITS誌１９９３年８月第２８巻第８号の９１５
〜９２１ページに公表された、ＳＧＳ-Thomson Microel
ectronics社のＧ.Nicollini他による論文「A 3.3-V 800
-nVrms Noise, Gain-Programmable CMOS Microphone Pr
eamplifier Design Using Yield Modeling Technique」
によって周知である。この論文では、高い入力抵抗イン
ピーダンスと広い入力コモンモードレンジを有する低ノ
イズ増幅器構造体を得るために、さまざまな増幅器配置
が比較されている。最もすぐれた構造体は「差動差増幅
器（ＤＤＡ）」の使用に基づくものであることが立証さ
れた。この最も知られた構造体では、入力信号は増幅器
の第一差動入力対に加えられる。増幅器の利得を制御す
るフィードバック構造体の第一フィードバック手段は、
出力と第二差動入力対の入力端子との間に接続された第
一抵抗器によって構成されており、また第二フィードバ
ック手段は、後者の入力端子と、この場合には接地され
ている共通ノードとの間に接続された第二抵抗器によっ
て構成されている。第二差動入力対のもう一つの入力端
子も、共通ノードに接続、すなわち接地されている。

【０００３】

【発明が解決しようとする課題】この周知の低ノイズシ
ングルエンド増幅器構造体に伴う問題点は、入力信号の
振幅が比較的高く、例えば１Ｖｐｐ程度になった場合
に、出力信号中に認容できないひずみが発生することで
ある。この論文では、入力信号の振幅は１００ｍＶに制
限されている。

【０００４】この原因は、単一の差動入力対のダイナミ
ックレンジが十分に高くないことである。このダイナミ
ックレンジは、例えば差動入力対の入力トランジスタの
幅と長さの比（Ｗ／Ｌ）を減ずることによって広げるこ
とができる。しかし、トタンジスタが小さいほど、低ノ
イズ増幅器にとって薦めることのできない入力に関連す
るノイズは大きくなる。

【０００５】本発明の目的は、高い入力抵抗インピーダ
ンスと広い入力コモンモードレンジを有し、完全な差動
方式で作動する、上記の周知の形式の低ノイズ増幅器構
造体を提供することである。

【０００６】

【課題を解決するための手段】本発明によれば、この目
的は、前記入力信号が前記第二入力端子と前記第三入力
端子との間に加えられ、これらの第二、第三入力端子は
それぞれ前記第一、第二差動入力対とは逆の極性タイプ
を有すること、前記出力は第一出力端子と第二出力端子
を含む差動出力であること、前記第一フィードバック手
段は、前記第一出力端子を前記第一差動入力対の第一入
力端子に結合する第一フィードバック回路と、さらに前
記第二出力端子を前記第二差動入力対の第四入力端子に
結合する第二フィードバック回路とを含むこと、及び前
記第二フィードバック手段は、前記第一入力端子を前記
共通ノードに結合する第三フィードバック回路と、前記
第四入力端子を前記共通ノードに結合する第四フィード
バック回路とを含むことによって達成される。

【０００７】こうして、入力コモンモードのための高い
入力インピーダンスと広いレンジとを有する完全な差動
増幅器構造体が得られる。実際に、入力信号は、差動差
増幅器の異なった差動入力対に属する入力端子に加えら
れる。この結果、高い入力信号を受ける差動対はなく、
したがって、認容できない高調波ひずみを引き起こす差
動対はない。これによって入力ダイナミックレンジは大
幅に増加する。入力インピーダンスは差動差増幅器の入
力トランジスタによって決定され、したがって比較的高
い抵抗値を有する。この構造体の利得は、差動差増幅器
の第一および第四入力端子に結合されたフィードバック
回路の比によって決定される。

【０００８】入力コモンモードレンジをさらに増加する
ための、本発明のさらに別の特徴は、前記構造体が、さ
らに第二差動差増幅器と抵抗フィードバックネットワー
クとを含む入力コモンモード調整手段を有すること、前
記第二差動差増幅器は、第三出力端子と第四出力端子と
を含む第二差動出力を有し、逆の極性タイプの第五入力
端子と第六入力端子とを含む第三差動入力対及び逆の極
性タイプの第七入力端子と第八入力端子とを含む第四差
動入力対で配置された複数の第二入力端子を有するこ
と、前記第六入力端子と前記第八入力端子は、第一の前
記差動差増幅器の前記第二入力端子と第三入力端子にそ
れぞれ接続され、前記第五入力端子と第七入力端子は、
前記第一差動差増幅器の前記第一入力端子と第四入力端
子にそれぞれ接続されていること、および前記抵抗フィ
ードバックネットワークは前記フィードバック構造体
（Ｒ１ａ，Ｃ１ａ，Ｒ２ａ，Ｒ２ａ’，Ｒ１ｂ，Ｃ１
ｂ，Ｒ２ｂ，Ｒ２ｂ’）を含み、このうちの前記第三フ
ィードバック回路と前記第四フィードバック回路は、前
記第五入力端子を前記共通ノードを介して前記第七入力
端子に結合する抵抗手段であり、前記抵抗フィードバッ
クネットワークは、前記第二差動差増幅器の前記第三出
力端子と第四出力端子を前記第一差動差増幅器の前記第
一入力端子と第四入力端子とにそれぞれ結合するように
構成されていることである。

【０００９】こうして、入力コモンモード調整手段は第
一差動差増幅器への電流の電流源となり、これによって
第一差動差増幅器の入力コモンモードレンジは増加す
る。言い換えれば、これらの入力端子のコモンモード
は、第二差動差増幅器に基づくコモンモードフィードバ
ック回路として作動する入力コモンモード調整手段を介
して入力コモンモードでバイアスされた出力コモンモー
ドとは独立している。

【００１０】本発明の構造体の利得を変更できるように
するための、さらに別の特徴は、前記抵抗フィードバッ
クネットワークが、前記第二差動差増幅器の前記第三出
力端子と第四出力端子を前記第一差動差増幅器の前記第
一入力端子と第四入力端子とに結合するように構成され
た切替え手段を含み、この結合は、前記切替え手段の第
一状態に対して直接、または前記切替え手段の第二状態
に対して前記抵抗手段を介してのいずれかによって行わ
れる。

【００１１】これによって、本発明の低ノイズ増幅器構
造体は、切替え手段の状態に応じて高または低を設定す
ることのできるプログラム可能な利得を備えている。

【００１２】さらに詳しくは、前記第三および第四フィ
ードバック回路の各々は、同じ複数の直列接続された抵
抗器を含み、前記切替え手段は、 − 前記第二差動差増幅器の前記第三出力端子と第四出
力端子を前記第一差動差増幅器の前記第一入力端子と第
四入力端子とに結合するように構成された第一スイッチ
対と、 − 前記第二差動差増幅器の前記第三出力端子と第四出
力端子を前記第三フィードバック回路と第四フィードバ
ック回路の前記共通ノードに結合するように構成された
第二スイッチ対と、 − 各スイッチが前記抵抗手段の異なった一つの一抵抗
器の両端に接続された、少なくとも一つの第三スイッチ
対とを含む。

【００１３】したがって、切替え手段の適当な制御によ
って、いくつかの異なる利得モードを得ることが可能で
ある。

【００１４】本発明のさらに他の特徴は、前記切替え手
段の前記第一状態が前記構造体の比較的低い利得に該当
し、これに対して前記第一スイッチ対のスイッチが閉じ
られ、前記第二スイッチ対と前記第三スイッチ対のスイ
ッチが開かれること、および前記切替え手段の前記第二
状態が前記構造体の比較的高い利得に該当し、これに対
して前記第一スイッチ対のスイッチが開かれ、前記第二
スイッチ対と前記第三スイッチ対のスイッチが閉じられ
ることである。

【００１５】こうして、高い入力信号に対しては、構造
体の利得は第三対のスイッチを開くことによって低く設
定される（第一状態）ので、抵抗手段の抵抗値は最高と
なるが、低い入力信号に対しては、構造体の利得は第三
対のスイッチを閉じることによって高く設定され（第二
状態）、これによって抵抗手段の抵抗値は低下する。さ
らにまた、後でさらに詳しく説明するように、切替え手
段は、利得が高いときに、抵抗フィードバックネットワ
ークが第一差動差増幅器における差ノイズを放出しない
ようにする。

【００１６】本発明のさらなる特徴は、請求項６から８
までに記載されている。

【００１７】本発明による低ノイズ増幅器構造体を示す
添付の図を関連させて行う実施の形態の下記の説明によ
って、本発明の上記の目的とその他の目的、および特徴
はさらに明らかになり、発明自体がよりよく理解されよ
う。

【００１８】

【発明の実施の形態】図は、高い抵抗入力インピーダン
スと広い入力コモンモードレンジを保証する「差動差増
幅器」（ＤＤＡ）の形態に基づく、完全な差動低ノイズ
増幅器構造体を示す。これは、２ｄＢと２０ｄＢの間で
切替え可能な組込み式のプログラム可能な利得回路を有
する。以後、２ｄＢと２０ｄＢをそれぞれ低利得モード
および高利得モードと呼ぶことにする。増幅器構造体は
０．５μｍ標準ＣＭＯＳ技術で実施される。これは単一
３Ｖ電源から供給される電流１．９ｍＡを消費する。

【００１９】さらに詳しくは、増幅器構造体は本質的
に、フィードバック回路Ｒ１ａ、Ｃ１ａ、およびＲ１
ｂ、Ｃ１ｂに関連した差動差増幅器ＤＤＡ１からなって
いる。増幅器ＤＤＡ１は、二つの差動入力対Ｎ１、Ｐ１
およびＮ２、Ｐ２、並びに一つの差動出力対ｏｕｔｐ、
ｏｕｔｎを有する。このような差動差増幅器は、例えば
ＩＥＥＥ JOURNAL OF SOLID-STATE CIRCUITS, VOL.SC-2
2, NO.2,１９８７年４月、２８７〜２９４ページに発表
されたE. Sackinger他の論文「A Versatile Building B
lock: The CMOS Differential Difference Amplifier」
から、当業界においては周知であるため、さらに詳しい
説明はしない。

【００２０】フィードバック回路は、低域濾過をもたら
すために抵抗器Ｒ１ａ；Ｒ１ｂとコンデンサＣ１ａ；Ｃ
１ｂとの並列接続によって構成されている。これらの回
路は、差動出力対の端子ｏｕｔｐ、ｏｕｔｎを増幅器Ｄ
ＤＡ１の入力端子に逆結合する。増幅器ＤＤＡ１の特徴
は、フィードバック回路Ｒ１ａ、Ｃ１ａが、出力端子ｏ
ｕｔｐをＤＤＡ１の第一差動入力対Ｎ１、Ｐ１の反転入
力（−）Ｎ１に結合するが、フィードバック回路Ｒ１
ｂ、Ｃ１ｂは、出力端子ｏｕｔｎをＤＤＡ１の第二差動
入力対Ｎ２、Ｐ２の非反転入力（＋）Ｐ２に結合するこ
とである。それから入力信号Ｖｉｎを、ＤＤＡ１の残り
の入力端子Ｐ１とＮ２に、すなわち第一差動入力対Ｎ
１、Ｐ１の非反転入力（＋）Ｐ１と第二差動入力対Ｎ
２、Ｐ２の反転入力（−）Ｎ２との間に加えることもで
きる。

【００２１】増幅器構造体はまた、後で説明するよう
に、第二差動差増幅器ＤＤＡ２と、直列接続された四つ
の抵抗器Ｒ２ａ、Ｒ２ａ’；Ｒ２ｂ、Ｒ２ｂ’と関連し
たスイッチによって構成される抵抗フィードバックネッ
トワークとを含む。

【００２２】増幅器ＤＤＡ２は、二つの差動入力対Ｎ
１’、Ｐ１’およびＮ２’、Ｐ２’、並びに一つの差動
出力対Ｏ１、Ｏ２を有する。ＤＤＡ２の第一差動入力対
Ｎ１’、Ｐ１’の反転入力（−）Ｎ１’は、フィードバ
ックノードＡ１を介してＤＤＡ１の第一差動入力対Ｎ
１、Ｐ１の反転入力（−）Ｎ１に接続されており、ＤＤ
Ａ２の第二差動入力対Ｎ２’、Ｐ２’の反転入力（−）
Ｎ２’は、フィードバックノードＢ１を介してＤＤＡ１
の第二差動入力対Ｎ２、Ｐ２の非反転入力（＋）Ｐ２に
接続されている。さらにまた、ＤＤＡ２の第一差動入力
対Ｎ１’、Ｐ１’の非反転入力（＋）Ｐ１’は、ＤＤＡ
１の第一差動入力対Ｎ１、Ｐ１の非反転入力（＋）Ｐ１
に接続されており、ＤＤＡ２の第二差動入力対Ｎ２’、
Ｐ２’の非反転入力（＋）Ｐ２’は、ＤＤＡ１の第二差
動入力対Ｎ２、Ｐ２の反転入力（−）Ｎ２に接続されて
いる。したがって、入力信号ＶｉｎはＤＤＡ２の非反転
（＋）入力端子Ｐ１’およびＰ２’の間にもある。

【００２３】抵抗フィードバックネットワークの抵抗器
Ｒ２ａ、Ｒ２ａ’；Ｒ２ｂ、Ｒ２ｂ’は、端子Ａ１とＢ
１の間に直列に接続されている。ＤＤＡ２の出力側Ｏ１
とＯ２はそれぞれ、スイッチＧＬ１とＧＬ２を介してノ
ードＡ１とＢ１に、またスイッチＧＨ１とＧＨ２を介し
て抵抗器Ｒ２ａ’とＲ２ｂ’を連結する共通ノードＣＭ
に結合されている。他のスイッチＧＨ３とＧＨ４はそれ
ぞれ、抵抗器Ｒ２ａとＲ２ｂの両端に、すなわちノード
Ａ１とＡ２の間とノードＢ１とＢ２の間に結合されてお
り、ノードＡ２はＲ２ａとＲ２ａ’を連結し、ノードＢ
２はＲ２ｂとＲ２ｂ’を連結する。

【００２４】増幅器構造体の差動入力抵抗はほぼ無限大
である。ＤＣ利得は、（Ｒ１＋Ｒ２）／Ｒ２として容易
に計算され、ここでＲ１は同じ抵抗器Ｒ１ａまたはＲ１
ｂの抵抗値に等しく、Ｒ２はＲ２ａ＋Ｒ２ａ’の抵抗
値、またはスイッチＧＨ３とＧＨ４が開いているときに
は、その等価値Ｒ２ｂ＋Ｒ２ｂ’に等しい。

【００２５】第二増幅器ＤＤＡ２は、ＤＤＡ１のフィー
ドバックノードＡ１、Ｂ１のコモンモードを差動入力信
号Ｖｉｎのコモンモードに等しくさせる。したがって、
ＤＤＡ２は抵抗フィードバックネットワークへの電流Ｉ
１、Ｉ２の電流源となる。

【００２６】スイッチの状態は増幅器の利得モードを決
定する。低入力信号Ｖｉｎのために使用される高利得モ
ード（２０ｄＢ）では、スイッチＧＨ１、ＧＨ２、ＧＨ
３、ＧＨ４はすべて閉じられるが、スイッチＧＬ１、Ｇ
Ｌ２は開かれる。この高利得モードでは、コモンモード
調節のためのＤＤＡ２の出力電流はコモンモードＣＭに
入れられる。これはＤＤＡ２によって発生するノイズ、
すなわちコモンモードノイズを作り、したがって差動出
力信号に対しては重要でない。この結果、入力関連ノイ
ズが最小となる。

【００２７】例えばもっと大きな入力信号Ｖｉｎのため
に低モード（２ｄＢ）に利得を切り替えるには、スイッ
チＧＨ３、ＧＨ４は開かれる。これによって余分の抵抗
器Ｒ２ａ／Ｒ２ｂがフィードバックネットワークの中に
挿入される。しかし、ノードＣＭの中にコモンモード調
節電流を入れることは、増幅器ＤＤＡ２の出力段でのダ
イナミックレンジの問題を起こす結果となる。したがっ
て、スイッチＧＨ１、ＧＨ２も開かれ、スイッチＧＬ
１、ＧＬ２は閉じられる。それから電流はフィードバッ
クノードＡ１、Ｂ１に直接加えられる。こうして、ＤＤ
Ａ２の出力ノイズは増幅器出力に差動的に加えられる。
しかしこの低利得構成では、ノイズは入力信号に対して
小さく、したがって入力信号ははるかに大きい。

【００２８】差動差増幅器ＤＤＡ１とＤＤＡ２の内部回
路構成は比較的古いもので、したがって詳細には示さな
い。しかし、増幅器ＤＤＡ１では、出力のコモンモード
は供給電圧の半分に等しいアナログアースに強制される
ことに注目することが重要である。さらにまた、差動対
の入力トランジスタは、ノイズを減少するために非常に
大きい寸法にされる（７５０μｍ／７．５μｍ）。大き
なＷ／Ｌ（幅対長さ）比は、結果的に高いトランスコン
ダクタンスｇｍを生じさせ、この高いトランスコンダク
タンスはＤＤＡ１における他のトランジスタの入力関連
ノイズを減少する。これは、入力信号が異なる入力対の
入力端子、すなわちこの場合にはＰ１、Ｎ２の両端に加
えられるときにのみ可能で、そうでなければ、制限され
たひずみを伴う妥当な入力信号の処理を可能にするため
に、入力トランジスタのＷ／Ｌ比をあまりに大きく選択
することはできない。

【００２９】増幅器ＤＤＡ２では、出力電流は、二つの
差動対の非反転入力Ｐ１’、Ｐ２’に加えられる入力信
号Ｖｉｎのコモンモードによって決定される。抵抗ネッ
トワークのフィードバックノードＡ１、Ａ２は反転ノー
ドＮ１’、Ｎ２’にフィードバックされる。これはコモ
ンモード調節ループを形成する。コモンモード調節ＤＤ
Ａ２の出力が唯一の電流源となり得るので、入力コモン
モードレンジは、ＤＤＡ１の出力側のコモンモードにお
いて低い側に制限される。しかしながら、入力コモンモ
ードレンジは、出力段を沈下及びソース電流（sink and
source current）適合させることによって容易に低い
側に広げることができる。それから入力コモンモードレ
ンジは、ＤＤＡ１とＤＤＡ２両方の入力差動対の電流源
の飽和制限によって低い側に制限される。この結果、入
力コモンモードレンジは、供給電圧の半分からいわゆる
上部レール電圧（upper rail current）まで変化するこ
ともある。

【００３０】上述のスイッチＧＬ１、ＧＨ１、ＧＨ３、
およびＧＬ２、ＧＨ２、ＧＨ４のすべては、当技術分野
では周知のように、ＣＭＯＳトランジスタによって実現
することもできることに留意されたい。さらにまた、本
発明の構造体を二つの可能な利得モードのみで説明した
が、例えば抵抗器の数とこれらの両端のスイッチの数を
増加することによって、さらにもっと高い可能な利得設
定を得るために、抵抗フィードバックネットワークの設
計を広げることは、当業者にとっては比較的容易なこと
である。

【００３１】本発明の原理を特定の装置について説明し
たが、この説明は例示としてのみ、そして発明の範囲を
限定しないものとして記載されたことが、はっきり理解
されよう。

【図面の簡単な説明】

【図１】本発明による差動差低ノイズ増幅器構造体の概
略図である。

【符号の説明】

ＤＤＡ１、ＤＤＡ２ 差動差増幅器 Ｖ_IN 入力信号 Ｖ_OUT 出力信号 Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂ、Ｒ２ａ’、Ｒ２ｂ’
抵抗器 Ｃｌａ、Ｃｌｂ コンデンサ Ａ１、Ｂ１、Ａ２、Ｂ２ ノード ＣＭ コモンモードノード ＧＬ１、ＧＬ２、ＧＨ１、ＧＨ２、ＧＨ３、ＧＨ４ ス
イッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヤン−フイリツプ・ロベール・コルニル ベルギー国、ベー−7850・アンジアン、ア ブニユ・ルイ・イザク・39

Claims (8)

【特許請求の範囲】
1. 【請求項１】 その入力端子に加えられた入力信号（Ｖ
   _IN）を増幅し、これによってその出力（ｏｕｔｐ；ｏｕ
   ｔｎ）に出力信号（Ｖ_OUT）を発生させるように構成さ
   れた低ノイズ増幅器構造体であって、 前記出力と、第一差動入力対（Ｎ１，Ｐ１）と第二差動
   入力対（Ｎ２，Ｐ２）とに配置された複数の入力端子
   （Ｎ１，Ｐ１；Ｎ２，Ｐ２）とを有し、前記第一差動入
   力対（Ｎ１，Ｐ１）は第一極性タイプ（−）の第一入力
   端子（Ｎ１）と前記第一極性タイプに反対の第二極性タ
   イプ（＋）の第二入力端子（Ｐ１）とを含み、前記第二
   差動入力対（Ｎ２，Ｐ２）は前記第一極性タイプ（−）
   の第三入力端子（Ｎ２）と前記第二極性タイプ（＋）の
   第四入力端子（Ｐ２）とを含む、差動差増幅器（ＤＤＡ
   １）、および前記出力と前記複数の入力端子（Ｎ１，Ｐ
   １；Ｎ２，Ｐ２）の中の少なくとも一つとの間に結合さ
   れた第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１
   ｂ，Ｃ１ｂ）と、前記一つの入力端子と共通ノード（Ｃ
   Ｍ）との間に結合された第二フィードバック手段（Ｒ２
   ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）とを含み、前記入力
   信号（Ｖ_IN）は、前記複数の入力端子の中の、前記一つ
   の入力端子（Ｎ１，Ｐ２）とは異なる一組の二つの入力
   端子（Ｐ１，Ｎ２）に加えられる、フィードバック構造
   体（Ｒ１ａ，Ｃ１ａ，Ｒ２ａ，Ｒ２ａ’；Ｒ１ｂ，Ｃ１
   ｂ，Ｒ２ｂ，Ｒ２ｂ’）を有する低ノイズ増幅器構造体
   において、 前記入力信号（Ｖ_IN）が前記第二入力端子（Ｐ２）と前
   記第三入力端子（Ｎ２）との間に加えられ、これらの第
   二、第三入力端子はそれぞれ前記第一差動入力対（Ｎ
   １，Ｐ１）、第二差動入力対（Ｎ２，Ｐ２）とは逆の極
   性タイプを有すること、 前記出力（ｏｕｔｐ；ｏｕｔｎ）は第一出力端子（ｏｕ
   ｔｐ）と第二出力端子（ｏｕｔｎ）を含む差動出力であ
   ること、 前記第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１
   ｂ，Ｃ１ｂ）は、前記第一出力端子（ｏｕｔｐ）を前記
   第一差動入力対（Ｎ１，Ｐ１）の前記第一入力端子（Ｎ
   １）に結合する第一フィードバック回路（Ｒ１ａ，Ｃ１
   ａ）と、さらに前記第二出力端子（ｏｕｔｎ）を前記第
   二差動入力対（Ｎ２，Ｐ２）の前記第四入力端子（Ｐ
   ２）に結合する第二フィードバック回路（Ｒ１ｂ，Ｃ１
   ｂ）とを含むこと、及び前記第二フィードバック手段
   （Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）は、前記第一
   入力端子（Ｎ１）を前記共通ノード（ＣＭ）に結合する
   第三フィードバック回路（Ｒ２ａ；Ｒ２ａ’）と、前記
   第四入力端子（Ｐ２）を前記共通ノード（ＣＭ）に結合
   する第四フィードバック回路（Ｒ２ｂ，Ｒ２ｂ’）とを
   含むことを特徴とする低ノイズ増幅器構造体。
2. 【請求項２】 前記構造体はさらに、第二差動差増幅器
   （ＤＤＡ２）と抵抗フィードバックネットワーク（ＧＬ
   １，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ２ａ’；ＧＬ２，ＧＨ
   ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）とを含む入力コモンモ
   ード調整手段を有すること、 前記第二差動差増幅器（ＤＤＡ２）は、第三出力端子
   （Ｏ１）と第四出力端子（Ｏ２）とを含む第二差動出力
   （Ｏ１，Ｏ２）を有し、また第三差動入力対（Ｎ１’，
   Ｐ１’）と第四差動入力対（Ｎ２’，Ｐ２’）とに配置
   された複数の第二入力端子（Ｎ１’，Ｐ１’；Ｎ２’，
   Ｐ２’）を有し、前記第三差動入力対（Ｎ１’，Ｐ
   １’）は極性のタイプが逆の第五入力端子（Ｎ１’）と
   第六入力端子（Ｐ１’）とを含み、前記第四差動入力対
   （Ｎ２’，Ｐ２’）は極性のタイプが逆の第七入力端子
   （Ｎ２’）と第八入力端子（Ｐ２’）とを含むこと、 前記第六入力端子（Ｐ１’）と前記第八入力端子（Ｐ
   ２’）は、前記第１差動差増幅器（ＤＤＡ１）の前記第
   二入力端子（Ｐ１）と第三入力端子（Ｎ２）にそれぞれ
   接続され、前記第五入力端子（Ｎ１’）と第七入力端子
   （Ｎ２’）は、前記第一差動差増幅器（ＤＤＡ１）の前
   記第一入力端子（Ｎ１）と第四入力端子（Ｐ２）にそれ
   ぞれ接続されていること、および前記抵抗フィードバッ
   クネットワーク（ＧＬ１，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ
   ２ａ’；ＧＬ２，ＧＨ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）
   は前記フィードバック構造体（Ｒ１ａ，Ｃ１ａ，Ｒ２
   ａ，Ｒ２ａ’，Ｒ１ｂ，Ｃ１ｂ，Ｒ２ｂ，Ｒ２ｂ’）を
   含み、このうちの前記第三フィードバック回路（Ｒ２
   ａ，Ｒ２ａ’）と前記第四フィードバック回路（Ｒ２
   ｂ，Ｒ２ｂ’）は、前記第五入力端子（Ｎ１’）を前記
   共通ノード（ＣＭ）を介して前記第七入力端子（Ｎ
   ２’）に結合する抵抗手段であり、前記抵抗フィードバ
   ックネットワークは、前記第二差動差増幅器（ＤＤＡ
   ２）の前記第三出力端子（Ｏ１）と第四出力端子（Ｏ
   ２）を前記第一差動差増幅器（ＤＤＡ１）の前記第一入
   力端子（Ｎ１）と第四入力端子（Ｐ２）とにそれぞれ結
   合するように構成されていることを特徴とする請求項１
   に記載の低ノイズ増幅器構造体。
3. 【請求項３】 前記抵抗フィードバックネットワーク
   （ＧＬ１，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ２ａ’；ＧＬ
   ２，ＧＨ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）が、さらに前
   記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子
   （Ｏ１）と第四出力端子（Ｏ２）を前記第一差動差増幅
   器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力
   端子（Ｐ２）とに結合するように構成された切替え手段
   （ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，ＧＨ２，ＧＨ４）
   を含み、この結合は、前記切替え手段の第一状態に対し
   て直接、または前記切替え手段の第二状態に対して前記
   抵抗手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）を介
   してのいずれかによって行われることを特徴とする請求
   項２に記載の低ノイズ増幅器構造体。
4. 【請求項４】 前記第三フィードバック回路（Ｒ２ａ，
   Ｒ２ａ’）および第四フィードバック回路（Ｒ２ｂ，Ｒ
   ２ｂ’）の各々は、同じ複数の直列接続抵抗器（Ｒ２
   ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）を含み、 前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，Ｇ
   Ｈ２，ＧＨ４）は、 前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子
   （Ｏ１）と第四出力端子（Ｏ２）を前記第一差動差増幅
   器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力
   端子（Ｐ２）とに結合するように構成された第一スイッ
   チ対（ＧＬ１，ＧＬ２）と、 前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子
   （Ｏ１）と第四出力端子（Ｏ２）を前記第三フィードバ
   ック回路（Ｒ２ａ，Ｒ２ａ’）と第四フィードバック回
   路（Ｒ２ｂ，Ｒ２ｂ’）の前記共通ノード（ＣＭ）に結
   合するように構成された第二スイッチ対と、 各スイッチ（ＧＨ３；ＧＨ４）が前記抵抗手段（Ｒ２
   ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）の個別手段の一抵抗
   器（Ｒ２ａ，；Ｒ２ｂ）の両端に接続された、少なくと
   も一つの第三スイッチ対（ＧＨ３；ＧＨ４）とを含むこ
   とを特徴とする請求項３に記載の低ノイズ増幅器構造
   体。
5. 【請求項５】 前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ
   ３；ＧＬ２，ＧＨ２，ＧＨ４）の前記第一状態が前記構
   造体の比較的低い利得に該当し、これに対して前記第一
   スイッチ対（ＧＬ１；ＧＬ２）のスイッチが閉じられ、
   前記第二スイッチ対（ＧＨ１；ＧＨ２）と前記第三スイ
   ッチ対（ＧＨ３；ＧＨ４）のスイッチが開かれること、
   および前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ
   ２，ＧＨ２，ＧＨ４）の前記第二状態が前記構造体の比
   較的高い利得に該当し、これに対して前記第一スイッチ
   対（ＧＬ１；ＧＬ２）のスイッチが開かれ、前記第二ス
   イッチ対（ＧＨ１；ＧＨ２）と前記第三スイッチ対（Ｇ
   Ｈ３；ＧＨ４）のスイッチが閉じられることを特徴とす
   る請求項４に記載の低ノイズ増幅器構造体。
6. 【請求項６】 前記第一差動差増幅器（ＤＤＡ１）の前
   記第一入力端子（Ｎ１）と第三入力端子（Ｎ２）は反転
   （−）入力端子であり、前記第一差動差増幅器（ＤＤＡ
   １）の前記第二入力端子（Ｐ１）と第四入力端子（Ｐ
   ２）は非反転（＋）入力端子であることを特徴とする請
   求項１に記載の低ノイズ増幅器構造体。
7. 【請求項７】 前記第二差動差増幅器（ＤＤＡ２）の第
   五入力端子（Ｎ１’）と第七入力端子（Ｎ２’）は反転
   （−）入力端子であり、前記第二差動差増幅器（ＤＤＡ
   ２）の前記第六入力端子（Ｐ１’）と第八入力端子（Ｐ
   ２’）は非反転（＋）入力端子であることを特徴とする
   請求項２に記載の低ノイズ増幅器構造体。
8. 【請求項８】 前記第一フィードバック手段（Ｒ１ａ，
   Ｃ１ａ；Ｒ１ｂ，Ｃ１ｂ）の第一フィードバック回路
   （Ｒ１ａ，Ｃ１ａ）と第二フィードバック回路（Ｒ１
   ｂ，Ｃ１ｂ）は各々、抵抗器（Ｒ１ａ；Ｒ１ｂ）とコン
   デンサ（Ｃ１ａ；Ｃ１ｂ）の並列接続を含むフィルタ回
   路であることを特徴とする請求項１に記載の低ノイズ増
   幅器構造体。