JPH099486A - エレベータ電源の欠相検出装置 - Google Patents
エレベータ電源の欠相検出装置Info
- Publication number
- JPH099486A JPH099486A JP7158873A JP15887395A JPH099486A JP H099486 A JPH099486 A JP H099486A JP 7158873 A JP7158873 A JP 7158873A JP 15887395 A JP15887395 A JP 15887395A JP H099486 A JPH099486 A JP H099486A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- power supply
- voltage
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Elevator Control (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ハードウェアを簡略化し、ゲイン調整が不要
にして高性能な電源の欠相検出装置を提供する。 【構成】 エレベータ電源の相入力検出部１０により電
源の相電圧又は線間電圧を検出し、この検出信号を計数
処理部２０のカウンタ２１により計数して計数信号を
得、この計数信号と上記検出信号をもとに演算処理部３
０により演算処理して、電源の欠相を検出する。
にして高性能な電源の欠相検出装置を提供する。 【構成】 エレベータ電源の相入力検出部１０により電
源の相電圧又は線間電圧を検出し、この検出信号を計数
処理部２０のカウンタ２１により計数して計数信号を
得、この計数信号と上記検出信号をもとに演算処理部３
０により演算処理して、電源の欠相を検出する。
Description
【０００１】
【産業上の利用分野】本発明は電源の欠相検出装置に係
り、エレベータ制御における電源の欠相検出などに用い
て有効な欠相検出装置に関する。
り、エレベータ制御における電源の欠相検出などに用い
て有効な欠相検出装置に関する。
【０００２】
【従来の技術】図７は従来の電源の欠相検出装置のブロ
ック図であって、同図において１はアナログ差動増幅
部、２は全波電流部、３ａ，３ｂはコンパレータ、４は
欠相検出出力部である。
ック図であって、同図において１はアナログ差動増幅
部、２は全波電流部、３ａ，３ｂはコンパレータ、４は
欠相検出出力部である。
【０００３】図７の欠相検出装置において、入力電源
Ｒ，Ｓ，Ｔの各相の電圧を差動増幅アンプへ入力して、
Ｒ，Ｓ，Ｔの相電圧を検出し、この相電圧を全波整流す
る。この全波整流波形をコンパレータ部で、基準電圧と
比較して、電源の欠相状態を検出する。
Ｒ，Ｓ，Ｔの各相の電圧を差動増幅アンプへ入力して、
Ｒ，Ｓ，Ｔの相電圧を検出し、この相電圧を全波整流す
る。この全波整流波形をコンパレータ部で、基準電圧と
比較して、電源の欠相状態を検出する。
【０００４】
【発明が解決しようとする課題】従来の技術で示した検
出方法を用いると、アナログのオペアンプを使用する構
成のため、ハードウェアが複雑となり、検出ゲインの調
整が必要となる。
出方法を用いると、アナログのオペアンプを使用する構
成のため、ハードウェアが複雑となり、検出ゲインの調
整が必要となる。
【０００５】一方、エレベータ制御においては、電源の
欠相に起因する制御リレー等の不動作を検出する必要が
あるため、この欠相検出が必要となる。
欠相に起因する制御リレー等の不動作を検出する必要が
あるため、この欠相検出が必要となる。
【０００６】本発明は上述の問題点に鑑みてなされたも
ので、その目的はハードウェアを簡略化し、ゲイン調整
が不要にして高性能な電源の欠相検出装置を提供するこ
とである。
ので、その目的はハードウェアを簡略化し、ゲイン調整
が不要にして高性能な電源の欠相検出装置を提供するこ
とである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源の欠相検出装置は、エレベータの電源
の各相の電圧を入力とし、該各相の電圧の状態を検出す
る相入力検出部と、前記相入力検出部の相検出信号を入
力として、計数処理する計数処理部と、前記相入力検出
部の相検出信号と前記計数処理部の計数処理信号を入力
として演算処理し、前記電源の欠相の有無を判別する演
算処理部によって構成したことを特徴とする。
に、本発明の電源の欠相検出装置は、エレベータの電源
の各相の電圧を入力とし、該各相の電圧の状態を検出す
る相入力検出部と、前記相入力検出部の相検出信号を入
力として、計数処理する計数処理部と、前記相入力検出
部の相検出信号と前記計数処理部の計数処理信号を入力
として演算処理し、前記電源の欠相の有無を判別する演
算処理部によって構成したことを特徴とする。
【０００８】前記相入力検出部が、電源入力各相にそれ
ぞれ接続された発光ダイオードとこの発光ダイオードの
光を受光する受光トランジスタからなる各相ホトカプラ
と、この各相ホトカプラの前記発光ダイオードにそれぞ
れ逆並列接続されたダイオードと、前記受光トランジス
タの出力信号を入力とするロジック回路からなり、前記
各相に対応する発光ダイオードの出力側を共通に接続
し、前記各相に対応するロジック回路により相電圧を検
出する相電圧検出手段を備えている。
ぞれ接続された発光ダイオードとこの発光ダイオードの
光を受光する受光トランジスタからなる各相ホトカプラ
と、この各相ホトカプラの前記発光ダイオードにそれぞ
れ逆並列接続されたダイオードと、前記受光トランジス
タの出力信号を入力とするロジック回路からなり、前記
各相に対応する発光ダイオードの出力側を共通に接続
し、前記各相に対応するロジック回路により相電圧を検
出する相電圧検出手段を備えている。
【０００９】前記計数処理部がカウンタからなり、前記
演算処理部が、前記相入力検出部の相電圧信号を入力と
し、この相電圧信号と前記カウンタのカウント値から電
源の欠相を検出する手段を備えている。
演算処理部が、前記相入力検出部の相電圧信号を入力と
し、この相電圧信号と前記カウンタのカウント値から電
源の欠相を検出する手段を備えている。
【００１０】前記計数処理部が、前記相入力検出部の各
相電圧信号を入力としてロジック演算するロジック回路
と、このロジック回路のロジック演算出力信号を入力と
して計数するカウンタによって構成されている。
相電圧信号を入力としてロジック演算するロジック回路
と、このロジック回路のロジック演算出力信号を入力と
して計数するカウンタによって構成されている。
【００１１】前記相入力検出部が前記電源の線間電圧を
検出する線間電圧検出部によって構成されている。
検出する線間電圧検出部によって構成されている。
【００１２】
【作用】電源入力の各相から、共通点へ、抵抗とホトカ
プラの１次側ダイオード、このダイオードと逆並列に接
続されたダイオードを接続して電源の相電圧を検出し、
この検出電圧をＣＰＵに接続された入力ポートと、カウ
ンタのゲート信号入力端子へ入力し、ＣＰＵ入力ポート
の状態と、カウンタのカウント値から電源の欠相を検出
を行う。
プラの１次側ダイオード、このダイオードと逆並列に接
続されたダイオードを接続して電源の相電圧を検出し、
この検出電圧をＣＰＵに接続された入力ポートと、カウ
ンタのゲート信号入力端子へ入力し、ＣＰＵ入力ポート
の状態と、カウンタのカウント値から電源の欠相を検出
を行う。
【００１３】電源入力の各相から、共通点へ、抵抗とホ
トカプラの１次側ダイオード、このダイオードと逆並列
に接続されたダイオードを接続して電源の相電圧を検出
し、この検出電圧をＣＰＵに接続された入力ポートと、
この検出電圧の立ち上がり間隔を検出する回路へ入力
し、この立ち上がり間隔信号を、カウンタのゲート信号
入力端子へ入力し、ＣＰＵ入力ポートの状態と、カウン
タのカウント値から電源の欠相を検出を行う。
トカプラの１次側ダイオード、このダイオードと逆並列
に接続されたダイオードを接続して電源の相電圧を検出
し、この検出電圧をＣＰＵに接続された入力ポートと、
この検出電圧の立ち上がり間隔を検出する回路へ入力
し、この立ち上がり間隔信号を、カウンタのゲート信号
入力端子へ入力し、ＣＰＵ入力ポートの状態と、カウン
タのカウント値から電源の欠相を検出を行う。
【００１４】電源入力の線間電圧を、抵抗とホトカプラ
の１次側ダイオード、このダイオードと逆並列に接続さ
れたダイオードを接続して電源の線間電圧を検出し、こ
の検出電圧をＣＰＵに接続された入力ポートと、カウン
タのゲート信号入力端子へ入力し、ＣＰＵ入力ポートの
状態と、カウンタのカウント値から電源の欠相を検出を
行う。
の１次側ダイオード、このダイオードと逆並列に接続さ
れたダイオードを接続して電源の線間電圧を検出し、こ
の検出電圧をＣＰＵに接続された入力ポートと、カウン
タのゲート信号入力端子へ入力し、ＣＰＵ入力ポートの
状態と、カウンタのカウント値から電源の欠相を検出を
行う。
【００１５】
【実施例】以下に本発明の実施例を図１〜図６を参照し
ながら説明する。
ながら説明する。
【００１６】図１は本発明の第１実施例によるエレベー
タ電源の欠相検出装置のブロック図であって、同図にお
いて１０は電源の各相の状態を検出する相入力検出部、
２０は相入力検出部１０の相検出信号を入力として計数
処理する計数処理部、３０は演算処理部（ＣＰＵ）で、
データバス３１を通して計数処理部２０からの計数デー
タと、入力線３２を通して相入力検出部１０からの相検
出信号をもとに演算処理して欠相検出信号を出力すると
ともに、制御線３３を通して計数処理部２０に制御信号
を入力する。
タ電源の欠相検出装置のブロック図であって、同図にお
いて１０は電源の各相の状態を検出する相入力検出部、
２０は相入力検出部１０の相検出信号を入力として計数
処理する計数処理部、３０は演算処理部（ＣＰＵ）で、
データバス３１を通して計数処理部２０からの計数デー
タと、入力線３２を通して相入力検出部１０からの相検
出信号をもとに演算処理して欠相検出信号を出力すると
ともに、制御線３３を通して計数処理部２０に制御信号
を入力する。
【００１７】図２は相入力検出部１０の具体例を示す回
路図であって、抵抗１１〜１３，ダイオード１４，発光
ダイオード１５と受光トランジスタ１６からなるホトカ
プラ１７Ｒ（１７Ｓ，１７Ｔ），抵抗１８およびロジッ
ク回路１９によって構成される。
路図であって、抵抗１１〜１３，ダイオード１４，発光
ダイオード１５と受光トランジスタ１６からなるホトカ
プラ１７Ｒ（１７Ｓ，１７Ｔ），抵抗１８およびロジッ
ク回路１９によって構成される。
【００１８】抵抗１１〜１３，ホトカプラ１７Ｒ（１７
Ｓ，１７Ｔ）の発光ダイオード１５およびホトカプラ内
の発光ダイオード１５に対して逆並列に接続されたダイ
オード１４からなる回路によって１次側を構成し、２次
側をホトカプラの受光トランジスタ１６と抵抗１８およ
び受光トランジスタ１６のオン・オフ状態を検出するロ
ジック回路１９によって構成している。
Ｓ，１７Ｔ）の発光ダイオード１５およびホトカプラ内
の発光ダイオード１５に対して逆並列に接続されたダイ
オード１４からなる回路によって１次側を構成し、２次
側をホトカプラの受光トランジスタ１６と抵抗１８およ
び受光トランジスタ１６のオン・オフ状態を検出するロ
ジック回路１９によって構成している。
【００１９】このように結線することにより、電源入力
Ｒ，Ｓ，Ｔ相の各相から共通接続点Ａに相電圧が入力さ
れ、出力にはＲ，Ｓ，Ｔ相の各相の半周期毎にオン・オ
フする相電圧検出波形を得ることができる。この相電圧
検出波形を、計数処理部２０のカウンタ２１のゲート入
力端子と、ＣＰＵ３０の入力端子へ入力する。ゲート入
力端子が高レベル「１」のときクロック入力をカウント
する。
Ｒ，Ｓ，Ｔ相の各相から共通接続点Ａに相電圧が入力さ
れ、出力にはＲ，Ｓ，Ｔ相の各相の半周期毎にオン・オ
フする相電圧検出波形を得ることができる。この相電圧
検出波形を、計数処理部２０のカウンタ２１のゲート入
力端子と、ＣＰＵ３０の入力端子へ入力する。ゲート入
力端子が高レベル「１」のときクロック入力をカウント
する。
【００２０】この検出回路を用いると、各相の検出波形
が「１」である時間を検出することが可能となり、ＣＰ
Ｕ３０へ入力した端子のレベルから各相の状態を知るこ
とが出来る。
が「１」である時間を検出することが可能となり、ＣＰ
Ｕ３０へ入力した端子のレベルから各相の状態を知るこ
とが出来る。
【００２１】図３に示すように、入力電源の３相の各相
の半周期毎に相検出電圧波形が「１」、「０」を検出
し、これら検出波形が「１」の間だけカウンタ２１がカ
ウントを行い、このカウント値から各相の「１」の期間
を知ることが出来る。
の半周期毎に相検出電圧波形が「１」、「０」を検出
し、これら検出波形が「１」の間だけカウンタ２１がカ
ウントを行い、このカウント値から各相の「１」の期間
を知ることが出来る。
【００２２】入力電源が欠相し完全に入力電圧が零にな
った場合には、各相の「１」の期間に変化が生じるた
め、カウント値が変化して、これを検出することが可能
となる。
った場合には、各相の「１」の期間に変化が生じるた
め、カウント値が変化して、これを検出することが可能
となる。
【００２３】図４は本発明の第２実施例によるエレベー
タ電源の欠相検出装置を示すもので、計数処理部２０が
カウンタ２１とロジック回路２２によって構成されてお
り、ロジック回路２２はナンドゲート２３Ｒ，２３Ｓ，
２３Ｔによって形成され、図示のように接続されてい
る。
タ電源の欠相検出装置を示すもので、計数処理部２０が
カウンタ２１とロジック回路２２によって構成されてお
り、ロジック回路２２はナンドゲート２３Ｒ，２３Ｓ，
２３Ｔによって形成され、図示のように接続されてい
る。
【００２４】図４の装置における入力は、図２の回路に
より相電圧検出の出力を使用する。相電圧検出波形を、
Ｒ相「１」、Ｓ相「０」で出力「１」、Ｓ相「１」、Ｔ
相「０」で出力「１」およびＴ相「１」、Ｒ相「０」で
出力「１」となるロジックに入力し、この出力をカウン
ト２１のゲート入力端子とＣＰＵの入力端子へ入力す
る。
より相電圧検出の出力を使用する。相電圧検出波形を、
Ｒ相「１」、Ｓ相「０」で出力「１」、Ｓ相「１」、Ｔ
相「０」で出力「１」およびＴ相「１」、Ｒ相「０」で
出力「１」となるロジックに入力し、この出力をカウン
ト２１のゲート入力端子とＣＰＵの入力端子へ入力す
る。
【００２５】図４の装置を用いると、例えばＲ相の検出
波形が「１」となる立ち上がり時点から、Ｓ相の検出波
形が「１」となる立ち上がり時点までの時間を検出する
ことが可能となり、ＣＰＵへ入力した端子のレベルから
各相の状態を知ることができる。他の相も同様である。
波形が「１」となる立ち上がり時点から、Ｓ相の検出波
形が「１」となる立ち上がり時点までの時間を検出する
ことが可能となり、ＣＰＵへ入力した端子のレベルから
各相の状態を知ることができる。他の相も同様である。
【００２６】従って、入力電源の３相の各相の半周期毎
に相電圧検出波形が「１」、「０」を検出し、これら検
出波形の立ち上がり間隔だけカウンタがカウントを行
い、このカウント値から各相の位相差を知ることが出来
る。
に相電圧検出波形が「１」、「０」を検出し、これら検
出波形の立ち上がり間隔だけカウンタがカウントを行
い、このカウント値から各相の位相差を知ることが出来
る。
【００２７】入力電源が欠相し完全に入力電圧が零とな
った場合には、ＣＰＵに入力した端子のレベルが「０」
に固定されるため、これを検出することが可能となり、
また入力電源のいずれかの相が電圧低下を起こした場合
には、位相差に変化が生じるため、カウント値が変化し
て、これを検出することが可能となる。
った場合には、ＣＰＵに入力した端子のレベルが「０」
に固定されるため、これを検出することが可能となり、
また入力電源のいずれかの相が電圧低下を起こした場合
には、位相差に変化が生じるため、カウント値が変化し
て、これを検出することが可能となる。
【００２８】図５と図６は本発明の第３実施例によるエ
レベータ電源の欠相検出装置を示すもので、この実施例
では、相入力検出部１０として、図６に示す線間電圧検
出回路を用いる。
レベータ電源の欠相検出装置を示すもので、この実施例
では、相入力検出部１０として、図６に示す線間電圧検
出回路を用いる。
【００２９】線間電圧検出回路は、図６に示すように、
電源入力Ｒ，Ｓ，Ｔ相の各相の線間に、抵抗１１〜１
３，ホトカプラ１７Ｒ（１７Ｓ，１７Ｔ），ホトカプラ
の発光ダイオード１５と逆並列に接続したダイオード１
４からなる回路で１次側を構成し、２次側をホトカプラ
の受光トランジスタ１６と抵抗１８、および受光トラン
ジスタ１６のオン・オフ状態を検出するロジック回路１
９で構成している。このように結線することにより、出
力にはＲ−Ｓ間，Ｓ−Ｔ間，Ｔ−Ｒ間の線間電圧の半周
期毎にオン・オフする線間電圧検出波形を得ることがで
きる。この線間電圧検出波形を、図５に示すように、カ
ウンタ２１のゲート入力端子とＣＰＵ３０の入力端子へ
入力する。
電源入力Ｒ，Ｓ，Ｔ相の各相の線間に、抵抗１１〜１
３，ホトカプラ１７Ｒ（１７Ｓ，１７Ｔ），ホトカプラ
の発光ダイオード１５と逆並列に接続したダイオード１
４からなる回路で１次側を構成し、２次側をホトカプラ
の受光トランジスタ１６と抵抗１８、および受光トラン
ジスタ１６のオン・オフ状態を検出するロジック回路１
９で構成している。このように結線することにより、出
力にはＲ−Ｓ間，Ｓ−Ｔ間，Ｔ−Ｒ間の線間電圧の半周
期毎にオン・オフする線間電圧検出波形を得ることがで
きる。この線間電圧検出波形を、図５に示すように、カ
ウンタ２１のゲート入力端子とＣＰＵ３０の入力端子へ
入力する。
【００３０】この検出回路を用いると、各線間電圧の検
出波形が「１」である時間を検出することが可能とな
り、ＣＰＵへ入力した端子のレベルから各線間電圧の状
態を知ることが出来る。
出波形が「１」である時間を検出することが可能とな
り、ＣＰＵへ入力した端子のレベルから各線間電圧の状
態を知ることが出来る。
【００３１】従って、入力電源の線間電圧の半周期毎に
線間電圧検出波形が「１」、「０」を検出し、これら検
出波形が「１」の間だけカウンタがカウントを行い、こ
のカウント値から各線間電圧の「１」の期間を知ること
が出来る。
線間電圧検出波形が「１」、「０」を検出し、これら検
出波形が「１」の間だけカウンタがカウントを行い、こ
のカウント値から各線間電圧の「１」の期間を知ること
が出来る。
【００３２】入力電源が欠相し完全に入力電圧が零とな
った場合には、ＣＰＵに入力した端子のレベルが「０」
に固定されるため、これを検出することが可能となり、
また入力電源のいずれかの線間電圧が電圧低下を起こし
た場合には、各線間電圧の「１」の期間に変化が生じる
ため、カウント値が変化して、これを検出することが可
能となる。
った場合には、ＣＰＵに入力した端子のレベルが「０」
に固定されるため、これを検出することが可能となり、
また入力電源のいずれかの線間電圧が電圧低下を起こし
た場合には、各線間電圧の「１」の期間に変化が生じる
ため、カウント値が変化して、これを検出することが可
能となる。
【００３３】
【発明の効果】本発明は上述の如くであって、エレベー
タ制御において、欠相検出を行い、保護をかけることに
よって、リレー等の誤動作を防ぎ、エレベータの安定確
実な運転を行うことができる。
タ制御において、欠相検出を行い、保護をかけることに
よって、リレー等の誤動作を防ぎ、エレベータの安定確
実な運転を行うことができる。
【００３４】本発明をエレベータの欠相検出回路に適用
することにより、調整を不要とし、ハードウェアを簡略
化することが可能となる。また、電源部と制御回路部を
ホトカプラで絶縁する構成とし、耐ノイズ性の向上や、
主回路部の絶縁耐圧・絶縁抵抗試験を行うための特別の
工夫を要しなくしている。
することにより、調整を不要とし、ハードウェアを簡略
化することが可能となる。また、電源部と制御回路部を
ホトカプラで絶縁する構成とし、耐ノイズ性の向上や、
主回路部の絶縁耐圧・絶縁抵抗試験を行うための特別の
工夫を要しなくしている。
【図１】本発明の実施例によるエレベータ電源の欠相検
出装置のブロック図。
出装置のブロック図。
【図２】図１の欠相検出装置の回路図。
【図３】図１の欠相検出装置の動作波形図。
【図４】本発明の第２実施例によるエレベータ電源の欠
相検出装置の計数処理部のブロック図。
相検出装置の計数処理部のブロック図。
【図５】本発明の第３実施例によるエレベータ電源の欠
相検出装置の計数処理部のブロック図。
相検出装置の計数処理部のブロック図。
【図６】図５の欠相検出装置の相入力検出部の回路図。
【図７】従来のエレベータ電源の欠相検出装置のブロッ
ク図。
ク図。
１０…相入力検出部 １１〜１４…抵抗 １４…ダイオード １５…発光ダイオード １６…受光トランジスタ １７Ｒ，１７Ｓ，１７Ｔ…ホトカプラ １８…抵抗 １９…ロジック回路 ２０…計数処理部 ２１…カウンタ ２２…ロジック回路 ３０…演算処理部（ＣＰＵ）
Claims (5)
- 【請求項１】 エレベータの電源の各相の電圧を入力と
し、該各相の電圧の状態を検出する相入力検出部と、 前記相入力検出部の相検出信号を入力として、計数処理
する計数処理部と、 前記相入力検出部の相検出信号と前記計数処理部の計数
処理信号を入力として演算処理し、前記電源の欠相の有
無を判別する演算処理部によって構成したことを特徴と
する、 エレベータ電源の欠相検出装置。 - 【請求項２】 前記相入力検出部が、電源入力各相にそ
れぞれ接続された発光ダイオードとこの発光ダイオード
の光を受光する受光トランジスタからなる各相ホトカプ
ラと、この各相ホトカプラの前記発光ダイオードにそれ
ぞれ逆並列接続されたダイオードと、前記受光トランジ
スタの出力信号を入力とするロジック回路からなり、前
記各相に対応する発光ダイオードの出力側を共通に接続
し、前記各相に対応するロジック回路により相電圧を検
出する相電圧検出手段を備えていることを特徴とする請
求項１によるエレベータ電流の欠相検出装置。 - 【請求項３】 前記計数処理部がカウンタからなり、前
記演算処理部が、前記相入力検出部の相電圧信号を入力
とし、この相電圧信号と前記カウンタのカウント値から
電源の欠相を検出する手段を備えていることを特徴とす
る請求項１によるエレベータ電源の欠相検出装置。 - 【請求項４】 前記計数処理部が、前記相入力検出部の
各相電圧信号を入力としてロジック演算するロジック回
路と、このロジック回路のロジック演算出力信号を入力
として計数するカウンタによって構成されていることを
特徴とする請求項１によるエレベータ電源の欠相検出装
置。 - 【請求項５】 前記相入力検出部が前記電源の線間電圧
を検出する線間電圧検出部によって構成されていること
を特徴とする請求項１によるエレベータ電源の欠相検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158873A JPH099486A (ja) | 1995-06-26 | 1995-06-26 | エレベータ電源の欠相検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158873A JPH099486A (ja) | 1995-06-26 | 1995-06-26 | エレベータ電源の欠相検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH099486A true JPH099486A (ja) | 1997-01-10 |
Family
ID=15681273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7158873A Pending JPH099486A (ja) | 1995-06-26 | 1995-06-26 | エレベータ電源の欠相検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH099486A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115280168A (zh) * | 2020-06-30 | 2022-11-01 | 松下知识产权经营株式会社 | 异常检测装置以及具备其的激光振荡器 |
-
1995
- 1995-06-26 JP JP7158873A patent/JPH099486A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115280168A (zh) * | 2020-06-30 | 2022-11-01 | 松下知识产权经营株式会社 | 异常检测装置以及具备其的激光振荡器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001296324A (ja) | ３相電源欠相検出回路 | |
| JPH099486A (ja) | エレベータ電源の欠相検出装置 | |
| JP3812350B2 (ja) | 電力変換装置 | |
| US20210376779A1 (en) | Brushless dc motor control device for ceiling fan | |
| JPH0923568A (ja) | 電源の欠相検出装置 | |
| EP0493504A1 (en) | INPUT / OUTPUT MODULE HAVING AN INPUT / OUTPUT COMBINATION POINT. | |
| JPS6314566B2 (ja) | ||
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JPH0843453A (ja) | 電圧低下検出回路 | |
| JPS5932319A (ja) | サイリスタスイツチ故障監視方式 | |
| JP2564933Y2 (ja) | 入力電圧異常検出回路 | |
| JP2648604B2 (ja) | 欠相検出装置 | |
| JPH08114637A (ja) | 三相交流電源欠相検出方式 | |
| JPH0219848Y2 (ja) | ||
| JPH1042488A (ja) | 電源装置 | |
| JPH1169773A (ja) | 電力変換器の素子異常検出回路 | |
| JPS6229962B2 (ja) | ||
| JPS61144158A (ja) | 応答検出回路 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPS5999360A (ja) | ホトカプラによる電源断検出回路 | |
| SU1336153A1 (ru) | Устройство дл автоматического переключени нагрузки | |
| JP3453826B2 (ja) | 積分値または平均値を得る演算器 | |
| JP2557106Y2 (ja) | 二重化制御装置 | |
| JPS63142274A (ja) | ダイオ−ド故障検出回路付き電源装置 | |
| JPS58156863A (ja) | 逆相・欠相検出回路 |