JPH0992447A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 共振形インバータ回路の直流入力電圧を制御
することにより出力電力を制御するインバータ装置を小
形、軽量化する。 【解決手段】 電圧検出回路６１によりインバータ回路
４の直流入力電圧の値を常に監視し、直流入力電圧が零
付近迄下がったときには、半導体スイッチング素子TR
1、TR2をスイッチングする信号を発生する電圧制御形発
振器の周波数制御入力の電圧をその直前の値に保つこと
により、スイッチング周波数をその直前の共振周波数に
同期していたときの値に保持する。これにより、直流入
力電圧が零付近から急峻に印加されたときでも、スイッ
チング周波数を速やかに共振周波数に同期させることが
できるため、負荷５での電力損失を極めて小さく抑える
ことができる。従って、従来使用されていた直流入力電
圧のリップルを平滑化するためのチョークコイルや電解
コンデンサが不要になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインバータ装置に関
し、共振形インバータ回路の直流入力電圧を制御するこ
とにより出力電力を制御するインバータ装置に関する。

【０００２】

【従来の技術】誘導加熱器等に供給する電力を制御する
ためのインバータ装置には、構成の容易性や大出力が得
られ易いこと等の理由から共振形インバータ回路が通常
用いられる。図７は、この共振形インバータ回路の動作
原理を説明するための概略構成図である。共振形インバ
ータ回路は、半導体スイッチング素子等の二つのスイッ
チ７１、７２、二つのコンデンサ７３、７４及びコイル
７５から構成され、その入力電圧端子７０には直流電圧
が入力される。負荷７６にはコイル７５とのトランス結
合により電力が供給される。

【０００３】上記構成において、スイッチ７１、７２は
交互にオンするよう制御されるため、電流ｉは、スイッ
チ７１、コイル７５及びコンデンサ７４から成る電流経
路、或いはコンデンサ７３、コイル７５及びスイッチ７
２から成る電流経路を交互に流れる。すなわち、コイル
７５に流れる電流の方向はスイッチ７１、７２の切換え
周期に同期して反転し、これによりコイル７５とトラン
ス結合された負荷７６には交流電力が得られる。ここ
で、コイル７５とコンデンサ７３、コイル７５とコンデ
ンサ７４はそれぞれＬＣ共振回路を構成するから、その
定数等に応じて特有の共振周波数を有する。従って、ス
イッチ７１、７２のオン／オフのスイッチング周波数を
その共振周波数に同期させれば、直流入力電力は最も効
率的に交流電力に変換されることになる。そこで一般的
に、インバータ回路の出力信号（すなわち共振周波数を
有する信号）と同期する信号をフェーズロックドループ
（Phase Locked Loop：以下「ＰＬＬ」と称す）回路で
発生させ、この信号をスイッチ７１、７２の切換え信号
としている。

【０００４】ところで、このようなインバータ回路にお
ける出力電力の制御は、通常インバータ回路の直流入力
電圧によって行なわれる。その場合、直流電圧の制御に
は、位相制御方式のサイリスタ整流回路がよく用いられ
る。周知の混合ブリッジ回路によるサイリスタ整流回路
では、交流電圧を整流した信号出力は図８に示すような
電圧波形を呈する。すなわち、サイリスタのオフ期間で
ある位相制御角αを制御することにより直流電力が制御
される。

【０００５】図８のような直流電圧が図７に示したイン
バータ回路に入力されると、次のような問題が生じる。
直流入力電圧が零となる期間ではインバータ回路のＬＣ
共振は停止するから、共振周波数に同期させてスイッチ
７１、７２の切換え信号を発生させていたＰＬＬ回路は
ロックしなくなる。このとき、ＰＬＬ回路の出力信号の
周波数は、通常、ＰＬＬ回路を構成している電圧制御形
発振器（Voltage Controlled Oscillator：以下「ＶＣ
Ｏ」と称す）の自走周波数となる。従って、スイッチ７
１、７２は共振周波数とは無関係な周期でオン／オフさ
れる。

【０００６】次にインバータ回路の直流入力電圧が零で
なくなるときには、図８のように、最大で入力交流電圧
（半波）のピークに相当する電圧が急激に印加される。
このとき、インバータ回路でＬＣ共振が再び始まるが、
ＰＬＬ回路の出力信号はこの共振周波数にはすぐには追
従しないため、ＰＬＬ回路が引き込む迄の期間、スイッ
チ７１、７２は共振周波数からずれた周波数でオン／オ
フされる。この結果、電流が零近辺でないときにスイッ
チングされるため、スイッチ７１、７２で大きな電力損
失が生じることになる。

【０００７】また、上記の現象は、サイリスタ整流回路
の入力交流電源が単相の場合には電源周波数の２倍、三
相の場合には３倍の頻度で生じるため、スイッチ７１、
７２を構成する半導体スイッチング素子が破壊される恐
れさえある。

【０００８】

【発明が解決しようとする課題】以上のような問題を回
避するため、従来のインバータ装置では、直流入力電圧
が零とならないように、サイリスタ整流回路とインバー
タ回路との間にチョークコイルや電解コンデンサ等から
成る平滑化回路を挿入し、図８に示したような電圧波形
を平滑化している。しかしながら、このような平滑化回
路の基本波周波数は１００〜１８０Ｈｚ程度の低周波数
領域であるため、高インダクタンスのチョークコイルや
大容量コンデンサが必要となり、大きく重い部品となっ
てしまう。この結果、インバータ装置全体の寸法や重量
が増し、コストも高いものとなる。この問題は、インバ
ータ装置の出力電力容量を大きくするほど一層顕著にな
る。

【０００９】本発明は上記課題を解決するためになされ
たものであり、その目的は、平滑化回路を不要とした小
型・軽量で安価なインバータ装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に成された本発明は、半導体スイッチング素子、コイル
及びコンデンサを備え、これらの素子及び負荷状態等に
よって決まる共振周波数に同期したスイッチング周波数
で前記半導体スイッチング素子の導通を制御する共振形
インバータ回路を有するインバータ装置であって、且つ
該インバータ回路の直流入力電圧に応じて出力電力を制
御するインバータ装置において、 a)前記直流入力電圧が所定値以下に低下したことを検出
する検出手段と、 b)該検出手段により前記直流入力電圧が所定値以下に低
下したことが検知されたとき該時点直前のスイッチング
周波数を保持する周波数保持手段と、を備えることを特
徴としている。

【００１１】また、前記共振周波数に前記スイッチング
周波数を同期させるために、位相比較器、ローパスフィ
ルタ及びＶＣＯから成るＰＬＬ回路を備える上記記載の
インバータ装置において、前記周波数保持手段は、前記
直流入力電圧が所定値以下に低下したことが検知された
とき前記ＶＣＯの周波数制御入力電圧を該時点直前の値
に保持する電圧保持手段を備えることを特徴としてい
る。

【００１２】

【発明の実施の形態】本発明に係るインバータ装置にお
いて、インバータ回路に所定値よりも高い直流電圧が供
給されている期間、半導体スイッチング素子はインバー
タ回路の共振周波数に同期したスイッチング周波数にて
オン／オフされる。このようなスイッチング周波数を有
する信号を発生させるために、一般的には上記記載のよ
うなＰＬＬ回路が使用される。すなわち、ＰＬＬ回路の
位相比較器の一方の入力にはインバータ回路の共振周波
数を有する信号が供給され、他方の入力にはＶＣＯの発
振出力信号がフィードバックされる。ＶＣＯはその周波
数制御入力電圧端子に印加される電圧値に応じた周波数
の信号を生成するから、位相比較器で生じる位相誤差信
号に応じた電圧をその周波数制御入力電圧端子に供給す
ることにより、共振周波数に同期した信号を発生させる
ことができる。

【００１３】検出手段はインバータ回路の直流入力電圧
の電圧値を常に監視し、所定値以下に電圧が低下したと
きに周波数保持手段に対しホールド指令を出力する。周
波数保持手段は、ホールド指令を受けているとき以外は
インバータ回路の共振周波数に同期した信号を出力する
が、ホールド指令を受けたときには、ホールド指令を受
ける直前の出力信号の周波数を維持する。すなわち、ホ
ールド指令を受けているとき以外は位相比較器の位相誤
差信号をＶＣＯの周波数制御電圧端子に供給するが、ホ
ールド指令を受けているときには、ホールド指令を受け
る直前の位相誤差信号に応じた電圧値を電圧保持手段に
て保持して周波数制御電圧端子に供給する。このとき、
ＰＬＬ回路のループは途切れ、ＶＣＯの発振周波数はホ
ールド指令が与えられる直前の状態に維持される。

【００１４】インバータ回路の直流入力電圧が再び所定
の値よりも大きくなったときには、ホールド指令がなく
なるため、周波数保持手段は共振周波数に同期した信号
を再び出力する。ホールド指令がなくなった時点では、
ＰＬＬ回路のＶＣＯの発振出力は共振周波数とは同期し
ていないが、近い周波数を有しているため、速やかにＰ
ＬＬの引き込み動作が行なわれて同期した信号が得られ
る。

【００１５】

【発明の効果】従って、本発明に係るインバータ装置に
よれば、直流入力電圧が零（又は零付近）から急峻に入
力された場合でも、遅滞なくインバータ回路の半導体ス
イッチング素子が共振周波数に同期した周波数でスイッ
チングされるため、電力損失を極めて小さくすることが
できるとともに、半導体スイッチング素子の破壊も回避
できる。すなわち、従来用いられていたような平滑化回
路は不要になるため、大出力容量でありながら小型・軽
量で且つ低コストのインバータ装置が得られる。

【００１６】

【実施例】以下、本発明に係るインバータ装置の実施例
を、図１乃至図６に基づき説明する。図１は本発明のイ
ンバータ装置の実施例の全体ブロック構成図である。こ
のインバータ装置は、商用交流電源１、混合ブリッジに
よるサイリスタ整流回路２、サイリスタ整流回路２のサ
イリスタCR1、CR2をオン／オフする位相制御角αを制御
する位相角制御回路３、共振形インバータ回路４、イン
バータ回路４のコイルL1とのトランス結合により電力の
供給を受ける負荷５、インバータ回路４の共振周波数に
同期するスイッチング周波数を有する信号を生成するイ
ンバータ制御回路６から構成される。なお、インバータ
制御回路６は、後述のようにインバータ回路４の直流入
力電圧が所定値以下であることを検出する電圧検出回路
６１を備えている。

【００１７】以下、上記構成の装置の動作を説明する。
位相角制御回路３は、外部からの制御命令に応じて、サ
イリスタCR1、CR2のオン／オフのタイミングを決める位
相制御角αを設定し、サイリスタCR1、CR2を制御する。
この結果、サイリスタ整流回路２では、図８に示したよ
うな直流電圧波形が得られる。この直流電圧（及び直流
電流）は、インバータ回路４に入力されるとともに電圧
検出回路６１に供給される。インバータ回路４におい
て、半導体スイッチング素子TR1、TR2は、それぞれ図７
のスイッチ７１、７２と同じ働きをし、交互にオン／オ
フすることによりコイルL1に交流電流を生じさせる。イ
ンバータ制御回路６には、電流検出器CD2により検出さ
れる信号すなわちインバータ回路４の交流出力電流と同
じ周波数を有する信号が供給され、この信号の周波数に
同期したスイッチング信号が生成され、半導体スイッチ
ング素子TR1、TR2の制御信号として出力される。

【００１８】インバータ制御回路６について、図２のブ
ロック構成図を用いてその構成及び動作を詳述する。コ
イルL1に流れる電流を検出する電流検出器CD2にて得ら
れる信号は、波形変換回路６２にて波形整形され、位相
比較器６３の一方の入力端子に供給される。位相比較器
６３の他方の入力端子には、ＶＣＯ６６の発振出力が供
給される。位相比較器６３は両入力信号の位相差に応じ
た位相誤差信号を出力し、この信号はローパスフィルタ
（以下「ＬＰＦ」と称す）６４により平滑化される。Ｌ
ＰＦ６４の出力はサンプルホールド（以下「Ｓ／Ｈ」と
称す）回路６５に供給され、その出力はＶＣＯ６６の周
波数制御電圧入力端子に供給される。ＶＣＯ６６の発振
出力は位相比較器６３にフィードバックされるとともに
ドライブ回路６７に供給され、ドライブ用バッファ及び
ドライブ用反転バッファによりスイッチング信号として
出力される。また、Ｓ／Ｈ回路６５には、電圧検出回路
６１からサンプル及びホールド制御信号が入力される。

【００１９】図２の構成において、従来のインバータ制
御回路ではＳ／Ｈ回路６５及び電圧検出回路６１が備え
られておらず、ＬＰＦ６４の出力がＶＣＯ６６の周波数
制御電圧入力端子に直結している。すなわち、位相比較
器６３、ＬＰＦ６４及びＶＣＯ６６がＰＬＬ回路を構成
し、インバータ回路４から所定の周波数範囲（すなわち
ＶＣＯ６６の発振が追従可能な周波数範囲）の信号が供
給されている間は、この信号に同期した発振出力が得ら
れる。ＰＬＬ回路がロックしているときには、ＶＣＯ６
６の発振出力は共振周波数の周波数変動に追従する。し
かしながら、前述のような理由により直流入力電圧が零
となった場合には、ＰＬＬ回路のロックがはずれ、ＶＣ
Ｏ６６の自走周波数（通常ＰＬＬロック時の周波数から
はずれた高い周波数）で発振する。

【００２０】本発明におけるＳ／Ｈ回路６５は、上述の
如き状態のときにＶＣＯ６６が自走周波数で発振するこ
とがないように、周波数制御入力電圧を直流入力電圧が
所定値以下となる直前の電圧値に維持する働きを有す
る。従って、Ｓ／Ｈ回路６５がホールド状態にある間Ｐ
ＬＬ回路のループは途切れ、ＶＣＯ６６の発振周波数は
直流入力電圧が所定値以下となる直前の値に保持され
る。

【００２１】電圧検出回路６１は、直流入力電圧の値を
常に監視し、その電圧値が零に近い所定値よりも大きい
ときにはサンプル指令を、所定値以下のときにはホール
ド指令をＳ／Ｈ回路６５へ出力する。このため、直流入
力電圧の値が所定値よりも大きいときにはＰＬＬ回路は
通常のフィードバックループで動作し、直流入力電圧の
値が所定値以下になるときに、その直前の発振周波数が
維持される。更に、その状態から直流入力電圧の値が所
定値より大きくなるときには、再びＰＬＬ動作に復帰す
るが、そのときの発振周波数はそれ以前に維持されてい
る周波数から大きく変動することはないため、速やかに
引き込み動作が行なわれ、入力信号に同期した出力信号
が得られる。

【００２２】なお、図１において、半導体スイッチング
素子TR1、TR2が同時にオンすると短絡状態となるため、
そのような状態が生じないように、二つのスイッチング
信号はドライブ回路６７にて適当なデッドタイムを生じ
るように操作される。

【００２３】次に、Ｓ／Ｈ回路６５の具体的な構成につ
いて以下に述べる。図３及び図４はＳ／Ｈ回路６５の回
路構成を示す図である。図３は、Ｓ／Ｈ用ＩＣ６５１
（例えばＬＦ３９８又はその相当品）とホールド用外付
けコンデンサ６５２のみを使用した例であり、ＬＰＦ６
４出力のリップル変動が小さい場合に適する。図３にお
いて、ＬＰＦ６４出力は端子６５３から入力され、アン
プAMP1を介してスイッチSW1に供給される。Ｓ／Ｈ指令
は端子６５４から入力され、コンパレータCOMPを介して
スイッチSW1の開閉を制御する。サンプル動作時にはス
イッチSW1は閉じられ、スイッチSW1を通過した信号がア
ンプAMP2を介して出力端子６５６から出力される。この
とき、アンプAMP2の正転入力端子の電圧値は、抵抗R2を
介しコンデンサ６５２に保持される。ホールド動作時に
はスイッチSW1が開かれるため、アンプAMP2の正転入力
端子の電圧値はスイッチSW1が開かれる直前にコンデン
サ６５２に保持された値に維持され、アンプAMP2の出力
はその入力に対応した値に維持される。

【００２４】図４は、図３に示したＳ／Ｈ用ＩＣ６５１
を用いて、ＬＰＦ６４出力のリップル変動が大きい場合
に適するべく回路を追加した実施例である。図３のＳ／
Ｈ回路では、ＬＰＦ６４出力のリップルが大きい部分が
サンプリングされると、ＶＣＯ６６における発振周波数
の誤差が大きくなる。これを防ぐため、図４の実施例で
は、ＬＰＦ６４出力を、ローパスフィルタ６５７で平滑
化してリップルを小さくしたあとＳ／Ｈ用ＩＣ６５１に
入力している。また、サンプル動作及びホールド動作時
の出力信号切換えのためにアナログスイッチ６５８（例
えば７４ＨＣ４０１６や７４ＨＣ４０６６等）を設け、
サンプル動作時にはＬＰＦ６４出力を選択し、ホールド
動作時にはＳ／Ｈ用ＩＣ６５１出力を選択する。

【００２５】勿論、上記構成以外にも種々のＳ／Ｈ用Ｉ
Ｃが利用でき、回路構成も同様の機能を果たし得る範囲
において変形可能である。

【００２６】次いで、電圧検出回路６１の具体的な回路
構成及び動作を以下に説明する。図５は電圧検出回路の
回路例、図６は図５の回路の動作を示す波形図である。
定電流ダイオードD5、D6及びツェナダイオードZD1、ZD2
により構成されるネットワーク６１１は、ホトカプラ６
１２の発光ダイオードLED1に流れる電流を一定に制限す
る働きをする。従って、ネットワーク６１１における素
子の直並列数は直流入力電圧Ｖinの最大値と発光ダイオ
ードLED1に流す電流値に合わせて変更する。

【００２７】直流入力電圧ＶinがツェナダイオードZD3
のツェナ電圧と発光ダイオードLED1の順方向電圧との合
計値（Ｖth）よりも大きいときには、発光ダイオードLE
D1には所定の電流が流れ発光するため、ホトトランジス
タPT1はオンし、そのコレクタ出力は「Ｌ」レベルとな
る。直流入力電圧ＶinがＶth以下になると、発光ダイオ
ードLED1には電流が流れず発光しないため、ホトトラン
ジスタPT1はオフしそのコレクタ出力は「Ｈ」レベルと
なる（図６（ａ）及び（ｂ）参照）。この信号はインバ
ータ６１３で反転され（図６（ｃ）参照）、抵抗R2とコ
ンデンサC4とで構成されるフィルタ６１４により立ち上
がりがなまった波形となる。インバータ６１３出力が
「Ｈ］レベルから「Ｌ」レベルに変化する際には、ダイ
オードD7の順方向にコンデンサC4の電荷が急速に放電さ
れるため、その出力信号は急峻に立ち下がる（図６
（ｄ）参照）。この信号はインバータ６１５で反転整形
されるため、フィルタ６１４によってなまった箇所が時
間Ｔdだけ遅延する。なお、緩やかな立ち上がり波形に
おけるチャタリングの発生を防止するため、インバータ
６１５はヒステリシス入力を有するものが用いられる。

【００２８】以上のような動作により、電圧検出回路６
１の出力信号は、図６（ｆ）のように、直流入力電圧が
Ｖin≦ＶthからＶin＞Ｖthになるときに所定の遅延時間
Ｔd（フィルタ６１４の抵抗R2とコンデンサC4の定数に
より調整可能）をもって「Ｌ」レベルから「Ｈ」レベル
に立ち上がり、直流入力電圧がＶin＞ＶthからＶin≦Ｖ
thになるときには速やかに「Ｈ」レベルから「Ｌ」レベ
ルに立ち下がる。図６（ｆ）の信号波形では、「Ｈ」レ
ベルのときがサンプル指令、「Ｌ」レベルのときがホー
ルド指令となる。

【００２９】このように、ホールド動作からサンプル動
作に移行するとき、すなわちＰＬＬ回路が引き込み動作
を行なう際に、若干の遅延をもたせることにより、ＰＬ
Ｌ回路に共振周波数を有する信号が確実に入力されたあ
と引き込み動作を行なわせることができ、動作の安定性
を増すことができる。

【００３０】なお、以上の説明に用いた回路構成はいず
れも一例であって、本発明の趣旨に沿う範囲で変更可能
である。

【図面の簡単な説明】

【図１】 本発明のインバータ装置のブロック構成図。

【図２】 本発明のインバータ装置におけるインバータ
制御回路の実施例のブロック構成図。

【図３】 図２中のサンプルホールド回路の一実施例を
示す回路図。

【図４】 図２中のサンプルホールド回路の他の実施例
を示す回路図。

【図５】 図２中の電圧検出回路の一実施例を示す回路
図。

【図６】 図５の電圧検出回路の動作を説明するための
波形図。

【図７】 従来のインバータ回路の動作原理を説明する
ための概略ブロック構成図。

【図８】 図７のインバータ回路に供給される直流入力
電圧の波形図。

【符号の説明】

１…商用交流電源 ２…サイリスタ整流回路 ３…位相角制御回路 ４…インバータ回路 ５…負荷 ６…インバータ制御回路 ６１…電圧検出回路 ６３…位相比較器 ６４…ローパスフィルタ（ＬＰＦ） ６５…サンプルホールド（Ｓ／Ｈ）回路 ６６…電圧制御形発振器（ＶＣＯ）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体スイッチング素子、コイル及びコ
   ンデンサを備え、これらの素子及び負荷状態等によって
   決まる共振周波数に同期したスイッチング周波数で前記
   半導体スイッチング素子の導通を制御する共振形インバ
   ータ回路を有するインバータ装置であって、且つ該イン
   バータ回路の直流入力電圧に応じて出力電力を制御する
   インバータ装置において、 a)前記直流入力電圧が所定値以下に低下したことを検出
   する検出手段と、 b)該検出手段により前記直流入力電圧が所定値以下に低
   下したことが検知されたとき該時点直前のスイッチング
   周波数を保持する周波数保持手段と、を備えることを特
   徴とするインバータ装置。
2. 【請求項２】 前記共振周波数に前記スイッチング周波
   数を同期させるために、位相比較器、ローパスフィルタ
   及び電圧制御形発振器から成るフェイズロックドループ
   回路を備える請求項１記載のインバータ装置において、 前記周波数保持手段は、前記直流入力電圧が所定値以下
   に低下したことが検知されたとき前記電圧制御形発振器
   の周波数制御入力電圧を該時点直前の値に保持する電圧
   保持手段を備えることを特徴とするインバータ装置。