JPH0990001A - Ｉｃテスタ用時間測定装置 - Google Patents
Ｉｃテスタ用時間測定装置Info
- Publication number
- JPH0990001A JPH0990001A JP7269391A JP26939195A JPH0990001A JP H0990001 A JPH0990001 A JP H0990001A JP 7269391 A JP7269391 A JP 7269391A JP 26939195 A JP26939195 A JP 26939195A JP H0990001 A JPH0990001 A JP H0990001A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- signal
- counter
- time measuring
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 アナログＬＳＩの出力信号の試験において、
トータル・テスト・タイムの大幅に削減するＩＣテスタ
用時間測定装置を提供する。 【解決手段】 本発明は、試験項目内の複数の設定にお
いてＤＵＴの出力波形がそれぞれ異なっていても、ゲー
ト回路２１を通過する設定毎の被測定信号を一定数に限
定する第１カウンタＡ２２と、予め定められた設定数、
例えば試験項目毎に限定する第２カウンタＢ３１を設け
て、上記予め定められた設定数での一定数の被測定信号
を連続して時間測定器２４で測定し、一括測定した後に
そのデータの基づきデータ演算器２５の演算を開始させ
ると同時に、時間測定器２４は次の試験項目を測定する
構成とする。
トータル・テスト・タイムの大幅に削減するＩＣテスタ
用時間測定装置を提供する。 【解決手段】 本発明は、試験項目内の複数の設定にお
いてＤＵＴの出力波形がそれぞれ異なっていても、ゲー
ト回路２１を通過する設定毎の被測定信号を一定数に限
定する第１カウンタＡ２２と、予め定められた設定数、
例えば試験項目毎に限定する第２カウンタＢ３１を設け
て、上記予め定められた設定数での一定数の被測定信号
を連続して時間測定器２４で測定し、一括測定した後に
そのデータの基づきデータ演算器２５の演算を開始させ
ると同時に、時間測定器２４は次の試験項目を測定する
構成とする。
Description
【０００１】
【発明の属する技術分野】この発明は、アナログＬＳＩ
あるいはアナログ・デジタル混在ＬＳＩ（以下総称して
「アナログＩＣ」という）の被試験デバイス（以下、
「ＤＵＴ」という）をテストするＬＳＩテスト・システ
ム（以下「ＩＣテスタ」という）において、試験項目内
でのＤＵＴの出力信号、つまりＤＵＴの出力周波数や周
期を測定する時間測定装置に関する。
あるいはアナログ・デジタル混在ＬＳＩ（以下総称して
「アナログＩＣ」という）の被試験デバイス（以下、
「ＤＵＴ」という）をテストするＬＳＩテスト・システ
ム（以下「ＩＣテスタ」という）において、試験項目内
でのＤＵＴの出力信号、つまりＤＵＴの出力周波数や周
期を測定する時間測定装置に関する。
【０００２】
【従来の技術】通信機器やアナログ機器に用いられるＩ
Ｃ（Integrated Circuit）には、アナログ回路のＬＳＩ
やアナログ回路とデジタル回路とが混在したＬＳＩが数
多く用いられる。例えば、内部にＰＬＬ（ Phase Locke
d Loop）回路等の発振回路を１回路あるいは複数回路有
するデバイスや、あるいはこれらを任意分周した信号を
出力するデバイス、そして高周波信号を出力するデバイ
ス、例えばＣＯＤＥＣ（Corder-Decorder ）等の通信用
デバイス等がある。これらの信号は、ＩＣテスタ側とは
非同期関係の出力信号の場合が多い。これらのアナログ
回路を内蔵するＤＵＴを試験するＩＣテスタは、これら
ＤＵＴが出力する信号の周期や周波数やパルス幅などを
測定する必要が有り、時間測定器を有している。
Ｃ（Integrated Circuit）には、アナログ回路のＬＳＩ
やアナログ回路とデジタル回路とが混在したＬＳＩが数
多く用いられる。例えば、内部にＰＬＬ（ Phase Locke
d Loop）回路等の発振回路を１回路あるいは複数回路有
するデバイスや、あるいはこれらを任意分周した信号を
出力するデバイス、そして高周波信号を出力するデバイ
ス、例えばＣＯＤＥＣ（Corder-Decorder ）等の通信用
デバイス等がある。これらの信号は、ＩＣテスタ側とは
非同期関係の出力信号の場合が多い。これらのアナログ
回路を内蔵するＤＵＴを試験するＩＣテスタは、これら
ＤＵＴが出力する信号の周期や周波数やパルス幅などを
測定する必要が有り、時間測定器を有している。
【０００３】図５にそのアナログＩＣテスタの構成図の
例を示し、これに基づき説明する。テスタ・プロセッサ
１０からのテスト信号はテスタ・バス１１を通じてデジ
タル・テスト部１２、時間測定装置１３、ＳＧ（Signal
Generator）１４やＰＶＭ／ＰＶＳ（Precision Voltag
e Measurement / Precision Voltage Source）１５など
の各部署にそれぞれ送られる。それぞれの部署はテスト
信号を受けてＤＵＴ１９を搭載したテスト・ヘッド１８
と信号の授受を行い、ＤＵＴ１９をテストする。
例を示し、これに基づき説明する。テスタ・プロセッサ
１０からのテスト信号はテスタ・バス１１を通じてデジ
タル・テスト部１２、時間測定装置１３、ＳＧ（Signal
Generator）１４やＰＶＭ／ＰＶＳ（Precision Voltag
e Measurement / Precision Voltage Source）１５など
の各部署にそれぞれ送られる。それぞれの部署はテスト
信号を受けてＤＵＴ１９を搭載したテスト・ヘッド１８
と信号の授受を行い、ＤＵＴ１９をテストする。
【０００４】周期やパルス幅測定には、テスト・ヘッド
１８と時間測定装置１３との信号線１７の信号を、時間
測定装置１３で測定する。この測定は、図６に示すよう
に、試験項目内での複数の設定毎の出力信号の測定が要
求される。つまり、信号線１７上のＤＵＴの出力信号は
試験の設定条件毎に繰り返し周波数が異なっている。そ
して設定毎に被測定信号を一定周期、例えば４信号（４
周期）づつ測定する。
１８と時間測定装置１３との信号線１７の信号を、時間
測定装置１３で測定する。この測定は、図６に示すよう
に、試験項目内での複数の設定毎の出力信号の測定が要
求される。つまり、信号線１７上のＤＵＴの出力信号は
試験の設定条件毎に繰り返し周波数が異なっている。そ
して設定毎に被測定信号を一定周期、例えば４信号（４
周期）づつ測定する。
【０００５】図７に、従来の時間測定装置１３の構成例
を示す。図５と対応する部分には同一符号を付す。テス
タ・プロセッサ１０あるいは他部署からの設定信号でゲ
ート制御回路２０は駆動し、ゲート回路２１を開き（Ｏ
Ｎ）ＤＵＴ１９からの被測定信号を取り出し、時間測定
器２４で立ち上がり時、立ち下がり時のそれぞれの時間
を測定する。この時、ゲート回路２１からの被測定信号
を時間測定器２４と平行して第１カウンタＡ２２が計測
し、必要な一定データ数、例えば４周期計測すると制御
器２３を通じてゲート制御回路２０を駆動しゲート回路
２１を閉じる（ＯＦＦ）。データ演算器２５では制御器
２３からの指示でこの測定データに基づき演算を開始
し、それぞれの設定間の周波数や周期などを求めて、テ
スタ・バス１１に演算結果を送出して処理している。
を示す。図５と対応する部分には同一符号を付す。テス
タ・プロセッサ１０あるいは他部署からの設定信号でゲ
ート制御回路２０は駆動し、ゲート回路２１を開き（Ｏ
Ｎ）ＤＵＴ１９からの被測定信号を取り出し、時間測定
器２４で立ち上がり時、立ち下がり時のそれぞれの時間
を測定する。この時、ゲート回路２１からの被測定信号
を時間測定器２４と平行して第１カウンタＡ２２が計測
し、必要な一定データ数、例えば４周期計測すると制御
器２３を通じてゲート制御回路２０を駆動しゲート回路
２１を閉じる（ＯＦＦ）。データ演算器２５では制御器
２３からの指示でこの測定データに基づき演算を開始
し、それぞれの設定間の周波数や周期などを求めて、テ
スタ・バス１１に演算結果を送出して処理している。
【０００６】
【発明が解決しようとする課題】上述のようにしてＤＵ
Ｔの出力周波数や周期を測定していたが、ゲートをオン
・オフする他部署からの設定信号は設定を変える度の信
号であり、ＤＵＴ出力周波数とは関係が無い。つまりゲ
ート開の信号発生時が出力周波数とは無関係であり、し
かも不定期であるため、データ演算器は、一設定の測定
毎に演算しなければならなかった。
Ｔの出力周波数や周期を測定していたが、ゲートをオン
・オフする他部署からの設定信号は設定を変える度の信
号であり、ＤＵＴ出力周波数とは関係が無い。つまりゲ
ート開の信号発生時が出力周波数とは無関係であり、し
かも不定期であるため、データ演算器は、一設定の測定
毎に演算しなければならなかった。
【０００７】この方法では、図８に示すように時間測定
の目的は達していたが、測定時間がかかり過ぎていた。
つまり１項目のテストにおいて、設定毎に測定、演算、
測定、演算を繰り返し、１項目内での複数の設定数が終
了して次の項目のテストを行うために１ＤＵＴの測定時
間が長く、テスト・コストがかかり過ぎていた。この発
明が解決しようとする課題は、ＤＵＴのトータル・テス
ト・タイムを短縮し、テスト・コストを軽減するもので
ある。
の目的は達していたが、測定時間がかかり過ぎていた。
つまり１項目のテストにおいて、設定毎に測定、演算、
測定、演算を繰り返し、１項目内での複数の設定数が終
了して次の項目のテストを行うために１ＤＵＴの測定時
間が長く、テスト・コストがかかり過ぎていた。この発
明が解決しようとする課題は、ＤＵＴのトータル・テス
ト・タイムを短縮し、テスト・コストを軽減するもので
ある。
【０００８】
【課題を解決する為の手段】上記課題を解決するため
に、この発明では、１項目のテスト間では設定を変更さ
せても時間測定器は連続して測定し、１項目の設定件数
が終了した時点で、データ演算器はその試験項目ｎでの
全ての設定時の演算を一括して行い、同時に時間測定器
は次の試験項目ｎ＋１の測定を行うようにするものであ
る。つまり、図８に示す従来の測定シーケンスに対し
て、この発明は図４に示すように連続して同時に測定・
演算を繰り返し行う測定シーケンスで、トータル・テス
ト・タイムを短縮するものである。
に、この発明では、１項目のテスト間では設定を変更さ
せても時間測定器は連続して測定し、１項目の設定件数
が終了した時点で、データ演算器はその試験項目ｎでの
全ての設定時の演算を一括して行い、同時に時間測定器
は次の試験項目ｎ＋１の測定を行うようにするものであ
る。つまり、図８に示す従来の測定シーケンスに対し
て、この発明は図４に示すように連続して同時に測定・
演算を繰り返し行う測定シーケンスで、トータル・テス
ト・タイムを短縮するものである。
【０００９】請求項１の発明は、ゲートを通過したＤＵ
Ｔからの被測定信号を連続して時間測定器で測定し、同
時に被測定信号をカウントする第１カウンタＡに加え
て、予め定められた設定信号をカウントする第２カウン
タＢを設けて設定信号数を計数する。そして被測定信号
を第１カウンタが一定数カウントすると直ちに制御器よ
りテスタ・バスにリクエスト信号を送り、次設定の被測
定信号を送出させ受信するようにする。予め定められた
設定数を第２カウンタＢがカウントした後の最後の被測
定信号を測定すると、データ演算器の演算を開始させる
と同時に、次試験項目の被測定信号を送出させて時間測
定器は連続して測定を行う。つまり、この発明は、時間
測定器とデータ演算器を平行して同時に駆動させるもの
である。
Ｔからの被測定信号を連続して時間測定器で測定し、同
時に被測定信号をカウントする第１カウンタＡに加え
て、予め定められた設定信号をカウントする第２カウン
タＢを設けて設定信号数を計数する。そして被測定信号
を第１カウンタが一定数カウントすると直ちに制御器よ
りテスタ・バスにリクエスト信号を送り、次設定の被測
定信号を送出させ受信するようにする。予め定められた
設定数を第２カウンタＢがカウントした後の最後の被測
定信号を測定すると、データ演算器の演算を開始させる
と同時に、次試験項目の被測定信号を送出させて時間測
定器は連続して測定を行う。つまり、この発明は、時間
測定器とデータ演算器を平行して同時に駆動させるもの
である。
【００１０】請求項２の発明は、第２カウンタＢが入力
しカウントする信号を変えたものである。つまり、請求
項１での第１カウンタＡがカウントする被測定信号は一
定であり、第２カウンタＢがカウントする設定信号数は
予め定められている。そこで請求項２での第２カウンタ
Ｂは、この一定被測定信号数と予め定められた設定信号
数との積数の被測定信号をカウントしてその試験項目の
測定終了とし、データ演算器を駆動させると同時に次の
試験項目の被測定信号を測定を開始させるものである。
しカウントする信号を変えたものである。つまり、請求
項１での第１カウンタＡがカウントする被測定信号は一
定であり、第２カウンタＢがカウントする設定信号数は
予め定められている。そこで請求項２での第２カウンタ
Ｂは、この一定被測定信号数と予め定められた設定信号
数との積数の被測定信号をカウントしてその試験項目の
測定終了とし、データ演算器を駆動させると同時に次の
試験項目の被測定信号を測定を開始させるものである。
【００１１】
【発明の実施形態】以下にこの発明の実施の形態を実施
例と共に詳細に説明する。
例と共に詳細に説明する。
【００１２】
【実施例】図１にこの発明の一実施例の構成図を、図２
に他の実施例の構成図を示す。共に、図５、図７と対応
する部分には同一符号を付す。図１において、時間測定
装置３０にテスタ・バス１１からの設定信号が送られて
ゲート制御回路２０は駆動し、ゲート回路２１をオンす
る。同時にＤＵＴ１９から被測定信号が送られ、その被
測定信号をゲート回路２１を通して時間測定器２４で測
定すると同時に第１カウンタＡ２２でもカウントする。
に他の実施例の構成図を示す。共に、図５、図７と対応
する部分には同一符号を付す。図１において、時間測定
装置３０にテスタ・バス１１からの設定信号が送られて
ゲート制御回路２０は駆動し、ゲート回路２１をオンす
る。同時にＤＵＴ１９から被測定信号が送られ、その被
測定信号をゲート回路２１を通して時間測定器２４で測
定すると同時に第１カウンタＡ２２でもカウントする。
【００１３】第１カウンタＡ２２のカウント数が一定
数、例えば図３ｃに示すように４カウント計数すると制
御器２３を通してゲート制御回路２０を駆動してゲート
回路２１をオフにすると共に、テスタ・バス１１を通し
てＤＵＴ１９に次設定の試験信号を要求する。すると続
いて次の設定信号と被測定信号が送られてくるので、前
述と同様にして、時間測定器２４は被測定信号を測定す
る。以下同様にして、予め定められた設定数、例えば図
３ｄでは５つの設定数を測定する。第２カウンタＢ３１
はこの設定信号をカウントし、図３ｄでは５つの設定信
号をカウントし、５つ目の設定の４つの被測定信号測定
終了で試験項目ｎを終了するものとする。設定信号は被
測定信号の頭にあり、５つ目の設定信号の後に５つ目の
被測定信号が４信号続くからである。
数、例えば図３ｃに示すように４カウント計数すると制
御器２３を通してゲート制御回路２０を駆動してゲート
回路２１をオフにすると共に、テスタ・バス１１を通し
てＤＵＴ１９に次設定の試験信号を要求する。すると続
いて次の設定信号と被測定信号が送られてくるので、前
述と同様にして、時間測定器２４は被測定信号を測定す
る。以下同様にして、予め定められた設定数、例えば図
３ｄでは５つの設定数を測定する。第２カウンタＢ３１
はこの設定信号をカウントし、図３ｄでは５つの設定信
号をカウントし、５つ目の設定の４つの被測定信号測定
終了で試験項目ｎを終了するものとする。設定信号は被
測定信号の頭にあり、５つ目の設定信号の後に５つ目の
被測定信号が４信号続くからである。
【００１４】試験項目ｎの全ての設定数の被測定信号を
測定終了すると、制御器２３はデータ演算器２５に演算
開始を指示すると同時にテスタ・バス１１を通じて、例
えばテスト・プロセッサ１０側に測定終了信号を送出す
る。データ演算器２５は、直前に測定した測定データに
基づき、各設定での被測定信号の周期や周波数やパルス
幅など、必要なデータを演算して求め、演算終了後に求
めた試験データをテスタ・バス１１に送出する。テスタ
・プロセッサ１０側では、引き続きＤＵＴ１９と時間測
定装置３０とに試験信号を送出し、次の試験項目に移
り、時間測定装置３０に設定信号とＤＵＴ１９から被測
定信号を送出する。
測定終了すると、制御器２３はデータ演算器２５に演算
開始を指示すると同時にテスタ・バス１１を通じて、例
えばテスト・プロセッサ１０側に測定終了信号を送出す
る。データ演算器２５は、直前に測定した測定データに
基づき、各設定での被測定信号の周期や周波数やパルス
幅など、必要なデータを演算して求め、演算終了後に求
めた試験データをテスタ・バス１１に送出する。テスタ
・プロセッサ１０側では、引き続きＤＵＴ１９と時間測
定装置３０とに試験信号を送出し、次の試験項目に移
り、時間測定装置３０に設定信号とＤＵＴ１９から被測
定信号を送出する。
【００１５】このようにして、試験項目内の全ての設定
数の被測定信号を連続して測定し、全測定が終了してデ
ータ演算器２５は演算を開始し、同時に時間測定器２４
は次の試験項目を測定するものである。従って、時間測
定器２４の測定とデータ演算器２５の演算とは同時に、
平行して、連続して稼働するので、時間的なロスが無く
なる。今まで、一括測定する単位を試験項目毎として説
明してきたが、この単位は任意の予め定めた数でよい。
つまり、一試験項目を数分割してもよいし、あるいは数
試験項目をまとめてもよい。個々の機器に適した設計を
するとよい。
数の被測定信号を連続して測定し、全測定が終了してデ
ータ演算器２５は演算を開始し、同時に時間測定器２４
は次の試験項目を測定するものである。従って、時間測
定器２４の測定とデータ演算器２５の演算とは同時に、
平行して、連続して稼働するので、時間的なロスが無く
なる。今まで、一括測定する単位を試験項目毎として説
明してきたが、この単位は任意の予め定めた数でよい。
つまり、一試験項目を数分割してもよいし、あるいは数
試験項目をまとめてもよい。個々の機器に適した設計を
するとよい。
【００１６】（他の実施例）図２は他の実施例である。
図１と異なるところは、第２カウンタＢ３１の入力信号
とカウント数が異なることである。異なるところのみ説
明する。一設定での被測定信号を一定数、例えば図３ｃ
のように４信号とし、予め定める一試験項目の設定数を
５とすると、測定する信号数は上記の一定数４と予め定
めた設定数５との積数、つまり、４×５＝２０ とな
る。そこで、第２カウンタＢ３１はゲート回路２１から
の被測定信号を連続してカウントし、第１カウンタＡ２
２が計数する一定数と予め定められた設定信号数との積
数をカウントするものである。上記の例では２０信号を
一括測定の単位とする。この一単位をカウントすると、
データ演算器２５に演算開始の指示を与えることにす
る。
図１と異なるところは、第２カウンタＢ３１の入力信号
とカウント数が異なることである。異なるところのみ説
明する。一設定での被測定信号を一定数、例えば図３ｃ
のように４信号とし、予め定める一試験項目の設定数を
５とすると、測定する信号数は上記の一定数４と予め定
めた設定数５との積数、つまり、４×５＝２０ とな
る。そこで、第２カウンタＢ３１はゲート回路２１から
の被測定信号を連続してカウントし、第１カウンタＡ２
２が計数する一定数と予め定められた設定信号数との積
数をカウントするものである。上記の例では２０信号を
一括測定の単位とする。この一単位をカウントすると、
データ演算器２５に演算開始の指示を与えることにす
る。
【００１７】
【発明の効果】この発明は、以上説明したように構成さ
れているので、下記に記載されるような効果を奏する。
従来測定のＤＵＴアナログ性能測定方法は、図８に示す
ように、ＤＵＴ出力信号の立ち上がり時や立ち下がり時
の時間を時間測定器で測定し、周期や周波数やパルス幅
などの必要データをその都度データ演算器で演算により
求めていた。つまり、測定、演算、測定、演算の繰り返
しで、即ち測定、演算のシリーズで必要試験データを求
めていた。
れているので、下記に記載されるような効果を奏する。
従来測定のＤＵＴアナログ性能測定方法は、図８に示す
ように、ＤＵＴ出力信号の立ち上がり時や立ち下がり時
の時間を時間測定器で測定し、周期や周波数やパルス幅
などの必要データをその都度データ演算器で演算により
求めていた。つまり、測定、演算、測定、演算の繰り返
しで、即ち測定、演算のシリーズで必要試験データを求
めていた。
【００１８】この発明は、図４に示すように、測定を予
め定められたある一定区間の設定、例えば複数設定を有
する試験項目単位で連続して測定し、測定終了後にその
複数設定の測定データに基づき演算して、試験データを
それぞれの設定毎に求める。同時に時間測定器は次の測
定を行わせるので、測定と演算が平行して行われる。つ
まり、トータル・テスト・タイムを半減させることも可
能であり、大幅に削減できる。よって、その効果は大で
ある。
め定められたある一定区間の設定、例えば複数設定を有
する試験項目単位で連続して測定し、測定終了後にその
複数設定の測定データに基づき演算して、試験データを
それぞれの設定毎に求める。同時に時間測定器は次の測
定を行わせるので、測定と演算が平行して行われる。つ
まり、トータル・テスト・タイムを半減させることも可
能であり、大幅に削減できる。よって、その効果は大で
ある。
【図１】本発明の一実施例のＩＣテスタ用時間測定装置
の構成図である。
の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】図１、図２の動作を説明する説明図である。
【図４】図１、図２の実施例で測定するＩＣ測定シーケ
ンス図である。
ンス図である。
【図５】時間測定装置を用いるＩＣテスタの構成図例で
ある。
ある。
【図６】図５でＤＵＴの出力信号の時間測定を行う説明
図である。
図である。
【図７】従来のＩＣテスタ用時間測定装置の構成図の例
である。
である。
【図８】図６の例で測定するＩＣ測定シーケンス図であ
る。
る。
１３、３０ 時間測定装置 １０ テスタ・プロセッサ １１ テスタ・バス １２ デジタル・テスト部 １４ ＳＧ (Signal Generator) １５ ＰＶＭ／ＰＶＳ (Precision Voltage Me
asurement / Precision Voltage Source ) １８ テスト・ヘッド １９ 被測定デバイス（ＤＵＴ） ２０ ゲート制御回路 ２１ ゲート回路 ２２ 第１カウンタＡ ２３ 制御器 ２４ 時間測定器 ２５ データ演算器 ３１ 第２カウンタＢ
asurement / Precision Voltage Source ) １８ テスト・ヘッド １９ 被測定デバイス（ＤＵＴ） ２０ ゲート制御回路 ２１ ゲート回路 ２２ 第１カウンタＡ ２３ 制御器 ２４ 時間測定器 ２５ データ演算器 ３１ 第２カウンタＢ
Claims (2)
- 【請求項１】 アナログＩＣを試験するＩＣテスタに用
いられ、試験項目内で複数の設定信号毎にＤＵＴ（１
９）からの被測定信号を測定して演算する時間測定器に
おいて、 ＤＵＴ（１９）からの被測定信号をゲート回路（２１）
を通して少なくとも立ち上がり時の時間を測定する時間
測定器（２４）と、 上記ＤＵＴ（１９）からの被測定信号をゲート回路（２
１）を通して一定数計数して、ゲート回路（２１）をオ
フに駆動させる第１カウンタＡ（２２）と、 予め定められた設定信号数を計数後、最後の被測定信号
を測定すると、データ演算器（２５）の演算を時間測定
器（２４）の測定データに基づいて開始させる第２カウ
ンタＢ（３１）と、 を具備していることを特徴とするＩＣテスタ用時間測定
装置。 - 【請求項２】 第２カウンタＢ（３１）は、ゲート回路
（２１）からの出力信号を第１カウンタＡ（２２）が計
数する一定数と、予め定められた設定信号数との積数の
被測定信号を計数してデータ演算器（２５）の演算を開
始させることを特徴とする請求項１記載のＩＣテスタ用
時間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269391A JPH0990001A (ja) | 1995-09-22 | 1995-09-22 | Ｉｃテスタ用時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269391A JPH0990001A (ja) | 1995-09-22 | 1995-09-22 | Ｉｃテスタ用時間測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0990001A true JPH0990001A (ja) | 1997-04-04 |
Family
ID=17471761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7269391A Withdrawn JPH0990001A (ja) | 1995-09-22 | 1995-09-22 | Ｉｃテスタ用時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0990001A (ja) |
-
1995
- 1995-09-22 JP JP7269391A patent/JPH0990001A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320982A (ja) | 半導体電子回路 | |
| KR100220672B1 (ko) | 병렬구조를 갖는 시간간격 측정기 | |
| US4712061A (en) | Small propagation delay measurement for digital logic | |
| JPS61278766A (ja) | カウンタ装置 | |
| JPH0990001A (ja) | Ｉｃテスタ用時間測定装置 | |
| US3978322A (en) | Measurement system for timer | |
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| Irshid et al. | A simple programmable frequency meter for low frequencies with known nominal values | |
| JPH0926468A (ja) | 半導体試験装置における周波数／周期測定装置 | |
| SU1003011A1 (ru) | Стробоскопический измеритель временных интервалов | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH0331939A (ja) | 集積回路 | |
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JPS61117466A (ja) | 伝搬遅延時間の測定方法 | |
| JPS62209374A (ja) | マイクロコンピユ−タの試験方法 | |
| JPS62249081A (ja) | 半導体集積回路 | |
| SU647695A1 (ru) | Устройство дл контрол динамических параметров интегральных микросхем | |
| SU1149194A1 (ru) | Устройство дл контрол динамических параметров интегральных схем | |
| SU1541487A1 (ru) | Устройство дл резонансных испытаний изделий | |
| SU1167550A1 (ru) | Измеритель динамических параметров электронных блоков | |
| JPH04198773A (ja) | 半導体装置の試験装置 | |
| SU1439676A1 (ru) | Устройство дл контрол магнитных дисков | |
| JPH03102266A (ja) | パルス幅測定器 | |
| SU697962A1 (ru) | Измеритель флюктуаций периодов следовани импульсов | |
| JPH0389180A (ja) | 期待パターンの後半反転回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |