JPH0983882A - ビデオキャプチャ装置 - Google Patents

ビデオキャプチャ装置

Info

Publication number
JPH0983882A
JPH0983882A JP7230056A JP23005695A JPH0983882A JP H0983882 A JPH0983882 A JP H0983882A JP 7230056 A JP7230056 A JP 7230056A JP 23005695 A JP23005695 A JP 23005695A JP H0983882 A JPH0983882 A JP H0983882A
Authority
JP
Japan
Prior art keywords
image
mode
video
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7230056A
Other languages
English (en)
Other versions
JP3434093B2 (ja
Inventor
Susumu Ueda
進 植田
Daikou Akashi
大甲 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23005695A priority Critical patent/JP3434093B2/ja
Publication of JPH0983882A publication Critical patent/JPH0983882A/ja
Application granted granted Critical
Publication of JP3434093B2 publication Critical patent/JP3434093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 大容量の画像データを扱うことによる処理速
度の低下を招いても、精細な画像データを取込むことを
目的とする。 【解決手段】 ビデオキャプチャ装置において、動画を
表示する動画モードと、静止画像の取り込みを行うモー
ドであって前記動画モードよりも高品位となる画像取込
モードとの2つのモードを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パソコン、ワープ
ロ、その他マルチメディア対応情報機器等に使用される
ビデオキャプチャ装置に関する。
【0002】
【従来の技術】パソコン、ワープロに代表されるマルチ
メディア情報機器において、画像データを扱うことは必
修事項となっている。しかし画像データは、その美しさ
を追求すれば解像度、表示色数が増えることにより、必
然的に大容量のデータとなる。この大容量のデータを表
示装置がリアルタイムで扱う場合、1画面分の画像デー
タを扱うためのメモリ・アクセス時間が、画像データの
表示品位に比例して長くなることから、表示回路の動作
を高速化しない限り、動画表示時のコマ落ち等の問題が
発生する。
【0003】この問題を回避するために、例えば特開平
7-72851号公報に記載された発明では、ビデオ・メモリ
への書き込み、読み出しのバスを分離している。ビデオ
・メモリへのバスを分離することは、ビデオ・メモリへ
の書き込み読み出し回路を、個別に制御することができ
る。これはビデオ・メモリに対して画像データの、書き
込み読みだしの動作がが同時に行えることによって、メ
モリアクセスに必要とする時間を軽減している。その結
果大容量の画像データをリアルタイムで表示することを
実現している。
【0004】しかしながら、特開平7-72851号公報に記
載された発明を含む従来の技術に於いては、情報機器の
オペレータが作業の目的として、高品位の画像データを
必要としているか否かにかかわらず、大容量のデータを
扱っていることに変わりはない。その結果表示装置全体
として、動作速度を高速化することにより、データ転送
に要する時間を短縮し、肥大化するデータに対応してい
た。
【0005】
【発明が解決しようとする課題】
〈請求項1〉ビデオキャプチャ装置による画像取込は、
2つの作業から成り立っている。一つ目はビデオキャプ
チャ装置に入力された画像信号が、画像取込の対象とな
る画像データか否かを確認する確認作業であり、二つ目
はビデオキャプチャ装置に入力された画像信号を、画像
データとして取込む取込作業である。
【0006】この2つの作業は矛盾する点を含んでい
る。画像データはその精細さと鮮やかさを追求すれば、
その画像データが有するデータ容量は必然的に増加する
ことが問題となる主因である。取込作業においては、大
容量の画像データを扱うことによる処理速度の低下を招
いても、精細な画像データを取込むことを目的とする。
しかし入力された画像信号を、オーバーレイ表示を行っ
て確認するだけであれば、画像信号として入力された信
号が十分確認できることが目的であって、オーバーレイ
表示装置全体の動作速度を低下させるほどの高品位な画
像データを扱う必要はない。この矛盾点を解決するため
に回路の動作速度を高速化させることが行われており、
高速で動作する回路を実現するために、技術的な問題点
とコスト的な問題点を含んでいる。
【0007】〈請求項2〉画像データが有するデータ量
の増大原因として、扱える色数の増加が上げられる。表
示できる色数を増加させる事は、鮮やかな画像を表現す
るために必要不可欠である。しかし1ドットを表現する
ために必要とするビット数が増える事により、画像デー
タ全体として扱わなければならないデータ量の増加原因
となっている。
【0008】入力された画像信号を取込む取込作業にお
いては、画像データのデータ量の増加につながっても、
鮮やかな画像データを取込む事が目的である。しかし入
力された画像信号をオーバーレイ表示で確認するだけで
あれば、細かな色合いを確認する事は現実的に不可能で
ある。またその様な画像データを扱っても実際にデータ
としては残らない。この現実的にはあまり意味を持たな
い情報を扱うために、表示装置の動作速度を高速化させ
ている。
【0009】〈請求項3〉ビデオキャプチャ装置の動作
モードを2つに分けることにより、表示装置の動作速度
の高速化を押さえることができる。しかしビデオキャプ
チャ回路としては、基本的には同一の画像情報でありな
がら、条件の異なったデータを扱わなければならないと
いう、新たな問題が発生する。この異なった条件のデー
タを同一のメモリ空間上で扱うことは、概念的な混乱を
招きやすくする。その結果設計上のミスを誘発しかねな
い。
【0010】〈請求項4〉確認作業と取込作業は切り替
えて使用すること、またこれら2つの作業が使用する画
像情報は、本来同一の物であり、また常に書き換えられ
るものである。このため確認作業と取込作業が使用する
メモリ空間は、物理的に同一のメモリ空間が使用でき、
また同一のメモリ空間を使用したほうが物理的には有効
利用したことになる。
【0011】〈請求項5〉ビデオキャプチャ回路の動作
概念を明確にする上で、画像情報の確認作業と取込作業
の使用するメモリ空間を、分けたほうが理解しやすくま
た設計上のミスも発生しにくい。しかし物理的には同一
のメモリ空間を使用したほうが、実際の回路規模として
縮小できる。
【0012】この2つの課題は明らかに矛盾しており、
設計者は開発上の概念を明瞭にすることと物理的に使用
部品を有効利用することとのどちらかを選択しなければ
ならない。
【0013】
【課題を解決するための手段】
〈請求項1〉ビデオキャプチャ装置において、動画を表
示する動画モードと、静止画像の取り込みを行うモード
であって前記動画モードよりも高品位となる画像取込モ
ードとの2つのモードを有し、動画モードでは画像デー
タの取込精度を制限することでデータ量を圧縮し、画像
取込モードでは画像データの取込精度の制限を行わな
い。
【0014】詳細には、ビデオキャプチャ回路の動作を
動画モードと画像取込モードに分けることにより、各モ
ードにおける画像データの表示品位を目的に応じて分け
ることができる。そこで、動画モードにおいては表示品
位を下げることにより、画像データが有するデータ量を
減らし、その結果ビデオ・メモリに対するアクセス時間
を軽減できる。画像取込モードにおいては表示品位をも
とに戻すことにより、画像データが有するデータ量を増
やし、その結果精細な画像を取込むことができる。
【0015】〈請求項2〉請求項1記載の発明におい
て、前記画像取込モードにおける色数が前記動画モード
における色数よりも多くする。つまり、動画モードにお
いて扱うことができる色数を制限して、画像取込モード
において扱うことができる色数よりも少なくすることに
よって、1ドットを表現するために必要とするデータ量
が少なくなる。その結果、動画モードにて扱う画像デー
タ全体として情報の圧縮が実現できる。
【0016】〈請求項3〉請求項1記載の発明におい
て、ビデオキャプチャ用メモリにおいて、動画モード用
のメモリ空間と画像取込モード用のメモリ空間との2つ
のメモリ空間を有するものである。
【0017】詳細には、ビデオキャプチャ回路が使用す
るメモリ空間を2つに分ける。そして、動画モード、画
像取込モードそれぞれのモードにたいして独立したアド
レス空間を割り付ける。その結果、ビデオキャプチャ回
路を作成する上で、回路構成が明瞭になると共に、各モ
ードの回路的な切り分けを行いやすくする。
【0018】〈請求項4〉請求項1記載の発明におい
て、動画モードと画像取込モードとの異なるモードにお
いて、同一のメモリを使用するものである。
【0019】動画モードと画像取込モードは同時に動作
することはなく、それぞれのモードが有するメモリ空間
は、同一の画像信号によって常時書き換えが行われてい
る。その結果、動画モード用メモリと画像取込モード用
メモリは異なった条件のもとで動作しているにもかかわ
らず、現実的には同一のメモリを使用することができ
る。そこで、動画モード用メモリ空間と画像取込モード
用メモリ空間をオーバーラップさせ、動画表示の場合と
画像取込の場合とで同一のメモリ空間を使い分ける。各
モードにおけるメモリ空間を同一の物を使用すること
で、ビデオキャプチャ装置が必要とするメモリの量を抑
制できる。
【0020】〈請求項5〉請求項1記載の発明におい
て、仮想アドレスを実アドレスに変換するアドレスデコ
ーダを用いて、一つのメモリを動画モード用メモリと画
像取込モード用メモリとの2つのメモリを有するように
見せかけるものである。
【0021】詳細には、ビデオキャプチャ回路がビデオ
RAMをアクセスする際に、アドレスデコーダを介在さ
せる。このアドレスデコーダによって、ビデオキャプチ
ャ回路の側からは仮想メモリ空間として、動画表示用メ
モリ空間と静止画像取込用メモリ空間は、異なったメモ
リ空間として扱わせる。しかし、実際に使用される物理
的なメモリ空間にたいしては、実アドレスとして同一の
アドレスをアクセスさせることにより、ビデオRAM側
のアドレスを実アドレスとして扱うことができる。
【0022】
【発明の実施の形態】以下に、マルチメディア情報機器
における本発明の実施例を示す。実施条件として表示空
間はVGA(640×480ト゛ット)1600万色とし、ビデオキャ
プチャの性能もVGA(640×480ト゛ット)1600万色とす
る。
【0023】図1はパーソナルコンピュータ等情報機器
において、パーソナルコンピュータそのものの表示を行
う一般表示画面101と、VTR,TV,VIDEO−C
D等から入力された画像信号を一般表示画面101に重ね
あわせて表示するキャプチャ画面102とを表示させた場
合の概略図である。
【0024】図2は図1のような表示を行うためのシス
テム構成図である。図2において、表示制御回路201は
オーバーレイ表示機能を有したパソコンの表示回路全般
を制御する回路である。表示制御回路201は、ビデオキ
ャプチャを行うためのビデオキャプチャ回路202と、一
般表示画面101の表示とキャプチャ画面102のオーバーレ
イ表示をするためのビデオ・コントローラ203とを内蔵
しており、表示制御回路201全体としてビデオ・データ
バス204、ビデオ・アドレスバス205、アドレス・デコー
ダ206を介してビデオRAM207に接続されている。ま
た、表示制御回路201は情報処理装置本体のVLバス250
に接続されており、表示装置としてアナログRGB210
を介してCRTディスプレイ213とディジタルRGB211
を介してフラット・パネル・ディスプレイ214をサポー
トしている。さらにビデオキャプチャ回路202は、ディ
ジタルビデオ信号YUV212を介してディジタル・ビデ
オ・デコーダ220及び、MPEGデコーダ230に接続され
ている。ディジタル・ビデオ・デコーダ220はビデオ入
力端子221を介してTV222,VTR223,TVチューナー2
24に接続され外部からのビデオ信号が入力可能である。
MPEGデコーダ230は、ワークエリアとしてRAM231
に接続されており、また情報処理装置本体のISAバス
251に接続され、ISA−BUS251を介してCD−RO
M240よりVIDEO−CD等のデータを受け取ること
ができる。
【0025】図2の表示システム全体の流れは、一般表
示画面101を表示するために、情報処理装置本体の制御
信号及び一般表示画面101の一般表示データをビデオ・
コントローラ203が受け取る。ビデオコントローラ203は
情報処理装置本体より受け取った一般表示データを、ビ
デオRAM207に記録すると共に、CRTディスプレイ2
13、フラット・パネル・ディスプレイ214に出力する。
【0026】ビデオキャプチャ回路202はディジタルビ
デオ信号YUV212を介してMPEGデコーダ230からV
IDEO−CDのビデオ信号を、またディジタル・ビデ
オ・デコーダ220からVTR223等より出力されたビデオ
信号を受け取る。さらにビデオキャプチャ回路202は、
受け取ったビデオ信号をキャプチャ画像データに変換
し、ビデオキャプチャ用のフレームバッファとして使用
するビデオRAM207に記録すると共に、ビデオキャプ
チャ空間302に記録されたキャプチャ画像データを読み
だし、キャプチャ画像としてビデオ・コントローラ203
に対して出力する。ビデオ・コントローラ203は一般表
示データを基に作成した一般表示画面の上に、ビデオキ
ャプチャ回路202から受け取ったキャプチャ画像を、キ
ャプチャ画面102にオーバーレイ表示として重ねあわせ
る。その結果できあがった図1の様な画像をCRTディ
スプレイ213及びフラット・パネル・ディスプレイ214に
出力する。
【0027】ビデオキャプチャ回路202はキャプチャ画
像データをビデオキャプチャ空間302に対して読み書き
を行うが、扱う画像データが仮に横640ドット×縦4
80ドット×24Bit(RGB各8Bit:1600万色に
対応)とするならば、一画面あたりのキャプチャ画像デ
ータは900KByteになる。この巨大なデータをリアル
タイムで扱うことは、表示システムに対して大きな負担
となる。
【0028】〈請求項1の実施例〉表示システムがオー
バーレイ表示を行っているだけの間は、動画モードとし
てキャプチャ画像データに対して、データの間引きを行
いデータ量を圧縮し、静止画像を取込む場合は画像取込
モードとしてキャプチャ画像データのすべての情報を扱
う。その結果キャプチャ画像データをリアルタイムで扱
う場合、ビデオキャプチャ回路202とビデオRAM207の
アクセス回数が減り、ビデオデータバス204、ビデオア
ドレスバス205に時間的な余裕ができる。静止画像を取
込む場合は時間的な余裕を考慮する必要がないため、大
容量のデータを扱うことが出来る。
【0029】〈請求項2の実施例〉上記のデータ圧縮を
扱う色数を制限することにより実現する。例えば扱う色
数を1600万色から256色まで制限することによっ
て、各ドット毎のビット数が24Bit必要であったもの
から8Bitで足りるようになり、画面全体で900KByte
の容量を有していたデータが300KByteにまで圧縮さ
れたデータになる。実際の色データの圧縮には幾つか種
類があるが、図3の場合はRGB各8Bit合計24Bitの
元データ301に対して、赤302のR7、R6、R5の3Bi
tを赤312、緑303のG7、G6、G5の3Bitを緑313、
青304のB7、B6の2Bitを青314として、合計8Bitを
もって圧縮データ411としている。動画モードにおいて
ビデオキャプチャ回路202がビデオRAM207に対してア
クセスする場合、圧縮データ311を用いることによって
元データ301を用いた場合と比較して、アクセスに必要
とする時間が1/3となる。取込モードにおいては、元
データ301を用いることによってフルカラーの画像デー
タとして取込むことができる。
【0030】〈請求項3の実施例〉上記のような2つの
モードを有するビデオキャプチャ回路は扱うデータ構造
として2つの種類がある。そこでこのようなビデオキャ
プチャ回路を構成する上で、回路の構成概念を簡素化す
るために、表示制御回路201が有するメモリ空間を図4
のように設ける。図4において一般表示空間401はビデ
オ・コントローラ203が、一般表示画面101を表示するた
めに使用するメモリ空間である。画像取込空間402はビ
デオキャプチャ回路202が静止画像を取込むために使用
するメモリ空間である。動画フレーム・バッファ403は
ビデオキャプチャ回路202が動画を表示するために、フ
レーム・バッファとして使用するメモリ空間である。
【0031】ビデオキャプチャ回路202は静止画像を取
込む時、元データ301を用いて画像取込空間402をアクセ
スする。またオーバーレイ表示として動画を表示する
時、圧縮データ311を用いて動画フレーム・バッファ403
をアクセスする。
【0032】圧縮データ311を用いた場合の一画面あた
りの画像データの容量は、元データ301を用いた場合の
一画面あたりの画像データの容量と比較して、小さな情
報となっている。このため動画フレーム・バッファ403
は、画像取込空間402と比較して小さなメモリ空間とし
ている。
【0033】〈請求項4の実施例〉ビデオキャプチャ回
路202の動作として、動画表示を行う機能と、静止画像
を取込む機能が同時に動作することはない。また画像取
込空間402と動画フレームバッファ403に記録されるデー
タは、ビデオキャプチャ回路202によって常に書き換え
られるデータである。さらに画像取込空間402と動画フ
レームバッファ403に記録されたデータは、ビデオキャ
プチャ回路202がディジタルビデオ信号YUV212を介し
て受け取った画像データであるため、基本的には同じデ
ータである。このため画像取込空間402と動画フレーム
バッファ403が使用するメモリ空間は、同一の空間を使
用することができる。そこでビデオRAM207のメモリ
空間を図5のように画像取込時501と動画表示時551の2
つの状態に分けて使用する。
【0034】〈請求項5の実施例〉ビデオキャプチャ回
路202の回路構成において、図4のようなメモリマップ
を使用したほうが、構成概念としてシンプルであり、ま
た動画表示モードと静止画像取込みモードの回路の切り
分けが簡単である。しかしながら図5のように同一のメ
モリ空間を使い分けたほうが、実際の回路にて使用する
メモリの量が少なくて済む。そこで表示制御回路201と
ビデオRAM207の間にアドレス・デコーダ206を設け
る。
【0035】アドレス・デコーダ206は概念的に図6の
ような操作を行っている。アドレス・デコーダ631表示
制御回路201から出力されたアドレスを仮想アドレス601
として扱い仮想アドレス601に対応した実アドレス651を
出力する。仮想アドレス601における一般表示空間602は
実アドレス651の一般表示空間652として出力され、仮想
アドレス601の画像取込空間603は実アドレス651の画像
取込空間653として出力される。この仮想アドレス601の
0000(H)から07FF(H)までは、実アドレス651
の 0000(H)から07FF(H)までと一対一で対応し
ている。しかし仮想アドレス601における動画フレーム
・バッファ604の 0800(H)から09FF(H)まで
は、実アドレス651の動画フレーム・バッファ654の 0
400(H)から05FF(H)として出力される。ここで実
アドレス651における画像取込空間653の一部と、動画フ
レーム・バッファ654の全部はオーバーラップしてお
り、現実的に図5のようなメモリ構成を実現できる。
【0036】
【発明の効果】
〈請求項1〉動画モードと画像取込モードは本来目的と
するところが異なる。画像取込モードにおいては、より
精細で鮮やかな画像データが取込めることが最重要課題
である。それにたいし動画モードにおいては、入力され
た画像信号を確認することが目的である。更に動画モー
ドにおいては、表示された画像の細部まで確認すること
は難しく、むしろスムーズな画像の変化が要求される。
現状ではこの問題にたいし、表示装置の動作を高速化す
ることで補っている。しかしながら表示回路の高速化は
回路構成の難しさと、それに伴う大幅なコストアップ要
因を含んでいる。そこで動画モードでは画像データの取
込精度を制限することでデータ量を圧縮し、メモリアク
セスにかかる負荷を軽減すると共に、動画表示時のコマ
落ちを無くす。画像取込モードでは画像データの取込精
度を向上させることで、精細な画像データを取込むこと
ができる。
【0037】この結果、ビデオキャプチャ回路の動作を
極端に高速化させる必要がなくなり、それに伴う回路構
成の簡易さとコストの抑制ができる。
【0038】〈請求項2〉表示された画像が常に変化す
る動画モードにおいて、細かな色合いを認識することは
難しい。そこで動画モードにて扱うことができる色数
を、画像取込モードにて扱うことができる色数よりも少
なくする。これによって動画モードにおいて、1ドット
を表現するために必要とするデータ量が少なくなる。そ
の結果動画モードにて扱う画像データ全体として情報の
圧縮が実現でき、メモリアクセスにかかる回路の負担が
軽減できる。
【0039】〈請求項3〉ビデオキャプチャ回路が使用
するメモリ空間を2つに分ける。そして、動画モード、
画像取込モードそれぞれのモードにたいして独立したア
ドレス空間を割り付ける。その結果ビデオキャプチャ回
路を作成する上で、回路構成が明瞭になると共に、各モ
ードの回路的な切り分けを行いやすくする。
【0040】〈請求項4〉動画モードと画像取込モード
がそれぞれのメモリ空間を有することは、使用するメモ
リの量が増えることによるコストアップの要因を含んで
いる。しかしながら動画モードと画像取込モードは同時
に動作することはなく、さらにそれぞれのモードが有す
るメモリ空間は、現実的に同一の空間を使用することが
できる。そこで各モードにおけるメモリ空間を同一の物
を使用することで、ビデオキャプチャ装置が必要とする
メモリの量を抑制できる。
【0041】〈請求項5〉ビデオキャプチャ回路が扱う
メモリ空間として、動画モード用のメモリ空間と画像取
込用のメモリ空間は、分離したほうが扱いやすい。しか
し物理的には同一の空間を使用できるにもかかわらず、
2つの空間を所有することは現実的に好ましくない。そ
こでビデオキャプチャ装置がビデオRAMをアクセスす
る際に、アドレスデコーダを介在させる。このアドレス
デコーダによって、ビデオキャプチャ装置の側からは動
画表示用メモリ空間と静止画像取込用メモリ空間は、異
なったメモリ空間として扱わせる。しかし実際にはは、
アドレスデコーダによって同一のアドレスをアクセスさ
せる。これによってビデオキャプチャ装置側の回路を、
概念的にも構成的にもシンプルで回路構成も十分切り分
けが行われている上、表示装置が所有するメモリを有効
に使用するという、2つの条件を同時に満足することが
できる。
【図面の簡単な説明】
【図1】本発明のビデオキャプチャ装置によるオーバー
レイ表示の画面表示例を示す図である。
【図2】本発明のシステム構成図である。
【図3】本発明における画像データの扱いを説明する図
である。
【図4】本発明のビデオキャプチャ回路側のメモリマッ
プを説明する図である。
【図5】本発明のビデオRAM側のメモリマップを説明
する図である。
【図6】本発明のアドレス・デコーダの動作概念を説明
する図である。
【符号の説明】
101 一般表示画面 102 キャプチャ画面 201 表示制御回路 202 ビデオキャプチャ回路 204 ビデオ・データバス 205 ビデオ・アドレスバス 206 アドレス・デコーダ 207 ビデオRAM 210 アナログRGB 211 ディジタルRGB 212 ディジタルビデオ信号YUV 213 CRTディスプレイ 214 フラット・パネル・ディスプレイ 220 ディジタル・ビデオ・デコーダ 221 ビデオ入力端子 222 TV 223 VTR 224 チューナー 230 MPEGデコーダ 231 MPEGワークRAM 240 CD−ROM 250 VL−BUS 251 ISA−BUS

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ビデオキャプチャ装置において、動画を
    表示する動画モードと、静止画像の取り込みを行うモー
    ドであって前記動画モードよりも高品位となる画像取込
    モードとの2つのモードを有することを特徴とするビデ
    オキャプチャ装置。
  2. 【請求項2】 前記画像取込モードにおける色数が前記
    動画モードにおける色数よりも多いことを特徴とする請
    求項1記載のビデオキャプチャ装置。
  3. 【請求項3】 ビデオキャプチャ用メモリにおいて、動
    画モード用のメモリ空間と画像取込モード用のメモリ空
    間との2つのメモリ空間を有することを特徴とする請求
    項1記載のビデオキャプチャ装置。
  4. 【請求項4】 動画モードと画像取込モードとの異なる
    モードにおいて、同一のメモリを使用することを特徴と
    する請求項1記載のビデオキャプチャ装置。
  5. 【請求項5】 仮想アドレスを実アドレスに変換するア
    ドレスデコーダを用いて、一つのメモリを動画モード用
    メモリと画像取込モード用メモリとの2つのメモリを有
    するように見せかけることを特徴とする請求項1記載の
    ビデオキャプチャ装置。
JP23005695A 1995-09-07 1995-09-07 ビデオキャプチャ装置 Expired - Fee Related JP3434093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23005695A JP3434093B2 (ja) 1995-09-07 1995-09-07 ビデオキャプチャ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23005695A JP3434093B2 (ja) 1995-09-07 1995-09-07 ビデオキャプチャ装置

Publications (2)

Publication Number Publication Date
JPH0983882A true JPH0983882A (ja) 1997-03-28
JP3434093B2 JP3434093B2 (ja) 2003-08-04

Family

ID=16901873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23005695A Expired - Fee Related JP3434093B2 (ja) 1995-09-07 1995-09-07 ビデオキャプチャ装置

Country Status (1)

Country Link
JP (1) JP3434093B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320151B1 (ko) * 1999-12-15 2002-01-17 최광섭 다중 영상신호저장 제어장치
US7092585B2 (en) 2000-03-31 2006-08-15 Pioneer Corporation Method and apparatus for processing both static and moving images
JP2013542649A (ja) * 2010-09-20 2013-11-21 クゥアルコム・インコーポレイテッド 仮想ビデオ・キャプチャ・デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320151B1 (ko) * 1999-12-15 2002-01-17 최광섭 다중 영상신호저장 제어장치
US7092585B2 (en) 2000-03-31 2006-08-15 Pioneer Corporation Method and apparatus for processing both static and moving images
JP2013542649A (ja) * 2010-09-20 2013-11-21 クゥアルコム・インコーポレイテッド 仮想ビデオ・キャプチャ・デバイス

Also Published As

Publication number Publication date
JP3434093B2 (ja) 2003-08-04

Similar Documents

Publication Publication Date Title
US5335321A (en) Scalable multimedia platform architecture
US5640543A (en) Scalable multimedia platform architecture
JP3442252B2 (ja) ソフトウェアによるmpegデコーダに対してyuvデータフォーマット変換を支援するハードウェア
JP3268779B2 (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
US6570626B1 (en) On-screen display format reduces memory bandwidth for on-screen display systems
US5345554A (en) Visual frame buffer architecture
JP3720897B2 (ja) 動画表示方法およびコンピュータシステム
CN113132650A (zh) 一种视频图像显示处理控制装置、方法及显示终端
US20060140036A1 (en) Memory controller, display controller, and memory control method
US20060033753A1 (en) Apparatuses and methods for incorporating an overlay within an image
JP3434093B2 (ja) ビデオキャプチャ装置
US6323868B1 (en) System and method for frame and field memory access in a wide-word memory
JPH10210501A (ja) デジタルスチルカメラのメモリ制御回路
JP2001222270A (ja) ビデオ信号処理システム及びビデオ信号処理方法
JP3029375B2 (ja) コンピュータ及びコンピュータに用いられるカード
US20020067427A1 (en) Method for assisting video compression in a computer system
JP2000354193A (ja) カメラシステムおよび映像信号処理方法
JPH0778720B2 (ja) 画像合成装置
JPH06215120A (ja) 動態化された映像シーケンスを実時間で取り込み再生するシステム
JP3862976B2 (ja) 表示機構
US20020126225A1 (en) Video apparatus, notably video decoder, and process for memory control in such an apparatus
JP2576029B2 (ja) 表示制御装置
JPH1166289A (ja) 画像信号処理回路
US6987545B1 (en) Apparatus for assisting video compression in a computer system
US20020154081A1 (en) Liquid crystal display apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees