JPH0983347A - マルチ・ポートｒａｍを有するフィールド・プログラマブル・ゲート・アレー - Google Patents

マルチ・ポートｒａｍを有するフィールド・プログラマブル・ゲート・アレー

Info

Publication number
JPH0983347A
JPH0983347A JP8192623A JP19262396A JPH0983347A JP H0983347 A JPH0983347 A JP H0983347A JP 8192623 A JP8192623 A JP 8192623A JP 19262396 A JP19262396 A JP 19262396A JP H0983347 A JPH0983347 A JP H0983347A
Authority
JP
Japan
Prior art keywords
ram
port
cells
read
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8192623A
Other languages
English (en)
Inventor
Kai-Kit Ngai
ヌガイ カイ−キット
Satwant Singh
シング サトワント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A T and T I P M CORP
AT&T Corp
Original Assignee
A T and T I P M CORP
AT&T Corp
AT&T IPM Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A T and T I P M CORP, AT&T Corp, AT&T IPM Corp filed Critical A T and T I P M CORP
Publication of JPH0983347A publication Critical patent/JPH0983347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 各ポートで読み出し／書き込みを行うマルチ
・ポートＲＡＭを実現可能なＦＰＧＡを提供する。 【解決手段】 第１、第２ＲＡＭセル（１０２、１０
８）と、ＲＡＭセルの接続、切り離しに使われるプログ
ラム可能なスイッチング・デバイス（１１４）を含む、
複数の機能を実現するためのルック・アップ・テーブル
（ＬＵＴ）を含む、プログラマブル・ファンクション・
ユニット（ＰＦＵ）を有する、フィールド・プログラマ
ブル・ゲート・アレー（ＦＰＧＡ）。第１、第２ＲＡＭ
セルは、対応する第１、第２読み出し／書き込みポート
（１０４、１１０）に接続される。ＲＡＭセルは、スイ
ッチング・デバイスによって切り離される時シングル・
ポートＲＡＭとして独立して機能する。しかし、ＲＡＭ
セルは、スイッチング・デバイスによって接続される
時、二重ポートＲＡＭとして集合的に機能するためデー
タを分け合う。二重ポートＲＡＭセルは、第１、第２書
き込み／読み出しポートの両方によってアクセス出来
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、プログラ
ム可能な論理デバイスに関し、詳細には、プログラマブ
ル・ファンクション・ユニットを利用するフィールド・
プログラマブル・ゲート・アレーに関する。
【０００２】
【従来の技術】特殊用途向集積回路（ＡＳＩＣ）は、多
様な機能を果たすようプログラム出来るマイクロプロセ
ッサと反対に、特定の機能を果たすよう設計されてい
る。ＡＳＩＣの主要な利点は、通常ユニットのコストが
低く、性能が高いことである。ＡＳＩＣは、普通、カス
タム・標準セル、ロジックの物理的配置（ＰＰＬ）、ゲ
ート・アレー、またはフィールド・プログラマブル・ゲ
ート・アレー（ＦＧＰＡ）といった設計手法を利用す
る、何らかの形態の相補形金属酸化膜半導体（ＣＭＯ
Ｓ）技術を使って製造される。
【０００３】ゲート・アレーとＦＰＧＡは、望ましい論
理機能を達成するために、多数の方法で相互接続される
一定の組み合わせのゲート構造を含む、セミ・カスタム
・デバイスである。ゲート・アレーでは、相互接続パタ
ーンは、製造者によって、カスタマイズされた処理マス
クを使って決定される。ＦＰＧＡでは、相互接続パター
ンはユーザーによって電気的にプログラムされる。
【０００４】ＦＰＧＡは、一般に、プログラマブル・フ
ァンクション・ユニット（ＰＦＵ）の配列を含む。ＰＦ
Ｕは、組み合わせ可能論理ブロック（ＣＬＢ）または組
み合わせ可能論理エレメント（ＣＬＥ）とも呼ばれる。
各ＰＦＵは、小さなプログラム可能な論理ブロックで、
１つかそれ以上の入力ライン、１つかそれ以上の出力ラ
イン、１つかそれ以上のラッチ、１つかそれ以上のルッ
ク・アップ・テーブル（ＬＵＴ）を含むことが多い。普
通入力ラインは出力ラインより数が多く、各入力ライン
は、専用データ・ラインか専用制御ラインのどちらかで
ある。ＬＵＴは、一般組み合わせまたは制御論理、読み
だし専用メモリ（ＲＯＭ）、ランダム・アクセス・メモ
リ（ＲＡＭ）、入出力ライン間のデータ・パス機能を含
む、多様な機能を果たすようプログラム出来る。こうし
て、ＬＵＴは、対応するＰＦＵが、汎用論理として機能
するのか、加算器、減算器、計数器、累算器、レジスタ
といった特殊なモードで機能するのか、またはシングル
・ポートＲＯＭ、シングル・ポートＲＡＭといったメモ
リ・セルとして機能するのかを決定する。場合によって
は、ＬＵＴは、ラッチとは比較的無関係に使うことが出
来る。ＦＰＧＡは、通常１００から１０００個台の本質
的に同一のＰＦＵを含む。
【０００５】ＦＰＧＡはまた、ＰＦＵを取り囲むプログ
ラマブル・インターコネクション・ネットワークも含
む。インターコネクション・ネットワークは、プログラ
マブル・クロスポイント・スイッチと、様々なＰＦＵを
選択的に接続するためのメタル・インターコネクト・セ
グメント（ルーティング・ノード）を含む。クロスポイ
ント・スイッチは、プログラマブル・インターコネクト
・ポイント（ＰＩＰ）とも呼ばれる。クロスポイント・
スイッチは、信号の切り換え、増幅、アイソレーション
を提供する。メタル・インターコネクト・セグメント
は、ＦＰＧＡの水平・垂直軸について対称に配置され
る。
【０００６】ＦＰＧＡの機能は、ＰＦＵとインターコネ
クション・ネットワークの組み合わせプログラミングに
よって決定される。ユーザーは、この組み合わせプログ
ラミングを達成するために、電源が入った、またはシス
テムが制御された状態で、コンフィギュレーション・ビ
ット・ストリームをＦＧＰＡにロードすることによっ
て、ＦＧＰＡの機能を決定する。コンフィギュレーショ
ン・ビット・ストリームの様々なビットは、ＦＰＧＡの
内部コンフィギュレーションＲＡＭに記憶される。コン
フィギュレーションＲＡＭは、ＬＵＴとクロスポイント
・スイッチに接続される。従って、コンフィギュレーシ
ョン・ビット・ストリームは、各ＰＦＵの固有の機能は
もとより、様々なＰＦＵの入出力ライン間の相互接続、
外部ボンディング・パッド、その他のＦＰＧＡ内の回路
を決定する。コンフィギュレーション・ビット・ストリ
ームは、最初電気的消去可能なプログラマブルＲＯＭ
（ＥＥＰＲＯＭ）、基盤上のＲＯＭなどの、ＦＰＧＡの
外部にある何らかの記憶媒体に常駐している。
【０００７】ＦＰＧＡはまた、プログラマブル論理セル
（ＰＬＣ）とプログラマブル入出力セル（ＰＩＣ）に関
しても定義される。ＰＬＣは、ＰＦＵ、様々なコンフィ
ギュレーションＲＡＭ、ＰＦＵを接続するインターコネ
クト・ネットワークの一部を含む。これにより、様々な
論理機能がＰＬＣで行われる。ＰＩＣは、デバイスの周
辺、ＰＬＣの外部に位置する。ＰＩＣは、入出力バッフ
ァ、様々なコンフィギュレーションＲＡＭ、ボンディン
グ・パッドを接続するインターコネクト・ネットワーク
の一部を含む。各ＰＩＣは、例えば、４つのボンディン
グ・パッドとのインタフェースのための４つのバッファ
を含む。各バッファは、入力、出力、または双方向入出
力として構成される。各バッファはまた、ＴＴＬまたは
ＣＭＯＳ互換としても構成される。
【０００８】ＦＰＧＡはさらに、米国特許第５、３８
６、１５６号、５、３８４、４９７号、４、８７０、３
０２号、再発行番号第３４、３６３号、ヨーロッパ特許
明細書第０ １７７ ２６１ Ｂ１号公報で説明されて
いるが、これらは全て、参照によって本明細書に組み込
まれている。
【０００９】ＲＡＭは、各セルが１ビットの情報を記憶
する、１つかそれ以上のセル（メモリ・ユニット）を含
む。各セルは、セルの位置やアドレスとは無関係に、あ
る定められた時間内に読み出し・書き込み操作を行うた
めにアクセス出来る。このことで、ＲＡＭは、磁気テー
プ、ドラム、ディスクといったシリアル（または一部シ
リアル）アクセス記憶デバイスと区別される。後者のデ
バイスへのアクセス時間は、データのアドレスまたは位
置に依存する。ＲＡＭに関連するアドレス、データ、制
御ラインは集まって１つかそれ以上のポートを形成す
る。シングル・ポートＲＡＭは、１つのポートのみによ
るメモリ・セルへのアクセスを許す。従って、シングル
・ポートＲＡＭは、異なったアドレスからの同時操作を
許容しない。マルチ・ポートＲＡＭは、２つかそれ以上
の機能的に独立したポートによるメモリ・セルへのアク
セスを許す。
【００１０】従って、マルチ・ポートＲＡＭは、異なっ
たアドレスからの同時操作を許容する。マルチ・ポート
ＲＡＭは、二重ポートＲＡＭ、三重ポートＲＡＭ、四重
ポートＲＡＭ等を含む。二重ポートＲＡＭは、例えば、
読み出し、書き込み両方の操作によって絶えずアップデ
ートする必要のあるバッファ、キュー、レジスタで利用
される。二重ポートＲＡＭの適用例は、１つのソース
（例えば、ライン）からデータを受信し、そのデータを
別のソース（例えば、コンピュータ）に伝送する通信チ
ャネルを含む。この例では、ラインは第１ポートに接続
され、コンピュータは第２ポートに接続される。
【００１１】ＰＦＵは二重ポートＲＡＭを実現するよう
装備されている。例えば、Ｎ入力ＬＵＴは、２N ビット
のメモリ・セルのバンク、Ｎ−２N ビットのデコーダ、
１つの出力を含む。これは、メモリをロードするコンフ
ィギュレーション・ビット・ストリームと、アドレス信
号に応答して適当なセルを選択するデコーダを有する、
シングル・ポートＲＯＭを提供する。シングル・ポート
ＲＡＭを提供するために、データをＬＵＴに書き込むた
めの追加のロジックが含まれる。二重ポートＲＡＭは、
従来技術で教えられるように、シングル・ポートＲＡＭ
のための第２のＮ−２N ビットのデコーダを提供するこ
とによって得られる。第２デコーダは、第２アドレス信
号に応答してＲＡＭセルを選択する。第１、第２デコー
ダは、異なったアドレス信号によるＲＡＭセルへの同時
アクセスを許容する。同様の方法で、第３のＮ−２N ビ
ットのデコーダは、三重ポートＲＡＭを提供する。
【００１２】
【発明が解決しようとする課題】あいにく、追加デコー
ダは普通マルチ・ポートＲＡＭ動作専用である。所与の
ＰＦＵがマルチ・ポートＲＡＭとして使われない場合、
追加デコーダはほとんど使い道がない。ＦＰＧＡの最初
の目的は、幅広い機能を実現する能力にあるので、マル
チ・ポートＲＡＭのサポート専用のデコーダを使うの
は、費用がかかり非効率的なアプローチである。
【００１３】ＦＰＧＡで二重ポートＲＡＭを実現する別
のアプローチが、最近、”ＸＣ４０００Ｅ Ｌｏｇｉｃ
Ｃｅｌｌ Ａｒｒａｙ Ｆａｍｉｌｙ”、製品予告、
Ｘｉｌｉｎｘ Ｉｎｃ．社、１９９５年５月２日、１−
４ページで報告された。第１モードでは、ＣＬＢ中の１
６×２シングル・ポートＲＡＭが、１６×１シングル・
ポート”Ｆ−ＲＡＭ”と１６×１シングル・ポート”Ｇ
−ＲＡＭ”を含む。第２モードでは、１６×２シングル
・ポートＲＡＭは、１６×１二重ポートＲＡＭに変換さ
れる。二重ポート・モードでは、Ｆ−ＲＡＭに書き込み
する操作は全て、Ｆ−アドレスを使って、自動的にＧ−
ＲＡＭに書き込みをする。しかし、主な欠点は、二重ポ
ート・モードでは、Ｇ−ＲＡＭに書き込みするためにＧ
−アドレスを使えないことである。その結果、１６×１
二重ポートＲＡＭには、Ｆ−アドレスを使う読み出し／
書き込みポートがあるが、Ｇ−アドレスを使うのは、読
み出し専用ポートである。
【００１４】従って、各ポートで読み出し／書き込み操
作の両方をサポートするマルチ・ポートＲＡＭを有効に
実現するＦＰＧＡが必要である。
【００１５】
【課題を解決するための手段】本発明の主要な態様は、
様々なＲＡＭセル間のビット・レベルの接続を提供する
ためのプログラマブル・スイッチング・デバイスによっ
て、マルチ・ポートＲＡＭを実現するＦＰＧＡである。
【００１６】本発明の一態様に従って、ＦＰＧＡは、第
１、第２ＲＡＭセルを含む複数の機能を提供するための
ＬＵＴ、ＲＡＭセルを接続、分離するために使われるプ
ログラム可能なスイッチング・デバイスを含む。第１、
第２ＲＡＭセルは、対応する第１、第２読み出し／書き
込みポートに接続される。ＲＡＭセルは、スイッチング
・デバイスによって分離されると、シングル・ポートＲ
ＡＭとして独立して機能する。しかし、ＲＡＭセルは、
スイッチング・デバイスによって接続されると、データ
を分け合い、二重ポートＲＡＭとして集合的に機能す
る。二重ポートＲＡＭセルは、第１、第２読み出し／書
き込みポートによってアクセス出来る。
【００１７】
【発明の実施の形態】図１を参照すると、一般に本発明
の実施例を表す略図が示される。見られるように、ＲＡ
Ｍ１０２はチャネル１０６によってポート１０４に接続
され、ＲＡＭ１０８はチャネル１１２によってポート１
１０に接続される。さらに、スイッチング・デバイス１
１４がチャネル１１６によってＲＡＭ１０２、１０８の
間に接続される。ＲＡＭ、チャネル、スイッチング・デ
バイスは、半導体チップのような集積回路として実現さ
れたＦＰＧＡの一部である。ＲＡＭ１０２、１０８は、
コンフィギュレーション・ビット・ストリームに応答し
て、１つかそれ以上のＬＵＴの様なプログラム可能な構
成要素によって提供される。ポート１０４、１１０は、
好適には、説明のために、アドレス・ライン、読み出し
ライン、書き込みライン、読み出し／書き込み制御ライ
ンを含む、チャネル１０６、１１２を有する、読み出し
／書き込みポートである。スイッチング・デバイス１１
４も、コンフィギュレーション・ビット・ストリームに
応答する。好適には、スイッチング・デバイスは、イン
ターコネクション・ネットワークの一般的なクロスポイ
ント・スイッチとは反対に、シングル・ポートＲＡＭか
らマルチ・ポートＲＡＭへの変換専用である。
【００１８】コンフィギュレーション・ビット・ストリ
ームがスイッチング・デバイス１１４にＲＡＭ１０２を
ＲＡＭ１０８から切り離すように指示する時、ＲＡＭ１
０２、１０８は、別のシングル・ポートＲＡＭとして独
立して機能する。すなわち、チャネル１１６に関して、
ＲＡＭ１０２はポート１１０から切り離され、ＲＡＭ１
０８はポート１０４から切り離される。
【００１９】一方、コンフィギュレーション・ビット・
ストリームがスイッチング・デバイス１１４にＲＡＭ１
０２をＲＡＭ１０８に接続するように指示する時、ＲＡ
Ｍ１０２、１０８は１つのマルチ・ポートＲＡＭとして
集合的に機能する。このモードでは、スイッチング・デ
バイス１１４はチャネル１１６を通じてＲＡＭ１０２、
１０８の間にビット・レベルの接続を提供する。ＲＡＭ
１０２の各セルはＲＡＭ１０８の１つのセルと接続さ
れ、ＲＡＭ１０８の各セルはＲＡＭ１０２の１つのセル
と接続される。こうして接続されたメモリ・セルの組み
合わせが形成され、各接続された組み合わせはＲＡＭ１
０２の１つのセルとＲＡＭ１０８の１つのセルを含む。
接続された組み合わせのセルはお互いにデータを分け合
う。すなわち、接続された組み合わせの各セルに記憶さ
れた論理値はお互いに同一である。その結果、ＲＡＭ１
０２はポート１１０に接続され、ＲＡＭ１０８はポート
１０４に接続される。従って、ＲＡＭ１０２、ＲＡＭ１
０８の両方は、ポート１０４、ポート１１０の両方を通
じて、マルチ・ポートＲＡＭ動作をサポートするようア
クセス出来る。
【００２０】図２を参照すると、本発明の他の実施例に
従って、１つの１６×１二重ポートＲＡＭに変換された
２つの１６×１シングル・ポートＲＡＭを表す略図を示
す。ＬＵＴ２０２、２０４は、コンフィギュレーション
・ビット・ストリームに応答して対応する１６×１ＲＡ
Ｍを実現する。ＬＵＴ２０２、２０４は１つのＬＵＴの
１部分（例えば、ＬＵＴの半分）か、または別のＬＵＴ
であることが理解される。いずれにしても、ＬＵＴ２０
２、２０４は１つのより大きなＬＵＴと交換可能であ
る。同様に、ＬＵＴ２０２、２０４は多数のより小さな
ＬＵＴと交換可能である。例えば、ＬＵＴ２０２は、各
々８×１シングルポートＲＡＭを実現する、２つのＬＵ
Ｔによって置き換えられる。ＬＵＴ２０２、２０４は同
じＰＦＵに常駐するのが好適であるが、別のＰＦＵに常
駐しても良く、その場合、その別のＰＦＵは好適には隣
合っている。
【００２１】ＬＵＴ２０２は１６のＲＡＭセルＣ０〜Ｃ
１５からなる。分かりやすく表すために、セルＣ０、Ｃ
１４、Ｃ１５だけが示される。ＬＵＴ２０２はセルＣ０
〜Ｃ１５の１つを選択するためのアドレス・ラインＡ０
〜Ａ３を受信する。ＬＵＴ２０２はまた、アドレス・ラ
インＡ０〜Ａ３とセルＣ０〜Ｃ１５の間に、この選択を
達成するための４×１６デコーダ（図示せず）を含む。
ＬＵＴ２０２は、セルＣ０〜Ｃ１５に書き込みされるデ
ータを提供するための書き込みデータ・ラインＷＤＡを
受信する。ＬＵＴ２０２はまた、セルＣ０〜Ｃ１５の読
み出し、書き込み動作を選択するための読み出し／書き
込み制御ラインとして書き込み可能ラインＷＥＡを受信
する。ＬＵＴ２０２はセルＣ０〜Ｃ１５の内容を読み出
しデータ・ラインＲＤＡに接続する。ラインＡ０〜Ａ
３、ＷＤＡ、ＷＥＡ、ＲＤＡは集合的にセルＣ０〜Ｃ１
５のための読み出し／書き込みポートを提供する。
【００２２】ＬＵＴ２０４はＬＵＴ２０２と同様であ
る。ＬＵＴ２０４は１６のＲＡＭセルＣ１６〜Ｃ３１か
らなるが、セルＣ１６、Ｃ３０、Ｃ３１を図示する。Ｌ
ＵＴ２０４は、４×１６デコーダ（図示せず）を通じ
て、セルＣ１６〜Ｃ３１の１つを選択するためのアドレ
ス・ラインＢ０〜Ｂ３を受信する。ＬＵＴ２０４はま
た、セルＣ１６〜Ｃ３１のための書き込みデータ・ライ
ンＷＤＢと書き込み可能ラインＷＥＢを受信する。同様
に、ＬＵＴ２０４は、セルＣ１６〜Ｃ３１の内容を読み
出しデータ・ラインＲＤＢに接続する。ラインＢ０〜Ｂ
３、ＷＥＢ、ＷＤＢ、ＲＤＢは集合的にセルＣ１６〜Ｃ
３１のための読み出し／書き込みポートを提供する。
【００２３】図ではスイッチング・デバイス１１４の配
置を示すスイッチング・デバイスＳ０〜Ｓ１５は、ＬＵ
Ｔ２０２、２０４の間に接続される。分かりやすく表す
ために、スイッチング・デバイスＳ０、Ｓ１４、Ｓ１５
だけが示される。各スイッチング・デバイスは、セルＣ
０〜Ｃ１５の１つと、セルＣ１６〜Ｃ３１の１つの間に
接続される。例えば、スイッチング・デバイスＳ０はセ
ルＣ０、Ｃ１６の間に接続され、スイッチング・デバイ
スＳ１４はセルＣ１４、Ｃ３０の間に接続され、スイッ
チング・デバイスＳ１５はセルＣ１５、Ｃ３１の間に接
続される。スイッチング・デバイスＳ０〜Ｓ１５はま
た、普通ＦＰＧＡコンフィギュレーションＲＡＭセル２
０６に接続される。セル２０６は、スイッチング・デバ
イスが、普通接続・切り離しのどちらに設定されている
かを決定する。セル２０６が第１論理値を記憶している
場合、スイッチング・デバイスＳ０〜Ｓ１５は全て接続
に設定され（すなわち、閉じており）、セル２０６が第
２論理値を記憶している場合、スイッチング・デバイス
Ｓ０〜Ｓ１５は全て切り離しに設定される（すなわち、
開いている）。セル２０６に記憶される論理値はコンフ
ィギュレーション・ビット・ストリームによって決定さ
れる。従って、スイッチング・デバイスＳ０〜Ｓ１５
は、セルＣ０〜Ｃ１５とセルＣ１６〜Ｃ３１との接続・
切り離しについて、コンフィギュレーション・ビット・
ストリームに応答してプログラム可能である。
【００２４】スイッチング・デバイスＳ０〜Ｓ１５が切
り離しに設定されている時、ＬＵＴ２０２、２０４は別
の、シングル・ポート１６×１ＲＡＭとして独立して機
能する。または、スイッチング・デバイスＳ０〜Ｓ１５
が接続に設定されている時、ＬＵＴ２０２、２０４は１
つの１６×１二重ポートＲＡＭに変換される。二重ポー
ト・モードでは、セルＣ０〜Ｃ１５は、セルＣ１６〜Ｃ
３１に、１対１の関係で、ビット・レベルで接続され
る。すなわち、セルＣ０、Ｃ１６は第１の接続された組
み合わせを形成し、セルＣ１、Ｃ１７は第２の接続され
た組み合わせを形成し、セルＣ１５、Ｃ３１は第１６の
接続された組み合わせを形成する。さらに、セルＣ０〜
Ｃ１５は、ラインＢ０〜Ｂ３、ＷＤＢ、ＷＥＢ、ＲＤＢ
からなる読み出し／書き込みポートによってアクセス出
来、セルＣ１６〜Ｃ３１は、ラインＡ０〜Ａ３、ＷＤ
Ａ、ＷＥＡ、ＲＤＡからなる読み出し／書き込みポート
によってアクセス出来る。
【００２５】図３を参照すると、図２のある構成要素の
１つの実施例の単純化された回路図が示される。セルＣ
０はノード３０６、３０８で一緒に接続された反転接続
インバータ３０２、３０４を含む。ＬＵＴ２０２に関連
する４×１６デコーダが、デコーダ回路３１０とトラン
ジスタ３１２、３１４の組み合わせによって提供され
る。デコーダ回路３１０はアドレス・ラインＡ０〜Ａ３
に接続される。アドレス・ラインＡ０〜Ａ３が００００
に設定されている場合、デコーダ回路３１０はトランジ
スタ３１２、３１４をオンに切り替える。書き込み操作
の間、ＷＥＡはトランジスタ３１６をオンに切り替え、
ＷＤＡはトランジスタ３１２に接続され、ＷＤＡはノー
ド３０６に接続されて、ＷＤＡの論理値をセルＣ０に書
き込む。読み出し操作の間、ＷＥＡはトランジスタ３１
６をオフに切り替え、ＷＤＡはトランジスタ３１２と切
り離される。しかし、ノード３０８の論理値はインバー
タ３１８によって変換され、インバータ３１８の出力は
トランジスタ３１４によってＲＤＡに接続される。その
結果、ＲＤＡはノード３０６に記憶された論理値を推定
する。
【００２６】同様の方法で、セルＣ１６はノード３２
６、３２８で一緒に接続された反転接続インバータ３２
２、３２４を含む。ＬＵＴ２０４に関連する４×１６デ
コーダが、デコーダ回路３３０とトランジスタ３３２、
３３４を含む。アドレス・ラインＢ０〜Ｂ３が００００
に設定されると、デコーダ回路３３０はトランジスタ３
３２、３３４をオンに切り替え、ノード３２６の論理値
を読み出し操作のためにＲＤＢに送り、ＷＥＢによって
許可される場合、ノード３２６のＷＤＢの論理値を書き
込み操作のために記憶する。
【００２７】セルＣ０、Ｃ１６は、トランジスタ３２０
からなるスイッチング・デバイスＳ０に接続されてい
る。トランジスタ３２０のソースとドレインは、それぞ
れノード３０６、３２６に接続されている。トランジス
タ３２０のゲートは、コンフィギュレーションＲＡＭセ
ル２０６に接続されている。従って、セル２０６はトラ
ンジスタ３２０がノード３０６、３２６を一緒に接続す
るかどうかを決定する。セル２０６が論理ロー（すなわ
ち、０）を記憶している場合、トランジスタ３２０はオ
フに切り替わり、ノード３０６をノード３２６に接続し
ない。または、セル２０６が論理ハイ（すなわち、１）
を記憶している場合、トランジスタ３２０はオンに切り
替わり、ノード３０６、３２６を一緒にショートする。
この回路がショートされた状態は、セルＣ０、Ｃ１６の
間にビット・レベルの接続を提供する。
【００２８】セルＣ０、Ｃ１６が異なった論理値を記憶
している間にトランジスタ３２０がオンに切り替わる場
合、セルＣ０、Ｃ１６の間に到着した分配された論理値
は確定出来ない。しかし、セルＣ０、Ｃ１６がデータ処
理操作を行う前にコンフィギュレーション・ビット・ス
トリームがロードされるので、セルＣ０、Ｃ１６間の対
立は起こらない。おそらく、ＬＵＴ２０２、２０４がコ
ンフィギュレーション・ビット・ストリームによってそ
れぞれセルＣ０、Ｃ１６を実現するようプログラムされ
ている時、セルＣ０、Ｃ１６は、トランジスタ３２０を
通じてビット・レベルの接続が起こる前に、普通の論理
値（例えばロー）に再設定される。
【００２９】トランジスタ３２０は、セル２０６からの
指示に従うセルＣ０、Ｃ１６の接続、切り離し専用であ
る。好適には、各スイッチング・デバイスＳ０〜Ｓ１５
は、各トランジスタのゲートが共通にセル２０６に接続
された、トランジスタ３２０と同様の、単一のトランジ
スタからなる。もちろん、１組の相補形パス・トランジ
スタのような、他の形態のスイッチング・デバイスも使
われる。さらに、追加のインバータが、速度とノイズに
配慮するためのバッファとしてセルＣ０、Ｃ１６に接続
されることもある。
【００３０】図４を参照すると、本発明の他の実施例に
従って、１６×２二重ポートＲＡＭに変換された２つの
１６×２シングル・ポートＲＡＭを表す略図が示され
る。これまでの議論の多くは本実施例に関するので、繰
り返す必要はない。しかし、ＬＵＴ４０２はＲＡＭセル
の第１集合（またはバンク）Ｃ０〜Ｃ１５と、ＲＡＭセ
ルの第２集合（またはバンク）Ｃ３２〜Ｃ４７を含む。
さらに、ＷＤＡはＷＤＡ１、ＷＤＡ２によって置き換え
られ、ＲＤＡはＲＤＡ１、ＲＤＡ２によって置き換えら
れる。ＷＤＡ１、ＲＤＡ１はＲＡＭセルの第１集合Ｃ０
〜Ｃ１５に接続される。同様に、ＷＤＡ２、ＲＤＡ２
は、ＲＡＭセルの第２集合Ｃ３２〜Ｃ４７に接続され
る。ＬＵＴ４０２は４×１６デコーダ（図示せず）を含
む。アドレス・ラインＡ０〜Ａ３は２つのＲＡＭセル
を、１つはセルＣ０〜Ｃ１５から、もう１つはセルＣ３
２〜Ｃ４７から選択する。例えば、アドレス００００は
セルＣ０、Ｃ３２を選択し、アドレス１１１１はセルＣ
１５、Ｃ４７を選択する。アドレスが００００でＷＥＡ
がハイの場合、ＷＤＡ１の論理値はセルＣ０に記憶さ
れ、ＷＤＡ２の論理値はセルＣ３２に記憶される。アド
レスが００００でＷＥＡがローの場合、セルＣ０、Ｃ３
２の内容は、それぞれＲＤＡ１、ＲＤＡ２に接続され
る。
【００３１】ＬＵＴ４０４はＬＵＴ４０２と同様であ
る。ＬＵＴ４０４はＲＡＭセルの第１集合Ｃ１６〜Ｃ３
１と、ＲＡＭセルの第２集合Ｃ４８〜Ｃ６３を含む。さ
らに、ＷＤＢはＷＤＢ１、ＷＤＢ２によって置き換えら
れ、ＲＤＢはＲＤＢ１、ＲＤＢ２によって置き換えられ
る。ＷＤＢ１、ＲＤＢ１はＲＡＭセルの第１集合Ｃ１６
〜Ｃ３１に接続され、ＷＤＢ２、ＲＤＢ２はＲＡＭセル
の第２集合Ｃ４８〜Ｃ６３に接続される。アドレス・ラ
インＢ０〜Ｂ３は２つのＲＡＭセルを、１つはセルＣ１
６〜Ｃ３１から、もう１つはセルＣ４８〜Ｃ６３から選
択する。
【００３２】ＬＵＴ４０２、４０４は各々１６×２、す
なわち３２のＲＡＭセルを含む。従って、スイッチング
・デバイスＳ０〜Ｓ３１は、ＬＵＴ４０２、４０４の間
に接続される。スイッチング・デバイスＳ０、Ｓ１５、
Ｓ１６、Ｓ３１が示される。スイッチング・デバイスＳ
０は、セルＣ０、Ｃ１６の間に接続され、スイッチング
・デバイスＳ１５は、セルＣ１５、Ｃ３１の間に接続さ
れ、スイッチング・デバイスＳ１６は、セルＣ３２、Ｃ
４８の間に接続され、スイッチング・デバイスＳ３１
は、セルＣ４７、Ｃ６３の間に接続される。または、必
要な場合、スイッチング・デバイスはＬＵＴ４０２の中
のセルの第１集合と、ＬＵＴ４０４の中のセルの第２集
合の間、またはその逆に接続出来る。
【００３３】図５は、本発明の他の実施例に従って、二
重ポートＲＡＭに変換されたシングル・ポート１６×２
ＲＡＭとシングル・ポート３２×１ＲＡＭを表す略図で
ある。これまでの議論の多くは本実施例に関するので、
繰り返す必要はない。例えば、ＬＵＴ４０２は、セルＣ
０〜Ｃ１５、Ｃ３２〜Ｃ４７を有する１６×２シングル
・ポートＲＡＭである。しかし、ＬＵＴ５０４は、セル
Ｃ１６〜Ｃ３１、Ｃ４８〜Ｃ６３を有する３２×１シン
グル・ポートＲＡＭである。ＬＵＴ５０４は、追加のア
ドレス・ライン、ラインＢ４を含む。ＬＵＴ５０４はま
た、アドレス・ラインＢ０〜Ｂ４にセルＣ１６〜Ｃ３
１、Ｃ４８〜Ｃ６３の１つを選択出来るようにするため
の５×３２デコーダ（図示せず）も含む。スイッチング
・デバイスＳ０〜Ｓ３１はＬＵＴ４０２、５０４の間に
接続され、スイッチング・デバイスＳ０、Ｓ１５、Ｓ１
６、Ｓ３１が図示される。ＬＵＴ４０２、５０４は２つ
のビット・ストリーム（それぞれセルＣ０〜Ｃ１５、Ｃ
３２〜Ｃ４７に関連する）を１つのビット・ストリーム
（セルＣ１６〜Ｃ３１、Ｃ４８〜Ｃ６３に関連する）に
変換出来る、「コーナー・ターニング」二重ポートＲＡ
Ｍを提供する。
【００３４】図６は、本発明の他の実施例に従って、１
６×１三重ポートＲＡＭに変換された３つの１６×１シ
ングル・ポートＲＡＭを表す略図である。これまでの議
論の多くは本実施例に適用されるので、繰り返す必要は
ない。例えば、ＬＵＴ２０２、２０４は１６×１シング
ル・ポートＲＡＭである。しかし、ＬＵＴ６０６は第３
の１６×１シングル・ポートＲＡＭである。ＬＵＴ６０
６はＬＵＴ２０２、２０４と同様である。ＬＵＴ６０６
は１６のＲＡＭセルＣ３２〜Ｃ４７からなり、セルＣ３
２、Ｃ４６、Ｃ４７が図示される。ＬＵＴ６０６は、セ
ルＣ３２〜Ｃ４７の１つを選択するためのアドレス・ラ
インＦ０〜Ｆ３を受信する。ＬＵＴ６０６は、書き込み
データ・ラインＷＤＦ、書き込み可能ラインＷＥＦ、読
み出しデータ・ラインＲＤＦに接続される。ラインＦ０
〜Ｆ３、ＷＥＦ、ＷＤＦ、ＲＤＦは集合的にセルＣ３２
〜Ｃ４７のための読み出し／書き込みポートを提供す
る。
【００３５】スイッチング・デバイスＳ０〜Ｓ１５がＬ
ＵＴ２０２、２０４の間に接続され、スイッチング・デ
バイスＳ０、Ｓ１４、Ｓ１５が図示される。同様に、ス
イッチング・デバイスＳ１６〜Ｓ３１はＬＵＴ２０４、
６０６の間に接続され、スイッチング・デバイスＳ１
６、Ｓ３０、Ｓ３１が図示される。何組かのスイッチン
グ・デバイスは、セルＣ０〜Ｃ１５の１つ、セルＣ１６
〜Ｃ３１の１つ、セルＣ３２〜Ｃ４７の１つに接続され
る。例えば、スイッチング・デバイスＳ０はセルＣ０、
Ｃ１６の間に接続され、スイッチング・デバイスＳ１６
はセルＣ１６、Ｃ３２の間に接続される。
【００３６】スイッチング・デバイスＳ０〜Ｓ３１はま
た、共通してコンフィギュレーションＲＡＭセル２０６
に接続される。スイッチング・デバイスＳ０〜Ｓ３１が
切り離しに設定されている時、ＬＵＴ２０２、２０４、
６０６は、別の、１６×１シングル・ポートＲＡＭとし
て独立して機能する。または、スイッチング・デバイス
Ｓ０〜Ｓ３１が接続に設定されている時、ＬＵＴ２０
２、２０４、６０６は１つの１６×１三重ポートＲＡＭ
に変換される。三重ポート・モードでは、セルＣ０〜Ｃ
１５は、１体１の関係で、セルＣ１６〜Ｃ３１、セルＣ
３２〜Ｃ４７にビット・レベルで接続される。すなわ
ち、セルＣ０、Ｃ１６、Ｃ３２は、スイッチング・デバ
イスＳ０、Ｓ１６を通じて第１の接続された３個の組を
形成し、セルＣ１５、Ｃ３１、Ｃ４７は、スイッチング
・デバイスＳ１５、Ｓ３１を通じて、第１６の接続され
た３個の組を形成する。さらに、セルＣ０〜Ｃ１５、Ｃ
１６〜Ｃ３１、Ｃ３２〜Ｃ４７は全て、ＬＵＴ２０２、
２０４、６０６に関連する３つの読み出し／書き込みポ
ートによってアクセス出来る。
【００３７】本発明の教えるところによって、ＦＰＧＡ
は、比較的わずかなハードウェアの追加によってグレー
ドアップされ、マルチ・ポートＲＡＭを提供出来る。例
えば、スイッチング・デバイス１１４が占めるシリコン
の領域は、デコーダを追加するよりはるかに少ないと思
われる。その結果、本発明は、ＦＰＧＡにおいて高度に
有効なマルチ・ポートＲＡＭを実現する。
【００３８】本発明の他のバリエーションは、本技術に
熟練した者には明らかであろう。例えば、ＬＵＴ（また
は、複数のＬＵＴ）によって実現されるＲＡＭは、様々
なサイズのアレーに配置される。コンフィギュレーショ
ンＲＡＭセル２０６は、コンフィギュレーション・ビッ
ト・ストリームから特定のビットを受信するための個別
のセルとして示されるが、ＦＰＧＡの他のコンフィギュ
レーションＲＡＭが副号されてスイッチング・デバイス
１１４に接続／切り離しの指示を提供出来ることが理解
される。ＬＵＴ以外のプログラム可能な構成要素がＲＡ
Ｍを実現するために使われることがある。さらに、所与
のＦＰＧＡで、いくつかの、全てではないＰＦＵがスイ
ッチング・デバイス１１４を含むことがある。第１、第
２コンフィギュレーション・ビット・ストリームが順次
適用される場合、ＰＦＵは最初に２N+1 シングル・ポー
トＲＡＭを実現し、次いで、２N 二重ポートＲＡＭを実
現する。同様に、コンフィギュレーション・ビット・ス
トリームは、第１ＰＦＵが２N+1 シングル・ポートＲＡ
Ｍセルを実現し、第２ＰＦＵが２N 二重ポートＲＡＭセ
ルを実現するように、本質的に同一な第１、第２ＰＦＵ
をプログラム出来る。第１、第２ＰＦＵに適用されるコ
ンフィギュレーション・ビット・ストリームの部分は、
１ビットの値だけ異なる。ＦＰＧＡを使ってマルチ・ポ
ートＲＡＭを作る方法は上記から明らかである。
【００３９】本発明の好適な実施例を説明したが、本技
術に熟練した者には、その概念を包含する他の実施例が
使われることが今や明らかであろう。従って、本発明は
開示された実施例に制限されず、添付の請求項の精神と
範囲によってのみ制限される。
【図面の簡単な説明】
【図１】一般に本発明の実施例を表す略図である。
【図２】本発明の他の実施例に従って、１６×１二重ポ
ートＲＡＭに変換される２つの１６×１シングル・ポー
トＲＡＭを表す略図である。
【図３】図２のある構成要素の１つの実施例を表す単純
化した回路図である。
【図４】本発明の他の実施例に従って、１６×２二重ポ
ートＲＡＭに変換された２つの１６×２シングル・ポー
トＲＡＭを表す略図である。
【図５】本発明の他の実施例に従って、二重ポートＲＡ
Ｍに変換された１６×２シングル・ポートＲＡＭと３２
×１シングル・ポートＲＡＭを表す略図である。
【図６】本発明の他の実施例に従って、１６×１三重ポ
ートＲＡＭに変換された３つの１６×１シングル・ポー
トＲＡＭを表す略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サトワント シング アメリカ合衆国 18062 ペンシルヴァニ ア，マッカンジー，バイオレット サーク ル 7575

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 プログラマブル・ファンクション・ユニ
    ット（ＰＦＵ）を含むフィールド・プログラマブル・ゲ
    ート・アレー（ＦＰＧＡ）を含む集積回路であって、 コンフィギュレーション・ビット・ストリームに応答し
    て、第１、第２の対応するＲＡＭセル（１０２、１０
    ８）を含む様々な機能を生成するための第１、第２のプ
    ログラム可能な構成要素と、 コンフィギュレーション・ビット・ストリームに応答し
    て、ＲＡＭセルが一緒にマルチ・ポートＲＡＭセルを提
    供するような、ＲＡＭセル間のビット・レベル接続を提
    供するためのプログラム可能なスイッチング・デバイス
    （１１４）とを含む、集積回路。
  2. 【請求項２】 第１、第２のプログラム可能な構成要素
    が１つかそれ以上のルック・アップ・テーブル（ＬＵ
    Ｔ）（２０２、２０４）に含まれる、請求項１に記載の
    集積回路。
  3. 【請求項３】 第１、第２のプログラム可能な構成要素
    が１つのＰＦＵに含まれる、請求項１に記載の集積回
    路。
  4. 【請求項４】 第１、第２のプログラム可能な構成要素
    が隣合うＰＦＵに含まれる、請求項１に記載の集積回
    路。
  5. 【請求項５】 第１、第２ＲＡＭセルが対応する第１、
    第２読み出し／書き込みポート（１０４、１１０）に接
    続され、少なくとも２つの読み出し／書き込みポートを
    有するマルチ・ポートＲＡＭセルを提供する、請求項１
    に記載の集積回路。
  6. 【請求項６】 複数のプログラマブル・ファンクション
    ・ユニット（ＰＦＵ）とプログラマブル・インターコネ
    クション・ネットワークを含む、フィールド・プログラ
    マブル・ゲート・アレー（ＦＰＧＡ）をプログラム、操
    作する方法であって、 第１ＰＦＵに、第１読み出し／書き込みポート（１０
    ４）に接続されたＲＡＭセルの第１集合（１０２）と、
    第２読み出し／書き込みポート（１１０）に接続された
    ＲＡＭセルの第２集合（１０８）として機能するよう指
    示し、第１ＰＦＵのスイッチング・デバイス（１１４）
    に、ＲＡＭセルの組み合わせの間にビット・レベルの接
    続を提供し、各ＲＡＭセルが１つの接続されたペアの一
    部であり、各接続されたペアが、ＲＡＭセルの第１集合
    からの１つのＲＡＭセルと、ＲＡＭセルの第２集合から
    の１つのＲＡＭセルを含み、各接続されたペアが第１、
    第２と読み出し／書き込みポートの両方によってアクセ
    ス出来る二重ポートＲＡＭを提供するよう指示するため
    のコンフィギュレーション・ビット・ストリームをＦＰ
    ＧＡに適用するステップと、 第１読み出し／書き込みポートを通じて少なくとも１つ
    の二重ポートＲＡＭセルにデータを書き込むステップ
    と、 第２読み出し／書き込みポートを通じて少なくとも１つ
    の二重ポートＲＡＭセルからデータを読み出すステップ
    とを含む方法。
  7. 【請求項７】 第１読み出し／書き込みポートを通じて
    少なくとも１つの二重ポートＲＡＭセルからデータを読
    み出すステップと、 第２読み出し／書き込みポートを通じて少なくとも１つ
    の二重ポートＲＡＭセルにデータを書き込むステップと
    を含む、請求項６に記載の方法。
  8. 【請求項８】 第１読み出し／書き込みポートを通じて
    少なくとも１つの二重ポートＲＡＭセルにデータを書き
    込むステップと、同時に、 第２読み出し／書き込みポートを通じて少なくとも１つ
    の二重ポートＲＡＭセルからデータを読み出すステップ
    とを含む、請求項７に記載の方法。
JP8192623A 1995-07-27 1996-07-23 マルチ・ポートｒａｍを有するフィールド・プログラマブル・ゲート・アレー Pending JPH0983347A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/507,957 US5559450A (en) 1995-07-27 1995-07-27 Field programmable gate array with multi-port RAM
US08/507957 1995-07-27

Publications (1)

Publication Number Publication Date
JPH0983347A true JPH0983347A (ja) 1997-03-28

Family

ID=24020792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8192623A Pending JPH0983347A (ja) 1995-07-27 1996-07-23 マルチ・ポートｒａｍを有するフィールド・プログラマブル・ゲート・アレー

Country Status (5)

Country Link
US (1) US5559450A (ja)
EP (1) EP0756383B1 (ja)
JP (1) JPH0983347A (ja)
DE (1) DE69633370T2 (ja)
TW (1) TW298651B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356109B1 (en) 1999-02-10 2002-03-12 Nec Corporation Programmable device

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566123A (en) * 1995-02-10 1996-10-15 Xilinx, Inc. Synchronous dual port ram
US5943242A (en) * 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
US5804986A (en) * 1995-12-29 1998-09-08 Cypress Semiconductor Corp. Memory in a programmable logic device
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5623217A (en) * 1996-02-26 1997-04-22 Lucent Technologies Inc. Field programmable gate array with write-port enabled memory
US5726584A (en) * 1996-03-18 1998-03-10 Xilinx, Inc. Virtual high density programmable integrated circuit having addressable shared memory cells
US5977791A (en) 1996-04-15 1999-11-02 Altera Corporation Embedded memory block with FIFO mode for programmable logic device
US5894565A (en) * 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US5933023A (en) * 1996-09-03 1999-08-03 Xilinx, Inc. FPGA architecture having RAM blocks with programmable word length and width and dedicated address and data lines
US5920882A (en) * 1996-11-21 1999-07-06 Tsi Telsys Inc. Programmable circuit assembly and methods for high bandwidth data processing
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
DE19654593A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
DE19704044A1 (de) * 1997-02-04 1998-08-13 Pact Inf Tech Gmbh Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine
DE19704728A1 (de) * 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
DE19704742A1 (de) 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6020759A (en) * 1997-03-21 2000-02-01 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US6160419A (en) 1997-11-03 2000-12-12 Altera Corporation Programmable logic architecture incorporating a content addressable embedded array block
US5905385A (en) * 1997-04-01 1999-05-18 Advanced Micro Devices, Inc. Memory bits used to couple look up table inputs to facilitate increased availability to routing resources particularly for variable sized look up tables for a field programmable gate array (FPGA)
US6011744A (en) * 1997-07-16 2000-01-04 Altera Corporation Programmable logic device with multi-port memory
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6052327A (en) * 1997-10-14 2000-04-18 Altera Corporation Dual-port programmable logic device variable depth and width memory array
US6288970B1 (en) 1997-10-16 2001-09-11 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
US6191998B1 (en) 1997-10-16 2001-02-20 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6127843A (en) * 1997-12-22 2000-10-03 Vantis Corporation Dual port SRAM memory for run time use in FPGA integrated circuits
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6262933B1 (en) 1999-01-29 2001-07-17 Altera Corporation High speed programmable address decoder
WO2002013000A2 (de) 2000-06-13 2002-02-14 Pact Informationstechnologie Gmbh Pipeline ct-protokolle und -kommunikation
AU5805300A (en) 1999-06-10 2001-01-02 Pact Informationstechnologie Gmbh Sequence partitioning in cell structures
GB2351824B (en) 1999-07-02 2004-03-31 Altera Corp Embedded memory blocks for programmable logic
US6400635B1 (en) 2000-03-15 2002-06-04 Altera Corporation Memory circuitry for programmable logic integrated circuit devices
US6373779B1 (en) * 2000-05-19 2002-04-16 Xilinx, Inc. Block RAM having multiple configurable write modes for use in a field programmable gate array
US7119576B1 (en) 2000-09-18 2006-10-10 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US7346644B1 (en) 2000-09-18 2008-03-18 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US6990555B2 (en) * 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
EP2224330B1 (de) 2001-06-20 2012-05-09 Krass, Maren Verfahren und gerät zum partitionieren von grossen rechnerprogrammen
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20030229738A1 (en) * 2002-06-05 2003-12-11 Dactron Controller interface
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US6948030B1 (en) * 2002-09-04 2005-09-20 Cypress Semiconductor Corporation FIFO memory system and method
WO2004038599A1 (de) 2002-09-06 2004-05-06 Pact Xpp Technologies Ag Rekonfigurierbare sequenzerstruktur
KR100475093B1 (ko) * 2002-09-13 2005-03-10 삼성전자주식회사 둘 이상의 입력포트를 구비하는 집적 회로 장치 및 시스템
JP3958232B2 (ja) * 2003-03-05 2007-08-15 富士通株式会社 動作継続中にデータ書き換え可能な論理装置
JP4700611B2 (ja) 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
US7350026B2 (en) * 2004-12-03 2008-03-25 Thales Memory based cross compare for cross checked systems
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US7463056B1 (en) 2005-12-12 2008-12-09 Xilinx, Inc. Writeable shift register lookup table in FPGA with SRAM memory cells in lookup table reprogrammed by writing after initial configuration
US7392032B2 (en) * 2005-12-30 2008-06-24 L3 Communications Corporation Modular ASIC with crosspoint switch
EP1974265A1 (de) 2006-01-18 2008-10-01 PACT XPP Technologies AG Hardwaredefinitionsverfahren
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8266199B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US7836117B1 (en) 2006-04-07 2010-11-16 Altera Corporation Specialized processing block for programmable logic device
US7822799B1 (en) 2006-06-26 2010-10-26 Altera Corporation Adder-rounder circuitry for specialized processing block in programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7814137B1 (en) 2007-01-09 2010-10-12 Altera Corporation Combined interpolation and decimation filter for programmable logic device
US7865541B1 (en) 2007-01-22 2011-01-04 Altera Corporation Configuring floating point operations in a programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US7949699B1 (en) 2007-08-30 2011-05-24 Altera Corporation Implementation of decimation filter in integrated circuit device using ram-based data storage
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8244789B1 (en) 2008-03-14 2012-08-14 Altera Corporation Normalization of floating point operations in a programmable integrated circuit device
US8626815B1 (en) 2008-07-14 2014-01-07 Altera Corporation Configuring a programmable integrated circuit device to perform matrix multiplication
US8255448B1 (en) 2008-10-02 2012-08-28 Altera Corporation Implementing division in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8805916B2 (en) 2009-03-03 2014-08-12 Altera Corporation Digital signal processing circuitry with redundancy and bidirectional data paths
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8549055B2 (en) 2009-03-03 2013-10-01 Altera Corporation Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8886696B1 (en) 2009-03-03 2014-11-11 Altera Corporation Digital signal processing circuitry with redundancy and ability to support larger multipliers
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US7948267B1 (en) 2010-02-09 2011-05-24 Altera Corporation Efficient rounding circuits and methods in configurable integrated circuit devices
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8458243B1 (en) 2010-03-03 2013-06-04 Altera Corporation Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8539014B2 (en) 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
CN102436427B (zh) * 2011-11-07 2014-10-08 华为技术有限公司 一种数据读写方法和存储设备
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9350357B2 (en) * 2012-10-28 2016-05-24 Taiyo Yuden Co., Ltd. Reconfigurable semiconductor device
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US8923089B2 (en) * 2012-12-21 2014-12-30 Lsi Corporation Single-port read multiple-port write storage device using single-port memory cells
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9379687B1 (en) 2014-01-14 2016-06-28 Altera Corporation Pipelined systolic finite impulse response filter
US9305618B2 (en) 2014-01-30 2016-04-05 International Business Machines Corporation Implementing simultaneous read and write operations utilizing dual port DRAM
US9374094B1 (en) 2014-08-27 2016-06-21 Altera Corporation 3D field programmable gate array system with reset manufacture and method of manufacture thereof
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
US10168938B2 (en) * 2016-11-25 2019-01-01 Hughes Network Systems, Llc LDPC decoder design to significantly increase throughput in ASIC by utilizing pseudo two port memory structure
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960793A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 半導体メモリ
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
US5128559A (en) * 1989-09-29 1992-07-07 Sgs-Thomson Microelectronics, Inc. Logic block for programmable logic devices
US5255221A (en) * 1991-04-02 1993-10-19 At&T Bell Laboratories Fully configurable versatile field programmable function element
US5282174A (en) * 1992-01-31 1994-01-25 At&T Bell Laboratories Dual-port memory with read and read/write ports
US5384497A (en) * 1992-11-04 1995-01-24 At&T Corp. Low-skew signal routing in a programmable array
US5386156A (en) * 1993-08-27 1995-01-31 At&T Corp. Programmable function unit with programmable fast ripple logic
US5442306A (en) * 1994-09-09 1995-08-15 At&T Corp. Field programmable gate array using look-up tables, multiplexers and decoders

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356109B1 (en) 1999-02-10 2002-03-12 Nec Corporation Programmable device

Also Published As

Publication number Publication date
DE69633370T2 (de) 2005-09-22
US5559450A (en) 1996-09-24
EP0756383A2 (en) 1997-01-29
EP0756383A3 (en) 2000-11-15
DE69633370D1 (de) 2004-10-21
TW298651B (ja) 1997-02-21
EP0756383B1 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
JPH0983347A (ja) マルチ・ポートｒａｍを有するフィールド・プログラマブル・ゲート・アレー
US6128770A (en) Configurable logic array including IOB to longlines interconnect means for providing selectable access to plural longlines from each IOB (input/output block)
EP0461798B1 (en) Configurable interconnect structure
US6150839A (en) Rapidly reconfigurable FPGA having a multiple region architecture with reconfiguration caches useable as data RAM
US6853215B1 (en) Programmable I/O element circuit for high speed logic devices
US5233539A (en) Programmable gate array with improved interconnect structure, input/output structure and configurable logic block
US5260881A (en) Programmable gate array with improved configurable logic block
JP3228818B2 (ja) 論理モジュール間にカスケード接続を有するプログラマブル論理アレイ集積回路
US5442306A (en) Field programmable gate array using look-up tables, multiplexers and decoders
EP0789950B1 (en) Apparatus for programmable circuit and signal switching
US5396126A (en) FPGA with distributed switch matrix
US6356109B1 (en) Programmable device
US7269089B1 (en) Divisible true dual port memory system supporting simple dual port memory subsystems
US5544104A (en) Virtual crosspoint memory
US5623217A (en) Field programmable gate array with write-port enabled memory
US5475644A (en) Crosspoint memory
USRE41561E1 (en) Method for sharing configuration data for high logic density on chip
JP3471628B2 (ja) 書き換え可能な論理回路およびラッチ回路
JPH0222938A (ja) タイムスロット切替方法
WO1997002710A1 (en) Integrated circuit cross point switch
JP2000276400A (ja) アドレス及びデータ転送回路
JP2882617B2 (ja) プログラマブル論理セル
JPH03214492A (ja) マルチポートメモリ
JPH02207321A (ja) 双方向ｆｉｆｏメモリ
JPH0310335A (ja) エミュレーションチップ