JPH0981302A - 入力装置 - Google Patents

入力装置

Info

Publication number
JPH0981302A
JPH0981302A JP23681695A JP23681695A JPH0981302A JP H0981302 A JPH0981302 A JP H0981302A JP 23681695 A JP23681695 A JP 23681695A JP 23681695 A JP23681695 A JP 23681695A JP H0981302 A JPH0981302 A JP H0981302A
Authority
JP
Japan
Prior art keywords
layer
spacer
layers
lead
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23681695A
Other languages
English (en)
Inventor
Satoru Matsumora
悟 松茂良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP23681695A priority Critical patent/JPH0981302A/ja
Publication of JPH0981302A publication Critical patent/JPH0981302A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 導電体膜が形成された面が対向する入力装置
では、導電体膜の上に絶縁層やリード層を形成していた
ため、導電体膜上での印刷・焼成などの各種工程が多
く、また導電体膜を損傷しやすかった。 【解決手段】 PETフィルムなどの上部パネルの下面
にITOなどの導電体膜23が形成され、ガラス基板な
どの下部パネル22の上面に同じく導電体膜25が形成
されている。上部パネル21には電極層24a、24b
を形成し、下部パネル22には電極層26a、26bを
形成し、両パネル間に位置するスペーサ31にリード層
33a、33b、37a、37bを形成する。導電体膜
23と25はスペーサ31により確実に絶縁され、また
上下のパネル21と22では導電体膜23と25に絶縁
層やリード層などを形成する必要をなくしている。よっ
て加工時に導電体膜23と25を傷つけることがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置に情
報を入力する入力装置に係り、特に、導電体膜が形成さ
れたパネルが対面し、一方のパネルが変形して両パネル
の導電体膜が接触することにより座標入力を可能とした
入力装置に関する。
【0002】
【従来の技術】図8は、従来の入力装置の構成を示す斜
視図、図9は上部パネルを対向面側から示す平面図、図
10は下部パネルを対向面側から示す平面図である。図
11、図12、図13、図14は、それぞれ入力装置の
XI−XI断面図、XII−XII断面図、XIII−
XIII断面図、XIV−XIV断面図である。
【0003】この入力装置は、上部パネル1と下部パネ
ル2が対向して互いに接合されて構成されている。上部
パネル1は、透明な樹脂例えばPET(ポリエチレンテ
レフタレート)フィルムであり、対向面1aに導電体膜
3としてITO(Indium TinOxide)膜が全面に形成さ
れている。また表面1bには、入力操作による傷付きを
防止するハードコート加工および反射防止のアンチグレ
ア加工が施されている。また上部パネル1には、突部1
cが一体に形成されており、この突部1cが外部回路へ
の接続部となっている。また下部パネル2はガラス基板
により構成され、このガラス基板の対向面には、導電体
膜4としてITO膜が全面的に形成されている。図10
および図11に示すように、下部パネル2の導電体膜4
の上に複数の小突起から成る小スペーサ5が形成されて
いる。
【0004】図9および図11に示すように、上部パネ
ル1の対向面1aには、中央の矩形状の入力領域Aを除
いて枠状に絶縁層6が形成されている。この絶縁層6は
前記入力領域A以外の全面に形成され、前記突部1cに
も絶縁層6が形成されている。図9に示すように、前記
入力領域AのX方向の両端部は、X方向に間隔を開けた
一対の電極層7aと7bが形成されている。図11に示
すように、この電極層7aと7bは、前記絶縁層6の表
面から導電体膜3に接触する位置へ延びている。上部パ
ネル1の絶縁層6の上には、前記電極層7aに導通され
たリード層8aと、前記電極層7bに導通されたリード
層8bが形成されている。
【0005】図10および図12と図13に示すよう
に、下部パネル2の対向面では、導電体膜4の表面に、
Y方向へ間隔を開けた一対の電極層11aと11bが形
成され、各電極層11a、11bはそれぞれ導電体膜4
に導通されている。また、各電極層11a、11bの上
に絶縁層12が形成されている。この絶縁層12は、入
力領域A以外の部分で枠状に形成されている。図13に
示すように、前記電極層11a、11bの上に位置する
絶縁層12には、各電極層11a、11bに貫通する複
数の貫通孔12aが形成されている。この貫通孔12a
内において、各電極層11aと11bに導通される導電
性接着剤13が設けられている。
【0006】図9に示すように、上部パネル1の対向面
1aに形成された絶縁層6の表面には一対のリード層9
a、9bが形成されている。図13に示すように、下部
パネル2に上部パネル1が重ねられた状態で、下部パネ
ル2の電極層11a、11bに設けられている前記導電
性接着剤13が、上部パネル1の前記リード層9a、9
bに接続され、この導電性接着剤13により、電極層1
1aとリード層9a、および電極層11bとリード層9
bがそれぞれ互いに接続される。
【0007】図11ないし図13に示すように、入力領
域Aの外周部分では、前記導電性接着剤13の部分を除
いて両パネル1と2の間には絶縁性粘着剤14が設けら
れ、この粘着剤14により両パネル1と2が互いに接合
されている。この入力装置では、上部パネル1にて入力
領域Aの外周に形成された絶縁層6と、下部パネル2に
て入力領域Aの外周に形成された絶縁層12により、両
パネルの導電体膜3と4が互いに絶縁されている。また
上部パネル1に形成された電極層7a、7bと下部パネ
ル2の導電体膜4との絶縁と、下部パネル2に形成され
た電極層11a、11bと上部パネル1の導電体膜3と
の絶縁がなされている。またリード層8a、8bおよび
9a、9bは、接続されるべき電極層以外の部分と絶縁
されたものとなっている。
【0008】図14に示すように、外部回路への接続部
となる上部パネル1の突部1cでは、PETフィルムの
突部1cの下面にITOの導電体膜3が形成され、その
表面に絶縁層6が形成され、さらに絶縁層6の表面に、
リード層8a、8bとリード層9a、9bが形成された
ものとなっている。この入力装置では、入力領域Aにお
いて、下部パネル2の導電体膜4と上部パネル1の導電
体膜3とが小スペーサ5を介して微小隙間で対面してい
る。入力領域A内で、ペンなどで上部パネル1が押され
ると、上部パネル1が下部パネル2側に撓み、上部パネ
ル1の導電体膜3と下部パネル2の導電体膜4とが接触
する。この導電体膜3と4の接触位置により、X方向に
間隔を開けた電極層7aと7b間の抵抗値、およびY方
向に間隔を開けた電極層11aと11b間の抵抗値が変
化する。各電極間の抵抗値に基づいて、入力領域Aでの
座標位置の検出が行われる。
【0009】
【発明が解決しようとする課題】上記従来の構造の入力
装置には、以下に列記する問題点がある。 (1)上記入力装置は、上部パネル1と下部パネル2と
で構成され、両パネル1と2には、対向面にITO膜の
導電体膜3と4が形成されている。したがって、入力領
域A以外の外周部分では、上部パネル1に絶縁層6が形
成され、下部パネル2には絶縁層12が形成され、両絶
縁層6と12により、各導電体膜3と4とが絶縁される
ものとなっている。この絶縁層6と12はレジスト材料
などの有機材料により形成されるが、この材料は吸湿性
があり、また成膜工程によりピンホールが形成されるお
それがある。よって電極層7aと7b間と電極層11a
と11b間に電圧がかかると、前記吸湿やピンホールな
どによる絶縁不良により、リード層8a,8b,9a,
9bの銀原子が移動するマイグレーションが発生しやす
い。
【0010】(2)上部パネル1と下部パネル2は基本
的に絶縁層6と12により互いに絶縁され、しかも電極
層7a、7bおよび電極層11a、11b、ならびにリ
ード層8a、8bおよびリード層9a、9bも絶縁され
た状態で形成されるものとなる。よって、上部パネル1
ではITOの導電体膜3の上に絶縁層6を形成し、その
上に電極層7a、7bやリード層8a、8bおよびリー
ド層9a、9bを形成する構造となる。また下部パネル
2では導電体膜4の上に電極層11a、11bを形成し
その上に絶縁層12を形成する構造となる。したがって
上部パネル1と下部パネル2は共に積層される層構造が
複雑である。各層を成膜する際にはスクリーン印刷や焼
成などの工程が必要となるが、従来の各パネル1と2で
は層構造が複雑であるため、これらの各種工程が多くな
る。また図13に示すように、下部パネル2では、絶縁
層12に貫通孔12aを形成し、その中に導電性接着剤
13を塗布するという工程が必要になり、製造工程が複
雑である。
【0011】(3)上部パネル1および下部パネル2の
双方においてITOの導電体膜3と4の表面に各層を形
成するためのスクリーン印刷などの各種工程において導
電体膜3と4に傷が付きやすい。
【0012】(4)上記従来の入力装置では、上部パネ
ル1の一部が突部1cとなり、この突部1cにリード層
8a、8bおよび9a、9bが形成されて外部回路との
接続部となっている。しかし、上部パネル1はPETフ
ィルムの全面にITOの導電体膜3が形成され、且つハ
ードコート加工やアンチグレア加工が施されたものであ
り、非常に高価なフィルム材料である。この高価なフィ
ルム材料により、突出部1cを形成すると、材料の歩留
りが悪く、入力装置全体のコスト高につながる。
【0013】(5)上部パネル1の突部1cが外部回路
との接続部とされているが、この突部1cにはITOの
導電体膜3が形成されているため、図13に示すよう
に、導電体膜3の表面に絶縁層6が形成され、この絶縁
層6の上にリード層8a、8bおよび9a、9bが形成
されたものとなる。よってこの突部1cを例えば狭圧コ
ネクタなどに差し込む際に屈曲させると、またはコネク
タへの差し込みにより大きな圧力が作用すると、絶縁層
6が破壊されやすく、各リード層8a、8bおよび9
a、9bが導電体膜3に短絡するおそれがある。
【0014】(6)上部パネル1の突部1cでは、リー
ド層8a、8bおよびリード層9a、9bが、突部1c
の裏面側に形成されている。リード層8a、8bおよび
リード層9a、9bが裏面側に形成された突部1cをコ
ネクタなどに差し込む場合、各リード層を目視できず、
よって確実にコネクタ接続されたか否かの確認が困難で
ある。
【0015】本発明は上記従来の課題を解決するもので
あり、ITOなどの導電体膜が形成されたパネルに多層
の膜を形成する必要をなくして、導電体膜が形成された
パネルに対する成膜工程を簡単にし、また前記導電体膜
に傷が付くのを防止できるようにした入力装置を提供す
ることを目的としている。
【0016】また本発明は、導電体膜が形成されたフィ
ルム以外の材料により外部回路との接続部を形成するよ
うにして、導電体膜が形成された高価な材料の歩留りを
良くし、また接続部での絶縁破壊などが生じないように
した入力装置を提供することを目的としている。
【0017】
【課題を解決するための手段】本発明による入力装置
は、導電体膜が形成された下部パネルと、導電体膜が形
成された可撓性の上部パネルと、前記導電体膜どうしが
対面する下部パネルと上部パネルとの間で入力領域以外
の部分に介装されるスペーサと、一方向に間隔を開けて
配置されて前記下部パネルに形成された導電体膜に導通
する一対の電極層と、前記方向と直交する方向に間隔を
開けて配置されて前記上部パネルに形成された導電体膜
に導通する一対の電極層とを有し、前記スペーサの表裏
両面には、前記各電極層に個別に導通し且つ前記入力領
域外へ延びる複数のリード層が形成されており、各リー
ド層は、接続されるべき電極層以外の領域で前記それぞ
れの導電体膜に導通できないように絶縁されていること
を特徴とするものである。
【0018】上記において、スペーサには、下部パネル
および上部パネルの外部に突出する突部が形成され、各
リード層はこの突部に延びて、この突部が外部回路への
接続部とされることが可能である。
【0019】さらに、スペーサの一方の面に形成されて
いるリード層がスルーホールを経て他方の面に延びてお
り、前記接続部では、全ての電極層に通じるリード層が
同じ面に現れている構造とすることが好ましい。
【0020】
【発明の実施の形態】本発明の入力装置は、上部パネ
ル、スぺーサ、下部パネルの3つの部材により構成され
る。上部パネルおよび下部パネルは、それぞれの対向面
に導電体膜が形成されているが、導電体膜としては、I
TO(Indium Tin Oxide)薄膜またはSnO2膜などの
高透光性と低抵抗率を兼ね備えた材料が適している。下
部パネルはガラスなどの基板に導電体膜が形成されたも
のであり、上部パネルはPET(ポリエチレンテレフタ
レート)フィルムなどのように高透光性で且つ可撓性の
材料により形成される。上部パネルでは、前記導電体膜
の面上に、縦(X)軸方向に間隔を開けて一対の電極膜
が対極して設けられ、下部パネルでは、上部パネルの電
極層の対極方向と直交する横(Y)軸方向に間隔を開け
て一対の電極層が対極して設けられる。したがって、上
部パネルでは、導電体膜に対してX軸方向に電圧を印加
でき、下部パネルでは、導電体膜に対しY軸方向に電圧
が印加される。
【0021】スぺーサは、PETフィルムなどの電気的
絶縁性を有する樹脂フィルムにより形成される。このス
ペーサの表裏両面にはリード層が形成されている。上部
パネルとスペーサと下部パネルは絶縁性粘着剤や絶縁性
ヒートシールにより互いに接着される。このときスペー
サに形成されたリード層は、導電性粘着剤(接着剤)ま
たは導電性ヒートシールにより、上部パネルの電極層と
下部パネルの電極層に個別に導通状態で接着される。ま
たスペーサの表裏両面では前記リード層が導電性膜や電
極層と導通しないように絶縁層が形成される。リード層
は入力領域以外の部分に延びており、外部回路に接続可
能とされる。
【0022】本発明では、上部パネルと下部パネルにお
いて、導電体膜の表面に電極層のみを形成すればよく、
リード層や絶縁層はスペーサ側に設ければよいため、上
部パネルと下部パネルにてITOなどの導電体膜の上に
形成する膜の成膜工程が簡単であり、また導電体膜を傷
付けるおそれのある工程が少ない。
【0023】また、本発明では、スペーサに突部を形成
し、この突部にリード線を延ばし、この突部を外部回路
への接続部としている。したがって、従来のように、高
い材料であるITO膜付きPETフィルムにより形成さ
れた上部パネルに突部を形成する必要がなく、この高い
材料の歩留りがよくなる。またスペーサの突部を接続部
とした場合に、フィルムに直接にリード層を形成するこ
とができ、図14に示す従来例のように導電体膜の上に
絶縁層を設けこの絶縁層の上にリード層を形成する必要
がないため、接続部の強度が高く屈曲性にも富むものと
なる。また突部をコネクタに差し込んだときに、コネク
タ側の端子がリード層に強く接触しても、絶縁不良の心
配がない。
【0024】また、リード層はスペーサの突部の表裏両
面に別々に形成されていてもよいが、一方の面のリード
層をスルーホールを介して他方の面に延ばし、全てのリ
ード層を突部の一方の面に形成することが好ましい。こ
の場合、突部の表面側にリード層を形成することがで
き、コネクタへの差し込み作業が容易になる。
【0025】
【実施例】以下、本発明の実施例を説明する。図1は本
発明の入力装置の接合状態を示す斜視図、図2(a)は
上部パネルを対向面側から見た平面図、図2(b)は下
部パネルを対向面側から見た平面図、図3(a)はスペ
ーサの上面を示す平面図、図3(b)はスペーサの下面
を示す底面図、図4は入力装置の接合状態を示すIV−
IV線の断面図、図5はV−V線の断面図、図6(a)
(b)は図3の突部のVI−VI線の断面を構造別に示
す断面図、図7は、突部の構造を示す図3(a)VII
−VII線の断面図である。図1に示す入力装置は、上
部パネル21と下部パネル22および、両パネル間に介
装されるスペーサ31とから構成されている。
【0026】図2(a)および図4に示すように、上部
パネル21は透明な可撓性フィルムで例えばPETフィ
ルムを主体として構成されており、上部パネル21の対
向面21aにはITO膜による導電体膜23が全面に形
成されている。また上部パネル21の表面21bには、
ハードコート加工およびアンチグレア加工が施されてい
る。上部パネル21の導電体膜23上には、X方向に間
隔を開けて形成された一対の電極層24aと24bが形
成されている。下部パネル22はガラス基板を主体とし
て構成されており、この下部パネル22の表面には、I
TO膜の導電体膜25が全面に形成されている。また導
電体膜25の表面では、Y方向に間隔を開けて一対の電
極層26a、26bが形成されている。前記電極層24
a、24bおよび電極層26a、26bは銀ペーストを
パターン印刷・焼成することにより形成されている。
【0027】また、上部パネル21の導電体膜23と、
下部パネル22の導電体膜25とが対面する入力領域A
では、下部パネル22の導電体膜25の表面に、微小突
起の多数の小スペーサ27が規則的に配列して形成され
ている。この小スペーサ27は、下部パネル22の導電
体膜25の表面にふりまいたプラスチックなどからなる
微小球であってもよい。スペーサ31は、PETフィル
ムなどの絶縁性のフィルムにより構成されている。この
スペーサ31は、入力領域Aに対応する中央部分に矩形
状の角穴31aが形成された角枠形状である。またスペ
ーサ31の図示左側には小幅寸法により突出する突部3
1bが一体に形成されている。この突部31bが外部回
路への接続部となる。
【0028】図3(a)に示すように、スペーサ31の
上面31cでは、前記角穴31aを挟んでX方向に対向
する部分に一対の接続層32a、32bが形成されてい
る。接続層32aにはリード層33aが一体に形成さ
れ、接続層32bにはリード層33bが一体に形成され
ている。各接続層32a、32bおよびリード層33
a、33bは銀ペーストにより形成され、図4に示すよ
うに、スペーサ31の上面31cに直接形成されてい
る。
【0029】図3(b)に示すように、スペーサ31の
下面31dでは、前記角穴31aを挟んでY方向に間隔
を開けて接続層34aと34bが形成されている。下面
31dでは、接続層34aと一体のリード層35aおよ
び、接続層34bと一体のリード層35bが形成されて
いる。接続層34a,34bおよびリード層35a、3
5bは、銀ペーストで形成され、図4と図5に示すよう
に、これらの層はスペーサ31の下面31dに直接に形
成されている。また図7に示すように、前記リード層3
5aはスルーホール36aを経て上面31cに延び、上
面31cに形成されたリード層37aと導通されてい
る。同様に下面31dのリード層35bはスルーホール
36bを経て上面31cに延び、上面31cに形成され
たリード層37bに導通されている。また、スペーサ3
1に一体に形成された突部31bでは、その表面側にリ
ード層33a、33b、37a、37bが平行に形成さ
れている。
【0030】次に、上部パネル21、下部パネル22お
よびスペーサ31の接続構造を説明する。図1、図4お
よび図5に示すように、スペーサ31の上面31cに、
上部パネル21の対向面21aが重ねられる。スペーサ
31の上面31cには、レジスト材料などの有機絶縁材
料により形成された絶縁層41が形成されている。図3
(a)では、この絶縁層41が形成された領域を細かな
点の模様で示している。この絶縁層41は、リード層3
3a、リード層33b、リード層37a、リード層37
bの一部を覆う領域に形成されている。なお接続部とな
る突部31bの先部には絶縁層41が形成されておら
ず、リード層33a、33b、37a、37bが露出し
ている。
【0031】図4に示すように、スペーサ31の上面3
1cでは、接続層32aと32bの上に導電性粘着剤ま
たは導電性ヒートシールにより導電性接着層42が形成
され、これが上部パネル21の電極層24aと24bに
接合され、接続層32aと電極層24aとが導通接着さ
れ、且つ接続層32bと電極層24bとが導通接着され
る。また図5に示すように、スペーサ31の上面31c
では、前記接続層32a、32bの以外の領域に絶縁性
粘着剤または絶縁性ヒートシールによる絶縁性接着層4
3が形成され、この絶縁性接着層43により、上部パネ
ル21の導電体膜23の部分に接着される。
【0032】次に、図3(b)に示すように、スペーサ
31の下面31dでは、接続層34a、34bの図示左
側部分と、各リード層35a、35bとがレジスト材料
などにより絶縁層44により覆われている。図面上では
この絶縁層44の部分を細かな点の模様で示している。
図5に示すように、スペーサ31の下面31dに形成さ
れた接続層34a、34bには導電性粘着剤または導電
性ヒートシールによる導電性接着層42が形成され、こ
れが下部パネル22の電極層26a、26bに接合され
る。よって接続層34aと電極層26aが導通接着さ
れ、接続層34bと電極層26bとが導通接着される。
【0033】また図4に示すように、スペーサ31の下
面31dの前記接続層34a、34bが形成されていな
い領域では、絶縁性粘着剤または絶縁性ヒートシールに
よる絶縁性接着層43が形成され、この接着層43によ
り下部パネル22の上面の導電体膜25に接着固定され
ている。
【0034】また、スペーサ31に形成された突部31
bは、上部パネル21と下部パネル22から外方へ突出
するものとなっているが、図6(a)に示すように、突
部31bの表面にリード層33a、33b、37a、3
7bが直接に形成されている。リード層33aは接続層
32aを介して電極層24aに導通され、リード層33
bは接続層32bを介して電極層24bに導通してい
る。またリード層37aは、スルーホール36a、リー
ド層35a、接続層34aを経て電極層26aに導通し
ている。同様にリード層37bは、スルーホール36
b、リード層35b、接続層34bを介して電極層26
bに導通している。
【0035】この突部31bはコネクタなどに差し込ま
れ、各リード層33a、33b、37a、37bが外部
回路に接続される。このときコネクタの端子が各リード
層33a、33b、37a、37bに接触することにな
るが、銀ペーストの各リード端子のコネクタ接続の強度
を高めるために、図6(b)に示すように、各リード層
33a、33b、37a、37bにカーボンペーストに
より導電性の保護膜45を形成してもよい。
【0036】スペーサ31の角穴31a内となる入力領
域Aでは、下部パネル22の導電体膜25と、上部パネ
ル21の導電体膜23とが、小スペーサ27を介して所
定間隔で対面している。上部パネル21のいずれかの位
置がペンなどにより押され、上部パネル21の導電体膜
23と下部パネル22の導電体膜25とが接触すると、
この接触位置に応じて、電極層24aと24b間および
電極層26aと26b間でのITO膜の電気抵抗値が変
化し、これにより座標入力が行われる。
【0037】上記実施例では、ITO膜による導電体膜
23、25が形成されている上部パネル21と22が、
スペーサ31を介して接合され、それぞれのパネルの導
電体膜はスペーサ31により確実に絶縁されている。し
たがって吸湿やピンホールによる絶縁不良が生じる絶縁
層が形成されていないため、リード層33a,33b,
37a,37bの銀粒子が移動することによるマイグレ
ーションが生じない。また、上部パネル21と下部パネ
ル22では、導電体膜23と25の上に電極層24a、
24b、26a、26bが形成されているだけであり、
従来のようにITO膜の導電体膜上に、絶縁層やリード
層などを形成していないため、上部パネルと下部パネル
22の各導電体膜23、25の損傷を生じにくいものと
なる。
【0038】また、外部接続のための突部31bは、ス
ペーサ31に一体に形成しているため、従来のようにI
TO膜付きのPETフィルムに突部を形成する必要がな
く、ITO膜付きの高価なPETフィルムの歩留りがよ
くなる。さらに、接続部となる突部31bでは図6に示
すように、絶縁フィルムに直接にリード層33a、33
b、37a、37bが形成され、従来のようにフィルム
とリード層の間に導電体膜と絶縁層とが形成されたもの
でないため、突部31bの屈曲性がよく、またコネクタ
に差し込んだときに、コネクタの端子により絶縁層が傷
付いて絶縁破壊が生じるおそれもない。また図1に示す
ように、突部31bの表面側に全てのリード層33a、
33b、37a、37bが形成されているため、この突
部31bをコネクタに差し込む際に目視が可能であり、
確実な接続ができる。
【0039】
【発明の効果】以上のように本発明では、対向面に導電
体膜が形成された上部パネルと下部パネルがスペーサを
介して接合されているため、ITO膜などの導電体膜間
の絶縁が確実となる。またITO膜などの導電体膜が形
成された上部パネルと下部パネルに絶縁層を介してリー
ド層などを形成する必要がないため、導電体膜が形成さ
れた上部パネルと下部パネルに対する成膜工程が簡単で
あり、前記導電体膜の損傷などを生じにくい。
【0040】また外部接続用の突部がスペーサに形成さ
れるため、ITO膜などが形成された高価なフィルム材
料により突部を形成する必要がなく、材料の無駄が生じ
ることがなく低コストにて製造可能である。
【0041】また接続部では、パネルを構成するフィル
ムなどに直接にリード層が形成された構造であるため、
コネクタなどに差し込んだときに、絶縁破壊の心配がな
く、コネクタ接続の信頼性を向上できる。
【図面の簡単な説明】
【図1】本発明における入力装置の接合状態を示す斜視
図、
【図2】(a)は上部パネルの対向面を示す平面図、
(b)は下部パネルの対向面を示す平面図、
【図3】(a)はスペーサの上面を示す平面図、(b)
はスペーサの下面を示す底面図、
【図4】上部パネルとスペーサと下部パネルの接合状態
を示すIV−IV線の断面図、
【図5】上部パネルとスペーサと下部パネルの接合状態
を示すV−V線の断面図、
【図6】(a)(b)は、外部回路との接続部となる突
部の構造を実施例別に示すVI−VI線の断面図、
【図7】外部回路との接続部となる突部の構造を示す図
3(a)でのVII−VII線の断面図、
【図8】従来の入力装置の上部パネルと下部パネルの接
合状態を示す斜視図、
【図9】上部パネルの対向面を示す平面図、
【図10】下部パネルの対向面を示す平面図、
【図11】上部パネルと下部パネルの接合状態を示すX
I−XI線の断面図、
【図12】上部パネルと下部パネルの接合状態を示すX
II−XII線の断面図、
【図13】上部パネルと下部パネルの接合状態を示すX
III−XIII線の断面図、
【図14】接続部である突部の構造を示すXIV−XI
V線の断面図、
【符号の説明】
21 上部パネル 22 下部パネル 23、25 導電体膜 24a、24b 電極層 26a、26b 電極層 31 スペーサ 31b 突部 32a、32b 接続層 33a、33b リード層 34a、34b 接続層 35a、35b リード層 36a、36b スルーホール 37a、37b リード層 41、44 絶縁層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 導電体膜が形成された下部パネルと、導
    電体膜が形成された可撓性の上部パネルと、前記導電体
    膜どうしが対面する下部パネルと上部パネルとの間で入
    力領域以外の部分に介装されるスペーサと、一方向に間
    隔を開けて配置されて前記下部パネルに形成された導電
    体膜に導通する一対の電極層と、前記方向と直交する方
    向に間隔を開けて配置されて前記上部パネルに形成され
    た導電体膜に導通する一対の電極層とを有し、前記スペ
    ーサの表裏両面には、前記各電極層に個別に導通し且つ
    前記入力領域外へ延びる複数のリード層が形成されてお
    り、各リード層は、接続されるべき電極層以外の領域で
    前記それぞれの導電体膜に導通できないように絶縁され
    ていることを特徴とする入力装置。
  2. 【請求項2】 スペーサには、下部パネルおよび上部パ
    ネルの外部に突出する突部が形成され、各リード層はこ
    の突部に延びて、この突部が外部回路への接続部とされ
    ている請求項1記載の入力装置。
  3. 【請求項3】 スペーサの一方の面に形成されているリ
    ード層がスルーホールを経て他方の面に延びており、前
    記接続部では、全ての電極層に通じるリード層が同じ面
    に現れている請求項2記載の入力装置。
JP23681695A 1995-09-14 1995-09-14 入力装置 Pending JPH0981302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23681695A JPH0981302A (ja) 1995-09-14 1995-09-14 入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23681695A JPH0981302A (ja) 1995-09-14 1995-09-14 入力装置

Publications (1)

Publication Number Publication Date
JPH0981302A true JPH0981302A (ja) 1997-03-28

Family

ID=17006212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23681695A Pending JPH0981302A (ja) 1995-09-14 1995-09-14 入力装置

Country Status (1)

Country Link
JP (1) JPH0981302A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108566A (ja) * 2000-09-29 2002-04-12 Nissha Printing Co Ltd 狭額縁タッチパネル
WO2009001946A1 (ja) * 2007-06-28 2008-12-31 Kyocera Corporation タッチパネルおよびタッチパネル型表示装置
WO2009028653A1 (ja) * 2007-08-30 2009-03-05 Kyocera Corporation タッチパネルおよびタッチパネル型表示装置
CN108153438A (zh) * 2016-12-04 2018-06-12 深圳莱宝高科技股份有限公司 触控面板及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108566A (ja) * 2000-09-29 2002-04-12 Nissha Printing Co Ltd 狭額縁タッチパネル
JP4550251B2 (ja) * 2000-09-29 2010-09-22 日本写真印刷株式会社 狭額縁タッチパネル
WO2009001946A1 (ja) * 2007-06-28 2008-12-31 Kyocera Corporation タッチパネルおよびタッチパネル型表示装置
TWI383203B (zh) * 2007-06-28 2013-01-21 Kyocera Corp Touch panel and touch panel display device
US8570299B2 (en) 2007-06-28 2013-10-29 Kyocera Corporation Touch panel and touch panel type display device
WO2009028653A1 (ja) * 2007-08-30 2009-03-05 Kyocera Corporation タッチパネルおよびタッチパネル型表示装置
JP5073750B2 (ja) * 2007-08-30 2012-11-14 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
US8378983B2 (en) 2007-08-30 2013-02-19 Kyocera Corporation Touch panel and touch panel type display apparatus
CN108153438A (zh) * 2016-12-04 2018-06-12 深圳莱宝高科技股份有限公司 触控面板及其制作方法
CN108153438B (zh) * 2016-12-04 2024-02-20 深圳莱宝高科技股份有限公司 触控面板及其制作方法

Similar Documents

Publication Publication Date Title
US8643607B2 (en) Touch panel and manufacturing method of the same
US8049127B2 (en) Touch panel
CN108241456B (zh) 触控感测模组及其制作方法以及应用其的触控显示面板
WO2010058495A1 (ja) タッチパネル及びそれを備えた表示装置
KR20010051880A (ko) 적층형 표시장치
US7538287B2 (en) Touch panel and manufacturing method thereof
US20150085204A1 (en) Touch panel
JP7007258B2 (ja) タッチスクリーン、表示装置及びタッチパネル
JP2598152B2 (ja) タッチパネル
US9195359B2 (en) Providing resistance portions along touch panel electrodes, for adjusting electric potential distribution
JPH0981302A (ja) 入力装置
US6225577B1 (en) Co-ordinates input device and a method for producing the same
JPH09146680A (ja) タブレット
US6791535B2 (en) Resistance film type touch panel with short circuit preventing structure
US8379409B2 (en) Touch panel
JP2005190125A (ja) パネル型入力装置
KR100822196B1 (ko) 터치 패널
JP2003157150A (ja) タッチパネル
US10838531B2 (en) Touchscreen panel
US10838564B2 (en) Display device
TWM545300U (zh) 具有降低週邊區訊號干擾結構之電容式觸控面板
KR100362291B1 (ko) 터치 패널
JP2001296971A (ja) 抵抗膜式タッチパネルの電極間短絡防止構造
KR20150087548A (ko) 터치 패널
JP2002132449A (ja) 透明タッチパネルおよびその製造方法