JPH0980099A

JPH0980099A - 電荷検出装置

Info

Publication number: JPH0980099A
Application number: JP7238484A
Authority: JP
Inventors: Masayuki Masuyama; 雅之桝山; Yuji Matsuda; 祐二松田
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1995-09-18
Filing date: 1995-09-18
Publication date: 1997-03-28

Abstract

(57)【要約】【課題】電荷検出装置の電荷検出感度を向上させる。【解決手段】Ｐ型不純物半導体基板１上の，Ｎ型不純
物層で作られた電荷検出部２は電荷を蓄積する。前記電
荷検出部２の電位変動はドライブトランジスタ部６のゲ
ート電極に電気的に伝達され、ドライブトランジスタ部
６のソース電位ＶＯの変化として出力される。ここで、
ドライブトランジスタ部６のソース電位は、ドライブト
ランジスタ部６のドレイン電極と電源部ＶＯＤとの間に
配置された帰還トランジスタ部８のゲート電極に電圧シ
フト部９を介して電気的に伝達される。従って、ドライ
ブトランジスタ部６のドレイン電位が、帰還トランジス
タ部８により、電荷検出部２の電位（即ち、ドライブト
ランジスタ部６のゲート電位）の変位に追従するので、
ドライブトランジスタ部のゲート・ドレイン間の接合容
量が小さくなり、電荷検出部の全容量が低減されて、電
荷検出感度が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電荷検出装置の改
良に関し、特に、その電荷検出を高感度で行うものであ
る。

【０００２】

【従来の技術】図７は従来の電荷検出装置の回路模式図
を示す。以下、トランジスタはＭＯＳＦＥＴ型トランジ
スタであるとして説明する。

【０００３】同図において、１はＰ型不純物半導体基
板、２は前記Ｐ型不純物半導体基板１上にＮ型不純物層
で作られた電荷検出部、３は電圧ＶＯＤが印加されたＮ
型不純物層、４は前記Ｐ型不純物半導体基板１上に配置
された絶縁膜、５は前記絶縁膜４を介して作られたリセ
ットゲート電極である。また、Ａは出力回路部であっ
て、この出力回路部Ａにおいて、６は前記電荷検出部２
と電気的に接続された電極をゲート電極とするドライブ
トランジスタ部、７はロードトランジスタ部である。前
記ロードトランジスタ部７のゲート電極にはバイアス電
圧ＶＬＧが供給される。

【０００４】前記図７において、信号電荷は電荷検出部
２に蓄積される。この電荷検出部２の信号電荷は、リセ
ットゲート電極５にクロックφＲを印加することで、Ｎ
型不純物層３により電位ＶＯＤにリセットされる。この
時、電荷検出部２の電位は、リセットされた電位ＶＯＤ
に対して信号電荷に比例した分変動する。この変動電位
は、ドライブトランジスタ部６及びロードトランジスタ
部７により、出力電位ＶＯの電圧変化として取り出され
る。

【０００５】図８に、上記従来例の出力回路部のポテン
シャル分布図を示す。

【０００６】

【発明が解決しようとする課題】ところで、前記従来の
電荷検出装置の検出感度は、次式により表わされる。

【０００７】△Ｖ＝Ｑ／Ｃここで、Ｑは信号電荷、Ｃは電荷検出部２の全容量、△
Ｖは電荷検出部２の電圧変化である。前式から判るよう
に、従来、検出感度の向上を図る方法として、電荷検出
部２の全容量Ｃを減らす方法が知られている。ここで、
従来では、電荷検出部２のパターンを小さくすることに
より、その全容量を低減してきたが、パターンの寸法ば
らつき等の問題により、この方法にも限界がある。

【０００８】また、パターンを小さくするために、電荷
検出部２の信号を受けるドライブトランジスタ部のドラ
イブ能力も小さくなっており、現在は多段のドライブト
ランジスタ等でインピーダンス変換を行っているが、特
に、初段のドライブトランジスタ部の出力の負荷容量が
周波数特性に大きく影響するという問題があった。

【０００９】本発明は、前記の問題に鑑みてなされたも
のであり、その目的は、電荷検出部の全容量を低減して
検出感度を向上することにあり、更には前記目的に加え
て、ドライブトランジスタ部の出力負荷容量を低減し
て、周波数特性を向上させることも本発明の目的であ
る。

【００１０】

【課題を解決するための手段】前記の目的を達成するた
め、本発明では、ドライブトランジスタ部のゲート・ド
レイン間の接合容量を小さくして、電荷検出感度を上げ
ることとする。

【００１１】即ち、請求項１記載の発明の電荷検出装置
は、電荷の電圧変換を行う電荷検出部と、第１、第２及
び第３の電極を有するドライブトランジスタ部と、負荷
部からなる電荷検出増幅回路と、第４、第５及び第６の
電極を有する帰還トランジスタ部と、電圧シフト部とを
備え、前記ドライブトランジスタ部は、第１の電極が前
記電荷検出部に電気的に接続され、第２の電極が前記電
荷検出増幅回路に接続され、第３の電極が前記帰還トラ
ンジスタ部の第５の電極に接続され、前記帰還トランジ
スタ部は、第４の電極が前記電圧シフト部を介して前記
ドライブトランジスタ部の第２の電極に接続されること
を特徴とする。

【００１２】また、請求項２記載の発明は、前記第１項
記載の電荷検出装置において、ドライブトランジスタ部
は、第１の電極をゲート電極とし、第２の電極をソース
電極とし、第３の電極をドレイン電極とし、帰還トラン
ジスタ部は、第４の電極をゲート電極とし、第５の電極
をソース電極とし、第６の電極をドレイン電極とするこ
とを特徴とする。

【００１３】更に、請求項３記載の発明の電荷検出装置
は、電荷の電圧変換を行う電荷検出部と、前記電荷検出
部と電気的に接続されるゲート電極を有するドライブト
ランジスタ部と、前記ドライブトランジスタ部のソース
電極と接続される負荷部からなる電荷検出増幅回路と、
ソース電極が前記ドライブトランジスタ部のドレイン電
極に、ドレイン電極が電源部に、ゲート電極が前記ドラ
イブトランジスタ部のソース電極と電気的に接続される
埋め込みチャネル型帰還トランジスタ部とを備えたこと
を特徴とする。

【００１４】加えて、請求項４記載の発明は、前記請求
項３記載の電荷検出装置において、埋め込みチャネル型
帰還トランジスタ部の埋め込みチャネルの電位は、電源
部の電位以下で且つドライブトランジスタ部のドレイン
電位以上に設定されることを特徴とする。

【００１５】更に加えて、請求項５記載の発明は、前記
請求項１記載の電荷検出装置において、帰還トランジス
タ部の第６の電極と電源部との間に配置される第２の帰
還トランジスタ部を備え、前記第２の帰還トランジスタ
部は、ゲート電極が第２の電圧シフト部を介して前記帰
還トランジスタ部の第５の電極に接続されることを特徴
とする。

【００１６】また、請求項６記載の発明は、前記請求項
１記載の電荷検出装置において、帰還トランジスタ部の
第６の電極と電源部との間に配置される埋め込みチャネ
ル型帰還トランジスタ部を備え、前記埋め込みチャネル
型帰還トランジスタ部は、ゲート電極が前記帰還トラン
ジスタ部の第５の電極に接続されることを特徴とする。

【００１７】更に、請求項７記載の発明は、前記請求項
３記載の電荷検出装置において、埋め込みチャネル型帰
還トランジスタ部のドレイン電極と電源部との間に配置
される第２の帰還トランジスタ部を備え、前記第２の帰
還トランジスタ部は、ゲート電極が前記埋め込みチャネ
ル型帰還トランジスタ部のソース電極に接続されること
を特徴とする。

【００１８】以上の構成により、請求項１及び請求項２
記載の発明の電荷検出装置では、帰還トランジスタ部に
より、ドライブトランジスタ部のドレイン電位が、電荷
検出部の電位、即ち、ドライブトランジスタ部のゲート
電位の変位に追従するので、電荷検出部と電気的に接続
されたドライブトランジスタ部のゲート・ドレイン間の
接合容量が小さくなり、その結果、電荷検出部の全容量
が低減されて、電荷検出感度が向上する。

【００１９】また、請求項３及び請求項４記載の発明の
電荷検出装置では、埋め込みチャネル型帰還トランジス
タ部により、ドライブトランジスタ部のドレイン電位
が、そのゲート電位の変位に追従するので、電荷検出部
と電気的に接続されたドライブトランジスタ部のゲート
・ドレイン間の接合容量が小さくなり、電荷検出感度が
向上する。

【００２０】更に、請求項５、請求項６及び請求項７記
載の発明の電荷検出装置では、前記請求項１又は請求項
３記載の発明の作用に加えて、第２の帰還トランジスタ
部により、第１の帰還トランジスタ部のドレイン電位
が、そのゲート電位の変位に追従するので、第１の帰還
トランジスタ部のゲート・ドレイン間の接合容量が小さ
くなり、従って、ドライブトランジスタ部の出力負荷容
量が低減されて、周波数特性が向上する。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００２２】［第１の実施の形態］図１は本発明の第１
の実施の形態である電荷検出装置の回路模式図を示す。
以下、トランジスタはＭＯＳＦＥＴ型トランジスタとし
て説明を行なう。

【００２３】同図において、１はＰ型不純物半導体基
板、２は前記Ｐ型不純物半導体基板１上にＮ型不純物層
で作られた電荷検出部、３は電圧ＶＯＤが印加されたＮ
型不純物層、４は前記Ｐ型不純物半導体基板１上に配置
された絶縁膜、５は前記絶縁膜４を介して作られたリセ
ットゲート電極である。

【００２４】また、Ｂは出力回路部であって、この出力
回路部Ｂにおいて、６は前記電荷検出部２と電気的に接
続された電極をゲート電極（第１の電極）とするドライ
ブトランジスタ部、７は前記ドライブトランジスタ部６
のソース電極（第２の電極）に接続されたロードトラン
ジスタ部（負荷部から成る電荷検出増幅回路）である。
前記ロードトランジスタ部７のゲート電極にはバイアス
電圧ＶＬＧが供給される。

【００２５】そして、本発明の特徴として、出力回路部
Ｂには、帰還トランジスタ部８と、電圧シフト部９とが
備えられる。前記帰還トランジスタ部８は、ゲート電極
（第４の電極）が電圧シフト部９を介して前記ドライブ
トランジスタ部６のソース電極（第２の電極）に接続さ
れ、ソース電極（第５の電極）が前記ドライブトランジ
スタ部６のドレイン電極（第３の電極）に接続され、ド
レイン電極（第６の電極）が電源部ＶＯＤに接続され
る。

【００２６】本実施の形態の電荷検出装置では、前記従
来例と同様に、電荷検出部２は電荷を蓄積し、その電位
変動は、ドライブトランジスタ部６のソース電位（出力
回路部の出力電位）ＶＯに電圧変化として取り出され
る。

【００２７】図２は、本実施の形態の出力回路部Ｂのポ
テンシャル分布図を示す。

【００２８】ドライブトランジスタ部６のドレイン電位
ＶＤは次式で表わされる。

【００２９】ＶＤ＝ＡＶ１×（ＡＶＤ×ＶＧ＋ＶＤＤ）ここで、ＡＶＤはドライブトランジスタ部６の電圧利得
を、ＡＶ１は帰還トランジスタ部８の電圧利得を、ＶＧ
はドライブトランジスタ部６のゲート電位を、ＶＤＤは
電圧シフト部９のシフト電圧を各々示す。

【００３０】このように、本実施の形態では、ドライブ
トランジスタ部６のドレイン電位ＶＤが、帰還トランジ
スタ部８により、電荷検出部２の電位、即ち、ドライブ
トランジスタ部６のゲート電位ＶＧの変位に追従するの
で、電荷検出部２と電気的に接続されたドライブトラン
ジスタ部６のゲート・ドレイン間の接合容量が小さくな
り、その結果、電荷検出部２の全容量が低減されて、電
荷検出感度が向上することになる。

【００３１】尚、本実施の形態では、ドライブトランジ
スタ部６及び帰還トランジスタ部８をＭＯＳＦＥＴ型ト
ランジスタとして説明を行なったが、これ等をバイポー
ラ型トランジスタ又はＪＦＥＴ型トランジスタ等の他の
トランジスタで代用しても、同様の効果が得られること
は言うまでもない。

【００３２】［第２の実施の形態］図３は本発明の第２
の実施の形態である電荷検出装置の回路模式図を示す。

【００３３】本実施の形態の特徴点は、出力回路部Ｃに
おいて、ドライブトランジスタ部６のドレイン電極に埋
め込みチャネル型帰還トランジスタ部１０のソース電極
を接続し、電源ＶＯＤに前記埋め込みチャネル型帰還ト
ランジスタ部１０のドレイン電極を接続し、そのゲート
電極に、前記ドライブトランジスタ部６のソース電極が
接続されている。また、前記埋め込みチャネル型帰還ト
ランジスタ部１０の埋め込みチャネルの電位は、電源部
の電位ＶＯＤ以下で且つドライブトランジスタ部６のド
レイン電位以上に設定される。

【００３４】本実施の形態では、前記従来例と同様に、
Ｐ型不純物半導体基板１上の電荷検出部２が電荷を蓄積
し、その電位変動は、ドライブトランジスタ部６のゲー
ト電極に電気的に伝達されて、ドライブトランジスタ部
６のソース電位ＶＯに電圧変化として出力される。更
に、前記ドライブトランジスタ部６のソース電位は埋め
込みチャネル型トランジスタ部１０のゲート電極に伝達
される。

【００３５】図４は、本実施の形態の出力回路部Ｃのポ
テンシャル分布図を示し、ドライブトランジスタ部６の
ドレイン電位ＶＤは次式で表わされる。

【００３６】ＶＤ＝ＡＶ１×（ＡＶＤ×ＶＧ＋φｍｉｎ）ここで、ＡＶＤはドライブトランジスタ部６の電圧利得
を、ＡＶ１は埋め込みチャネル型帰還トランジスタ部１
０の電圧利得を、ＶＧはドライブトランジスタ部６のゲ
ート電位を、φｍｉｎは埋め込みチャネル型帰還トラン
ジスタ部１０のポテンシャル電位を示す。

【００３７】従って、本実施の形態においては、ドライ
ブトランジスタ部６のドレイン電位ＶＤが、埋め込みチ
ャネル型帰還トランジスタ部１０により、電荷検出部２
の電位、即ち、ドライブトランジスタ部６のゲート電位
ＶＧの変位に追従するので、電荷検出部２と電気的に接
続されたドライブトランジスタ部６のゲート・ドレイン
間の接合容量を小さくなり、電荷検出感度が向上する。

【００３８】［第３の実施の形態］図５は本発明の第３
の実施の形態である電荷検出装置の回路模式図を示す。

【００３９】本実施の形態では、前記第１の実施の形態
で帰還トランジスタ部の個数を１個としたのに代え、２
個配置したものである。

【００４０】即ち、本実施の形態では、出力回路部Ｄに
おいて、ドライブトランジスタ部６のドレイン電極と電
源部ＶＯＤとの間に第１の帰還トランジスタ部１１を配
置し、そのゲート電極とドライブトランジスタ部６のソ
ース電極とを第１の電圧シフト部１２を介して電気的に
接続する。また、第１の帰還トランジスタ部１１のドレ
イン電極と電源部ＶＯＤとの間に第２の帰還トランジス
タ部１３を配置し、そのゲート電極と第１の帰還トラン
ジスタ部１１のソース電極とを第２の電圧シフト部１４
を介して電気的に接続している。

【００４１】本実施の形態の出力回路部Ｄのポテンシャ
ル分布を図６に示す従って、本実施の形態では、図６の
ポテンシャル分布図に示すように、第１の実施の形態と
同様の作用によって、第１の帰還トランジスタ部１１の
ドレイン電位ＶＤが、第２の帰還トランジスタ部１３に
より、第１の帰還トランジスタ部１１のゲート電位の変
位に追従するので、第１の帰還トランジスタ部１１のゲ
ート・ドレイン間の接合容量が小さくなり、その結果、
ドライブトランジスタ部６の出力容量負荷が低減され
て、周波数特性を向上できる。

【００４２】尚、本実施の形態では、第１の帰還トラン
ジスタ部１１と電圧シフト部１２とにより構成した部分
を、前記第２の実施の形態の埋め込みチャネル型帰還ト
ランジスタ部により構成してもよい。この場合、埋め込
みチャネル型帰還トランジスタ部のチャネル電位は、第
２の帰還トランジスタ部１３のソース電位以下で且つド
ライブトランジスタ部６のドレイン電位以上に設定す
る。

【００４３】同様に、本実施の形態では、第２の帰還ト
ランジスタ部１３と電圧シフト部１４とにより構成した
部分を、前記第２の実施の形態の埋め込みチャネル型帰
還トランジスタ部により構成してもよい。この場合、埋
め込みチャネル型帰還トランジスタ部のチャネル電位
は、電源部の電位ＶＯＤ以下で且つ第１の帰還トランジ
スタ部１１のドレイン電位以上に設定する。

【００４４】更に、本実施の形態では、第２の帰還トラ
ンジスタ部１３をＭＯＳＦＥＴ型トランジスタとして説
明したが、これをバイポーラ型トランジスタ又はＪＦＥ
Ｔ型トランジスタ等の他のトランジスタで構成しても、
同様の効果が得られることは言うまでもない。

【００４５】加えて、前記第１、第２及び第３の実施の
形態では、Ｐ型不純物半導体基板１上にＮ型不純物層で
電荷検出部２を形成したが、その構成とは逆に、Ｎ型不
純物半導体基板上のＰ型不純物層で電荷検出部を形成し
ても、同様の効果が得られることはことは言うまでもな
い。

【００４６】更に、前記第１、第２及び第３の実施の形
態では、出力回路部を１段として説明したが、これを複
数段に構成しても同様の効果が得られ、本発明はこの複
数段の場合をも包含することは勿論である。

【００４７】

【発明の効果】以上説明したように、請求項１ないし請
求項４記載の発明の電荷検出装置によれば、ドライブト
ランジスタ部と電源部との間に帰還トランジスタ部を配
置し、この帰還トランジスタ部により、前記ドライブト
ランジスタ部のドレイン電位をそのゲート電位の変位に
追従させる構成としたので、ドライブトランジスタ部の
ゲート・ドレイン間の接合容量を小さくすることが可能
となり、従って、電荷検出部の全容量が低減されて、電
荷検出感度を向上させることができる。

【００４８】また、請求項５ないし請求項７記載の発明
の電荷検出装置によれば、前記効果に加えて、更に、前
記帰還トランジスタ部のドレイン電位をそのゲート電位
の変位に追従させる構成としたので、前記帰還トランジ
スタ部のゲート・ドレイン間の接合容量を小さくするこ
とが可能となり、従って、ドライブトランジスタ部の出
力負荷容量を低減できて、周波数特性を向上させること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の電荷検出装置の回
路模式図である。

【図２】本発明の第１の実施の形態の電荷検出装置の出
力回路部のポテンシャル分布図である。

【図３】本発明の第２の実施の形態の電荷検出装置の回
路模式図である。

【図４】本発明の第２の実施の形態の電荷検出装置の出
力回路部のポテンシャル分布図である。

【図５】本発明の第３の実施の形態の電荷検出装置の回
路模式図である。

【図６】本発明の第３の実施の形態の電荷検出装置の出
力回路部のポテンシャル分布図である。

【図７】従来例の電荷検出装置の回路模式図である。

【図８】従来例の電荷検出装置の出力回路部のポテンシ
ャル分布図である。

【符号の説明】

１Ｐ型不純物半導体基板２電荷検出部３Ｎ型不純物層４絶縁膜５リセットゲート電極６ドライブトランジスタ部７ロードトランジスタ部（電荷検出増幅回路）８帰還トランジスタ部９電圧シフト部１０埋め込みチャネル型帰還トランジスタ部１１第１の帰還トランジスタ部１２第１の電圧シフト部１３第２の帰還トランジスタ部１４第２の電圧シフト部Ｂ、Ｃ、Ｄ出力回路部

Claims

【特許請求の範囲】

【請求項１】電荷の電圧変換を行う電荷検出部と、第１、第２及び第３の電極を有するドライブトランジス
タ部と、負荷部からなる電荷検出増幅回路と、第４、第５及び第６の電極を有する帰還トランジスタ部
と、電圧シフト部とを備え、前記ドライブトランジスタ部は、第１の電極が前記電荷
検出部に電気的に接続され、第２の電極が前記電荷検出
増幅回路に接続され、第３の電極が前記帰還トランジス
タ部の第５の電極に接続され、前記帰還トランジスタ部は、第４の電極が前記電圧シフ
ト部を介して前記ドライブトランジスタ部の第２の電極
に接続され、第６の電極が電源部に接続されることを特
徴とする電荷検出装置。
【請求項２】ドライブトランジスタ部は、第１の電極
をゲート電極とし、第２の電極をソース電極とし、第３
の電極をドレインとし、帰還トランジスタ部は、第４の電極をゲート電極とし、
第５の電極をソース電極とし、第６の電極をドレイン電
極とすることを特徴とする第１項記載の電荷検出装置。
【請求項３】電荷の電圧変換を行う電荷検出部と、前記電荷検出部と電気的に接続されるゲート電極を有す
るドライブトランジスタ部と、前記ドライブトランジスタ部のソース電極と接続される
負荷部からなる電荷検出増幅回路と、ソース電極が前記ドライブトランジスタ部のドレイン電
極に、ドレイン電極が電源部に、ゲート電極が前記ドラ
イブトランジスタ部のソース電極と電気的に接続される
埋め込みチャネル型帰還トランジスタ部とを備えたこと
を特徴とする電荷検出装置。
【請求項４】埋め込みチャネル型帰還トランジスタ部
の埋め込みチャネルの電位は、電源部の電位以下で且つ
ドライブトランジスタ部のドレイン電位以上に設定され
ることを特徴とする請求項３記載の電荷検出装置。
【請求項５】帰還トランジスタ部の第６の電極と電源
部との間に配置される第２の帰還トランジスタ部を備
え、前記第２の帰還トランジスタ部は、ゲート電極が第２の
電圧シフト部を介して前記帰還トランジスタ部の第５の
電極に接続されることを特徴とする請求項１記載の電荷
検出装置。
【請求項６】帰還トランジスタ部の第６の電極と電源
部との間に配置される埋め込みチャネル型帰還トランジ
スタ部を備え、前記埋め込みチャネル型帰還トランジスタ部は、ゲート
電極が前記帰還トランジスタ部の第５の電極に接続され
ることを特徴とする請求項１記載の電荷検出装置。
【請求項７】埋め込みチャネル型帰還トランジスタ部
のドレイン電極と電源部との間に配置される第２の帰還
トランジスタ部を備え、前記第２の帰還トランジスタ部は、ゲート電極が前記埋
め込みチャネル型帰還トランジスタ部のソース電極に接
続されることを特徴とする請求項３記載の電荷検出装
置。