JPH0973718A - サブコードデータ処理装置 - Google Patents
サブコードデータ処理装置Info
- Publication number
- JPH0973718A JPH0973718A JP22617795A JP22617795A JPH0973718A JP H0973718 A JPH0973718 A JP H0973718A JP 22617795 A JP22617795 A JP 22617795A JP 22617795 A JP22617795 A JP 22617795A JP H0973718 A JPH0973718 A JP H0973718A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- subcode data
- subcode
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 サブコードデータ処理装置において、より効
率のよいメモリ使用とマイコンの負担を軽減することの
できるサブコードデータ処理装置を提供する。 【構成】 サブコードデータ処理装置に書き込み制御回
路126を付加することにより、インターリーブが施さ
れているサブコードデータをメモリに書き込むことによ
ってメモリ領域にできる不完全なサブコードデータ領域
を作るアドレスを監視し、そのメモリアドレスへのサブ
コードデータの書き込みを禁止する。
率のよいメモリ使用とマイコンの負担を軽減することの
できるサブコードデータ処理装置を提供する。 【構成】 サブコードデータ処理装置に書き込み制御回
路126を付加することにより、インターリーブが施さ
れているサブコードデータをメモリに書き込むことによ
ってメモリ領域にできる不完全なサブコードデータ領域
を作るアドレスを監視し、そのメモリアドレスへのサブ
コードデータの書き込みを禁止する。
Description
【0001】
【産業上の利用分野】この発明は、CD−ROMから読
み出されるインターリーブされたサブコードデータをデ
インターリーブするためのサブコードデータ処理装置に
関するものである。
み出されるインターリーブされたサブコードデータをデ
インターリーブするためのサブコードデータ処理装置に
関するものである。
【0002】
【従来の技術】近年、高密度、高品質のデジタル記憶装
置のCD−ROMは急速に普及してきおり、CD−RO
M装置は高速化が要求されるようになっている。
置のCD−ROMは急速に普及してきおり、CD−RO
M装置は高速化が要求されるようになっている。
【0003】以下に従来のサブコードデータ処理装置に
ついて説明する。図5は従来のサブコードデータ処理装
置を示すものである。図5において、51は記録媒体か
ら読み取ったデータをROMデータとサブコードデータ
に分割するCIRC−IC、52はインターリーブされ
ているサブコードデータを取り込み、デインターリーブ
処理を施した後、メモリインターフェース53を介して
メモリ54に書き込むサブコードデータ処理装置、53
はサブコードデータ処理装置52で処理を施したデータ
をメモリ54に書き込むメモリインターフェース、54
はサブコードデータ処理装置52で処理を施したサブコ
ードデータを格納するメモリである。
ついて説明する。図5は従来のサブコードデータ処理装
置を示すものである。図5において、51は記録媒体か
ら読み取ったデータをROMデータとサブコードデータ
に分割するCIRC−IC、52はインターリーブされ
ているサブコードデータを取り込み、デインターリーブ
処理を施した後、メモリインターフェース53を介して
メモリ54に書き込むサブコードデータ処理装置、53
はサブコードデータ処理装置52で処理を施したデータ
をメモリ54に書き込むメモリインターフェース、54
はサブコードデータ処理装置52で処理を施したサブコ
ードデータを格納するメモリである。
【0004】サブコードデータ処理装置52のシフトク
ロック生成回路523は、CIRC−IC51から出力
されるフレーム同期信号bに同期して、サブコードデー
タを取り込むためのシフトクロックfを生成する。
ロック生成回路523は、CIRC−IC51から出力
されるフレーム同期信号bに同期して、サブコードデー
タを取り込むためのシフトクロックfを生成する。
【0005】シリアルパラレル変換回路521は、CI
RC−IC51からシフトクロックfに同期して、シリ
アル出力されるサブコードデータaを8ビットパラレル
データeに変換し、FIFO522に出力する。
RC−IC51からシフトクロックfに同期して、シリ
アル出力されるサブコードデータaを8ビットパラレル
データeに変換し、FIFO522に出力する。
【0006】FIFO522は、シリアルパラレル変換
回路521から出力されるサブコードデータeを保管
し、メモリ54への書き込み要求信号jを出力する。そ
の後、メモリへの書き込みが許可されるとメモリインタ
ーフェース53を介してメモリ54に書き込む。
回路521から出力されるサブコードデータeを保管
し、メモリ54への書き込み要求信号jを出力する。そ
の後、メモリへの書き込みが許可されるとメモリインタ
ーフェース53を介してメモリ54に書き込む。
【0007】同期検出回路524は、CIRC−IC5
1から出力されるブロック同期信号cを取り込み、内部
の同期信号を生成する。
1から出力されるブロック同期信号cを取り込み、内部
の同期信号を生成する。
【0008】アドレス生成回路525は、サブコードデ
ータ処理装置52がメモリインターフェース53に書き
込みを要求をし、メモリインターフェース53がメモリ
への書き込み許可信号dを出力すると、メモリインター
フェース53を介してメモリ54に書き込まれるため、
次のサブコードデータの書き込のためアドレスhを変化
させる。
ータ処理装置52がメモリインターフェース53に書き
込みを要求をし、メモリインターフェース53がメモリ
への書き込み許可信号dを出力すると、メモリインター
フェース53を介してメモリ54に書き込まれるため、
次のサブコードデータの書き込のためアドレスhを変化
させる。
【0009】メモリインターフェース53はFIFO5
22からサブコードデータk、アドレス生成回路525
から、このサブコードデータkをメモリ54に格納する
アドレスhを受け取り、メモリ54に書き込みを行う。
22からサブコードデータk、アドレス生成回路525
から、このサブコードデータkをメモリ54に格納する
アドレスhを受け取り、メモリ54に書き込みを行う。
【0010】図3はサブコードデータのフォーマットを
示した図である。サブコードデータブロックは98フレ
ームで構成されており、最初2フレームはブロック同期
信号で、残り96フレームには1フレーム当たりサブコ
ードP〜Wデータ8ビットのデータが格納されている。
このサブコードブロックについて、サブコードP,Qデ
ータはインターリーブの施されていないデータである
が、サブコードR〜Wデータは、同期を除く96フレー
ムに対して24フレーム単位(以後1パックと呼ぶ)
で、インターリーブが図4に示すように最大8パック離
れた場所に格納される。従って、1ブロック0000〜
0095フレームの完全なサブコードデータをメモリに
取り込むためには少なくとも0000〜0288フレー
ムまでの3サブコードブロックのデータを取り込まなけ
ればならない構成になっている。
示した図である。サブコードデータブロックは98フレ
ームで構成されており、最初2フレームはブロック同期
信号で、残り96フレームには1フレーム当たりサブコ
ードP〜Wデータ8ビットのデータが格納されている。
このサブコードブロックについて、サブコードP,Qデ
ータはインターリーブの施されていないデータである
が、サブコードR〜Wデータは、同期を除く96フレー
ムに対して24フレーム単位(以後1パックと呼ぶ)
で、インターリーブが図4に示すように最大8パック離
れた場所に格納される。従って、1ブロック0000〜
0095フレームの完全なサブコードデータをメモリに
取り込むためには少なくとも0000〜0288フレー
ムまでの3サブコードブロックのデータを取り込まなけ
ればならない構成になっている。
【0011】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、デインターリーブを施しながらサブコード
データの取り込みを開始して、3サブコードブロックの
取り込みを完了した時、メモリ54に取り込まれたサブ
コードP〜Wデータ中で必要なデータは、最後の1ブロ
ックだけで、最初の2ブロックは96バイトそろってい
ない不完全なデータができてしまう。すなわち、この2
ブロックには、取り込みを開始すべきブロックより前の
位置のサブコードR〜Wデータも含まれており、これら
は不要なものである。
の構成では、デインターリーブを施しながらサブコード
データの取り込みを開始して、3サブコードブロックの
取り込みを完了した時、メモリ54に取り込まれたサブ
コードP〜Wデータ中で必要なデータは、最後の1ブロ
ックだけで、最初の2ブロックは96バイトそろってい
ない不完全なデータができてしまう。すなわち、この2
ブロックには、取り込みを開始すべきブロックより前の
位置のサブコードR〜Wデータも含まれており、これら
は不要なものである。
【0012】このためメモリ54のデータを連続して転
送しようとした場合、不要なサブコードデータが含まれ
ているため、サブコードデータ処理装置を制御する制御
マイコンは不要なサブコードデータを転送しないように
分割転送処理をしなくてはならず、制御マイコンの処理
時間が多くかかるという問題を有していた。また、メモ
リ空間に不完全なサブコードデータが存在し、メモリの
使用効率が悪いという問題点も有していた。
送しようとした場合、不要なサブコードデータが含まれ
ているため、サブコードデータ処理装置を制御する制御
マイコンは不要なサブコードデータを転送しないように
分割転送処理をしなくてはならず、制御マイコンの処理
時間が多くかかるという問題を有していた。また、メモ
リ空間に不完全なサブコードデータが存在し、メモリの
使用効率が悪いという問題点も有していた。
【0013】本発明は、上記従来の問題点を解決するた
めのもので、サブコードデータ取り込み開始時のデイン
ターリーブによって発生する不要なサブコードデータの
メモリ54への書き込みを禁止する事で、制御マイコン
の負担を軽減し、効率よくメモリを使用する事のできる
サブコードデータ処理装置を提供することを目的とす
る。
めのもので、サブコードデータ取り込み開始時のデイン
ターリーブによって発生する不要なサブコードデータの
メモリ54への書き込みを禁止する事で、制御マイコン
の負担を軽減し、効率よくメモリを使用する事のできる
サブコードデータ処理装置を提供することを目的とす
る。
【0014】
【課題を解決するための手段】この目的を達成するため
に本発明のサブコードデータ処理装置は、記録媒体から
読み取ったデータに所定のデジタル信号処理を施し、サ
ブコードデータを出力するCIRC−ICから、サブコ
ードデータを読み込み、所定の信号処理を施した後、メ
モリインターフェースブロックを介してメモリブロック
に書き込むサブコードデータ処理装置において、複数の
ブロックにインターリーブされているサブコードデータ
を、メモリ上のアドレスを指定してデインターリーブを
開始するに際し、前記複数のブロックのうち、メモリの
アドレスから不要なサブコードデータを割り出し、前記
メモリへの書き込みを禁止する構成を有している。
に本発明のサブコードデータ処理装置は、記録媒体から
読み取ったデータに所定のデジタル信号処理を施し、サ
ブコードデータを出力するCIRC−ICから、サブコ
ードデータを読み込み、所定の信号処理を施した後、メ
モリインターフェースブロックを介してメモリブロック
に書き込むサブコードデータ処理装置において、複数の
ブロックにインターリーブされているサブコードデータ
を、メモリ上のアドレスを指定してデインターリーブを
開始するに際し、前記複数のブロックのうち、メモリの
アドレスから不要なサブコードデータを割り出し、前記
メモリへの書き込みを禁止する構成を有している。
【0015】
【作用】この構成によって、サブコードデータ処理装置
を制御する制御マイコンは、不要なサブコードデータの
あるメモリの管理をする必要がなくなり、連続してデー
タ転送処理ができるため、制御マイコンの負担軽減でき
る。また、不要なメモリ領域がなくなるため高効率にメ
モリを使用することができる。
を制御する制御マイコンは、不要なサブコードデータの
あるメモリの管理をする必要がなくなり、連続してデー
タ転送処理ができるため、制御マイコンの負担軽減でき
る。また、不要なメモリ領域がなくなるため高効率にメ
モリを使用することができる。
【0016】
【実施例】以下に本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【0017】図1において、図5に示す従来の構成と異
なる点は、不要なサブコードデータを書き込むアドレス
を検出し、メモリ14への書き込みを禁止する書き込み
制御回路126を付加したことである。
なる点は、不要なサブコードデータを書き込むアドレス
を検出し、メモリ14への書き込みを禁止する書き込み
制御回路126を付加したことである。
【0018】図2は不要なサブコードデータが格納され
るアドレスを検出するシステムを詳細に示した図で、2
01はアドレスカウンタ、202はデインターリーブ回
路、203はインターリーブされていないサブコード
P,Qデータのアドレスか、インターリーブされている
サブコードR〜Wデータのアドレスかを選択するセレク
タ、204,205,206はDFF、207及び、2
08はAND、209はサブコードデータ取り込み開始
に際し、1ブロック目の不要なサブコードデータのアド
レスを検出する第1ブロック検出回路、210は2ブロ
ック目の不要なサブコードデータのアドレスを検出する
第2ブロック検出回路、211はORである。
るアドレスを検出するシステムを詳細に示した図で、2
01はアドレスカウンタ、202はデインターリーブ回
路、203はインターリーブされていないサブコード
P,Qデータのアドレスか、インターリーブされている
サブコードR〜Wデータのアドレスかを選択するセレク
タ、204,205,206はDFF、207及び、2
08はAND、209はサブコードデータ取り込み開始
に際し、1ブロック目の不要なサブコードデータのアド
レスを検出する第1ブロック検出回路、210は2ブロ
ック目の不要なサブコードデータのアドレスを検出する
第2ブロック検出回路、211はORである。
【0019】以上のように構成したサブコードデータ処
理装置について、その動作を説明する。まず、サブコー
ドデータ処理装置12は、CIRC−IC11から出力
されるサブコードフレーム同期信号bをシフトクロック
生成回路123に取り込み、サブコードデータを取り込
むためにシフトクロックfを生成する。このシフトクロ
ックfはCIRC−IC11に出力し、CIRC−IC
11は、サブコードP〜Wデータをシフトクロックfに
同期して、サブコードPデータから順にサブコードWデ
ータまで出力する。
理装置について、その動作を説明する。まず、サブコー
ドデータ処理装置12は、CIRC−IC11から出力
されるサブコードフレーム同期信号bをシフトクロック
生成回路123に取り込み、サブコードデータを取り込
むためにシフトクロックfを生成する。このシフトクロ
ックfはCIRC−IC11に出力し、CIRC−IC
11は、サブコードP〜Wデータをシフトクロックfに
同期して、サブコードPデータから順にサブコードWデ
ータまで出力する。
【0020】サブコードデータ処理装置12は、CIR
C−IC11からシリアル出力されるサブコードデータ
aを、シリアルパラレル変換回路121に取り込み、8
ビットパラレルデータに変換し、FIFO122に出力
する。
C−IC11からシリアル出力されるサブコードデータ
aを、シリアルパラレル変換回路121に取り込み、8
ビットパラレルデータに変換し、FIFO122に出力
する。
【0021】シリアルパラレル変換回路121から出力
されるパラレルデータeは、インターリーブされている
ため、P,QデータとR〜Wデータではメモリ14に格
納するアドレスが異なる。このため、FIFO122
は、P,Qデータ及びR〜Wデータを格納しようとする
アドレスのデータをメモリ14から読み出し、P,Qデ
ータ及びR〜Wデータを格納するビットだけをそれぞれ
書き換える。そして、これらのデータをメモリ14に書
き込むために、インターラプト信号jをメモリインター
フェースブロック13に出力する。
されるパラレルデータeは、インターリーブされている
ため、P,QデータとR〜Wデータではメモリ14に格
納するアドレスが異なる。このため、FIFO122
は、P,Qデータ及びR〜Wデータを格納しようとする
アドレスのデータをメモリ14から読み出し、P,Qデ
ータ及びR〜Wデータを格納するビットだけをそれぞれ
書き換える。そして、これらのデータをメモリ14に書
き込むために、インターラプト信号jをメモリインター
フェースブロック13に出力する。
【0022】メモリインターフェースブロック13は、
書き込み要求を受け付けるとFIFO122からはデー
タk、アドレス生成回路125からはサブコードデータ
を格納するアドレスhを受け取り、メモリ14に書き込
む。
書き込み要求を受け付けるとFIFO122からはデー
タk、アドレス生成回路125からはサブコードデータ
を格納するアドレスhを受け取り、メモリ14に書き込
む。
【0023】同期検出回路124は、CIRC−IC1
1から出力されるブロック同期信号cを検出し、サブコ
ードデータ処理装置内部の同期信号gを生成する。
1から出力されるブロック同期信号cを検出し、サブコ
ードデータ処理装置内部の同期信号gを生成する。
【0024】アドレス生成回路125は、サブコードデ
ータkをメモリに格納するアドレスhを、メモリインタ
ーフェース13からの書き込み許可信号dを基に生成し
ている。すなわち、図2に示すように、アドレスカウン
タ201でP,Qデータのアドレスを生成し、P,Qデ
ータのアドレスをデインターリーブ回路202に入力
し、R〜Wデータのアドレスを生成する。生成した2種
類のアドレスはセレクタ203によって選択されメモリ
インターフェース13へ出力される。デインターリーブ
回路202が生成したアドレスlは書き込み制御回路1
26に入力される。
ータkをメモリに格納するアドレスhを、メモリインタ
ーフェース13からの書き込み許可信号dを基に生成し
ている。すなわち、図2に示すように、アドレスカウン
タ201でP,Qデータのアドレスを生成し、P,Qデ
ータのアドレスをデインターリーブ回路202に入力
し、R〜Wデータのアドレスを生成する。生成した2種
類のアドレスはセレクタ203によって選択されメモリ
インターフェース13へ出力される。デインターリーブ
回路202が生成したアドレスlは書き込み制御回路1
26に入力される。
【0025】書き込み制御回路126は、サブコードデ
ータ取り込み開始アドレスから2ブロック内の不要なサ
ブコードデータ領域を作るアドレスを監視し、FIFO
122に書き込み禁止信号iを出力する。FIFO12
2は書き込み禁止信号iが入力されると、メモリ14へ
のインターラプト信号jを出力しないことにより書き込
みを禁止する。
ータ取り込み開始アドレスから2ブロック内の不要なサ
ブコードデータ領域を作るアドレスを監視し、FIFO
122に書き込み禁止信号iを出力する。FIFO12
2は書き込み禁止信号iが入力されると、メモリ14へ
のインターラプト信号jを出力しないことにより書き込
みを禁止する。
【0026】この書き込み禁止制御を図2を用いて説明
する。まず、DFF204,205,206をリセット
しておき、サブコードデータ取り込み開始のブロック同
期信号cでDFF204を”H”にし、AND207に
入力する。書き込み制御回路126は、AND207の
出力が”H”になることで1ブロック目を取り込んでい
ることを認識する。
する。まず、DFF204,205,206をリセット
しておき、サブコードデータ取り込み開始のブロック同
期信号cでDFF204を”H”にし、AND207に
入力する。書き込み制御回路126は、AND207の
出力が”H”になることで1ブロック目を取り込んでい
ることを認識する。
【0027】AND207の出力は第1ブロック検出回
路209に入力され、第1ブロック検出回路209は、
アドレス生成回路125から入力されるアドレスlの値
から、1ブロック目の取り込みに含まれる不要なサブコ
ードデータのメモリへの書き込みを禁止する。すなわ
ち、アドレス生成回路125から入力されるアドレスl
の値が、メモリ14への取り込み開始アドレスから96
(同期信号を除く1サブコードブロック)未満の時に
は、書き込み禁止信号m(書き込み禁止で”H”)をO
R211に出力する。
路209に入力され、第1ブロック検出回路209は、
アドレス生成回路125から入力されるアドレスlの値
から、1ブロック目の取り込みに含まれる不要なサブコ
ードデータのメモリへの書き込みを禁止する。すなわ
ち、アドレス生成回路125から入力されるアドレスl
の値が、メモリ14への取り込み開始アドレスから96
(同期信号を除く1サブコードブロック)未満の時に
は、書き込み禁止信号m(書き込み禁止で”H”)をO
R211に出力する。
【0028】次のブロック同期信号cが入力されると、
DFF205を”H”にし、AND208に入力する。
書き込み制御回路126はAND208の出力が”H”
になることで、2ブロック目を取り込んでいることを認
識する。AND208の出力は第2ブロック検出回路2
10に入力され、第2ブロック検出回路210は、アド
レス生成回路125から入力されるアドレスlの値か
ら、2ブロック目の取り込みに含まれる不要なサブコー
ドデータのメモリへの書き込みを禁止する。すなわち、
アドレス生成回路125から入力されるアドレスlの値
が、メモリ14への取り込み開始アドレス+96から取
り込み開始アドレス+192未満の時には、書き込み禁
止信号n(書き込み禁止で”H”)をOR211に出力
する。
DFF205を”H”にし、AND208に入力する。
書き込み制御回路126はAND208の出力が”H”
になることで、2ブロック目を取り込んでいることを認
識する。AND208の出力は第2ブロック検出回路2
10に入力され、第2ブロック検出回路210は、アド
レス生成回路125から入力されるアドレスlの値か
ら、2ブロック目の取り込みに含まれる不要なサブコー
ドデータのメモリへの書き込みを禁止する。すなわち、
アドレス生成回路125から入力されるアドレスlの値
が、メモリ14への取り込み開始アドレス+96から取
り込み開始アドレス+192未満の時には、書き込み禁
止信号n(書き込み禁止で”H”)をOR211に出力
する。
【0029】書き込み禁止信号iは、書き込み禁止信号
mとnを入力とするOR211の出力で、書き込み禁止
信号iが”H”の時、FIFO122のインターラプト
信号jは出力しないように制御され、メモリ14に不完
全なサブコードデータは取り込まれない。
mとnを入力とするOR211の出力で、書き込み禁止
信号iが”H”の時、FIFO122のインターラプト
信号jは出力しないように制御され、メモリ14に不完
全なサブコードデータは取り込まれない。
【0030】
【発明の効果】以上のように本発明は、サブコードデー
タに施されたインターリーブにより取り込み開始のいく
つかのブロックにできるサブコードデータの不要なデー
タ領域をなくすことによって、必要なデータをメモリ領
域に連続して取り込むことができるようになり、制御マ
イコンは不要なサブコードデータのあるメモリ領域を監
視することなく連続転送する事が可能となり、また、メ
モリの使用効率を上げることのできる優れたサブコード
データ処理装置を実現できるものである。
タに施されたインターリーブにより取り込み開始のいく
つかのブロックにできるサブコードデータの不要なデー
タ領域をなくすことによって、必要なデータをメモリ領
域に連続して取り込むことができるようになり、制御マ
イコンは不要なサブコードデータのあるメモリ領域を監
視することなく連続転送する事が可能となり、また、メ
モリの使用効率を上げることのできる優れたサブコード
データ処理装置を実現できるものである。
【0031】また特に上記実施例では、不要なサブコー
ドデータが含まれることが予め解っている、デインター
リーブを開始してからの所定数のブロックを検出してか
ら、、書き込まれるメモリのアドレスの値から不要なサ
ブコードデータを割り出すようにしているので、処理が
より効率的となる。
ドデータが含まれることが予め解っている、デインター
リーブを開始してからの所定数のブロックを検出してか
ら、、書き込まれるメモリのアドレスの値から不要なサ
ブコードデータを割り出すようにしているので、処理が
より効率的となる。
【図1】本発明のサブコードデータ処理装置の全体構成
を示すブロック図
を示すブロック図
【図2】本発明のサブコードデータ処理装置の不完全デ
ータ書き込み禁止制御の詳細なブロック図
ータ書き込み禁止制御の詳細なブロック図
【図3】サブコードデータフォーマットを示す図
【図4】デインターリーブシーケンスを示す図
【図5】従来のサブコードデータ処理装置の全体構成を
示すブロック図
示すブロック図
11,51 CIRC−IC 12,52 サブコードデータ処理装置 13,53 メモリインターフェース 14,54 メモリ 121,521 シリアルパラレル変換回路 122,522 FIFO 123,523 シフトクロック生成回路 124,524 同期検出回路 125,525 アドレス生成回路 126 書き込み制御回路
Claims (2)
- 【請求項1】複数のブロックにインターリーブされてい
るサブコードデータを、メモリ上のアドレスを指定して
デインターリーブを開始するに際し、前記複数のブロッ
クのうち、書き込まれるメモリのアドレスの値から不要
なサブコードデータを割り出し、前記メモリ上への書き
込みを禁止するようにしたことを特徴とするサブコード
データ処理装置。 - 【請求項2】複数のブロックにインターリーブされてい
るサブコードデータを、メモリ上のアドレスを指定して
デインターリーブを開始するに際し、前記複数のブロッ
クのうち、不要なサブコードデータが含まれることが予
め解っている、デインターリーブを開始してからの所定
数のブロックを検出するとともに、前記所定数のブロッ
クのサブコードデータをデインターリーブする時に、書
き込まれるメモリのアドレスの値から不要なサブコード
データを割り出し、前記メモリ上への書き込みを禁止す
るようにしたことを特徴とするサブコードデータ処理装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22617795A JP3482746B2 (ja) | 1995-09-04 | 1995-09-04 | サブコードデータ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22617795A JP3482746B2 (ja) | 1995-09-04 | 1995-09-04 | サブコードデータ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0973718A true JPH0973718A (ja) | 1997-03-18 |
JP3482746B2 JP3482746B2 (ja) | 2004-01-06 |
Family
ID=16841097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22617795A Expired - Fee Related JP3482746B2 (ja) | 1995-09-04 | 1995-09-04 | サブコードデータ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3482746B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100708796B1 (ko) * | 2002-07-25 | 2007-04-18 | 엔이씨 일렉트로닉스 가부시키가이샤 | 광 디스크 재생 장치 및 이를 위한 데이터 재생 방법 |
-
1995
- 1995-09-04 JP JP22617795A patent/JP3482746B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100708796B1 (ko) * | 2002-07-25 | 2007-04-18 | 엔이씨 일렉트로닉스 가부시키가이샤 | 광 디스크 재생 장치 및 이를 위한 데이터 재생 방법 |
US7343544B2 (en) | 2002-07-25 | 2008-03-11 | Nec Electronics Corporation | Optical disk playback apparatus and data playback method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP3482746B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2596208B2 (ja) | メモリ装置 | |
JP3482746B2 (ja) | サブコードデータ処理装置 | |
JP3313056B2 (ja) | Cd−romドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
EP2133797B1 (en) | Dma transfer device and method | |
US6111615A (en) | Address generating and mapping device of video capture system | |
US20020004881A1 (en) | Data transfer apparatus and data transfer method | |
US5815691A (en) | Method for controlling an external memory for a CD-ROM decoder and apparatus therefor | |
JPS6341270B2 (ja) | ||
JP2002101376A (ja) | ラインメモリ | |
JPH1186465A (ja) | 信号処理装置 | |
JP2817803B2 (ja) | シンク発生方法 | |
JP2000165249A (ja) | データ復元装置 | |
JPH0640420B2 (ja) | Pcm再生装置 | |
KR100217368B1 (ko) | 콤팩트디스크-롬 드라이브의 에러플래그 발생회로 및 방법 | |
JP3509658B2 (ja) | 動作モード切替え回路及びその方法 | |
JP3160924B2 (ja) | ディスク制御装置 | |
JPH10187532A (ja) | 2次キャッシュ装置 | |
JPH05266685A (ja) | 記憶装置 | |
JPH02123444A (ja) | 情報発生/復旧仮保持回路 | |
JP2006099585A (ja) | データ処理装置 | |
JPH02206070A (ja) | 同期検出回路 | |
JPS62234476A (ja) | デイジタル映像信号再生装置 | |
JP2000287103A (ja) | タイムコード信号発生装置、及びタイムコード信号発生方法 | |
JPH07114505B2 (ja) | 映像記憶装置 | |
JPS61224731A (ja) | 変化点検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |