JPH0964291A - Ferroelectric memory and manufacture thereof - Google Patents

Ferroelectric memory and manufacture thereof

Info

Publication number
JPH0964291A
JPH0964291A JP7213398A JP21339895A JPH0964291A JP H0964291 A JPH0964291 A JP H0964291A JP 7213398 A JP7213398 A JP 7213398A JP 21339895 A JP21339895 A JP 21339895A JP H0964291 A JPH0964291 A JP H0964291A
Authority
JP
Japan
Prior art keywords
heat treatment
ferroelectric
film
ferroelectric film
max
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7213398A
Other languages
Japanese (ja)
Inventor
Ichiro Koiwa
一郎 小岩
Takao Kanehara
隆雄 金原
Mitsuro Mita
充郎 見田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7213398A priority Critical patent/JPH0964291A/en
Publication of JPH0964291A publication Critical patent/JPH0964291A/en
Ceased legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a ferroelectric memory having a good symmetry of a shape of a P-V hysteresis curve which is a relation between impressed voltage V of the ferroelectric memory and a polarization amount P to be formed in a ferroelectric film opposed thereto. SOLUTION: This memory has a constitution wherein an oxide silicon film 12 is formed on a silicon substrate 10, overlaid with a combination element 18 of a lower part electrode 14 and a ferroelectric film 16, with an upper electrode 20 piled up on the ferroelectric film 16. In addition to heat treatment after forming the ferroelectric 16, a prepared structure 22 is heat-treated again.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、強誘電体メモリ
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory and a method of manufacturing the same.

【0002】[0002]

【従来の技術】強誘電体膜を強誘電体メモリやその他の
電子デバイスとして用いるとき、それ自身単独で用いら
れることはなく、上下が電極に挟まれたサンドイッチ構
造として使用される。上部電極及び下部電極により強誘
電体膜に電界を加え、強誘電体膜中に形成される分極
(自発分極)の大きさと向きとを制御する。一般に、強
誘電体物質の分極現象においては履歴が伴い、強誘電体
物質中の電界に対する分極の関係は、横軸を電界とし、
縦軸を分極量としたとき、グラフはヒステリシスカーブ
を描くことが知られている。この分極の電界に対する応
答と、その保持能力とをメモリとして応用することがな
されている。
2. Description of the Related Art When a ferroelectric film is used as a ferroelectric memory or other electronic device, it is not used by itself but as a sandwich structure in which upper and lower parts are sandwiched by electrodes. An electric field is applied to the ferroelectric film by the upper electrode and the lower electrode to control the magnitude and direction of polarization (spontaneous polarization) formed in the ferroelectric film. In general, the polarization phenomenon of a ferroelectric substance is accompanied by a history, and the relationship of the polarization with respect to the electric field in the ferroelectric substance is that the horizontal axis is the electric field,
It is known that the graph draws a hysteresis curve when the vertical axis represents the polarization amount. The response of this polarization to an electric field and its holding ability have been applied as a memory.

【0003】強誘電体メモリの最近の動向については、
例えば文献「セラミックス,Vol.30,No.6,
pp.499〜507(1995)」及び文献「強誘電
体薄膜メモリ,(株)サイエンスフォーラム,199
5」に開示されている。
Regarding the recent trend of ferroelectric memories,
For example, the document “Ceramics, Vol. 30, No. 6,
pp. 499-507 (1995) "and the document" Ferroelectric thin film memory, Science Forum Co., Ltd., 199 ".
5 ”.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
強誘電体メモリにおいては、印加される電界に対する分
極のヒステリシスカーブの形状の対称性が十分ではない
という問題がある。このため、印加電圧の正負(向き)
により強誘電体膜中に形成される分極量の絶対値に差異
があるので、データの読み取りまたは書き込み動作の
際、ディジタルデータとしてのレベルが一定でなく、デ
ータ判定範囲を大きく取る必要がある等の制約がある。
However, the conventional ferroelectric memory has a problem that the symmetry of the shape of the hysteresis curve of polarization with respect to the applied electric field is not sufficient. Therefore, the positive / negative (direction) of the applied voltage
There is a difference in the absolute value of the amount of polarization formed in the ferroelectric film, so the level as digital data is not constant when reading or writing data, and it is necessary to set a large data judgment range. There are restrictions.

【0005】従って、従来より、ヒステリシスカーブの
対称性の良好な強誘電体メモリと、このような強誘電体
メモリを得るための製造方法とが望まれていた。
Therefore, conventionally, a ferroelectric memory having a good symmetry of the hysteresis curve and a manufacturing method for obtaining such a ferroelectric memory have been desired.

【0006】[0006]

【課題を解決するための手段】この発明の強誘電体メモ
リによれば、前述した課題を解決するために、上部電極
と下部電極と、これらの上部電極と下部電極とに挟まれ
た強誘電体膜とを有する強誘電体メモリにおいて、上部
電極と強誘電体膜との界面構造と、下部電極と強誘電体
膜との界面構造とが同質又は実質同質であることを特徴
とする。
According to the ferroelectric memory of the present invention, in order to solve the above-mentioned problems, an upper electrode and a lower electrode, and a ferroelectric sandwiched between these upper electrode and the lower electrode. In a ferroelectric memory having a body film, the interface structure between the upper electrode and the ferroelectric film and the interface structure between the lower electrode and the ferroelectric film are the same or substantially the same.

【0007】ここで、「同質」とは、1つの物体のどの
部分も巨視的に見て物理的、化学的に同等である状態で
あることを言い、また実質同質とは、同質ではないが同
質とみなすことが出来る状態であることを言うとする。
Here, "homogeneous" means that any part of one object is macroscopically physically and chemically equivalent, and "substantially homogeneous" is not homogeneous. Let's say that it is in a state that can be regarded as homogeneous.

【0008】ヒステリシスカーブの対称性の劣化は、強
誘電体膜と上部電極との界面と、強誘電体膜と下部電極
との界面との構造の相違によるものと考えられている。
また、この界面構造の相違は、製造方法及び製造条件の
相違に起因すると考えられており、これら二つの界面の
物理的性質、化学的性質の相違を無くすことにより、ヒ
ステリシスカーブの対称性の改善を図ることが可能であ
る。
The deterioration of the symmetry of the hysteresis curve is considered to be due to the difference in structure between the interface between the ferroelectric film and the upper electrode and the interface between the ferroelectric film and the lower electrode.
Further, it is considered that the difference in the interface structure is caused by the difference in the manufacturing method and the manufacturing conditions. By eliminating the difference in the physical properties and the chemical properties of these two interfaces, the symmetry of the hysteresis curve is improved. Is possible.

【0009】また、この発明の強誘電体メモリの製造方
法によれば、前述した課題を解決するために、強誘電体
メモリの製造方法において、(a)下部電極上に予備強
誘電体膜を形成して両者の組合せ体を得る工程と、
(b)この組合せ体に対し熱処理(第1熱処理)を施し
て前記予備強誘電体膜を強誘電体膜に変える工程と、
(c)強誘電体膜上に上部電極を形成して、上部電極と
下部電極との間に強誘電体膜を挟んだ構造体を得る工程
と、(d)この構造体に対し熱処理(第2熱処理)を施
す工程とを含むことを特徴とする。
According to the method of manufacturing a ferroelectric memory of the present invention, in order to solve the above-mentioned problems, in the method of manufacturing a ferroelectric memory, (a) a preliminary ferroelectric film is formed on the lower electrode. Forming to obtain a combination of both,
(B) subjecting this combination to a heat treatment (first heat treatment) to change the preliminary ferroelectric film into a ferroelectric film;
(C) a step of forming an upper electrode on the ferroelectric film to obtain a structure in which the ferroelectric film is sandwiched between the upper electrode and the lower electrode; and (d) heat treatment ( (2) heat treatment).

【0010】[0010]

【発明の実施の形態】以下、この発明を図示例に基づい
て説明する。尚、図は、この発明が理解できる程度に概
略的に示してあるにすぎず、また、以下に説明する数値
的およびその他の条件は単なる好適例であり、この発明
はこの発明の実施の形態にのみ何等限定されるものでは
ない。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to the drawings. It should be noted that the drawings are only schematically shown to the extent that the present invention can be understood, and the numerical and other conditions described below are mere preferred examples, and the present invention is embodied in the embodiments of the present invention. It is not limited to the above.

【0011】図1は、この発明の実施の形態の構成を説
明するための強誘電体メモリの構造の断面図である。
FIG. 1 is a sectional view of the structure of a ferroelectric memory for explaining the structure of the embodiment of the present invention.

【0012】先ず、この発明の強誘電体メモリは、上部
電極と下部電極と、この上部電極と下部電極とに挟まれ
た強誘電体膜とを有する強誘電体メモリにおいて、この
上部電極と強誘電体膜との界面構造と、下部電極と強誘
電体膜との界面構造とを同質とするか又は実質的に同質
としたことに特徴を有する。
First, the ferroelectric memory of the present invention is a ferroelectric memory having an upper electrode, a lower electrode, and a ferroelectric film sandwiched between the upper electrode and the lower electrode. It is characterized in that the interface structure with the dielectric film and the interface structure with the lower electrode and the ferroelectric film are the same or substantially the same.

【0013】この発明の実施の形態では、下地を酸化膜
12で覆われた基板10とし、この下地上従って酸化膜
12上に、上部電極20と下部電極14と、上部電極2
0および下部電極14間に挟まれた強誘電体膜16とが
形成されている。そして、この上部電極20と強誘電体
膜16との界面構造と、下部電極14と強誘電体膜16
との界面構造とが同質又は実質的に同質である。
In the embodiment of the present invention, the base 10 is covered with the oxide film 12, and the upper electrode 20, the lower electrode 14, and the upper electrode 2 are provided on the base, that is, the oxide film 12.
A ferroelectric film 16 sandwiched between 0 and the lower electrode 14 is formed. The interface structure between the upper electrode 20 and the ferroelectric film 16 and the lower electrode 14 and the ferroelectric film 16 are also described.
The interface structure with and is substantially the same.

【0014】この発明の実施の形態においては、基板1
0として、シリコン(Si)ウエハであるシリコン基板
を用い、酸化膜12として酸化シリコン(SiO2 )膜
を用いる。また、上部電極20と下部電極14を、共に
白金(Pt)で形成し、さらに、強誘電体膜16を、P
LZT(Pb1.1 La0.03Zr0.5 Ti0.53 )で形
成する。
In the embodiment of the present invention, the substrate 1
A silicon substrate which is a silicon (Si) wafer is used as 0, and a silicon oxide (SiO 2 ) film is used as the oxide film 12. The upper electrode 20 and the lower electrode 14 are both formed of platinum (Pt), and the ferroelectric film 16 is formed of P (Pt).
It is formed of LZT (Pb 1.1 La 0.03 Zr 0.5 Ti 0.5 O 3 ).

【0015】図2は、この発明の実施の形態の製造方法
を説明するための図で、各図は各工程段階で得られる構
造体の断面で示してある。
FIG. 2 is a view for explaining the manufacturing method according to the embodiment of the present invention, and each drawing is a cross section of the structure obtained at each process step.

【0016】この発明の強誘電体メモリの製造方法によ
れば、先ず、下部電極14上に予備強誘電体膜16を形
成して両者の組合せ体18を得る(図2の(C))。
According to the method of manufacturing the ferroelectric memory of the present invention, first, the preliminary ferroelectric film 16 is formed on the lower electrode 14 to obtain a combination 18 of the both (FIG. 2C).

【0017】そのため、先ず、この発明の実施の形態に
おいては、基板としてシリコン(Si)基板10を用
い、これに例えば熱酸化処理を施し、基板表面に絶縁膜
として酸化シリコン(SiO2 )膜12を形成する(図
2の(A))。この発明の実施の形態では、一例とし
て、酸化シリコン膜12の膜厚を0.3μmとする。
Therefore, first, in the embodiment of the present invention, a silicon (Si) substrate 10 is used as a substrate, and this is subjected to, for example, thermal oxidation treatment, and a silicon oxide (SiO 2 ) film 12 as an insulating film is formed on the substrate surface. Are formed ((A) of FIG. 2). In the embodiment of the present invention, as an example, the film thickness of the silicon oxide film 12 is set to 0.3 μm.

【0018】次に、酸化シリコン膜12上に白金膜を例
えばスパッタ法により形成し、これを下部電極14とす
る(図2の(B))。この発明の実施の形態において
は、一例として下部電極14の膜厚を0.06μmとす
る。
Next, a platinum film is formed on the silicon oxide film 12 by, for example, a sputtering method and is used as the lower electrode 14 ((B) of FIG. 2). In the embodiment of the present invention, as an example, the film thickness of the lower electrode 14 is set to 0.06 μm.

【0019】次いで、下部電極14上に、PLZTの予
備強誘電体膜16を形成して組合せ体18を得る(図2
の(C))。
Next, a preliminary ferroelectric film 16 of PLZT is formed on the lower electrode 14 to obtain a combined body 18 (FIG. 2).
(C)).

【0020】通常、この場合、強誘電体膜16の形成を
以下の順に行う。 (1)PLZT形成液を白金膜上にスピン塗布し、塗布
膜を形成する。 (2)塗布膜の乾燥を150℃で30分間行う。 (3)乾燥済塗布膜の仮焼成を460℃で30分間行っ
てPLZTの予備強誘電体膜を形成する。
Generally, in this case, the ferroelectric film 16 is formed in the following order. (1) A PLZT forming solution is spin-coated on a platinum film to form a coating film. (2) The coating film is dried at 150 ° C. for 30 minutes. (3) The dried coating film is pre-baked at 460 ° C. for 30 minutes to form a preliminary ferroelectric film of PLZT.

【0021】ここで、(1)の過程のスピン塗布とは、
白金膜上にPLZT(Pb1.1 La0.03Zr0.5 Ti
0.53 )形成液(エポキシテクノロジー社の商品名
「金属ポリマー溶液」)を滴下し、直ちに基板をその面
に垂直な軸で回転させて、その遠心加速度により吹き飛
ばすものである。
Here, the spin coating in the step (1) is
PLZT (Pb 1.1 La 0.03 Zr 0.5 Ti on the platinum film
0.5 O 3 ) forming solution (trade name “metal polymer solution” manufactured by Epoxy Technology Co., Ltd.) is dropped, and the substrate is immediately rotated on an axis perpendicular to the surface and blown off by the centrifugal acceleration.

【0022】この発明の実施の形態では、基板の回転速
度が500回転/分で5秒間、2000回転/分で30
秒間行った。このように先ず、低速回転で基板上にPL
ZT形成液をなじませ、次いで、高速回転で余分の形成
液を吹き飛ばし、成膜を行う。
In the embodiment of the present invention, the rotation speed of the substrate is 500 rpm for 5 seconds, and 2000 rpm is 30 rpm.
Seconds. In this way, first of all, PL is spun on the substrate at low speed.
The ZT forming liquid is made to fit in, and then the excess forming liquid is blown off at high speed to form a film.

【0023】次に、(2)の過程により、PLZT膜中
の溶媒の蒸発や、有機官能基の燃焼を行う。そして、
(3)の過程により、PLZT膜中に残存している有機
官能基を燃焼させ、また、PLZT膜の仮焼成を行う。
Next, in the process of (2), the solvent in the PLZT film is evaporated and the organic functional groups are burned. And
By the process of (3), the organic functional groups remaining in the PLZT film are burned and the PLZT film is pre-baked.

【0024】以上の(1)〜(3)は4回繰り返し、膜
厚を調整した。また、1回で必要な膜厚の仮焼成を行う
と割れてしまうので、これを避けるためにも複数回に分
けて行うことが必要である。この発明の実施の形態にお
いては、強誘電体膜16の膜厚は0.38μmである。
The above (1) to (3) were repeated 4 times to adjust the film thickness. In addition, since calcination with a required film thickness at one time will cause cracking, it is necessary to divide into several times to avoid this. In the embodiment of the present invention, the thickness of the ferroelectric film 16 is 0.38 μm.

【0025】そして、次に、この発明では、予備強誘電
体膜を有する組合せ体に対する第1熱処理を行う。その
ため、この実施の形態では、この第1熱処理を主として
予備強誘電体膜16に対する焼成として行う。この焼成
を大気中で650℃で60分間行って、PLZT膜の焼
成を行い結晶化させて予備強誘電体膜を強誘電体膜に変
える。尚、図中、強誘電体膜を予備強誘電体膜16と同
じ符号16で示してある。
Then, in the present invention, the first heat treatment is performed on the combined body having the preliminary ferroelectric film. Therefore, in this embodiment, this first heat treatment is mainly performed as firing for the preliminary ferroelectric film 16. This firing is performed in the air at 650 ° C. for 60 minutes to fire and crystallize the PLZT film to change the preliminary ferroelectric film into the ferroelectric film. In the figure, the ferroelectric film is shown by the same reference numeral 16 as the preliminary ferroelectric film 16.

【0026】上述のように強誘電体膜16を形成した
後、この発明では、強誘電体膜16上に上部電極20を
形成して構造体22を得る(図2の(D))。この場
合、この発明の実施の形態では、上部電極18として白
金膜を、例えばスパッタ法により形成する。そして、上
部電極20の膜厚を一例として0.3μmとする。ま
た、電極形状は円柱形とし、その直径を例えば1mmと
する。
After forming the ferroelectric film 16 as described above, in the present invention, the upper electrode 20 is formed on the ferroelectric film 16 to obtain the structure 22 ((D) of FIG. 2). In this case, in the embodiment of the present invention, a platinum film is formed as the upper electrode 18 by, for example, the sputtering method. Then, the film thickness of the upper electrode 20 is set to 0.3 μm as an example. Further, the electrode shape is cylindrical, and its diameter is, for example, 1 mm.

【0027】最後に、この発明では、以上の工程で作成
された構造体22に対して再度の熱処理を施す。この熱
処理を「第2熱処理」と呼ぶ。この実施の形態では、第
2熱処理を大気中において、650℃で60分間行っ
た。
Finally, in the present invention, the structure 22 produced in the above steps is subjected to the heat treatment again. This heat treatment is called "second heat treatment". In this embodiment, the second heat treatment is performed in the air at 650 ° C. for 60 minutes.

【0028】上述の説明で掲げた第1および第2熱処理
の熱処理温度と熱処理時間は、熱分析データを根拠とし
て適当に定めれば良い。尚、この発明の実施の形態にお
ける各熱処理は、大気中で行ったが、酸素雰囲気中で行
ってもよい。
The heat treatment temperature and the heat treatment time of the first and second heat treatments mentioned above may be appropriately determined on the basis of the thermal analysis data. Although each heat treatment in the embodiment of the present invention is performed in the air, it may be performed in an oxygen atmosphere.

【0029】次に、作成した強誘電体メモリの特性につ
いて説明する。図3は、印加電圧Vと強誘電体膜中に形
成される分極量Pとの関係を模式的に示した図である。
下部電極14を規準としたときの上部電極20の電圧値
Vを横軸に取り、縦軸に各々の電圧値Vに対する分極量
Pを取る。A点からF点の座標は、それぞれ A(Vmax 、Pmax ) B(0、Pr ) C(−Vc 、0) D(−Vmax 、−Pmax ) E(0、−Pr ) F(Vc 、0) である。図に記載の矢印は、強誘電体膜の分極状態が矢
印の向きに変化することを示しており、例えば、A点か
ら始めて、A→B→C→D→E→F→Aのように変化す
るP−Vヒステリシスカーブであることを示す。図中、
印加電圧の正方向の最大値をVmax とし、Vmax に対応
する分極量を最大分極量Pmax とする。印加電圧の負方
向の最大値を−Vmax とし、−Vmax に対応する分極量
を−Pmaxとする。また、印加電圧がゼロのときの分極
量の値を残留分極量Pr 、−Pr とする。さらに、分極
量がゼロのときの印加電圧の値を抗電界Vc 、−Vc
する。ヒステリシスカーブを測定する際に、最大印加電
圧Vmax の値が異なると、そのVmax の値に応じてヒス
テリシスカーブの大きさや形状、つまり、最大分極量P
max や残留分極量Pr 、抗電界Vc の値が変化する。以
下に示す図4から図8のデータは、最大印加電圧Vmax
の値を変えてヒステリシスカーブを測定し、その各々の
ヒステリシスカーブから、例えば残留分極量、抗電界等
の物理量を測定し、これらを縦軸に、Vmax の値を横軸
に取ったものである。
Next, the characteristics of the prepared ferroelectric memory will be described. FIG. 3 is a diagram schematically showing the relationship between the applied voltage V and the polarization amount P formed in the ferroelectric film.
The horizontal axis represents the voltage value V of the upper electrode 20 when the lower electrode 14 is used as a reference, and the vertical axis represents the polarization amount P for each voltage value V. Coordinate point F from point A, respectively A (V max, P max) B (0, P r) C (-V c, 0) D (-V max, -P max) E (0, -P r ) F (V c , 0). The arrow in the figure indicates that the polarization state of the ferroelectric film changes in the direction of the arrow. For example, starting from point A, A → B → C → D → E → F → A. It shows that it is a changing PV hysteresis curve. In the figure,
The maximum value of the applied voltage in the positive direction is V max, and the polarization amount corresponding to V max is the maximum polarization amount P max . The maximum value of the applied voltage in the negative direction is −V max, and the polarization amount corresponding to −V max is −P max . Further, the values of the polarization amount when the applied voltage is zero are the residual polarization amounts P r and −P r . Further, the polarization amount is coercive electric field V c the value of the applied voltage when the zero and -V c. When the value of the maximum applied voltage V max is different when measuring the hysteresis curve, the size and shape of the hysteresis curve, that is, the maximum polarization amount P depending on the value of the V max.
The values of max , the residual polarization amount P r , and the coercive electric field V c change. The data of FIGS. 4 to 8 shown below are the maximum applied voltage V max.
The hysteresis curve is measured by changing the value of, and the physical quantity such as the residual polarization amount and the coercive electric field is measured from each of the hysteresis curves, and these are plotted on the vertical axis and the value of V max on the horizontal axis. is there.

【0030】図4は、強誘電体膜に印加した最大電圧値
max (単位はボルト(V))と、その時に強誘電体膜
中に形成される分極量Pmax (単位はμC/cm2 )と
の関係を示す図である。図3で説明したように、最大印
加電圧Vmax を変えて測定した各P−Vヒステリシスカ
ーブから、Vmax に対する分極量Pmax を読み取り、横
軸にVmax 、縦軸にPmax を取ったものである。
FIG. 4 shows the maximum voltage value V max (unit: volt (V)) applied to the ferroelectric film and the polarization amount P max (unit: μC / cm) formed in the ferroelectric film at that time. It is a figure which shows the relationship with 2 ). As described in FIG. 3, from the P-V hysteresis curve was measured by varying the maximum applied voltage V max, reads the amount of polarization P max for V max, it took P max on the horizontal axis V max, the vertical axis It is a thing.

【0031】図中、○印で表したデータの点が、第1熱
処理のみを施した場合であり、◇印で表したデータの点
が、第1熱処理と第2熱処理との両方を行った場合であ
る(尚、図4〜図8においてこの記号を用いる)。この
ように、両者ともVmax とPmax との関係は直線状に増
加して行き、ほとんど差は無く共通の直線で近似できる
ことが分かる。従って、第2熱処理を行ったことによる
最大分極量への影響は無いことが分かる。
In the figure, the data points represented by the circles are the case where only the first heat treatment was applied, and the data points represented by the diamonds were the both the first heat treatment and the second heat treatment. This is the case (this symbol is used in FIGS. 4 to 8). Thus, it can be seen that the relationship between V max and P max increases linearly in both cases and there is almost no difference, and they can be approximated by a common straight line. Therefore, it is understood that the second polarization has no effect on the maximum polarization amount.

【0032】図5は、最大印加電圧Vmax (単位はボル
ト(V))と残留分極量Pr (単位はμC/cm2 )と
の関係を示す図である。
FIG. 5 is a diagram showing the relationship between the maximum applied voltage V max (unit: volt (V)) and the residual polarization amount P r (unit: μC / cm 2 ).

【0033】図5の(A)においては、最大電圧値V
max から徐々に電圧を下げて行き、電圧がゼロになった
ときの分極量の値をPr とした。つまり、図3におい
て、A点の状態から、B点の状態に変化させ、そのB点
の分極量の値をPr とする。一方、図5の(B)は、−
max (図3のD点の状態)から電圧をゼロに向けて変
化させ、電圧がゼロ(図3のE点の状態)になったとき
の分極量の値を−Pr とする。図4と同様に、最大印加
電圧Vmax を変えて測定した各P−Vヒステリシスカー
ブから、残留分極量Pr を読み取り、横軸にVmax 、縦
軸にPr を取ったものである。
In FIG. 5A, the maximum voltage value V
The voltage was gradually lowered from max, and the value of the polarization amount when the voltage became zero was defined as P r . That is, in FIG. 3, the state of the point A is changed to the state of the point B, and the value of the polarization amount at the point B is set to P r . On the other hand, (B) of FIG.
The voltage is changed from V max (state at point D in FIG. 3) toward zero, and the value of the amount of polarization when the voltage becomes zero (state at point E in FIG. 3) is −P r . Similar to FIG. 4, the residual polarization amount P r is read from each PV hysteresis curve measured by changing the maximum applied voltage V max , and V ab is plotted on the horizontal axis and P r is plotted on the vertical axis.

【0034】図5の(A)では、最大印加電圧Vmax
7(V)付近から上の所で、第1熱処理のみを施した場
合(○印で示す曲線)と、第1熱処理と第2熱処理との
両方を行った場合(◇印で示す曲線)との差が大きい。
また、図5の(B)においては、最大印加電圧が2
(V)付近を除き、両者の差が大きい。○印で示した曲
線について、図5の(A)と(B)とを比較すると、曲
線の形状は異なっており、大きさが等しく向きが逆の分
極を打ち消すために必要な印加電圧の大きさが、大きく
異なることを示している。一方、◇印で示した曲線につ
いて、図5の(A)と(B)とを比較すると、曲線の形
状は相似に近く、データの値の大きさを比べても大差が
ない。従って、第1熱処理と第2熱処理両方を施した場
合の方が、第1熱処理のみを施した場合に比べ、P−V
ヒステリシスカーブの形状の対称性が良好である。
In FIG. 5 (A), when the maximum applied voltage V max is around 7 (V) and above, only the first heat treatment is performed (curve indicated by a circle), the first heat treatment and the first heat treatment. There is a large difference from the case where both the heat treatment and the heat treatment (curve indicated by ⋄) are performed.
In addition, in FIG. 5B, the maximum applied voltage is 2
The difference between the two is large except near (V). 5A and 5B are compared with respect to the curve indicated by a circle, the shapes of the curves are different, and the magnitude of the applied voltage required to cancel the polarization having the same magnitude and opposite direction. Show that they are very different. On the other hand, when the curves indicated by ⋄ are compared between FIGS. 5A and 5B, the shapes of the curves are similar to each other, and there is no great difference even when the magnitudes of the data values are compared. Therefore, when both the first heat treatment and the second heat treatment are performed, P-V is higher than that when only the first heat treatment is performed.
The hysteresis curve has good symmetry.

【0035】図6は、最大印加電圧Vmax (単位はボル
ト(V))に対する抗電界Vc (単位はボルト(V))
の関係を示す図である。
FIG. 6 shows the coercive electric field V c (unit: volt (V)) with respect to the maximum applied voltage V max (unit: volt (V)).
It is a figure which shows the relationship of.

【0036】図6の(A)は、−Vmax (図3のD点)
から電圧をゼロに向けて変化させて、分極量がゼロ(図
3のF点)になったときの印加電圧の値をVc とした。
また、図6の(B)では、印加電圧がVmax の状態(図
3のA点)から電圧を下げ、分極量がゼロ(図3のC
点)になったときの印加電圧の値を−Vc とした。V
max の値を変えてヒステリシスカーブを測定し、Vmax
を横軸に取り、その各々に対するVc を縦軸に取った。
FIG. 6A shows -V max (point D in FIG. 3).
Was changed toward zero from 0 to 0, and the value of the applied voltage when the polarization amount became zero (point F in FIG. 3) was defined as V c .
Further, in FIG. 6B, the applied voltage is lowered from the state of V max (point A in FIG. 3) and the polarization amount is zero (C in FIG. 3).
The value of the applied voltage when it is the point) was -V c. V
By changing the value of max and measuring the hysteresis curve, V max
Are plotted on the horizontal axis and V c for each is plotted on the vertical axis.

【0037】図6の(A)、(B)の両図共、第1熱処
理のみを施した場合(○印の曲線)と、第1熱処理と第
2熱処理の両方を行った場合(◇印の曲線)とでは様子
が大きく異なっている。また、◇印で示された曲線の方
は直線で近似することが出来るが、○印で示された曲線
の方はデータのばらつきが激しく連続性が乏しい。○印
で示した曲線について、図6の(A)と(B)とを比較
すると、曲線の形状は大きく異なっており、強誘電体膜
中に形成されている分極を打ち消すのに必要な印加電圧
の大きさは、その分極の向きによって異なる。一方、◇
印で示した曲線について、図6の(A)と(B)とを比
較すると、曲線の形状は共に直線で近似でき、データの
値の大きさを比べても大差がない。従って、第1熱処理
と第2熱処理両方を施した場合の方が、第1熱処理のみ
を施した場合に比べ、P−Vヒステリシスカーブの形状
の対称性が良好である。
In both of FIGS. 6A and 6B, the case where only the first heat treatment is applied (curve with a circle) and the case where both the first heat treatment and the second heat treatment are performed (marked with ⋄) Curve) and the situation is very different. Also, the curve indicated by ⋄ can be approximated by a straight line, but the curve indicated by ∘ has a large variation in data and poor continuity. Comparing (A) and (B) of FIG. 6 with respect to the curve indicated by a circle, the shapes of the curves are significantly different, and the voltage required to cancel the polarization formed in the ferroelectric film is applied. The magnitude of the voltage depends on the direction of its polarization. On the other hand, ◇
Comparing (A) and (B) of FIG. 6 with respect to the curve indicated by a mark, the shapes of both curves can be approximated by a straight line, and there is no great difference even if the magnitudes of the data values are compared. Therefore, when both the first heat treatment and the second heat treatment are performed, the symmetry of the shape of the PV hysteresis curve is better than when only the first heat treatment is performed.

【0038】図7は、最大印加電圧Vmax (単位はボル
ト(V))と残留分極量Pr (単位はμC/cm2 )の
関係を示す図であり、図5の(A)と(B)のデータを
同じグラフにプロットした図である。
FIG. 7 is a graph showing the relationship between the maximum applied voltage V max (unit: volt (V)) and the residual polarization amount P r (unit: μC / cm 2 ). It is the figure which plotted the data of B) on the same graph.

【0039】図7の横軸は最大印加電圧Vmax であり、
縦軸は残留分極量Pr である。図中、○印と◇印とが、
図5の(A)に記載されている○印と◇印で表されるデ
ータに対応し、△印と□印とが、図5の(B)に記載さ
れている○印と◇印で表されるデータに対応する。この
ように、◇印と□印の差と、○印と△印の差とを比較す
ると、前者の方が後者より小さいことが明確に見て取れ
る。また、○印で表された曲線が正の勾配だけを持つの
に対し、△印で表された曲線は、Vmax が2(V)〜5
(V)の領域で負の勾配を持つことが分かる。このよう
に、第1熱処理のみを施した場合には、印加電圧の向き
に従い、強誘電体特性が異なる。それに対し、◇印と□
印で表された曲線、すなわち第1熱処理に加え第2熱処
理を施した場合には、印加電圧の向きに従い、強誘電体
特性には大きな差は無いといえる。従って、第1熱処理
のみの場合よりも、第1熱処理に加え第2熱処理を施し
たものの方が、P−Vヒステリシスカーブの形状の対称
性は良好である。
The horizontal axis of FIG. 7 represents the maximum applied voltage V max ,
The vertical axis represents the residual polarization amount P r . In the figure, the ○ and ◇ marks
Corresponding to the data represented by the ○ and ◇ marks in FIG. 5A, the △ and □ marks are the ○ and ◇ marks in FIG. 5B. Corresponds to the data represented. Thus, by comparing the difference between the ⋄ and □ marks and the difference between the ○ and Δ marks, it can be clearly seen that the former is smaller than the latter. In addition, the curve represented by ○ has only a positive slope, whereas the curve represented by Δ has V max of 2 (V) to 5
It can be seen that the region (V) has a negative slope. As described above, when only the first heat treatment is performed, the ferroelectric characteristics differ according to the direction of the applied voltage. On the other hand, ◇ and □
It can be said that there is no great difference in the ferroelectric characteristics according to the direction of the applied voltage when the curve represented by the mark, that is, when the second heat treatment is performed in addition to the first heat treatment. Therefore, the symmetry of the shape of the PV hysteresis curve is better when the second heat treatment is performed in addition to the first heat treatment than when only the first heat treatment is performed.

【0040】図8は、最大印加電圧Vmax (単位はボル
ト(V))と抗電界Vc (単位はボルト(V))の関係
を示す図であり、図6の(A)と(B)のデータを同じ
グラフにプロットした図である。
FIG. 8 is a diagram showing the relationship between the maximum applied voltage V max (unit: volt (V)) and the coercive electric field V c (unit: volt (V)). It is the figure which plotted the data of) on the same graph.

【0041】図8の横軸は最大印加電圧Vmax であり、
縦軸は抗電界Vc である。図中、○印と◇印とが、図6
の(A)に記載されている○印と◇印で表されるデータ
に対応し、△印と□印とが、図6の(B)に記載されて
いる○印と◇印で表されるデータに対応する。このよう
に、◇印と□印の差と、○印と△印の差とを比較する
と、前者の方が後者より小さいことが明確に見て取れ
る。また、連続性という点でも、前者の方が後者に比べ
優れており、○印と△印とで表されたデータは共通の直
線上にのる。従って、第1熱処理のみの場合よりも、第
1熱処理に加え第2熱処理を施したものの方が、印加電
圧の向きにより、強誘電体特性のばらつきが非常に小さ
いといえる。P−Vヒステリシスカーブの形状の対称性
も、第1熱処理に加え第2熱処理を施したものの方が良
好である。
The horizontal axis of FIG. 8 represents the maximum applied voltage V max ,
The vertical axis represents the coercive electric field V c . In the figure, the ○ and ◇ marks indicate
Corresponding to the data indicated by ○ and ◇ in (A), △ and □ are indicated by ○ and ◇ in (B) of FIG. Corresponding data. Thus, by comparing the difference between the ⋄ and □ marks and the difference between the ○ and Δ marks, it can be clearly seen that the former is smaller than the latter. Also, in terms of continuity, the former is superior to the latter, and the data represented by ◯ marks and Δ marks are on a common straight line. Therefore, it can be said that the variation in the ferroelectric characteristics is much smaller in the case of performing the second heat treatment in addition to the first heat treatment than in the case of only the first heat treatment, depending on the direction of the applied voltage. The symmetry of the shape of the PV hysteresis curve is also better when the second heat treatment is performed in addition to the first heat treatment.

【0042】以上に示した図4から図8のデータの数値
を、表1から表5に示す。表1の(イ)は、図4の第1
熱処理のみを行った場合のデータ(○印で示される)の
数値を示す表である。表1の(ロ)は、図4の第2熱処
理を行った場合のデータ(◇印で示される)の数値を示
す表である。
Numerical values of the data shown in FIGS. 4 to 8 are shown in Tables 1 to 5. (A) of Table 1 is the first of FIG.
9 is a table showing numerical values of data (indicated by circles) when only heat treatment is performed. (B) of Table 1 is a table showing numerical values of data (indicated by ⋄) when the second heat treatment of FIG. 4 is performed.

【0043】表2の(イ)は、図5の(A)の第1熱処
理のみを行った場合のデータ(○印で示される)の数値
を示す表である。表2の(ロ)は、図5の(A)の第2
熱処理を行った場合のデータ(◇印で示される)の数値
を示す表である。
Table 2 (a) is a table showing numerical values of data (indicated by a circle) when only the first heat treatment of FIG. 5 (A) is performed. (B) of Table 2 is the second of (A) of FIG.
6 is a table showing numerical values of data (indicated by ⋄) when heat treatment is performed.

【0044】表3の(イ)は、図5の(B)の第1熱処
理のみを行った場合のデータ(○印で示される)の数値
を示す表である。表3の(ロ)は、図5の(B)の第2
熱処理を行った場合のデータ(◇印で示される)の数値
を示す表である。
Table (3) (b) is a table showing numerical values of data (indicated by ◯) when only the first heat treatment of FIG. 5 (B) is performed. (B) of Table 3 is the second of (B) of FIG.
6 is a table showing numerical values of data (indicated by ⋄) when heat treatment is performed.

【0045】表4の(イ)は、図6の(A)の第1熱処
理のみを行った場合のデータ(○印で示される)の数値
を示す表である。表4の(ロ)は、図6の(A)の第2
熱処理を行った場合のデータ(◇印で示される)の数値
を示す表である。
Table 4 (a) is a table showing numerical values of data (indicated by a circle) when only the first heat treatment of FIG. 6 (A) is performed. (B) of Table 4 is the second of (A) of FIG.
6 is a table showing numerical values of data (indicated by ⋄) when heat treatment is performed.

【0046】表5の(イ)は、図6の(B)の第1熱処
理のみを行った場合のデータ(○印で示される)の数値
を示す表である。表5の(ロ)は、図6の(B)の第2
熱処理を行った場合のデータ(◇印で示される)の数値
を示す表である。
Table (a) of Table 5 is a table showing numerical values of data (indicated by a circle) when only the first heat treatment of FIG. 6 (B) is performed. (B) of Table 5 is the second of (B) of FIG.
6 is a table showing numerical values of data (indicated by ⋄) when heat treatment is performed.

【0047】また、図7は、図中の○印と◇印とが、図
5の(A)に記載されている○印と◇印で表されるデー
タに対応し、△印と□印とが、図5の(B)に記載され
ている○印と◇印で表されるデータに対応する。従っ
て、各データの数値は、表2と表3に記載されている。
Further, in FIG. 7, the circles and the diamonds in the figure correspond to the data represented by the circles and the diamonds shown in FIG. And correspond to the data represented by the circles and the diamonds in FIG. 5B. Therefore, the numerical values of each data are shown in Tables 2 and 3.

【0048】また、図8は、図中の○印と◇印とが、図
6の(A)に記載されている○印と◇印で表されるデー
タに対応し、△印と□印とが、図6の(B)に記載され
ている○印と◇印で表されるデータに対応する。従っ
て、各データの数値は、表4と表5に記載されている。
Further, in FIG. 8, the circles and the diamonds in the figure correspond to the data represented by the circles and the diamonds shown in FIG. 6A, and the triangles and the squares. And correspond to the data represented by the circles and the diamonds in FIG. 6B. Therefore, the numerical values of each data are shown in Tables 4 and 5.

【0049】[0049]

【表1】 [Table 1]

【0050】[0050]

【表2】 [Table 2]

【0051】[0051]

【表3】 [Table 3]

【0052】[0052]

【表4】 [Table 4]

【0053】[0053]

【表5】 [Table 5]

【0054】この発明の強誘電体メモリは、上部電極と
下部電極と、この上部電極と下部電極とに挟まれた強誘
電体膜とを有する強誘電体メモリにおいて、この上部電
極と強誘電体膜との界面構造と、下部電極と強誘電体膜
との界面構造とを同質とするか又は実質的に同質とした
ことに特徴を有する。
The ferroelectric memory of the present invention is a ferroelectric memory having an upper electrode, a lower electrode, and a ferroelectric film sandwiched between the upper electrode and the lower electrode. It is characterized in that the interface structure with the film and the interface structure between the lower electrode and the ferroelectric film have the same or substantially the same quality.

【0055】強誘電体膜のP−Vヒステリシスカーブの
対称性の劣化は、強誘電体膜と上部電極との界面と、強
誘電体膜と下部電極との界面との構造の相違、すなわち
物理的性質及び化学的性質の相違によるものと考えられ
ている。また、この界面構造の相違は、各界面を形成す
る際の製造方法および製造条件の相違に起因すると考え
られいる。従って、これら二つの界面を同質または実質
同質にするべく形成し、物理的性質、化学的性質の相違
を無くすことにより、ヒステリシスカーブの対称性の改
善を図ることが可能である。前述したこの実施の形態で
は、第1熱処理に加え第2熱処理を施すことにより、各
界面の形成条件を同一または実質同一とし、この結果、
二つの界面は同質または実質同質になると考えられる。
The deterioration of the symmetry of the P-V hysteresis curve of the ferroelectric film is caused by the difference in structure between the interface between the ferroelectric film and the upper electrode and the interface between the ferroelectric film and the lower electrode, that is, physical. It is believed that this is due to the difference in physical properties and chemical properties. Further, it is considered that the difference in the interface structure is caused by the difference in the manufacturing method and the manufacturing conditions when forming each interface. Therefore, it is possible to improve the symmetry of the hysteresis curve by forming these two interfaces to have the same or substantially the same quality and eliminating the difference in physical properties and chemical properties. In the above-described embodiment, by performing the second heat treatment in addition to the first heat treatment, the formation conditions of each interface are made the same or substantially the same, and as a result,
The two interfaces are considered to be homogeneous or substantially homogeneous.

【0056】次に、強誘電体膜16として、PLZT以
外の強誘電体物質を用いる場合について説明する。
Next, a case where a ferroelectric substance other than PLZT is used as the ferroelectric film 16 will be described.

【0057】強誘電体膜16として、PZT、PTO等
の鉛含有強誘電体物質を用いる場合には、400℃〜7
00℃の温度範囲で、第1熱処理温度と第2熱処理温度
とを決定することが望ましい。強誘電体物質としての良
好な特性を得るためには、高温で熱処理を行うことが望
ましいが、この場合、700℃以上では鉛が蒸発してし
まうので上記の温度範囲から決定する。逆に、強誘電体
膜の成膜過程において、強誘電体膜中に残存している有
機官能基を蒸発させるためには、最低でも400℃必要
であるので、上記の温度範囲を設ける。
When a lead-containing ferroelectric substance such as PZT or PTO is used as the ferroelectric film 16, 400 ° C. to 7 ° C.
It is desirable to determine the first heat treatment temperature and the second heat treatment temperature in the temperature range of 00 ° C. In order to obtain good characteristics as a ferroelectric substance, it is desirable to perform heat treatment at a high temperature, but in this case, lead evaporates at 700 ° C. or higher, so it is determined from the above temperature range. On the contrary, in the process of forming the ferroelectric film, at least 400 ° C. is required to evaporate the organic functional groups remaining in the ferroelectric film, so the above temperature range is set.

【0058】また、強誘電体膜16として、非鉛含有強
誘電体物質、例えば、Bi層状化合物を用いる場合に
は、700℃〜900℃の温度範囲で第1熱処理温度と
第2熱処理温度とを決定する。この場合には、鉛の蒸発
を考えなくてもよく、比較的高温で熱処理を行うことが
できる。また、Bi層状化合物を結晶化させるために
は、この温度範囲以外では難しいので上記の温度範囲を
設ける。
When a lead-free ferroelectric substance such as a Bi layered compound is used as the ferroelectric film 16, the first heat treatment temperature and the second heat treatment temperature are set in the temperature range of 700 ° C. to 900 ° C. To decide. In this case, the heat treatment can be performed at a relatively high temperature without considering the evaporation of lead. Further, since it is difficult to crystallize the Bi layered compound outside this temperature range, the above temperature range is provided.

【0059】これらのPLZT以外の強誘電体物質を、
強誘電体膜16として用いる場合にも、P−Vヒステリ
シスループの形状の対称性が良好であることが確認され
ている。
Ferroelectric substances other than PLZT are
Even when used as the ferroelectric film 16, it has been confirmed that the symmetry of the shape of the PV hysteresis loop is good.

【0060】以上、この発明の実施の形態について説明
した。この発明の実施の形態によれば、P−Vヒステリ
シスカーブの形状の対称性が、従来のものに比べて向上
する。すなわち、印加電圧の正負(向き)により強誘電
体膜中に形成される分極量の絶対値の差異が微少であ
り、データの読み取りまたは書き込み動作の際のディジ
タルデータとしてのレベルが一定であり、データ判定範
囲を大きく取る必要もなくなる。従って、強誘電体メモ
リとしての応用がさらに容易になり、その性能も向上
し、利用範囲が拡大されるといった効果を奏することが
分かる。
The embodiments of the present invention have been described above. According to the embodiment of the present invention, the symmetry of the shape of the PV hysteresis curve is improved as compared with the conventional one. That is, the difference in the absolute value of the polarization amount formed in the ferroelectric film due to the positive / negative (direction) of the applied voltage is small, and the level as digital data at the time of reading or writing data is constant, There is no need to set a large data judgment range. Therefore, it can be seen that the application as the ferroelectric memory is further facilitated, the performance is improved, and the range of use is expanded.

【0061】[0061]

【発明の効果】上述した説明から明らかなように、この
発明の強誘電体メモリによれば、上部電極と強誘電体膜
との界面構造と、下部電極と強誘電体膜との界面構造と
が同質又は実質同質であるため、印加電圧Vに対する強
誘電体膜中に形成される分極量Pの、P−Vヒステリシ
スカーブの形状の対称性が良好であり、この結果、印加
電圧の正負(向き)により強誘電体膜中に形成される分
極量の絶対値の差異が非常に小さくなり、データの読み
取りまたは書き込み動作の際のディジタルデータとして
のレベルが一定であり、データ判定範囲を大きく取る必
要もなくなり、従って、強誘電体メモリとしての応用が
さらに容易になり、その性能も向上し、利用範囲が拡大
されるといった顕著なる効果がもたらされる。
As is clear from the above description, according to the ferroelectric memory of the present invention, the interface structure between the upper electrode and the ferroelectric film and the interface structure between the lower electrode and the ferroelectric film are provided. Are the same or substantially the same, the polarization amount P formed in the ferroelectric film with respect to the applied voltage V has good symmetry in the shape of the PV hysteresis curve, and as a result, the positive / negative of the applied voltage ( The difference in the absolute value of the amount of polarization formed in the ferroelectric film becomes extremely small depending on the (orientation), the level as digital data during data read or write operation is constant, and the data judgment range is large. There is no need, and therefore, the application as a ferroelectric memory is further facilitated, its performance is improved, and the range of utilization is expanded, which is a significant effect.

【0062】また、この発明の強誘電体メモリの製造方
法によれば、従来の製造工程に加えて、第2熱処理を行
う工程を追加した結果、上述のごとく、上部電極と強誘
電体膜との界面構造と、下部電極と強誘電体膜との界面
構造とが同質又は実質同質である強誘電体メモリが得ら
れ、従って、上述の効果を奏する。
Further, according to the method of manufacturing the ferroelectric memory of the present invention, as a result of adding the step of performing the second heat treatment in addition to the conventional manufacturing step, as described above, the upper electrode and the ferroelectric film are formed. A ferroelectric memory having the same or substantially the same interfacial structure as in (1) and the interfacial structure between the lower electrode and the ferroelectric film can be obtained, and therefore, the above-described effects can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施の形態の構成を説明するための
断面図である。
FIG. 1 is a cross-sectional view for explaining a configuration of an embodiment of the present invention.

【図2】この発明の実施の形態の製造方法を説明するた
めの断面図である。
FIG. 2 is a cross-sectional view for explaining the manufacturing method according to the embodiment of the present invention.

【図3】印加電圧と分極量の関係を示す図である。FIG. 3 is a diagram showing a relationship between an applied voltage and a polarization amount.

【図4】最大印加電圧に対する最大分極量の関係を示す
図である。
FIG. 4 is a diagram showing a relationship between a maximum applied voltage and a maximum polarization amount.

【図5】(A)は最大印加電圧に対する残留分極量(図
3のB点における残留分極量)の関係を示す図であり、
(B)は最大印加電圧に対する残留分極量(図3のE点
における残留分極量)の関係を示す図である。
5A is a diagram showing the relationship between the maximum applied voltage and the residual polarization amount (the residual polarization amount at point B in FIG. 3), FIG.
FIG. 4B is a diagram showing the relationship between the maximum applied voltage and the residual polarization amount (the residual polarization amount at point E in FIG. 3).

【図6】(A)は最大印加電圧に対する抗電界(図3の
F点における抗電界)の関係を示す図であり、(B)は
最大印加電圧に対する抗電界(図3のC点における抗電
界)の関係を示す図である。
6A is a diagram showing the relationship between the coercive electric field (coercive electric field at point F in FIG. 3) with respect to the maximum applied voltage, and FIG. 6B is the coercive electric field with respect to the maximum applied voltage (resistive field at point C in FIG. 3). It is a figure which shows the relationship of (electric field).

【図7】最大印加電圧に対する残留分極量の関係を示す
図である。
FIG. 7 is a diagram showing the relationship between the maximum applied voltage and the residual polarization amount.

【図8】最大印加電圧に対する抗電界の関係を示す図で
ある。
FIG. 8 is a diagram showing a relationship between a maximum applied voltage and a coercive electric field.

【符号の説明】[Explanation of symbols]

10:シリコン基板 12:酸化シリコン膜 14:下部電極 16:強誘電体膜 18:組合せ体 20:上部電極 22:構造体 10: Silicon Substrate 12: Silicon Oxide Film 14: Lower Electrode 16: Ferroelectric Film 18: Combination 20: Upper Electrode 22: Structure

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/788 29/792

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 上部電極と下部電極と、該上部電極と該
下部電極とに挟まれた強誘電体膜とを有する強誘電体メ
モリにおいて、 該上部電極と該強誘電体膜との界面構造と、該下部電極
と該強誘電体膜との界面構造とが同質又は実質同質であ
ることを特徴とする強誘電体メモリ。
1. A ferroelectric memory having an upper electrode, a lower electrode, and a ferroelectric film sandwiched between the upper electrode and the lower electrode, wherein an interface structure between the upper electrode and the ferroelectric film is provided. And the interface structure between the lower electrode and the ferroelectric film is the same or substantially the same.
【請求項2】 強誘電体メモリの製造方法において、
(a)下部電極上に予備強誘電体膜を形成して両者の組
合せ体を得る工程と、(b)該組合せ体に対し熱処理
(第1熱処理)を施して前記予備強誘電体膜を強誘電体
膜に変える工程と、(c)該強誘電体膜上に上部電極を
形成して該上部電極と前記下部電極との間に前記強誘電
体膜を挟んだ構造体を得る工程と、(d)該構造体に対
し熱処理(第2熱処理)を施す工程とを含むことを特徴
とする強誘電体メモリの製造方法。
2. A method of manufacturing a ferroelectric memory, comprising:
(A) a step of forming a preliminary ferroelectric film on the lower electrode to obtain a combination of both, and (b) a heat treatment (first heat treatment) on the combination to enhance the preliminary ferroelectric film. Changing to a dielectric film; and (c) forming an upper electrode on the ferroelectric film to obtain a structure in which the ferroelectric film is sandwiched between the upper electrode and the lower electrode, (D) a step of subjecting the structure to a heat treatment (second heat treatment), a method of manufacturing a ferroelectric memory.
【請求項3】 請求項2に記載の強誘電体メモリの製造
方法において、前記第1熱処理の熱処理温度と、前記第
2熱処理の熱処理温度とを同一温度とすることを特徴と
する強誘電体メモリの製造方法。
3. The method of manufacturing a ferroelectric memory according to claim 2, wherein the heat treatment temperature of the first heat treatment and the heat treatment temperature of the second heat treatment are the same temperature. Memory manufacturing method.
【請求項4】 請求項3に記載の強誘電体メモリの製造
方法において、前記強誘電体膜が鉛含有強誘電体物質で
あるとき、前記第1熱処理及び前記第2熱処理は400
℃〜700℃の範囲の熱処理温度で行うことを特徴とす
る強誘電体メモリの製造方法。
4. The method of manufacturing a ferroelectric memory according to claim 3, wherein when the ferroelectric film is a lead-containing ferroelectric substance, the first heat treatment and the second heat treatment are 400 times.
A method for manufacturing a ferroelectric memory, which is performed at a heat treatment temperature in the range of ℃ to 700 ℃.
【請求項5】 請求項3に記載の強誘電体メモリの製造
方法において、前記強誘電体膜が非鉛含有強誘電体物質
であるとき、前記第1熱処理及び前記第2熱処理は70
0℃〜900℃の範囲の熱処理温度で行うことを特徴と
する強誘電体メモリの製造方法。
5. The method of manufacturing a ferroelectric memory according to claim 3, wherein the first heat treatment and the second heat treatment are performed when the ferroelectric film is a lead-free ferroelectric substance.
A method for manufacturing a ferroelectric memory, which is performed at a heat treatment temperature in the range of 0 ° C to 900 ° C.
JP7213398A 1995-08-22 1995-08-22 Ferroelectric memory and manufacture thereof Ceased JPH0964291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7213398A JPH0964291A (en) 1995-08-22 1995-08-22 Ferroelectric memory and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7213398A JPH0964291A (en) 1995-08-22 1995-08-22 Ferroelectric memory and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0964291A true JPH0964291A (en) 1997-03-07

Family

ID=16638558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7213398A Ceased JPH0964291A (en) 1995-08-22 1995-08-22 Ferroelectric memory and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0964291A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060553A (en) * 1997-12-31 1999-07-26 윤종용 How to improve the defect of ferroelectric capacitor
US6333529B1 (en) 1998-02-27 2001-12-25 Fujitsu Limited Capacitor with noble metal electrode containing oxygen
US7154767B2 (en) 2004-04-28 2006-12-26 Oki Electric Industry Co., Ltd Method for manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060553A (en) * 1997-12-31 1999-07-26 윤종용 How to improve the defect of ferroelectric capacitor
US6333529B1 (en) 1998-02-27 2001-12-25 Fujitsu Limited Capacitor with noble metal electrode containing oxygen
US7154767B2 (en) 2004-04-28 2006-12-26 Oki Electric Industry Co., Ltd Method for manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
KR100360468B1 (en) manufacturing method of ferroelectric film, capacator adopting the film and menufacturing method of the capacator
US5358889A (en) Formation of ruthenium oxide for integrated circuits
JP3890733B2 (en) Method for manufacturing piezoelectric element
JP3182909B2 (en) Method of manufacturing ferroelectric capacitor and method of manufacturing ferroelectric memory device
US7545625B2 (en) Electrode for thin film capacitor devices
JPH0964291A (en) Ferroelectric memory and manufacture thereof
JPH09321227A (en) Manufacturing dielectric film
JPH08213560A (en) Ferroelectric capacitor and its manufacture
JP4237967B2 (en) Method for producing zirconate-lead titanate thick film using sol-gel process
US6403160B1 (en) Ferroelectric thin film, production method thereof and coating liquid for making thin film
JP3105081B2 (en) Manufacturing method of ferroelectric thin film
JPH04287968A (en) Integrated circuit device and manufacture thereof
JPH065946A (en) Manufacture of ferroelectric thin film
JP2000031411A (en) Manufacture of ferroelectric thin film
JP3924928B2 (en) Ferroelectric material and ferroelectric memory
JPH0624222B2 (en) Method of manufacturing thin film capacitor
JP2000232206A (en) Ferroelectric memory
JP3267278B2 (en) Method for manufacturing semiconductor device
JPH09501019A (en) Thin film capacitor on gallium arsenide substrate and method of manufacturing the same
JP2000164818A (en) Oxide ferroelectric thin film coating substrate and manufacture therefor
JP3496528B2 (en) Ferroelectric memory and method of manufacturing the same
JPH0964300A (en) Ferroelectric memory
JP2001048645A (en) Ferroelectric thin film and its production
JP2000068454A (en) Dielectric thin-film capacitor
JPH10270646A (en) Manufacture of ferroelectric thin film element and semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20041011

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060106