JP2001338834A - Method of manufacturing dielectric capacitor - Google Patents

Method of manufacturing dielectric capacitor

Info

Publication number
JP2001338834A
JP2001338834A JP2000155709A JP2000155709A JP2001338834A JP 2001338834 A JP2001338834 A JP 2001338834A JP 2000155709 A JP2000155709 A JP 2000155709A JP 2000155709 A JP2000155709 A JP 2000155709A JP 2001338834 A JP2001338834 A JP 2001338834A
Authority
JP
Japan
Prior art keywords
film
temperature
dielectric
manufacturing
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000155709A
Other languages
Japanese (ja)
Inventor
Takuya Kotabe
拓也 小田部
Masaya Osada
昌也 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000155709A priority Critical patent/JP2001338834A/en
Publication of JP2001338834A publication Critical patent/JP2001338834A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a ferroelectric capacitor which is possessed of a small leakage current, excellent in reliability, and manufactured with its yield high. SOLUTION: A ferroelectric film precursor is deposited on the lower electrode of a capacitor and subjected to a thermal process through a manner in which the film precursor is heated at a high temperature rise rate till it reaches a temperature higher than its crystallization temperature, the precursor is kept at the above temperature for a short time for crystallization. The above thermal process is carried out several times for the crystallization of the film precursor. By these processes, a dense and flat dielectric film having large crystal grains can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体メモリ素子
や強誘電体メモリ素子などの記憶素子、或いは、その他
の半導体集積回路素子に用いられる誘電体(強誘電体)
キャパシタの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric (ferroelectric) used for a storage element such as a semiconductor memory element or a ferroelectric memory element, or other semiconductor integrated circuit elements.
The present invention relates to a method for manufacturing a capacitor.

【0002】[0002]

【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能を持つ
ことから、広範なデバイス開発に応用されている。例え
ば、その焦電性を利用して赤外線リニアアレイセンサ
に、また、その圧電性を利用して超音波センサに、その
電気光学効果を利用して導波路型光変調器に、その高誘
電性を利用してDRAMやMMIC用キャパシタにと、
様々な方面で用いられている。
2. Description of the Related Art Ferroelectrics have many functions such as spontaneous polarization, high dielectric constant, electro-optic effect, piezoelectric effect and pyroelectric effect, and are therefore applied to a wide range of device development. For example, the pyroelectricity is used for an infrared linear array sensor, the piezoelectricity is used for an ultrasonic sensor, the electro-optic effect is used for a waveguide type optical modulator, and the high dielectric property is used. Utilizing DRAM and MMIC capacitors,
It is used in various directions.

【0003】中でも、近年の薄膜形成技術の進展に伴っ
て、半導体メモリ技術との組み合わせにより、高密度で
且つ高速に動作する強誘電体不揮発性メモリ(FRA
M)の開発が盛んである。強誘電体薄膜を用いた不揮発
性メモリは、その高速書き込み/読み出し、低電圧動
作、及び書き込み/読み出し耐性の高さ等の特性から、
従来の不揮発性メモリの置き換えだけでなく、SRAM
やDRAMに対する置き換えも可能なメモリとして、実
用化に向けて研究開発が盛んに行われている。この様な
デバイス開発には、残留分極(Pr)が大きく、かつ抗
電場(Ec)が小さく、低リーク電流であり、分極反転
の繰り返し耐性の大きな材料が必要である。さらには、
動作電圧の低減と半導体微細加工プロセスに適合するた
めに、膜厚200nm以下の薄膜で上記の特性を実現す
ることが望ましい。
[0003] Above all, with the development of thin film forming technology in recent years, in combination with semiconductor memory technology, a ferroelectric nonvolatile memory (FRA) operating at high density and high speed has been developed.
M) has been actively developed. A nonvolatile memory using a ferroelectric thin film has characteristics such as high-speed write / read, low-voltage operation, and high write / read durability.
Not only replacement of conventional non-volatile memory, but also SRAM
Research and development are being actively conducted for practical use as a memory that can be replaced with a DRAM. To develop such a device, a material having a large remanent polarization (Pr), a small coercive electric field (Ec), a low leak current, and a high resistance to repetition of polarization reversal is required. Moreover,
In order to reduce the operating voltage and adapt to the semiconductor microfabrication process, it is desirable to realize the above characteristics with a thin film having a thickness of 200 nm or less.

【0004】これらの用途に用いられる強誘電体または
高誘電体材料としては、PZT(チタン酸ジルコン酸
鉛、Pb(Ti,Zr)O3)に代表されるペロブスカ
イト構造の酸化物材料が主流であった。ところが、PZ
Tのように鉛をその構成元素として含む材料は、鉛また
はその酸化物の蒸気圧が高いため、成膜時に鉛成分が蒸
発して膜中に欠陥を発生させたり、ひどい場合にはピン
ホールを形成する。この結果、リーク電流が増大した
り、分極反転を繰り返すと自発分極の大きさが減少する
疲労現象が起こるなどの欠点があった。特に、疲労現象
に関しては、強誘電体不揮発性メモリによるDRAMに
対する置き換えを考えると、1015回の分極反転後も特
性の変化がないことを保証しなければならないため、疲
労のない強誘電体薄膜の開発が望まれていた。
As a ferroelectric or high dielectric material used in these applications, oxide materials having a perovskite structure represented by PZT (lead zirconate titanate, Pb (Ti, Zr) O3) are mainly used. Was. However, PZ
A material containing lead as its constituent element, such as T, has a high vapor pressure of lead or its oxide, so that the lead component evaporates during film formation to cause defects in the film, and in severe cases, a pinhole. To form As a result, there are disadvantages such as an increase in leakage current and a fatigue phenomenon in which the magnitude of spontaneous polarization decreases when the polarization inversion is repeated. In particular, regarding the fatigue phenomenon, considering replacement of a DRAM with a ferroelectric nonvolatile memory, it is necessary to guarantee that there is no change in characteristics even after 10 15 polarization inversions. The development of was desired.

【0005】これに対して、近年、SBT(SrBi2
Ta2O9)に代表されるビスマス層状構造化合物材料
の研究開発がなされている。ビスマス層状構造化合物材
料は、特に1012回以上の分極反転後も特性に変化が見
られないという優れた疲労特性を特徴としている。
On the other hand, in recent years, SBT (SrBi2
Research and development of bismuth layered structure compound materials typified by Ta2O9) have been conducted. The bismuth layer structure compound material is characterized by excellent fatigue properties, in which no change is observed in properties even after polarization reversal more than 10 12 times.

【0006】強誘電体薄膜の製造方法には、真空蒸着
法、スパッタリング法、レーザーアブレーション法等の
物理的方法、及び、有機金属化合物を出発原料とし,こ
れらを熱分解酸化して酸化物強誘電体を得るゾルゲル法
またはMOD法、MOCVD(Metal Organ
ic Chemical Vapor Deposit
ion)法等の化学的方法が用いられている。
[0006] Ferroelectric thin films can be produced by physical methods such as vacuum deposition, sputtering, and laser ablation, or by using organometallic compounds as starting materials and thermally decomposing and oxidizing them to form oxide ferroelectrics. Sol-gel method or MOD method for obtaining a body, MOCVD (Metal Organic)
ic Chemical Vapor Deposit
Chemical methods such as the (ion) method are used.

【0007】上記成膜法の中で、ゾルゲル法またはMO
D法は、原子レベルの均質な混合原料溶液を用いること
で、組成制御が容易で、再現性に優れること、特別な真
空装置が必要なく、常圧で大面積の成膜が可能であるこ
と、工業的に低コストである等の利点から広く利用され
ている。
[0007] Among the above film forming methods, sol-gel method or MO
In method D, the composition control is easy and the reproducibility is excellent by using a homogeneous mixed material solution at the atomic level, and a large area film can be formed at normal pressure without the need for a special vacuum apparatus. It is widely used because of its low industrial cost.

【0008】上記のビスマス層状構造化合物薄膜の成膜
プロセスでは、下記のような工程で強誘電体薄膜または
誘電体薄膜が製造される。
In the process of forming a bismuth layered compound thin film, a ferroelectric thin film or a dielectric thin film is manufactured by the following steps.

【0009】1)複合アルコキシドなどからなる前駆体
溶液をスピンコート法等で基板上に塗布成膜する工程。
1) A step of applying a precursor solution composed of a complex alkoxide or the like on a substrate by spin coating or the like to form a film.

【0010】2)溶媒や1)の工程において反応生成し
たアルコールや残留水分を膜中より離脱させるために、
150℃で、30秒から数分間、得られた膜を加熱・乾
燥する工程。
2) In order to release the solvent and the alcohol and residual moisture generated in the step 1) from the film,
Heating and drying the obtained film at 150 ° C. for 30 seconds to several minutes.

【0011】3)膜中の有機物成分を除去し、かつ結晶
化するために、焼成炉を用いて昇温速度0.2℃/se
c程度、酸素雰囲気中で700℃〜800℃まで加熱し
た後、30分間保持する工程。
3) In order to remove the organic components in the film and to crystallize the film, the temperature is raised at a rate of 0.2 ° C./sec using a firing furnace.
Step c: heating to about 700 ° C. to 800 ° C. in an oxygen atmosphere and holding for 30 minutes.

【0012】4)上部電極を形成した後、酸素雰囲気中
で700℃〜800℃で30分間、加熱保持する工程。
4) A step of heating and holding at 700 ° C. to 800 ° C. for 30 minutes in an oxygen atmosphere after forming the upper electrode.

【0013】なお、所望の膜厚を得るためには、1)か
ら3)の工程を繰り返し、最後に4)の工程を行う。
In order to obtain a desired film thickness, the steps 1) to 3) are repeated, and finally the step 4) is performed.

【0014】以上のようにして、強誘電体薄膜または誘
電体薄膜を形成することができる。
As described above, a ferroelectric thin film or a dielectric thin film can be formed.

【0015】一方、キャパシタ電極材料には、従来のプ
レーナ型FRAMでは、高温耐性に優れたPt系材料が
使用されている。これに対し、キャパシタ素子を、トラ
ンジスタのソースまたはドレインに接続したコンタクト
プラグ上に形成することで高い集積度が得られるスタッ
ク型キャパシタ構造(以下、STC構造という)のメモ
リセルを作成する場合、Ptは酸素を通しやすいためコ
ンタクトプラグが酸化しコンタクト不良を生じたり、強
誘電体とプラグとの間に元素の相互拡散が起こるといっ
た問題がある。そこで、酸素バリア性や相互拡散防止性
に優れたIr系材料が、STC構造用電極材料として注
目されている。近年、強誘電体材料にPZTを用いたキ
ャパシタにおいて、電極にIr系材料を使用した場合、
キャパシタの疲労劣化特性が改善されることが報告され
ている(特開平07−245237)。
On the other hand, in the conventional planar type FRAM, a Pt-based material excellent in high temperature resistance is used as a capacitor electrode material. On the other hand, when a memory cell having a stacked capacitor structure (hereinafter referred to as an STC structure) in which a high degree of integration can be obtained by forming a capacitor element on a contact plug connected to a source or a drain of a transistor, Pt is required. However, there is a problem that the contact plug is oxidized due to easy passage of oxygen, causing a contact failure, and mutual diffusion of elements between the ferroelectric and the plug occurs. Accordingly, Ir-based materials having excellent oxygen barrier properties and mutual diffusion prevention properties have been attracting attention as STC structure electrode materials. In recent years, in a capacitor using PZT for a ferroelectric material, when an Ir-based material is used for an electrode,
It has been reported that the fatigue deterioration characteristics of a capacitor are improved (Japanese Patent Laid-Open No. 07-245237).

【0016】[0016]

【発明が解決しようとする課題】上記のような従来の強
誘電体薄膜の製造方法において、上部電極を形成する前
に結晶化を行う工程を施すことにより製造された強誘電
体薄膜は、アニール温度が極めて高い上にアニール時間
も長く、集積回路上に形成する場合には、ヴィアホール
材料と電極間の相互拡散や酸化によるコンタクト不良や
特性劣化などのダメージの問題があった。
In the above-described conventional method of manufacturing a ferroelectric thin film, the ferroelectric thin film manufactured by performing a crystallization step before forming the upper electrode is annealed. When formed on an integrated circuit, the temperature is extremely high and the annealing time is long, and there is a problem of damage such as contact failure and characteristic deterioration due to mutual diffusion and oxidation between the via hole material and the electrode.

【0017】また、キャパシタの下部電極にIr系材料
を用いた場合においては、次のような問題がある。下部
電極形成後、強誘電体薄膜を形成する熱処理プロセスを
行った際に、強誘電体薄膜に、Irの酸化物で構成され
る析出物が多数生じる。この析出物は、キャパシタの下
部電極と上部電極を短絡してキャパシタのリーク電流を
大きくし、その結果、容量の低下、動作電流の増大を引
き起こす。また、この析出物による段差が後の配線工程
において配線不良の原因となる。
In the case where an Ir-based material is used for the lower electrode of the capacitor, there are the following problems. After the lower electrode is formed, when a heat treatment process for forming a ferroelectric thin film is performed, a large number of precipitates composed of Ir oxide are generated in the ferroelectric thin film. The precipitate short-circuits the lower electrode and the upper electrode of the capacitor to increase the leakage current of the capacitor, resulting in a decrease in capacity and an increase in operating current. In addition, the step due to the precipitate causes a wiring failure in a subsequent wiring process.

【0018】Irは酸素に直接触れた状態で加熱された
場合、IrO2の偏析が起こる。そのため、スピンコー
ト法で強誘電体薄膜を作成する場合、溶液の塗布・焼成
を数回繰り返すが、このとき1回の塗布・焼成プロセス
で形成される強誘電体膜の膜厚は数十nmと薄いため、
強誘電体膜が十分に緻密でないと粒界から酸素リーク経
路が容易に生成してしまう。更に、強誘電体膜の粒径が
小さい場合、粒界からの酸素の進入が多くなり、析出物
の生成を促進してしまう。
When Ir is heated in direct contact with oxygen, segregation of IrO2 occurs. Therefore, when a ferroelectric thin film is formed by a spin coating method, application and baking of a solution are repeated several times. At this time, the thickness of the ferroelectric film formed by one coating and baking process is several tens nm. And thin,
If the ferroelectric film is not sufficiently dense, an oxygen leak path is easily generated from the grain boundary. Further, when the particle diameter of the ferroelectric film is small, the penetration of oxygen from the grain boundary increases, which promotes the formation of precipitates.

【0019】本発明は、上記のような課題を解決するた
めになされたものであり、従来の製造方法と比べて粒径
が大きく緻密で平坦な誘電体膜を形成できるとともに、
且つ結晶化温度の低減および結晶化時間を短時間化する
ことで、コンタクトプラグや電極へのダメージを低減
し、リーク電流が小さく信頼性の高い誘電体キャパシタ
を高歩留まりで製造することができる、誘電体キャパシ
タの製造方法を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and can form a dense and flat dielectric film having a large grain size as compared with a conventional manufacturing method.
In addition, by reducing the crystallization temperature and shortening the crystallization time, damage to contact plugs and electrodes can be reduced, and a highly reliable dielectric capacitor with a small leakage current can be manufactured at a high yield. It is an object of the present invention to provide a method for manufacturing a dielectric capacitor.

【0020】[0020]

【課題を解決するための手段】本発明(第1発明)の誘
電体キャパシタの製造方法は、下部電極、誘電体膜及び
上部電極からなる誘電体キャパシタの製造方法におい
て、上記誘電体膜の前駆体溶液を塗布する前駆体溶液塗
布工程と、該工程により被覆形成された前駆体膜を、誘
電体膜の結晶化温度より高い所定温度まで急速に加熱
し、その後、その温度を保持して結晶化を行う熱処理工
程とを含む成膜工程を、所定回数繰り返し実行して、上
記下部電極上に所定膜厚の上記誘電体膜を形成すること
を特徴とするものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a dielectric capacitor comprising a lower electrode, a dielectric film, and an upper electrode. A precursor solution applying step of applying a body solution, and rapidly heating the precursor film coated and formed in the step to a predetermined temperature higher than the crystallization temperature of the dielectric film, and then maintaining the temperature to crystallize. A film forming step including a heat treatment step for changing the thickness is repeated a predetermined number of times to form the dielectric film having a predetermined thickness on the lower electrode.

【0021】また、本発明(第2発明)の誘電体キャパ
シタの製造方法は、上記第1発明の誘電体キャパシタの
製造方法において、上記熱処理工程の昇温速度が10℃
/sec以上であることを特徴とするものである。ここ
で、昇温速度が200℃/secより速くなると、昇温
時に炉温のオーバーシュートが大きくなり、安定した温
度制御が困難になるため、昇温速度は200℃/sec
以下が望ましい。
Further, according to the method of manufacturing a dielectric capacitor of the present invention (second invention), in the method of manufacturing a dielectric capacitor of the first invention, the heating rate in the heat treatment step is 10 ° C.
/ Sec or more. Here, when the heating rate is higher than 200 ° C./sec, the overshoot of the furnace temperature becomes large at the time of heating, and stable temperature control becomes difficult, so the heating rate is 200 ° C./sec.
The following is desirable.

【0022】また、本発明(第3発明)の誘電体キャパ
シタの製造方法は、上記第1発明または第2発明の誘電
体キャパシタの製造方法において、上記加熱温度が上記
誘電体膜の結晶化温度より50℃以上高い温度であり、
かつ上記保持時間が10分以下であることを特徴とする
ものである。ここで、加熱温度が、結晶化温度から50
0℃以上高くなると、昇温時に、応力によるクラック
(ひび割れ)が発生し易くなるため、加熱温度は、(結
晶化温度+500℃)以下であることが望ましい。
Further, according to the method of manufacturing a dielectric capacitor of the present invention (third invention), in the method of manufacturing a dielectric capacitor of the first or second invention, the heating temperature is equal to the crystallization temperature of the dielectric film. A temperature higher than 50 ° C.
In addition, the holding time is 10 minutes or less. Here, the heating temperature is set at 50 degrees from the crystallization temperature.
If the temperature is higher than 0 ° C., cracks (cracks) due to stress are likely to occur at the time of raising the temperature. Therefore, the heating temperature is desirably equal to or lower than (crystallization temperature + 500 ° C.).

【0023】また、本発明(第4発明)の誘電体キャパ
シタの製造方法は、上記第1乃至第3発明の誘電体キャ
パシタの製造方法において、上記成膜工程の繰り返し回
数が3回以上であることを特徴とするものである。ここ
で、繰り返し数が10回より多くなると、プロセスに時
間がかかりすぎるため、繰り返し数は10回以下が望ま
しい。
In the method for manufacturing a dielectric capacitor according to the present invention (fourth invention), in the method for manufacturing a dielectric capacitor according to the first to third inventions, the number of repetitions of the film forming step is three or more. It is characterized by the following. Here, if the number of repetitions is more than 10, the process takes too much time. Therefore, the number of repetitions is desirably 10 or less.

【0024】また、本発明(第5発明)の誘電体キャパ
シタの製造方法は、上記第1乃至第4発明の誘電体キャ
パシタの製造方法において、上記前駆体溶液塗布時の1
回に塗布する膜厚が10nm以上で且つ100nm以下
であることを特徴とするものである。ここで、1回に塗
布する膜厚が10nmより薄い場合は、充分な膜厚の強
誘電体膜を得るのに時間がかかり過ぎ、また、同膜厚が
100nmより厚い場合は、昇温時に、応力によるクラ
ックが発生し易くなるので、1回に塗布する膜厚は、1
0nm以上で100nm以下とすることが望ましい。
The method for manufacturing a dielectric capacitor according to the present invention (fifth invention) is the same as the method for manufacturing a dielectric capacitor according to any one of the first to fourth inventions, except that the one
It is characterized in that the film thickness applied at a time is 10 nm or more and 100 nm or less. Here, when the film thickness applied at one time is smaller than 10 nm, it takes too much time to obtain a ferroelectric film having a sufficient film thickness. Since cracks due to stress tend to occur, the film thickness applied at a time is 1
It is desirable that the thickness be 0 nm or more and 100 nm or less.

【0025】更に、本発明(第6発明)の誘電体キャパ
シタの製造方法は、上記第1乃至第5発明の誘電体キャ
パシタの製造方法において、上記下部電極がIr電極で
あり、上記誘電体膜がビスマス系層状化合物からなる強
誘電体膜であることを特徴とするものである。
Further, in the method of manufacturing a dielectric capacitor according to the present invention (sixth invention), the method of manufacturing a dielectric capacitor according to any of the first to fifth inventions, wherein the lower electrode is an Ir electrode and the dielectric film is Is a ferroelectric film made of a bismuth-based layered compound.

【0026】なお、上記前駆体溶液の塗布法としては、
例えば、スピンコート法等を用いることができる。
The method of applying the precursor solution is as follows.
For example, a spin coating method or the like can be used.

【0027】また、上記前駆体としては、例えば、金属
のカルボン酸塩又はアルコキシドを成分とする有機金属
塩等が用いられる。
As the precursor, for example, an organic metal salt containing a metal carboxylate or alkoxide as a component is used.

【0028】[0028]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
Embodiments of the present invention will be described below in detail.

【0029】(第1の実施形態)図1によって、本発明
の第1実施形態の誘電体キャパシタの製造方法について
説明する。
(First Embodiment) A method for manufacturing a dielectric capacitor according to a first embodiment of the present invention will be described with reference to FIG.

【0030】まず、図1に示すように、シリコン基板1
01上に、熱酸化により膜厚300nmのシリコン酸化
膜102を形成し、このシリコン酸化膜102上に、ス
パッタリング法により、Ti密着層103及びTaSi
Nバリアメタル層104を、それぞれ、20nm及び5
0nmの膜厚で形成する。さらに、バリアメタル層10
4上に、スパッタリング法により、Ir下部電極105
を形成する。
First, as shown in FIG.
A silicon oxide film 102 having a thickness of 300 nm is formed on the silicon oxide film 102 by thermal oxidation, and the Ti adhesion layer 103 and the TaSi
The N barrier metal layer 104 has a thickness of 20 nm and 5 nm, respectively.
It is formed with a thickness of 0 nm. Further, the barrier metal layer 10
4 on the Ir lower electrode 105 by sputtering.
To form

【0031】次に、図1に示すように、Ir下部電極1
05上に、MOD(Metal Organic De
composition)法により強誘電体薄膜106
の形成を行った。SBT前駆体溶液(溶液の組成比:S
r/Bi/Ta=8/24/20)をスピンコート法で
1層30nm程度塗布し、250℃、5分間の乾燥工程
を施したのち、酸素雰囲気中の結晶化熱処理(RTA:
Rapid Thermal Annealing)を
行った。熱処理条件は、従来条件として基板温度700
℃、昇温速度0.2℃/sec、焼成時間30分のもの
と、基板温度700℃で昇温速度を2℃/sec、10
℃/sec、20℃/sec、30℃/secの4種類
とし5分間焼成するものの計5種類で、酸素雰囲気中の
結晶化熱処理を行った。この工程を、合計5回繰り返
し、膜厚150nm程度のSBT膜106を得た。ここ
で、基板温度が、結晶化温度(SBTの場合は、600
℃)より50℃以上高温でない場合、粒が十分に成長せ
ず、充分な強誘電体特性が得られないため、基板温度は
結晶化温度より50℃以上高温であることが望ましい。
また、焼成を10分以上行うと、粒の3次元的成長がす
すみ、膜の平坦性が失われてしまうので、焼成時間は1
0分以下が望ましい。更に、所定膜厚の強誘電体膜を得
るための、前駆体溶液塗布の繰り返し数が2回以下であ
ると(1回の塗布膜厚は、厚くなる)、焼成工程に於け
る急速昇温時に膜に大きな応力がかかり、クラックが入
ってしまい、キャパシタの耐圧不良の原因となるため、
1回に塗布する膜厚を薄くし(100nm以下)、繰り
返し数は3回以上とすることが望ましい。
Next, as shown in FIG.
MOD (Metal Organic De)
composition method) to form a ferroelectric thin film 106
Was formed. SBT precursor solution (solution composition ratio: S
r / Bi / Ta = 8/24/20) is applied by spin coating to a thickness of about 30 nm, followed by a drying process at 250 ° C. for 5 minutes, and then a crystallization heat treatment in an oxygen atmosphere (RTA:
Rapid Thermal Annealing) was performed. The heat treatment is performed at a substrate temperature of 700 as a conventional condition.
° C, a heating rate of 0.2 ° C / sec, and a baking time of 30 minutes, and a heating rate of 2 ° C / sec at a substrate temperature of 700 ° C.
The crystallization heat treatment in an oxygen atmosphere was performed for a total of five types, including four types of ℃ / sec, 20 ° C / sec, and 30 ° C / sec, and firing for 5 minutes. This step was repeated a total of five times to obtain an SBT film 106 having a thickness of about 150 nm. Here, the substrate temperature is set to the crystallization temperature (600 in case of SBT).
If the temperature is not higher than 50 ° C. or more, the grains do not grow sufficiently and sufficient ferroelectric characteristics cannot be obtained. Therefore, it is desirable that the substrate temperature be higher than the crystallization temperature by 50 ° C. or more.
Further, if the firing is performed for 10 minutes or more, the three-dimensional growth of the particles proceeds and the flatness of the film is lost.
0 minutes or less is desirable. Further, if the number of repetitions of the precursor solution application to obtain a ferroelectric film of a predetermined thickness is two or less (one applied film thickness becomes large), a rapid temperature increase in the firing step is performed. At times, a large stress is applied to the film, causing cracks, which may cause a breakdown voltage failure of the capacitor.
It is preferable that the film thickness applied at one time be thin (100 nm or less) and the number of repetitions is three or more.

【0032】このようにして形成したSBT薄膜106
のRmax(膜の最大段差)の値と粒径とをAFM(A
tomic Force Microscopy;原子
間力顕微鏡)を用いて測定した。その結果を図2に示
す。
The SBT thin film 106 thus formed
The value of Rmax (maximum level difference of the film) and the particle size of AFM (A
The measurement was performed using a tomical force microscope (atomic force microscope). The result is shown in FIG.

【0033】SBTの粒径は、加熱時の昇温速度が10
℃/secより遅い場合、粒径は従来条件と同等で20
0nmより小さいが、昇温速度が10℃/sec以上に
なると粒径は急激に大きくなっており、200nm以上
の大きさが得られている。また、Rmaxの値は、従来
条件のものと、昇温速度が10℃/sec以上のものと
は、ほぼ同じ値を示しており、粒径が大きくなることに
よる表面モフォロジーの荒れは起こっていない。昇温速
度が10℃/secより遅い領域でRmaxの値が大き
くなっているのは、粒が十分に成長せず、粒同士に隙間
の開いたアイランドの状態で積層されたためである。こ
の結果から、昇温速度が10℃/sec以上の試料で
は、大きな粒から構成されながら、従来条件と同等の表
面平滑性を保っていることがわかる。
The particle size of SBT is such that the heating rate during heating is 10
When the temperature is slower than ° C / sec, the particle size is 20 equivalent to the conventional condition.
Although the particle diameter is smaller than 0 nm, the particle diameter sharply increases when the heating rate is 10 ° C./sec or more, and a size of 200 nm or more is obtained. In addition, the value of Rmax is almost the same as that of the conventional condition and that of the heating rate of 10 ° C./sec or more, and the surface morphology is not roughened due to the increase in the particle size. . The reason why the value of Rmax is large in a region where the rate of temperature rise is lower than 10 ° C./sec is that the grains did not grow sufficiently and were stacked in an island state with a gap between the grains. From this result, it can be seen that the sample having a temperature rising rate of 10 ° C./sec or more maintains the same surface smoothness as the conventional condition while being composed of large grains.

【0034】次に、光学顕微鏡を用いて各試料の強誘電
体層表面の観察を行い、発生している異物の数を調べ
た。その結果を図3に示す。
Next, the surface of the ferroelectric layer of each sample was observed using an optical microscope, and the number of generated foreign substances was examined. The result is shown in FIG.

【0035】昇温速度10℃/sec以上で作成したキ
ャパシタでは、従来条件で大量に見られた析出物は十分
に抑えられている。これは焼成プロセスの時間が大幅に
短縮されたことと、粒が大きく、かつ緻密な構造を持っ
ているため、粒が小さい場合に比べ粒界の部分が少な
く、粒界からの酸素の進入がおさえられていることに起
因している。昇温速度が10℃/secより遅い場合で
は、粒が十分に成長していないため、粒同士の間に隙間
があり、これが酸素のリークパスになっているため、焼
成時間が短縮されても異物の析出を完全には抑えきれて
いない。
In a capacitor manufactured at a temperature rising rate of 10 ° C./sec or more, a large amount of precipitates observed under conventional conditions are sufficiently suppressed. This is because the firing process time has been greatly reduced, and because the grains are large and have a dense structure, there are fewer grain boundaries than when the grains are small, and oxygen enters from the grain boundaries. It is due to being suppressed. If the heating rate is lower than 10 ° C./sec, the grains are not sufficiently grown, and there are gaps between the grains, which are leak paths for oxygen. Is not completely suppressed.

【0036】次に、このようにして得た強誘電体膜上に
Pt上部電極107を形成し、700℃で再び熱処理を
行い、キャパシタの強誘電体特性の評価を行った。図4
に、各試料の、公知のソーヤタワー回路を用いて,3V
で測定したΔQ(蓄積電荷量)の値と、同じく3Vで測
定したリーク電流密度を示す。
Next, a Pt upper electrode 107 was formed on the ferroelectric film thus obtained, and heat treatment was performed again at 700 ° C. to evaluate the ferroelectric characteristics of the capacitor. FIG.
Then, using a known Sawyer tower circuit for each sample, 3V
And the leakage current density also measured at 3V.

【0037】昇温速度が10℃/sec以上の試料で
は、ΔQは11μC/cm2、リーク電流密度は1×1
-7A/cm2と、強誘電体キャパシタとして充分な特
性が確認された。焼成時間が短くても従来と同等のΔQ
が得られているのは、粒が大きくなっていることに起因
している。また、リーク電流密度の値も十分小さいの
は、この膜が緻密であり、かつ表面が平坦であることに
起因している。
For a sample having a temperature rise rate of 10 ° C./sec or more, ΔQ was 11 μC / cm 2 and the leak current density was 1 × 1.
0 -7 A / cm 2 , sufficient characteristics as a ferroelectric capacitor were confirmed. The same ΔQ as before even if the firing time is short
Is obtained because the grains are large. The reason why the value of the leak current density is sufficiently small is that the film is dense and the surface is flat.

【0038】以上の結果から、異物の少なく、かつ十分
な強誘電体特性を持つ膜が作成できることが確認され
た。
From the above results, it was confirmed that a film having a small amount of foreign matter and sufficient ferroelectric characteristics could be formed.

【0039】(第2の実施形態)次に,第1の実施形態
の構造を用いた強誘電体記憶素子の形成について、図5
を参照して説明する。
(Second Embodiment) Next, the formation of a ferroelectric memory element using the structure of the first embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0040】まず、シリコン基板501の表面に膜厚が
約5000Åのロコス膜502を形成して、素子分離領
域を作成する。次に、ゲート電極503、ソース・ドレ
イン領域504a、504bからなる選択トランジスタ
を形成した後、層間絶縁膜としてCVD法で第1のシリ
コン酸化膜505を5000Å程度成膜し、続いて、直
径0.6μmのコンタクトホールを形成する。次に、C
VD法でポリシリコンを埋め込んだ後、CMP法で表面
を平坦化し、ポリシリコンプラグ506を形成する。次
に、このポリシリコンプラグ506上に、第1の実施形
態で示したように、ポリシリコンをフッ酸でウエット処
理した後、DCマグネトロンスパッタ法にてTi膜50
7をポリシリコンプラグ506上に200Å形成する。
その後、DCリアクティブ・マグネトロンスパッタ法に
て、拡散バリア膜であるTaxSi1−xNy膜508
(0.2≦x≦1、0≦y≦1)をTi膜507上に5
00Å形成する。続いて、この上にDCマグネトロンス
パッタ法にて、下部電極となるIr膜509を200n
m形成する。次に、Ir膜509上にスピンオン法を用
いて、SBT膜510の形成を行う。熱処理条件は、昇
温速度は10℃/sec、その他の条件はすべて第1の
実施形態と同様で行う。次に、DCマグネトロンスパッ
タ法で、膜厚1000ÅのPt膜511を形成した後、
上部Pt電極511はCl2を用いたドライエッチング
方法で1〜3μm角の大きさに形成する。また、その下
のSBT膜510はC2F6及びArを用いたドライエ
ッチング法で加工した。続いて、その下に形成されたI
r下部電極509、TaxSi1−xNy拡散バリア膜
508、及びTi膜507をCl2及びC2F6を用い
たドライエッチング法で加工する。
First, a LOCOS film 502 having a thickness of about 5000 ° is formed on the surface of a silicon substrate 501 to form an element isolation region. Next, after a select transistor including the gate electrode 503 and the source / drain regions 504a and 504b is formed, a first silicon oxide film 505 is formed as an interlayer insulating film by a CVD method at a thickness of about 5000.degree. A 6 μm contact hole is formed. Next, C
After the polysilicon is buried by the VD method, the surface is flattened by the CMP method to form a polysilicon plug 506. Next, as shown in the first embodiment, after the polysilicon is wet-treated with hydrofluoric acid, the Ti film 50 is formed on the polysilicon plug 506 by DC magnetron sputtering.
7 is formed on the polysilicon plug 506 at 200 °.
Thereafter, a TaxSi1-xNy film 508 as a diffusion barrier film is formed by DC reactive magnetron sputtering.
(0.2 ≦ x ≦ 1, 0 ≦ y ≦ 1) on the Ti film 507 by 5
00 ° is formed. Subsequently, an Ir film 509 serving as a lower electrode was formed thereon by a DC magnetron sputtering method for 200 nm.
m. Next, an SBT film 510 is formed on the Ir film 509 by using a spin-on method. The heat treatment is performed at a temperature rising rate of 10 ° C./sec, and all other conditions are the same as in the first embodiment. Next, after a Pt film 511 having a thickness of 1000 ° is formed by DC magnetron sputtering,
The upper Pt electrode 511 is formed to have a size of 1 to 3 μm square by a dry etching method using Cl 2. The underlying SBT film 510 was processed by dry etching using C2F6 and Ar. Subsequently, the I formed under it
The r lower electrode 509, the TaxSi1-xNy diffusion barrier film 508, and the Ti film 507 are processed by a dry etching method using Cl2 and C2F6.

【0041】その後、層間絶縁膜として、CVD法を用
いて、第2のシリコン酸化膜512を形成した後、コン
タクトホールを形成し、強誘電体キャパシタの上部Pt
電極511からの、アルミニウム引き出し電極513を
DCマグネトロンスパッタ法にて形成する。次に、ソー
ス領域504a上にコンタクトホールを形成し、アルミ
ニウム引き出し電極514を形成する。これにより、最
終的に図5に示すような強誘電体記憶素子が製造され
る。
After that, a second silicon oxide film 512 is formed as an interlayer insulating film by using the CVD method, a contact hole is formed, and an upper Pt of the ferroelectric capacitor is formed.
An aluminum extraction electrode 513 from the electrode 511 is formed by DC magnetron sputtering. Next, a contact hole is formed on the source region 504a, and an aluminum lead electrode 514 is formed. Thus, a ferroelectric memory element as shown in FIG. 5 is finally manufactured.

【0042】上述の工程により製造された誘電体キャパ
シタの、上部Pt電極511からのアルミニウム引き出
し電極513と、ソース領域504aからのアルミニウ
ム引き出し電極514との間に、三角波の電圧を印加す
ることにより、ヒステリシスカーブが得られた。なお、
この印加した三角波の電界強度は150kV/cm、周
波数は75Hzとした。強誘電体特性は、3VでΔQ=
12μC/cm2、リーク電流密度は1×10-7A/c
2、絶縁耐圧は10V以上であった。これらの結果か
ら、強誘電体キャパシタとして用いるのに、十分な大き
さの強誘電体特性が得られた。また、光学顕微鏡を用い
て表面の観察を行ったところ、IrO2様の異物はほと
んど見られなかった。
By applying a triangular wave voltage between the aluminum extraction electrode 513 from the upper Pt electrode 511 and the aluminum extraction electrode 514 from the source region 504a of the dielectric capacitor manufactured by the above-described process. A hysteresis curve was obtained. In addition,
The electric field strength of the applied triangular wave was 150 kV / cm, and the frequency was 75 Hz. The ferroelectric property is ΔQ =
12 μC / cm 2 , leak current density 1 × 10 −7 A / c
m 2 and the withstand voltage were 10 V or more. From these results, ferroelectric characteristics of a sufficient size to be used as a ferroelectric capacitor were obtained. Further, when the surface was observed using an optical microscope, almost no IrO2-like foreign matter was found.

【0043】なお、上記の実施の形態においては、強誘
電体膜の材料としてSBTを用いたが、本発明はこれに
限定されるものでなく、PZT、SrBi2Nb2O
9、SrBi2(Ta,Nb)2O9、Bi4Ti3O
12、SrBi4Ti4O15、SrBi4(Ti,Z
r)4O15、CaBi2Ta2O9、BaBi2Ta
2O9、BaBi2Nb2O9、PbBi2Ta2O9
などの、ゾルゲル法またはMOD法で成膜可能な材料で
あれば、本発明は適用可能である。
In the above embodiment, SBT is used as the material of the ferroelectric film. However, the present invention is not limited to this, and PZT, SrBi2Nb2O
9, SrBi2 (Ta, Nb) 2O9, Bi4Ti3O
12, SrBi4Ti4O15, SrBi4 (Ti, Z
r) 4O15, CaBi2Ta2O9, BaBi2Ta
2O9, BaBi2Nb2O9, PbBi2Ta2O9
The present invention is applicable to any material that can be formed into a film by a sol-gel method or a MOD method, such as.

【0044】[0044]

【発明の効果】以上、詳細に説明したように、本発明の
誘電体キャパシタの製造方法によれば、素子のダメージ
に影響する最高到達温度での熱処理時間に関して、従来
は800℃で150分以上の熱処理が必要であったもの
が、本発明によれば、例えば、熱処理温度700℃、時
間は1/6以下で充分な特性が得られ、従来の製造方法
よりも成膜温度の低温化と成膜時間の短時間化が可能と
なるものである。
As described above in detail, according to the method for manufacturing a dielectric capacitor of the present invention, the heat treatment time at the highest attainable temperature which affects the damage of the element has conventionally been at 800 ° C. for 150 minutes or more. However, according to the present invention, sufficient characteristics can be obtained at, for example, a heat treatment temperature of 700 ° C. and a time of 1/6 or less, and the film formation temperature can be lower than that of the conventional manufacturing method. This makes it possible to shorten the film forming time.

【0045】また、本発明の製造方法により作成された
誘電体薄膜は、結晶粒が大きいのにもかかわらず、膜の
緻密化、表面平坦化が実現でき、リーク電流の低減、絶
縁耐圧の高い誘電体薄膜を得ることが可能となる。
In addition, the dielectric thin film formed by the manufacturing method of the present invention can realize the densification and flattening of the film in spite of the large crystal grains, can reduce the leak current, and have the high withstand voltage. It is possible to obtain a dielectric thin film.

【0046】これらの効果の結果、本発明の製造方法に
よれば、コンタクトプラグや電極へのダメージを低減で
き、リーク電流が小さく信頼性の高い強誘電体キャパシ
タを、高歩留まりで製造することができるものである。
As a result of these effects, according to the manufacturing method of the present invention, damage to contact plugs and electrodes can be reduced, and a highly reliable ferroelectric capacitor having a small leak current can be manufactured at a high yield. You can do it.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態である誘電体キャパシタ
製造方法の説明に供する誘電体キャパシタ構造図であ
る。
FIG. 1 is a structural diagram of a dielectric capacitor for explaining a method of manufacturing a dielectric capacitor according to a first embodiment of the present invention.

【図2】本発明の第1実施形態に於ける、昇温速度と、
Rmax(膜の最大段差)及び粒径との関係を示すグラ
フ図である。
FIG. 2 is a graph showing a temperature rise rate according to the first embodiment of the present invention;
It is a graph which shows the relationship between Rmax (maximum level | step difference of a film) and a particle size.

【図3】本発明の第1実施形態に於ける、昇温速度と異
物数との関係を示すグラフ図である。
FIG. 3 is a graph showing a relationship between a heating rate and the number of foreign substances in the first embodiment of the present invention.

【図4】本発明の第1実施形態に於ける、昇温速度と、
ΔQ(蓄積電荷量)及びリーク電流密度との関係を示す
グラフ図である。
FIG. 4 is a graph showing a temperature rise rate and a temperature increase rate according to the first embodiment of the present invention;
It is a graph which shows the relationship between (DELTA) Q (storage charge amount) and leak current density.

【図5】本発明の第2実施形態である強誘電体メモリ素
子の製造方法の説明に供する、メモリ素子断面構造図で
ある。
FIG. 5 is a sectional view of a memory element for explaining a method of manufacturing a ferroelectric memory element according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 シリコン酸化膜 103 Ti密着層 104 TaSiNバリアメタル層 105 Ir下部電極 106 SrBi2Ta2O9膜 107 Pt上部電極 501 シリコン基板 502 ロコス膜 503 ゲート電極 504a ソース領域 504b ドレイン領域 505 第1のシリコン酸化膜 506 ポリシリコンプラグ 507 Ti膜 508 TaxSi1−xNy拡散バリア膜 509 Ir下部電極 510 SBT膜 511 上部Pt電極 512 第2のシリコン酸化膜 513 上部Pt電極からのアルミニウム引き出し電
極 514 ソース領域からのアルミニウム引き出し電極
101 Silicon substrate 102 Silicon oxide film 103 Ti adhesion layer 104 TaSiN barrier metal layer 105 Ir lower electrode 106 SrBi2Ta2O9 film 107 Pt upper electrode 501 Silicon substrate 502 Locos film 503 Gate electrode 504a Source region 504b Drain region 505 First silicon oxide film 506 Polysilicon plug 507 Ti film 508 TaxSi1-xNy diffusion barrier film 509 Ir lower electrode 510 SBT film 511 Upper Pt electrode 512 Second silicon oxide film 513 Aluminum lead electrode from upper Pt electrode 514 Aluminum lead electrode from source region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 27/10 444B 27/108 651 21/8242 Fターム(参考) 4G048 AA05 AB02 AB05 AC02 AD02 AE08 5E082 AB03 BB10 BC38 EE05 EE23 EE37 FG03 FG26 FG54 KK01 MM24 PP05 PP06 PP08 PP09 PP10 5F058 BA11 BC03 BD05 BF46 BH01 BH03 BJ02 5F083 AD21 FR02 GA21 JA15 JA17 JA35 JA36 JA38 JA39 JA40 MA06 MA17 NA08 PR03 PR05 PR21 PR22 PR34 PR40 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/105 H01L 27/10 444B 27/108 651 21/8242 F-term (Reference) 4G048 AA05 AB02 AB05 AC02 AD02 AE08 5E082 AB03 BB10 BC38 EE05 EE23 EE37 FG03 FG26 FG54 KK01 MM24 PP05 PP06 PP08 PP09 PP10 5F058 BA11 BC03 BD05 BF46 BH01 BH03 BJ02 5F083 AD21 FR02 GA21 JA15 JA17 JA35 JA36 JA38 JA39 PR40 PR03

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 下部電極、誘電体膜及び上部電極からな
る誘電体キャパシタの製造方法において、 上記誘電体膜の前駆体溶液を塗布する前駆体溶液塗布工
程と、該工程により被覆形成された前駆体膜を、誘電体
膜の結晶化温度より高い所定温度まで急速に加熱し、そ
の後、その温度を保持して結晶化を行う熱処理工程とを
含む成膜工程を、所定回数繰り返し実行して、上記下部
電極上に所定膜厚の上記誘電体膜を形成することを特徴
とする、誘電体キャパシタの製造方法。
1. A method for manufacturing a dielectric capacitor comprising a lower electrode, a dielectric film, and an upper electrode, comprising: a precursor solution application step of applying a precursor solution of the dielectric film; and a precursor coated by the step. The body film is rapidly heated to a predetermined temperature higher than the crystallization temperature of the dielectric film, and thereafter, a film formation step including a heat treatment step of performing crystallization while maintaining the temperature is repeatedly performed a predetermined number of times. A method for manufacturing a dielectric capacitor, comprising forming the dielectric film having a predetermined thickness on the lower electrode.
【請求項2】 上記熱処理工程の昇温速度が10℃/s
ec以上であることを特徴とする、請求項1に記載の誘
電体キャパシタの製造方法。
2. The heating rate of the heat treatment step is 10 ° C./s.
The method of claim 1, wherein the value is at least ec.
【請求項3】 上記加熱温度が上記誘電体膜の結晶化温
度より50℃以上高い温度であり、かつ上記保持時間が
10分以下であることを特徴とする、請求項1または2
に記載の誘電体キャパシタの製造方法。
3. The method according to claim 1, wherein the heating temperature is higher than the crystallization temperature of the dielectric film by 50 ° C. or more, and the holding time is 10 minutes or less.
3. The method for manufacturing a dielectric capacitor according to item 1.
【請求項4】 上記繰り返し回数が3回以上であること
を特徴とする、請求項1、2または3に記載の誘電体キ
ャパシタの製造方法。
4. The method for producing a dielectric capacitor according to claim 1, wherein the number of repetitions is three or more.
【請求項5】 上記前駆体溶液塗布時の1回に塗布する
膜厚が10nm以上で且つ100nm以下であることを
特徴とする、請求項1、2、3または4に記載の誘電体
キャパシタの製造方法。
5. The dielectric capacitor according to claim 1, wherein the thickness of the precursor solution applied at one time is 10 nm or more and 100 nm or less. Production method.
【請求項6】 上記下部電極がIr電極であり、上記誘
電体膜がビスマス系層状化合物からなる強誘電体膜であ
ることを特徴とする、請求項1、2、3、4または5に
記載の誘電体キャパシタの製造方法。
6. The method according to claim 1, wherein the lower electrode is an Ir electrode, and the dielectric film is a ferroelectric film made of a bismuth-based layered compound. Of manufacturing a dielectric capacitor.
JP2000155709A 2000-05-26 2000-05-26 Method of manufacturing dielectric capacitor Pending JP2001338834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000155709A JP2001338834A (en) 2000-05-26 2000-05-26 Method of manufacturing dielectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000155709A JP2001338834A (en) 2000-05-26 2000-05-26 Method of manufacturing dielectric capacitor

Publications (1)

Publication Number Publication Date
JP2001338834A true JP2001338834A (en) 2001-12-07

Family

ID=18660604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000155709A Pending JP2001338834A (en) 2000-05-26 2000-05-26 Method of manufacturing dielectric capacitor

Country Status (1)

Country Link
JP (1) JP2001338834A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077460A1 (en) * 2003-02-27 2004-09-10 Tdk Corporation Composition for thin-film capacitor device, high dielectric constant insulator film, thin-film capacitor device, thin-film multilayer capacitor, electronic circuit and electronic device
JP2006019592A (en) * 2004-07-02 2006-01-19 Seiko Epson Corp Methods for manufacturing dielectric film, piezoelectric element, and liquid injection head
JP2006344748A (en) * 2005-06-08 2006-12-21 Fujitsu Ltd Method of manufacturing semiconductor apparatus
KR100869339B1 (en) * 2002-05-30 2008-11-19 주식회사 하이닉스반도체 Method for forming Bismuth-base ferroelectric layer
JP2018011028A (en) * 2016-07-15 2018-01-18 株式会社村田製作所 Dielectric thin film and method for manufacturing thin film capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869339B1 (en) * 2002-05-30 2008-11-19 주식회사 하이닉스반도체 Method for forming Bismuth-base ferroelectric layer
WO2004077460A1 (en) * 2003-02-27 2004-09-10 Tdk Corporation Composition for thin-film capacitor device, high dielectric constant insulator film, thin-film capacitor device, thin-film multilayer capacitor, electronic circuit and electronic device
US7319081B2 (en) 2003-02-27 2008-01-15 Tdk Corporation Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
JP2006019592A (en) * 2004-07-02 2006-01-19 Seiko Epson Corp Methods for manufacturing dielectric film, piezoelectric element, and liquid injection head
JP2006344748A (en) * 2005-06-08 2006-12-21 Fujitsu Ltd Method of manufacturing semiconductor apparatus
JP2018011028A (en) * 2016-07-15 2018-01-18 株式会社村田製作所 Dielectric thin film and method for manufacturing thin film capacitor

Similar Documents

Publication Publication Date Title
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP3258899B2 (en) Ferroelectric thin film element, semiconductor device using the same, and method of manufacturing ferroelectric thin film element
JP3319994B2 (en) Semiconductor storage element
JP4164701B2 (en) Ferroelectric capacitor, ferroelectric capacitor manufacturing method, ferroelectric memory, and ferroelectric memory manufacturing method
JP4811551B2 (en) Ferroelectric film manufacturing method and ferroelectric capacitor manufacturing method
JP3641142B2 (en) Ferroelectric memory
JPH10321809A (en) Semiconductor storage element manufacturing method
JP3159561B2 (en) Electrodes for crystalline thin films
JP2001338834A (en) Method of manufacturing dielectric capacitor
JPH104181A (en) Ferroelectric element and semiconductor device
JP2000156470A (en) Ferroelectric memory element, storage device and manufacture of them
JP3292795B2 (en) Method for manufacturing semiconductor memory device
JP2001237402A (en) Structured metal oxide containing layer, and method of manufacturing semiconductor structure element
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JPH0969614A (en) Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film
JP2001237384A (en) Method of manufacturing semiconductor device
JP3294214B2 (en) Thin film capacitors
JP3366212B2 (en) Method of manufacturing ferroelectric thin film element, ferroelectric thin film element, and ferroelectric memory device
JPH08340084A (en) Manufacture of dielectric thin film and dielectric thin film manufactured by it
JP4074894B2 (en) Ferroelectric memory and manufacturing method thereof
JP3718943B2 (en) Method for forming ferroelectric film
JP4315676B2 (en) Semiconductor memory device and manufacturing method thereof
JPH11186510A (en) Method for forming ferroelectric capacitor and method for manufacturing nonvolatile semiconductor storage device
JP3937033B2 (en) Ferroelectric material, method for manufacturing the same, and ferroelectric memory
KR100490174B1 (en) PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607