JPH0961846A - マトリクスアレイ基板およびその製造方法 - Google Patents
マトリクスアレイ基板およびその製造方法Info
- Publication number
- JPH0961846A JPH0961846A JP21429695A JP21429695A JPH0961846A JP H0961846 A JPH0961846 A JP H0961846A JP 21429695 A JP21429695 A JP 21429695A JP 21429695 A JP21429695 A JP 21429695A JP H0961846 A JPH0961846 A JP H0961846A
- Authority
- JP
- Japan
- Prior art keywords
- line
- scanning
- matrix array
- array substrate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、補修配線を備えたマトリクスアレ
イ基板であっても、製造途中に信号線または走査線が補
修配線と短絡するといったことがなく、高い製造歩留ま
りが得られるマトリクスアレイ基板およびその製造方法
を提供することを目的としている。 【解決手段】 本発明は、信号線(13)または走査線(15)
が電気的に共通に補修配線(41)に接続されたもので、特
にマトリクスアレイ基板(11)の表面に処理を施す等した
後に、信号線(13)または走査線(15)を補修配線(41)から
電気的に切り離すものである。
イ基板であっても、製造途中に信号線または走査線が補
修配線と短絡するといったことがなく、高い製造歩留ま
りが得られるマトリクスアレイ基板およびその製造方法
を提供することを目的としている。 【解決手段】 本発明は、信号線(13)または走査線(15)
が電気的に共通に補修配線(41)に接続されたもので、特
にマトリクスアレイ基板(11)の表面に処理を施す等した
後に、信号線(13)または走査線(15)を補修配線(41)から
電気的に切り離すものである。
Description
【０００１】
【発明の属する技術分野】本発明は、各表示画素毎にス
イッチング素子が設けられて成るマトリクスアレイ基板
およびその製造方法に関する。
イッチング素子が設けられて成るマトリクスアレイ基板
およびその製造方法に関する。
【０００２】
【従来の技術】近年、各表示画素にスイッチ素子が設け
られたアクティブマトリクス型液晶表示装置は、クロス
トークのない良好な表示が可能であることから、特に注
目を集めている。
られたアクティブマトリクス型液晶表示装置は、クロス
トークのない良好な表示が可能であることから、特に注
目を集めている。
【０００３】この液晶表示装置は、一対の電極基板が近
接対向して設けられ、内部に液晶が封入されて成ってい
る。一方の電極基板は、複数本の信号線と走査線とがマ
トリクス状に配置され、各交点部分にスイッチ素子とし
て薄膜トランジスタ（ＴＦＴ）が設置され、このＴＦＴ
を介して画素電極が配されて成るマトリクスアレイ基板
である。このマトリクスアレイ基板において、ＴＦＴと
各配線との接続は、走査線がＴＦＴのゲート電極に、信
号線がＴＦＴのドレイン電極に、そして画素電極がＴＦ
Ｔのソース電極にそれぞれ接続されている。
接対向して設けられ、内部に液晶が封入されて成ってい
る。一方の電極基板は、複数本の信号線と走査線とがマ
トリクス状に配置され、各交点部分にスイッチ素子とし
て薄膜トランジスタ（ＴＦＴ）が設置され、このＴＦＴ
を介して画素電極が配されて成るマトリクスアレイ基板
である。このマトリクスアレイ基板において、ＴＦＴと
各配線との接続は、走査線がＴＦＴのゲート電極に、信
号線がＴＦＴのドレイン電極に、そして画素電極がＴＦ
Ｔのソース電極にそれぞれ接続されている。
【０００４】従って、ゲート電極にゲート電圧が印加さ
れ、ＴＦＴがＯＮされると、対応する画素電極にのみ信
号線からの信号電圧が印加され、これに基づいて表示が
成されるので、クロストークのない良好な表示画像を得
ることができる。
れ、ＴＦＴがＯＮされると、対応する画素電極にのみ信
号線からの信号電圧が印加され、これに基づいて表示が
成されるので、クロストークのない良好な表示画像を得
ることができる。
【０００５】ところで、このような液晶表示装置では、
表示面積の大型化がすすむにつれ、信号線あるいは走査
線に断線が生じ易くなる。信号線あるいは走査線に断線
が生じると、断線した信号線あるいは走査線に接続され
る画素電極には電圧の供給が成されず、ノーマリ・ホワ
イトモードの液晶表示装置にあっては輝線欠陥となって
現れる。
表示面積の大型化がすすむにつれ、信号線あるいは走査
線に断線が生じ易くなる。信号線あるいは走査線に断線
が生じると、断線した信号線あるいは走査線に接続され
る画素電極には電圧の供給が成されず、ノーマリ・ホワ
イトモードの液晶表示装置にあっては輝線欠陥となって
現れる。
【０００６】これを解決するものとして、例えば信号線
あるいは走査線を２本を１組として構成し、１本を予備
配線する試みも成されている。しかし、冗長性を確保す
るために表示領域内部に予備配線を設けることは、表示
領域の開口率を低減させるため有効な方法とは言えな
い。
あるいは走査線を２本を１組として構成し、１本を予備
配線する試みも成されている。しかし、冗長性を確保す
るために表示領域内部に予備配線を設けることは、表示
領域の開口率を低減させるため有効な方法とは言えな
い。
【０００７】また、他の方法として、例えば特開昭６１
−４０９５号に開示されるように、信号線あるいは走査
線の一端と交差し、他端と離間するように補修配線を設
け、断線した信号線のあるいは走査線の一端および他端
と補修配線とを夫々ワイヤーボンディング等で接続する
ことにより断線補修を行うことが提案されている。
−４０９５号に開示されるように、信号線あるいは走査
線の一端と交差し、他端と離間するように補修配線を設
け、断線した信号線のあるいは走査線の一端および他端
と補修配線とを夫々ワイヤーボンディング等で接続する
ことにより断線補修を行うことが提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た補修配線を含む構成にあっては、マトリクスアレイ基
板の製造途中に発生する静電気によって、補修配線と、
この補修配線と交差する信号線あるいは走査線とが短絡
することがあった。
た補修配線を含む構成にあっては、マトリクスアレイ基
板の製造途中に発生する静電気によって、補修配線と、
この補修配線と交差する信号線あるいは走査線とが短絡
することがあった。
【０００９】本発明は、このような課題に対処して成さ
れたもので、断線補修が可能な補修配線を備え、信号線
あるいは走査線と補修配線とが短絡する不良が生じるこ
とが十分に軽減されたマトリクスアレイ基板およびその
製造方法を提供することを目的としたものである。
れたもので、断線補修が可能な補修配線を備え、信号線
あるいは走査線と補修配線とが短絡する不良が生じるこ
とが十分に軽減されたマトリクスアレイ基板およびその
製造方法を提供することを目的としたものである。
【００１０】
【課題を解決するための手段】請求項１に記載される発
明は、マトリクス状に配線されて成る複数本の信号線お
よび走査線と、少なくとも一信号線と一走査線とに接続
されたスイッチング素子を介して設置される画素電極を
備えたマトリクスアレイ基板において、前記信号線また
は前記走査線は電気的に共通に補修配線に接続されてい
ることを特徴としたマトリクスアレイ基板にある。
明は、マトリクス状に配線されて成る複数本の信号線お
よび走査線と、少なくとも一信号線と一走査線とに接続
されたスイッチング素子を介して設置される画素電極を
備えたマトリクスアレイ基板において、前記信号線また
は前記走査線は電気的に共通に補修配線に接続されてい
ることを特徴としたマトリクスアレイ基板にある。
【００１１】請求項２に記載される発明は、請求項１記
載の前記信号線または前記走査線は、前記補修配線およ
び前記信号線または前記走査線を囲む共通導体によって
前記補修配線に接続されていることを特徴としたマトリ
クスアレイ基板にある。
載の前記信号線または前記走査線は、前記補修配線およ
び前記信号線または前記走査線を囲む共通導体によって
前記補修配線に接続されていることを特徴としたマトリ
クスアレイ基板にある。
【００１２】請求項３に記載される発明は、複数本の信
号線および走査線をマトリクス状に配線し、少なくとも
前記信号線または前記走査線を補修配線に電気的に接続
すると共に、各交点部分にスイッチング素子を介して画
素電極を設置してマトリクスアレイ基板を形成する工程
と、前記補修配線と前記信号線および／または前記走査
線を電気的に切り離す工程と、前記断線した信号線また
は走査線がある場合は、この信号線または走査線と前記
補修配線とを電気的に接続する工程とを具備したことを
特徴としたマトリクスアレイ基板の製造方法にある。
号線および走査線をマトリクス状に配線し、少なくとも
前記信号線または前記走査線を補修配線に電気的に接続
すると共に、各交点部分にスイッチング素子を介して画
素電極を設置してマトリクスアレイ基板を形成する工程
と、前記補修配線と前記信号線および／または前記走査
線を電気的に切り離す工程と、前記断線した信号線また
は走査線がある場合は、この信号線または走査線と前記
補修配線とを電気的に接続する工程とを具備したことを
特徴としたマトリクスアレイ基板の製造方法にある。
【００１３】請求項４に記載される発明は、複数本の信
号線および走査線をマトリクス状に配線し、少なくとも
前記信号線または前記走査線をこの信号線および走査線
を囲む共通導体によって補修配線に接続すると共に、前
記信号線と前記走査線との各交点部分にスイッチング素
子を介して画素電極を設置してマトリクスアレイ基板を
形成する工程と、前記共通導体を除去する工程と、前記
断線した信号線または走査線がある場合は、この信号線
または走査線と前記補修配線とを電気的に接続する工程
とを具備したことを特徴する製造方法にある。
号線および走査線をマトリクス状に配線し、少なくとも
前記信号線または前記走査線をこの信号線および走査線
を囲む共通導体によって補修配線に接続すると共に、前
記信号線と前記走査線との各交点部分にスイッチング素
子を介して画素電極を設置してマトリクスアレイ基板を
形成する工程と、前記共通導体を除去する工程と、前記
断線した信号線または走査線がある場合は、この信号線
または走査線と前記補修配線とを電気的に接続する工程
とを具備したことを特徴する製造方法にある。
【００１４】この発明のマトリクスアレイ基板では、信
号線または走査線は電気的に共通に補修配線に接続され
た構成を採用している。このため、信号線または走査線
と補修配線とは同電位となり、それぞれが交差する領域
において静電気による高電圧が印加されることがないの
で、信号線または走査線と補修配線とが短絡することが
防止される。
号線または走査線は電気的に共通に補修配線に接続され
た構成を採用している。このため、信号線または走査線
と補修配線とは同電位となり、それぞれが交差する領域
において静電気による高電圧が印加されることがないの
で、信号線または走査線と補修配線とが短絡することが
防止される。
【００１５】
【発明の実施の形態】以下に本発明の一実施例のマトリ
クスアレイ基板およびその製造方法について図面を参照
して詳細に説明する。図１に示すように、このマトリク
スアレイ基板(11)は、絶縁基板(10)上に複数本の信号線
(13)および走査線(15)がマトリクス状に配置され、各交
点部分にスイッチング素子としてＴＦＴ(17)を介して配
される画素電極(21)を含む。また、絶縁基板(10)上に
は、略コ字状の補修配線(41)が設置されており、この補
修配線(41)に電気的に接続され、この補修配線(41)を囲
むように略コ字状の共通導体(51)が設置されている。
クスアレイ基板およびその製造方法について図面を参照
して詳細に説明する。図１に示すように、このマトリク
スアレイ基板(11)は、絶縁基板(10)上に複数本の信号線
(13)および走査線(15)がマトリクス状に配置され、各交
点部分にスイッチング素子としてＴＦＴ(17)を介して配
される画素電極(21)を含む。また、絶縁基板(10)上に
は、略コ字状の補修配線(41)が設置されており、この補
修配線(41)に電気的に接続され、この補修配線(41)を囲
むように略コ字状の共通導体(51)が設置されている。
【００１６】信号線(13)は、例えば図中上下に１本毎に
引き出され、補修配線(41)と離間した一端は補修配線(4
1)と接続するための第１の信号線パッド部(13a) を具備
し、他端は補修配線(41)と絶縁膜を介して交差し、外部
との接続および補修配線(41)との接続用に設けられた第
２の信号線パッド部(13b) を介して共通導体(51)に電気
的に接続されている。また、走査線(15)の補修配線(41)
と離間した端部にも、外部との接続用に第１の走査線パ
ッド部(15a) 設けられている。
引き出され、補修配線(41)と離間した一端は補修配線(4
1)と接続するための第１の信号線パッド部(13a) を具備
し、他端は補修配線(41)と絶縁膜を介して交差し、外部
との接続および補修配線(41)との接続用に設けられた第
２の信号線パッド部(13b) を介して共通導体(51)に電気
的に接続されている。また、走査線(15)の補修配線(41)
と離間した端部にも、外部との接続用に第１の走査線パ
ッド部(15a) 設けられている。
【００１７】更に、信号線(13)の第１の信号線パッド部
(13a) および第２の信号線パッド部(13b) 近傍の補修配
線(41)には、第１の信号線パッド部(13a) および第２の
信号線パッド部(13b) と夫々接続するための第１の補修
配線パッド部(41a) および第２の補修配線パッド部(42
b) が設置されている。
(13a) および第２の信号線パッド部(13b) 近傍の補修配
線(41)には、第１の信号線パッド部(13a) および第２の
信号線パッド部(13b) と夫々接続するための第１の補修
配線パッド部(41a) および第２の補修配線パッド部(42
b) が設置されている。
【００１８】このように、本実施例のマトリクスアレイ
基板(11)は、信号線(13)と補修配線(41)とは共通導体(5
1)によって電気的に共通に接続されている。従って、マ
トリクスアレイ基板(11)上に配向膜を設置し、これをラ
ビング処理する等の工程等で静電気が発生しても、この
静電気により信号線(13)と補修配線(41)との交差部が短
絡するといったことがない。
基板(11)は、信号線(13)と補修配線(41)とは共通導体(5
1)によって電気的に共通に接続されている。従って、マ
トリクスアレイ基板(11)上に配向膜を設置し、これをラ
ビング処理する等の工程等で静電気が発生しても、この
静電気により信号線(13)と補修配線(41)との交差部が短
絡するといったことがない。
【００１９】そして、例えば、このようにマトリクスア
レイ基板(11)の表面を処理した後、図１中に示す点線部
分でマトリクスアレイ基板(11)から共通導体(51)部分を
除去し、図２に示すような第１の電極基板(11a) を得
る。
レイ基板(11)の表面を処理した後、図１中に示す点線部
分でマトリクスアレイ基板(11)から共通導体(51)部分を
除去し、図２に示すような第１の電極基板(11a) を得
る。
【００２０】そして、第１の電極基板(11a) の信号線(1
3)について断線検査を行い、仮に図２に示すように、信
号線(13-1)に断線(14)が発生している場合、次のように
して修復を行うことができる。
3)について断線検査を行い、仮に図２に示すように、信
号線(13-1)に断線(14)が発生している場合、次のように
して修復を行うことができる。
【００２１】まず、断線した信号線(13-1)の一端の第１
の信号線パッド部(13a) と補修配線(41)の第１の補修配
線パッド部(41a) とを、例えばボンディングワイヤ(61
a) で接続する。また、断線した信号線(13-1)の他端の
第２の信号線パッド部(13b) と補修配線(41)の第２の補
修配線パッド部(41b) とを、同様にボンディングワイヤ
(61b) で接続する。
の信号線パッド部(13a) と補修配線(41)の第１の補修配
線パッド部(41a) とを、例えばボンディングワイヤ(61
a) で接続する。また、断線した信号線(13-1)の他端の
第２の信号線パッド部(13b) と補修配線(41)の第２の補
修配線パッド部(41b) とを、同様にボンディングワイヤ
(61b) で接続する。
【００２２】このようにして断線した信号線(13-1)は、
補修配線(41)を介して電気的に接続され、これにより線
欠陥の発生を解消することができる。この後、第１の電
極基板(11a) 上に、図示しないが、対向電極および配向
膜を備えた第２の電極基板を、対向電極と画素電極(21)
とが対向するように配置し、対向電極と画素電極(21)と
の間に液晶層を挟持させることにより液晶表示装置を完
成させる。
補修配線(41)を介して電気的に接続され、これにより線
欠陥の発生を解消することができる。この後、第１の電
極基板(11a) 上に、図示しないが、対向電極および配向
膜を備えた第２の電極基板を、対向電極と画素電極(21)
とが対向するように配置し、対向電極と画素電極(21)と
の間に液晶層を挟持させることにより液晶表示装置を完
成させる。
【００２３】このようにして液晶表示装置を製造するこ
とにより、製造歩留まりを大幅に低減することができ
る。この実施例では、マトリクスアレイ基板(11)から共
通導体(51)部分を除去し、第１の電極基板(11a) を得た
後、第２の電極基板を貼り合わせるなどしたが、第２の
電極基板を貼り合わせた後に共通導体(51)部分を除去す
るようにしてもかまわない。
とにより、製造歩留まりを大幅に低減することができ
る。この実施例では、マトリクスアレイ基板(11)から共
通導体(51)部分を除去し、第１の電極基板(11a) を得た
後、第２の電極基板を貼り合わせるなどしたが、第２の
電極基板を貼り合わせた後に共通導体(51)部分を除去す
るようにしてもかまわない。
【００２４】次に、図３を参照して、本発明の他の実施
例を説明する。尚、上述した実施例と同一部分には同一
符号を付して説明する。このマトリクスアレイ基板(11)
は、上述した実施例とは共通導体(51)が補修配線(41)を
囲むように略口形状に形成され、走査線(15)の一端が夫
々共通導体(51)に接続されている点において相違してい
る。
例を説明する。尚、上述した実施例と同一部分には同一
符号を付して説明する。このマトリクスアレイ基板(11)
は、上述した実施例とは共通導体(51)が補修配線(41)を
囲むように略口形状に形成され、走査線(15)の一端が夫
々共通導体(51)に接続されている点において相違してい
る。
【００２５】このように信号線(13)および走査線(15)を
夫々電気的に共通に接続しておくことにより、上述した
実施例の効果に加え、更に静電気等の影響によってＴＦ
Ｔ(17)に不所望な電圧が印加され、ＴＦＴ(17)に絶縁不
良などの欠陥が生じることが防止される。
夫々電気的に共通に接続しておくことにより、上述した
実施例の効果に加え、更に静電気等の影響によってＴＦ
Ｔ(17)に不所望な電圧が印加され、ＴＦＴ(17)に絶縁不
良などの欠陥が生じることが防止される。
【００２６】以上のように、この実施例によれば、上述
した実施例に比べて、更にＴＦＴ(17)の静電破壊の防止
が可能であることから、一層製造歩留まりを低く抑える
ことができる。
した実施例に比べて、更にＴＦＴ(17)の静電破壊の防止
が可能であることから、一層製造歩留まりを低く抑える
ことができる。
【００２７】
【発明の効果】以上詳述したように、本発明のマトリク
スアレイ基板およびその製造方法によれば、補修配線と
信号線あるいは走査線とが電気的に接続されているた
め、製造途中で補修配線と交差する信号線あるいは走査
線が補修配線と交差する領域で短絡し、線欠陥を発生す
るといったことがなく、製造歩留まりを大幅に向上させ
ることができる。
スアレイ基板およびその製造方法によれば、補修配線と
信号線あるいは走査線とが電気的に接続されているた
め、製造途中で補修配線と交差する信号線あるいは走査
線が補修配線と交差する領域で短絡し、線欠陥を発生す
るといったことがなく、製造歩留まりを大幅に向上させ
ることができる。
【図１】図１は本発明の一実施例のマトリクスアレイ基
板の概略正面図である。
板の概略正面図である。
【図２】図２は図１のマトリクスアレイ基板から得られ
る第１の電極基板の概略正面図である。
る第１の電極基板の概略正面図である。
【図３】図３は本発明の他の実施例のマトリクスアレイ
基板の概略正面図である。
基板の概略正面図である。
(11)…第１の電極基板 (11a) …マトリクスアレイ基板 (13)…信号線 (15)…走査線 (41)…補修配線 (51)…共通導体
Claims (4)
- 【請求項１】 マトリクス状に配線されて成る複数本の
信号線および走査線と、少なくとも一信号線と一走査線
とに接続されたスイッチング素子を介して設置される画
素電極を備えたマトリクスアレイ基板において、 前記信号線または前記走査線は電気的に共通に補修配線
に接続されていることを特徴としたマトリクスアレイ基
板。 - 【請求項２】 請求項１記載の前記信号線または前記走
査線は、前記補修配線および前記信号線または前記走査
線を囲む共通導体によって前記補修配線に接続されてい
ることを特徴としたマトリクスアレイ基板。 - 【請求項３】 複数本の信号線および走査線をマトリク
ス状に配線し、少なくとも前記信号線または前記走査線
を補修配線に電気的に接続すると共に、各交点部分にス
イッチング素子を介して画素電極を設置してマトリクス
アレイ基板を形成する工程と、 前記補修配線と前記信号線および／または前記走査線を
電気的に切り離す工程と、 前記断線した信号線または走査線がある場合は、この信
号線または走査線と前記補修配線とを電気的に接続する
工程とを具備したことを特徴としたマトリクスアレイ基
板の製造方法。 - 【請求項４】 複数本の信号線および走査線をマトリク
ス状に配線し、少なくとも前記信号線または前記走査線
をこの信号線および走査線を囲む共通導体によって補修
配線に接続すると共に、前記信号線と前記走査線との各
交点部分にスイッチング素子を介して画素電極を設置し
てマトリクスアレイ基板を形成する工程と、 前記共通導体を除去する工程と、 前記断線した信号線または走査線がある場合は、この信
号線または走査線と前記補修配線とを電気的に接続する
工程とを具備したことを特徴としたマトリクスアレイ基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429695A JPH0961846A (ja) | 1995-08-23 | 1995-08-23 | マトリクスアレイ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429695A JPH0961846A (ja) | 1995-08-23 | 1995-08-23 | マトリクスアレイ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0961846A true JPH0961846A (ja) | 1997-03-07 |
Family
ID=16653388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21429695A Pending JPH0961846A (ja) | 1995-08-23 | 1995-08-23 | マトリクスアレイ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0961846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017033770A1 (ja) * | 2015-08-21 | 2017-03-02 | シャープ株式会社 | 液晶表示パネルおよびその修正方法 |
-
1995
- 1995-08-23 JP JP21429695A patent/JPH0961846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017033770A1 (ja) * | 2015-08-21 | 2017-03-02 | シャープ株式会社 | 液晶表示パネルおよびその修正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382456B1 (ko) | 액정표시장치의 리페어 패턴 형성방법 | |
| US6380992B1 (en) | Liquid crystal display device having a defective pad repair structure and method for making the same | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP3066569B2 (ja) | 液晶表示装置 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH0876141A (ja) | 液晶表示基板 | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH10170946A (ja) | 液晶表示装置 | |
| JPH05203986A (ja) | 液晶表示装置 | |
| KR100695614B1 (ko) | 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판 | |
| JPH05341312A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0961846A (ja) | マトリクスアレイ基板およびその製造方法 | |
| KR100477131B1 (ko) | 액정 표시 장치의 화소 수리 방법 | |
| KR100472172B1 (ko) | 액정표시장치 | |
| KR100218509B1 (ko) | 액정 표시 장치 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP2002328397A (ja) | 液晶表示パネル | |
| KR100458839B1 (ko) | 평판표시장치 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10253978A (ja) | 液晶表示装置 | |
| JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR950004218B1 (ko) | 매트릭스 어드레스 표시장치 및 그 제조방법 | |
| KR20010064400A (ko) | 데이터 라인 오픈 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040730 |