JPH09512973A - 制御された立上り及び立下り特性を有するスイッチ - Google Patents

Abstract

(57)【要約】 本発明は電子的スイッチング及び電力制御用として用いられる制御された立上り及び立下り特性を有する電気スイッチに関し、負荷（Ｌ）に直列に接続されたトライアック又はSCR(シリコン制御整流器)からなるスイッチング素子（Ｔ_K）と、整流器ブリッジ（２）であってそのAC入力端子が該スイッチング素子（Ｔ_K）のゲート及び第１のパワー電極に接続されているものとをそなえている。SCRおよび制御回路（７）の正及び負側の各入力端子（Ｉ₊，Ｉ_-）が、整流器ブリッジ（２）のDC出力端子（＋，−）の間に設けられる。該制御回路（７）の出力側は該SCR（Ｔ_i）のゲートに接続される。フィルタ回路（１）が該スイッチング素子（Ｔ_K）の接合ゲート及び第２のパワー電極と該整流器ブリッジ（２）のAC入力端子のうちの一方との間に接続される。本発明によれば、該制御回路（７）は制御入力端子（Ｉ）を有する増幅器段（６）と、増幅器段（６）の出力側に接続されたダイアック（Ｄ_K）とをそなえており、該ダイアック（Ｄ_K）の他方の端子は制御回路（７）の出力側を構成しており、また該増幅器段（６）の各入力端子は制御回路（７）の正及び負側の各入力端子（Ｉ₊，Ｉ_-）を構成する。更に直接的又は間接的なフィードバックが、該増幅器段（６）の制御入力端子（Ｉ）と整流器ブリッジ（２）の正側のDC出力端子(＋)との間に設けられる。

Description

【発明の詳細な説明】 制御された立上り及び立下り特性を有するスイッチ 本発明は、制御された立上り及び立下り特性を有するスイッチ及び、制御され た立上り及び立下り特性を有するパワーコントローラに関し、該パワーコントロ ーラは、負荷に直列に接続されたトライアック又はSCR(シリコン制御整流器)ス イッチング素子、及び該スイッチング素子のゲート及びパワー電極に接続された 制御回路をそなえる。 制御された立上り及び立下り特性を有するいくつかの電子的スイ る回路は、照明技術に属する各種用途に好適であり、発光体のライフタイムを増 加させるために使用され、照明における突然の変化を避け、プログラムされた又 はセンサで制御された態様で該発光体をスイッチオン又はオフさせ、光度又はエ ネルギー消費を制限及び制御して、電熱器具やモータのような他の電気負荷の動 作を手動的又は自動的に制御する。 比較的単純な構成を有するパワーコントローラが前記引用刊行物の第34頁に記 載されている。 抵抗(ohmic)負荷又は誘導性負荷に生ずる電力は、該トライアックからなるス イッチング素子の初期的位相を制御することによって制御され、必要な位相シフ トが、直列につながれたRC素子からなる位相シフト用チェイン(chain)によって 生成される。該位相シフト用チェインでの第１の抵抗器にはAC主電源から給電さ れ、該抵抗器 の抵抗値を変化させ、トライアックを通して流れる電流の位相シフトをも変化さ せる。トライアックを制御するに適したインパルスが、該トライアックのゲート からくるリードに直列に接続されたダイアックによって形成される。 既知の回路での不利な点は、制御された立上り及び立下り特性を達成させるの に適していないということである。すなわちかかる回路は、電力を固定された値 に設定することにのみ適しているにすぎない。 光度を自動的に除々に増加させるに適した回路が、上記引用刊行物の第70頁に 開示されている。トランジスタ及び集積回路などの、比較的多数の素子からなる 回路の制御部には主電源から給電される。かかる回路による欠点は、主電源内に 変圧器が存在することによって、小型に構成されえないということである。 制御された立上り及び立下り特性を有するスイッチは、前記引用刊行物の第73 乃至第75頁に記載されている。該スイッチのトライアックは、制御回路のLEDと ゲート回路内に設けられたホトレジスタとの間を光電的に結合させることによっ て制御される。またこの場合に、該制御回路には、変圧器をそなえる主電源が追 加される。 モータの始動巻線に直列接続されたトライアックをそなえた単相交流モータを そなえた用途に使用される時間応答型スイッチング回路が、US-A-4,366,426号に 開示されている。この回路では、トライアックはダイオードブリッジの交流側に 用いられており、また低電圧用のSCR素子が該ブリッジの直流側で、制御段内で 使用されている。しかしこの回路は、誘導性の始動巻線を駆動するために構成さ れたものであり、例えば白熱ランプのような汎用の負荷をターンオンさせるため のものではない。 制御された立上り及び立下り特性を有する既知のスイッチは、比 較的大きなスペースを必要とし、かつ比較的大きな電力消費を伴うため、冷却性 の悪い環境をそなえた隠れた場所に設置されるのには適していない。 本発明の目的は、かかる既知の装置の不利な点を効果的に除去しうる、制御さ れた立上り及び立下り特性を有するスイッチを提供することにあり、本発明によ るスイッチでは、分離した電源が小さな寸法を有していてかつ熱放散も少ないこ とを必要とせず、本発明によるスイッチは、その中に冷却用の表面が形成されえ ない構成、例えば、該スイッチ及びパワー制御用のポテンシオメータを一体にし て壁上の埋設された照明スイッチの箱内での使用に適している。 本発明は、制御回路での給電が、減衰器としても機能するトライアック又はSC Rスイッチング素子を制御するために、どうしても該回路の必須の構成素子であ る容量性素子に現れる主電圧によって実現されうるという思想にもとづいている 。 本発明による装置によれば、該スイッチとパワーコントローラは、ともに制御 された立上り及び立下り特性を示し、これらの特性は、負荷と直列に接続された トライアック又はSCRスイッチング素子、及び整流器ブリッジであってその一方 のAC入力端子が該スイッチング素子の第１のパワー電極に接続されその他方のAC 入力端子が該スイッチング素子のゲートにフィルタ回路を通して接続されるもの を用いることによって実現される。該スイッチは更に、該整流器ブリッジの正側 及び負側のDC出力端子にそれぞれ接続される制御用入力端子と正側及び負側の各 入力端子とを有する増幅器段を含む制御回路と、該制御用入力端子と該正側の入 力端子との間に設けられたフィードバックとをそなえる。該スイッチは更に、該 整流器ブリッジの正側及び負側の各DC出力端子間に設けられ該制御回路の出力に よって駆動される低電力用SCRをそなえ、該増幅器段の出力側は該 SCRのゲートにダイアックを通して直接的に接続される。 該増幅器段は、その好適な形態では、位相シフト回路、スイッチング及び／又 は増幅回路、及びフィルタ段をそなえる。該位相シフト回路の各入力端子は、整 流器ブリッジの各DC出力端子に接続され、該位相シフト回路の出力側は該増幅器 段の出力側に対応し、また該SCRのゲートにその接続端子の一方で接続されたダ イアックが該位相シフト回路の出力側に接続される。 好ましくはトランジスタで構成されるスイッチング及び／又は増幅回路の出力 側は、該ダイアックと該位相シフト回路の出力側との共通接続点に接続され、該 位相シフト回路の一方の入力端子は整流器ブリッジの負側のDC出力端子に接続さ れ、その他方の入力端子はフィルタ段の出力側に接続され、該フィルタ段は有利 には受動的素子を用いて構成される。該フィルタ段の一方の入力端子は整流器ブ リッジの負側のDC出力端子に接続され、該フィルタ段の他方の入力端子は増幅器 段の制御用入力端子に対応する。 もしパワー制御が必要とされないならば、該フィルタ段における該スイッチの 有利な構成には、キャパシタ、立下り及び立上り特性を制御する各抵抗器、及び 好ましくはツェナーダイオードをそなえ、以下のように配列される。すなわち、 該キャパシタの一方の接続端子及び該キャパシタと並列に接続されたツェナーダ イオードのアノードは、整流器ブリッジの負側のDC出力端子に接続される。該キ ャパシタの他方の接続端子及び該キャパシタと並列に接続されたツェナーダイオ ードのカソードは、互に直列接続された立下り及び立上り特性を制御する各抵抗 器の共通接続点に接続される。該立下り制御用抵抗器の他方の接続端子は該スイ ッチの接続端子に接続される。該スイッチの他方の接続端子は該フィルタ段の入 力側に対応し、また立上り制御用抵抗器の他方の接続端子は該フィルタ段の出力 側に対応する。 パワー制御の効果を達成するためには、キャパシタをそなえるフィルタ段での パワー制御用ポテンシオメータ及びスイッチ、立下り及び立上り制御用の各抵抗 器、及びツェナーダイオードを以下のようにして配列するのが有利である。すな わち、該キャパシタ及びスイッチ、及び該ツェナーダイオードのアノードは該整 流器ブリッジの負側のDC出力端子に接続され、該スイッチの他方の接続端子は該 パワー制御用ポテンシオメータの一方の端部端子に接続され、該ポテンシオメー タのスライドする可変の接続端子は該キャパシタの他方の接続端子及び立上り制 御用抵抗器に接続される。 該立上り制御用抵抗器の他方の接続端子は該フィルタ段の出力側に対応する。 該ポテンシオメータの他方の端部端子はツェナーダイオードのカソードと該立下 り制御用抵抗器とに接続される。更に、該立下り制御用抵抗器の他方の接続端子 は該フィルタ段の入力端子に対応する。 有利な構成においては、該スイッチは少なくとも部分的には集積回路として実 現される。 本発明による構成の周知の構成に対する利点は、制御回路の損失電力が0.5Ｗ までカットダウンされうること、及び電力供給の必要性がないことであり、これ によって装置の小型化を実現することができ、また通風性のない閉鎖された場所 、例えば壁に埋め込まれたスイッチ箱内に配置されうる。 以下、本発明が図１乃至図４を参照して有利な実施例について説明される。 図１は、パワー制御用に適した、制御された立上り及び立下り特性を有するス イッチの概略的な回路構成を示す。 図２は、該スイッチに上記特性を付与するための増幅器段の詳細 なブロック図を示す。 図３及び図４は、それぞれ該フィルタ段の有利な構成例を示す。 上記各図に示される構成が以下に説明される。 図１において、制御された電子的なAC（交流）メインスイッチのスイッチング 素子が示されており、該スイッチング素子はトライアックＴ_Kであり、このトラ イアックＴ_Kは、フィラメントランプ、あるいはベンチレーター、調理器、真空 クリーナー、ドリルなどに用いられる分割極付インダクションモータ、キャパシ タンスモータ又は汎用モータなどのような、制御されるべき負荷Ｌに直列に接続 されており、該トライアックＴ_Kの電力回路は、ここでは詳細には記述されてい ない周知の、保護用及びノイズ抑制用の各素子で取り囲まれている。該トライア ックＴ_Kのゲート電極は、整流器ブリッジ２のAC入力端子の１つにフィルタ回路 １を介して接続されている。該負荷ＬとトライアックＴ_Kとの共通接続点は、制 御回路内の該整流器ブリッジ２の他のAC入力端子に接続されている。＋及び−で 示されている該整流器ブリッジ２のDC（直流）出力端子は、制御回路用の電力を 供給するためのものであり、該制御回路において、整流されかつ減衰された主信 号が生成されるとともに、低電力のSCRが上述したDC出力端子間に接続されてお り、該SCRであるＴ_iは、これを電子的に制御することによって上記DC出力端子同 志を短絡させ、かつ供給ネットワークの各半周期毎に該トライアックＴ_Kに対し てゲートパルスを提供する。 該SCRであるＴiは整流器ブリッジ２を通して適当なゲート信号を提供するので 、該トライアックＴ_Kの各トリガー信号用に余分の（特別な）形成ステップは必 要とされない。このため、該トライアックＴ_Kのゲート回路内に、例えばダイア ックを用いる必要はない。一方、低電力SCRであるＴiのゲート回路には、ダイア ックが直 列に接続されており、これによって該SCRであるＴ_iを確実に（誤差無く）オープ ンさせ、また該Ｔ_iを導通状態にさせることを保証する。該SCRであるＴ_iのゲー トはダイアックＤ_Kを介して増幅器段６の出力端子に接続される。増幅器段６の 出力は、その制御入力端子Ｉ側にフィードバックされる。抵抗素子を介した間接 的なフィードバックも可能である。 増幅器段６はスイッチＫをそなえており、該スイッチＫは好ましくは該増幅器 段６の制御入力端子と直列に接続される。図２は該増幅器段６の回路ブロック図 を示している。該増幅器段６は、位相シフト回路３、スイッチング及び／又は増 幅回路４及びフィルタ段５をそなえている。位相シフト回路３の各入力端子は該 増幅器段６における整流器ブリッジの各DC出力端子間に接続されており、該位相 シフト回路３の出力側は増幅器段６の出力側に対応しており、ダイアックＤ_Kは その接続端子の一方が該SCRであるＴ_iのゲートに接続されており、その接続端子 の他方が該位相シフト回路３での上記出力側に接続されており、該位相シフト回 路３の該出力側は上述したように、増幅器段６の出力側に対応している。トラン ジスタを用いることによって有利に構成される該スイッチング及び／又は増幅回 路４の出力側は、ダイアックＤ_Kと該位相シフト回路３の出力側との共通接続点 に接続される。また上記スイッチング及び／又は増幅回路４での２つの入力端子 のうちの１つは整流器ブリッジ２の負側のDC出力端子（−）に接続されており、 他方の入力端子は、受動素子で有利に構成されるフィルタ段５の出力側に接続さ れる。該フィルタ段５の各入力端子のうちの１つは増幅器段６の制御入力端子Ｉ に対応しており、該フィルタ段５の他方の入力端子は整流器ブリッジ２の負側の DC出力端子（−）に接続されている。 図３において、該フィルタ段５についての可能な構成が、電力制 御が必要とされない場合について示されている。該フィルタ段５は、キャパシタ Ｃ、立下り制御用抵抗器Ｒ１、及び立上り制御用抵抗器Ｒ２、及び有利にはツェ ナーダイオードＺをそなえるとともに、以下に述べるような態様で配置されたス イッチＫを有する。キャパシタＣの２つの接続端子のうちの１つと、該キャパシ タＣに並列に接続されたツェナーダイオードＺのアノードとが、整流器ブリッジ ２の負側のDC出力端子（−）に接続される。該キャパシタＣの他方の接続端子と 該ツェナーダイオードＺのカソードとが、該立下り制御用抵抗器Ｒ１及び該立上 り制御用抵抗器Ｒ２の共通接続点に接続され、ここで該立下り制御用抵抗器Ｒ１ と立上り制御用抵抗器Ｒ２とが直列に接続される。該立下り制御用抵抗器Ｒ１の 他方の接続端子は、スイッチＫの２つの接続端子のうちの一方に接続される。ス イッチＫの他方の接続端子は該フィルタ段５の入力側に対応し、該立上り制御用 抵抗器Ｒ２の他方の接続端子は上記フィルタ段５の出力側に対応する。 図４において、該フィルタ段５についての可能な構成が、電力制御が必要とさ れる場合について示されている。該フィルタ段５は、キャパシタＣ、立下り制御 用抵抗器Ｒ１、及び立上り制御用抵抗器Ｒ２、及び有利にはツェナーダイオード Ｚをそなえるとともに、以下に述べるような態様で配置された電力制御用ポテン シオメータ（分圧器）Ｐ及びスイッチＫを有する。スイッチＫの接続端子は、該 ツェナーダイオードＺのアノードとともに、整流器ブリッジ２の負側のDC出力端 子に接続される。スイッチＫの他方の接続端子は該電力制御用ポテンシオメータ Ｐでの一方の端部側に接続される。該電力制御用ポテンシオメータＰの中間端子 は、キャパシタＣの他方の接続端子及び立上り制御用の抵抗器Ｒ２の接続端子に 接続される。該立上り制御用抵抗器Ｒ２の他方の接続端子は、該フィルタ段５の 出力側に対応する。該電力制御用ポテンシオメータＰの他方の端部は、該ツェナ ーダイオードＺのカソード及び該立下り制御用抵抗器Ｒ１の接続端子に接続され る。キャパシタＣの他方の接続端子は立上り制御用抵抗器Ｒ２の接続端子に接続 される。立上り制御用抵抗器Ｒ２の他方の接続端子は、該フィルタ段５の出力側 に対応する。該電力制御用ポテンシオメータＰの他方の端部は、ツェナーダイオ ードＺのカソード及び該立下り制御用抵抗器Ｒ１の一方の接続端子に接続される 。その他方の接続端子は該フィルタ段５の入力側に対応する。制御された立上り 及び立下り特性を有するスイッチは、ハイブリッドIC又は一部をモノリシックIC として構成されうる。 本発明による制御された立上り及び立下り特性を有するスイッチの動作が以下 に記述される。 図１における増幅器段６は、位相シフト回路、増幅器、及びフィルタ回路から なり、各該回路は、既製の(off-the-shelf)素子で構成されうる。該増幅器段６ の構成の詳細は、図２に示されている。 該増幅器段６において、スイッチＫは入力側に直列に接続されている。すなわ ち、図３に示される構成では、該スイッチＫはフィルタ段５用として用いられて おり、これによって回路の動作は以下のようになる。もし該スイッチＫが継続的 に接続されているならば、該制御されたスイッチ、すなわちトライアックＴ_Kは 切断状態にある。そのようになる理由は、該フィルタ段５におけるキャパシタＣ が立下り制御用抵抗器Ｒ１を介してツェナーダイオードＺの電位まで充電され、 その結果として、該スイッチング及び／又は増幅回路４の入力側に現れる電圧が 、該位相シフト回路３及びダイアックＤ_Kに接続されている、その（該回路４の ）出力側での電位を維持するのに十分なだけ高く、また該ダイアックＤ_Kを介し て、該SCRであるＴ_iを切断状態に維持するのに十分なだけ低く、したがって該 SCRであるＴ_iが点弧されず、それによって該トライアックＴ_Kが継続的に切断状 態にあることによって、負荷を通しての電流が流れないことによる。 もし該スイッチＫを開放させると、該キャパシタＣの充電電流が停止されるこ とになるが、その放電電流が該立上り制御用抵抗器Ｒ２及び該スイッチング及び ／又は増幅回路４を通して流れつづける。該キャパシタＣの電位は、該立上り制 御用抵抗器Ｒ２の抵抗値に依存するある時間経過後に、該スイッチング及び／又 は増幅回路４が切断するような低電位まで減少する。これによって、整流された 主電圧の各半周期について、次第により多くの部分が該位相シフト回路３の出力 側に現れるようになり、すなわち、増加された導通角（flow angle）をもたらす いくつかのインパルスが上記出力側に現れるようになり、これによって該ダイア ックＤ_Kが該SCRであるＴ_iを点弧させる。点弧させられた後での該SCRであるＴ_i は、整流器ブリッジ２の対角の回路を接続状態とし、したがって正負の両半周期 に電源から入力されるエネルギーを有するインパルスが、該トライアックＴ_Kに つながるフィルタ回路１の入力側に現れる。その結果として、該トライアックＴ_K が完全なオン状態となるまで、次第に増加していく電流が負荷Ｌを通して流れ る。立上り制御用抵抗器Ｒ２の抵抗値を変えることによって、該トライアックＴ_K のスイッチング時間が制御されうる。 該スイッチＫを再び接続すると（負荷Ｌの回路を切断するために）、該スイッ チング及び／又は増幅回路４は、キャパシタＣに印加されている電圧が立下り制 御用抵抗器Ｒ１を介して増加するため、該フィルタ段５を通して、次第により長 い期間の間、オン状態となる。その結果、該SCRであるＴ_iを、以下の状態で、該 ダイアックＤ_K側から切断する。すなわち、該SCRであるＴ_iを始動させる各 インパルスは、引き続いて生ずる主電圧の各半周期において次第に遅く現れるよ うになり、最終的には該インパルスは全く現れなくなる。それによって、該トラ イアックＴ_Kは導通せず、負荷Ｌの回路は、切断状態となる。この切断状態に至 るに要する時間は、立上り制御用抵抗器Ｒ２によって制御されうる。 該フィルタ段５のスイッチＫが図４に示されるように構成されている場合は、 すなわち該スイッチＫがパワー制御用ポテンシオメータＰと直列に接続されてい る場合は、その動作は以下に述べる点で、前述した動作とは異なる。すなわち、 該スイッチング及び／又は増幅回路４の入力電圧は、該パワー制御用ポテンシオ メータＰの位置に応じて設定されうる。このことは、このようにして一定とされ るある導通角を生ずることとなり、出力電力の制御を可能にする。明らかにこの 場合にも、立上りと立下りは連続的であり、該立上り及び立下りに要する時間は 、立下り制御用抵抗器Ｒ１及び立上り制御用抵抗器Ｒ２の各抵抗値に依存する。 該スイッチの立上りと立下りは、対数特性(logarithmic characteristics)を 有し、該特性は、光源の場合には、人間の目によっては、リニヤな立上り及び立 下りと知覚される。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 Ｐ９４０１４５９ (32)優先日 1995年４月13日 (33)優先権主張国 ハンガリー（ＨＵ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，Ｇ Ｂ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＵＡ ，ＵＳ，ＵＺ，ＶＮ 【要約の続き】 （７）の正及び負側の各入力端子（Ｉ₊，Ｉ_-）を構成す る。更に直接的又は間接的なフィードバックが、該増幅 器段（６）の制御入力端子（Ｉ）と整流器ブリッジ （２）の正側のDC出力端子(＋)との間に設けられる。

Claims (1)

1. 【特許請求の範囲】 １．負荷（Ｌ）に対する電子的スイッチング及び電力制御を行うための制御さ れた立上り及び立下り特性を有するスイッチであって、該負荷（Ｌ）と直列に接 続されたトライアック又はSCRからなるスイッチング素子（Ｔ_K）と、整流器ブリ ッジ（２）であってその一方のAC入力側が該スイッチング素子（Ｔ_K）の第１の パワー電極に接続されその他方のAC入力側がフィルタ回路（１）を通して該スイ ッチング素子（Ｔ_K）のゲートに接続されるものとをそなえるとともに、更に該 整流器ブリッジ（２）の正及び負側のDC出力側（＋，−）にそれぞれ接続された 制御入力端子（Ｉ）と正及び負側の入力端子（Ｉ₊，Ｉ_-）とを有する増幅器段（ ６）を含む制御回路（７）と、該制御入力端子（Ｉ）と該正側の入力端子（Ｉ₊ ，）との間に設けられたフィードバックとをそなえ、更に、該整流器ブリッジ（ ２）の正及び負側の各DC出力端子（＋，−）の間に設けられ該制御回路（７）の 出力によって駆動される低電力用SCR（Ｔ_i）をそなえ、該増幅器段（６）の出力 側がダイアック（Ｄ_K）を通して該SCR(Ｔ_i)のゲートに直接的に接続されている ことを特徴とするスイッチ。 ２．制御された立上り及び立下り特性を有するスイッチであって、該増幅器段 （６）が位相シフト回路（３）と、スイッチング及び／又は増幅回路（４）と、 フィルタ段（５）とをそなえ、該位相シフト回路（３）の各入力端子が整流器ブ リッジ（２）の各DC出力端子に接続され、該位相シフト回路（３）の出力側が該 増幅器段（６）の出力側に対応しており、該SCR(Ｔ_i)のゲートにその接続端子の 一方が接続されたダイアック（Ｄ_K）がその他方の接続端子で該位相シフト回路 （３）の出力側に接続されており、該スイッチング 及び／又は増幅回路（４）の出力側が該ダイアック（Ｄ_K）と該位相シフト回路 （３）の出力側との共通接続点に接続されており、該位相シフト回路（３）の入 力側の一方が整流器ブリッジ（２）の負側のDC出力端子に接続されるとともにそ の他方の入力側が該フィルタ段（５）の出力側に接続され、該フィルタ段（５） は受動的素子を用いて構成され、該フィルタ段（５）の入力側の一方は整流器ブ リッジ（２）の負側のDC出力端子に接続されるとともにその他方の入力側が該増 幅器段（６）の制御入力端子（１）に対応していることを特徴とする、請求項１ に記載のスイッチ。 ３．制御された立上り及び立下り特性を有するスイッチであって、該フィルタ 段（５）がキャパシタ（Ｃ）と、立下り及び立上り特性をそれぞれ制御するため の立下り制御用抵抗器（Ｒ１）及び立上り制御用抵抗器（Ｒ２）と、スイッチ（ Ｋ）とツェナーダイオード（Ｚ）とをそなえ、該キャパシタ（Ｃ）の接続端子の 一方と該キャパシタ（Ｃ）と並列に接続されたツェナーダイオード（Ｚ）のアノ ードとが該整流器ブリッジ（２）の負側のDC出力端子（−）に接続され、該キャ パシタ（Ｃ）の他方の接続端子と該ツェナーダイオード（Ｚ）のカソードとが互 に直列接続された立下り制御用抵抗器（Ｒ１）と立上り制御用抵抗器（Ｒ２）と の共通接続点に接続され、該立下り制御用抵抗器（Ｒ１）の他方の接続端子が該 スイッチ（Ｋ）の接続端子の一方に接続され、該スイッチ（Ｋ）の他方の接続端 子が該フィルタ段（５）の入力側に対応し、また該立上り制御用抵抗器（Ｒ２） の他方の接続端子が該フィルタ段（５）の出力側に対応していることを特徴とす る、請求項２に記載のスイッチ。 ４．制御された立上り及び立下り特性を有するスイッチであって、該フィルタ 段（５）がキャパシタ（Ｃ）と、立下り及び立上り特性をそれぞれ制御するため の立下り制御用抵抗器（Ｒ１）及び立上 り制御用抵抗器（Ｒ２）と、ツェナーダイオード（Ｚ）と、パワー制御用ポテン シオメータ（Ｐ）と、スイッチ（Ｋ）とをそなえ、該キャパシタ（Ｃ）、該スイ ッチ（Ｋ）及び該ツェナーダイオード（Ｚ）のアノードが該整流器ブリッジ（２ ）の負側のDC出力端子（−）に接続され、該スイッチ（Ｋ）の他方の接続端子が パワー制御用ポテンシオメータ（Ｐ）の端部側端子の一方に接続され、該パワー 制御用ポテンシオメータ（Ｐ）の中間接続端子が該立上り制御用抵抗器（Ｒ２） につながる該キャパシタ（Ｃ）の他方の接続端子に接続され、該立上り制御用抵 抗器（Ｒ２）の他方の接続端子が該フィルタ段（５）の出力側に対応し、該パワ ー制御用ポテンシオメータ（Ｐ）の他方の端部側端子が該立下り制御用抵抗器（ Ｒ１）につながる該ツェナーダイオード（Ｚ）のカソードに接続され、更に該立 下り制御用抵抗器（Ｒ１）の他方の接続端子が該フィルタ段（５）の入力側に対 応していることを特徴とする、請求項２に記載のスイッチ。 ５．制御された立上り及び立下り特性を有するスイッチであって、該スイッチ が集積回路内に設けられていることを特徴とする、請求項１乃至４のいずれか１ 項に記載のスイッチ。