JP3604694B2 - 制御された立上り及び立下り特性を有するスイッチ - Google Patents

Description

本発明は、制御された立上り及び立下り特性を有するスイッチ及び、制御された立上り及び立下り特性を有するパワーコントローラに関し、該パワーコントローラは、負荷に直列に接続されたトライアック又はSCR（シリコン制御整流器）スイッチング素子、及び該スイッチング素子のゲート及びパワー電極に接続された制御回路をそなえる。
制御された立上り及び立下り特性を有するいくつかの電子的スイッチング回路が知られている。いくつかの既知の回路が、

に記載されている。AC用として開発されたかかる回路は、照明技術に属する各種用途に好適であり、発光体のライフタイムを増加させるために使用され、照明における突然の変化を避け、プログラムされた又はセンサで制御された態様で該発光体をスイッチオン又はオフさせ、光度又はエネルギー消費を制限及び制御して、電熱器具やモータのような他の電気負荷の動作を手動的又は自動的に制御する。
比較的単純な構成を有するパワーコントローラが前記引用刊行物の第34頁に記載されている。
抵抗（ohmic）負荷又は誘導性負荷に生ずる電力は、該トライアックからなるスイッチング素子の初期的位相を制御することによって制御され、必要な位相シフトが、直列につながれたRC素子からなる位相シフト用チェイン（chain）によって生成される。該位相シフト用チェインでの第１の抵抗器にはAC主電源から給電され、該抵抗器の抵抗値を変化させ、トライアックを通して流れる電流の位相シフトをも変化させる。トライアックを制御するに適したインパルスが、該トライアックのゲートからくるリードに直列に接続されたダイアックによって形成される。
既知の回路での不利な点は、制御された立上り及び立下り特性を達成させるのに適していないということである。すなわちかかる回路は、電力を固定された値に設定することにのみ適しているにすぎない。
光度を自動的に除々に増加させるに適した回路が、上記引用刊行物の第70頁に開示されている。トランジスタ及び集積回路などの、比較的多数の素子からなる回路の制御部には主電源から給電される。かかる回路による欠点は、主電源内に変圧器が存在することによって、小型に構成されえないということである。
制御された立上り及び立下り特性を有するスイッチは、前記引用刊行物の第73乃至第75頁の記載されている。該スイッチのトライアックは、制御回路のLEDとゲート回路内に設けられたホトレジスタとの間を光電的に結合させることによって制御される。またこの場合に、該制御回路には、変圧器をそなえる主電源が追加される。
モータの始動巻線に直列接続されたトライアックをそなえた単相交流モータをそなえた用途に使用される時間応答型スイッチング回路が、US−Ａ−4,366,426号に開示されている。この回路では、トライアックはダイオードブリッジの交流側に用いられており、また低電圧用のSCR素子が該ブリッジの直流側で、制御段内で使用されている。しかしこの回路は、誘導性の始動巻線を駆動するために構成されたものであり、例えば白熱ランプのような汎用の負荷をターンオンさせるためのものではない。
制御された立上り及び立下り特性を有する既知のスイッチは、比較的大きなスペースを必要とし、かつ比較的大きな電力消費を伴うため、冷却性の悪い環境をそなえた隠れた場所に設置されるのには適していない。
本発明の目的は、かかる既知の装置の不利な点を効果的に除去しうる、制御された立上り及び立下り特性を有するスイッチを提供することにあり、本発明によるスイッチでは、分離した電源が小さな寸法を有していてかつ熱放散も少ないことを必要とせず、本発明によるスイッチが、その中に冷却用の表面が形成されえない構成、例えば、該スイッチ及びパワー制御用のポテンシオメータを一体にして壁上の埋設された昭明スイッチの箱内での使用に適している。
本発明は、制御回路での給電が、減衰器としても機能するトライアック又はSCRスイッチング素子を制御するために、どうしても該回路の必須の構成素子である容量性素子に現れる主電圧によって実現されうるという思想にもとづいている。
本発明による装置によれば、該スイッチとパワーコントローラは、ともに制御された立上り及び立下り特性を示し、これらの特性は、負荷と直列に接続されたトライアック又はSCRスイッチング素子、及び整流器ブリッジであってその一方のAC入力端子が該スイッチング素子の第１のパワー電極に接続されその他方のAC入力端子が該スイッチング素子のゲートにフィルタ回路を通して接続されるものを用いることによって実現される。該スイッチは更に、該整流器ブリッジの正側及び負側のDC出力端子にそれぞれ接続される制御用入力端子と正側及び負側の各入力端子とを有する増幅器段を含む制御回路と、該制御用入力端子と該正側の入力端子との間に設けられたフィードバックとをそなえる。該スイッチは更に、該整流器ブリッジの正側及び負側の各DC出力端子間に設けられ該制御回路の出力によって駆動される低電力用SCRをそなえ、該増幅器段の出力側は該SCRのゲートにダイアックを通して直接的に接続される。
該増幅器段は、その好適な形態では、位相シフト回路、スイッチング及び／又は増幅回路、及びフィルタ段をそなえる。該位相シフト回路の各入力端子は、整流器ブリッジの各DC出力端子に接続され、該位相シフト回路の出力側は該増幅器段の出力側に対応し、また該SCRのゲートにその接続端子の一方で接続されたダイアックが該位相シフト回路の出力側に接続される。
好ましくはトランジスタで構成されるスイッチング及び／又は増幅回路の出力側は、該ダイアックと該位相シフト回路の出力側との共通接続点に接続され、該位相シフト回路の一方の入力端子は整流器ブリッジの負側のDC出力端子に接続され、その他方の入力端子はフィルタ段の出力側に接続され、該フィルタ段は有利には受動的素子を用いて構成される。該フィルタ段の一方の入力端子は整流器ブリッジの負側のDC出力端子に接続され、該フィルタ段の他方の入力端子は増幅器段の制御用入力端子に対応する。
もしパワー制御が必要とされないならば、該フィルタ段における該スイッチの有利な構成には、キャパシタ、立下り及び立上り特性を制御する各抵抗器、及び好ましくはツェナーダイオードをそなえ、以下のように配列される。すなわち、該キャパシタの一方の接続端子及び該キャパシタと並列に接続されたツェナーダイオードのアノードは、整流器ブリッジの負側のDC出力端子に接続される。該キャパシタの他方の接続端子及び該キャパシタと並列に接続されたツェナーダイオードのカソードは、互いに直列接続された立下り及び立上り特性を制御する各抵抗器の共通接続点に接続される。該立下り制御用抵抗器の他方の接続端子は該スイッチの接続端子に接続される。該スイッチの他方の接続端子は該フィルタ段の入力側に対応し、また立上り制御用抵抗器の他方の接続端子は該フィルタ段の出力側に対応する。
パワー制御の効果を達成するためには、キャパシタをそなえるフィルタ段でのパワー制御用ポテンシオメータ及びスイッチ、立下り及び立上り制御用の各抵抗器、及びツェナーダイオードを以下のようにして配列するのが有利である。すなわち、該キャパシタ及びスイッチ、及び該ツェナーダイオードのアノードは該整流器ブリッジの負側のDC出力端子に接続され、該スイッチの他方の接続端子は該パワー制御用ポテンシオメータの一方の端部端子に接続され、該ポテンシオメータのスライドする可変の接続端子は該キャパシタの他方の接続端子及び立上り制御用抵抗器に接続される。
該立上り制御用抵抗器の他方の接続端子は該フィルタ段の出力側に対応する。該ポテンシオメータの他方の端部端子はツェナーダイオードのカソードと該立下り制御用抵抗器とに接続される。更に、該立下り制御用抵抗器の他方の接続端子は該フィルタ段の入力端子に対応する。
有利な構成においては、該スイッチは少なくとも部分的には集積回路として実現される。
本発明による構成の周知の構成に対する利点は、制御回路の損失電力が0.5Wまでカットダウンされうること、及び電力供給の必要性がないことであり、これによって装置の小型化を実現することができ、また通風性のない閉鎖された場所、例えば壁に埋め込まれたスイッチ箱内に配置されうる。
以下、本発明が図１乃至図４を参照して有利な実施例について説明される。
図１は、パワー制御用に適した、制御された立上り及び立下り特性を有するスイッチの概略的な回路構成を示す。
図２は、該スイッチに上記特性を付与するための増幅器段の詳細なブロック図を示す。
図３及び図４は、それぞれ該フィルタ段の有利な構成例を示す。
上記各図に示される構成が以下に説明される。
図１において、制御された電子的なAC（交流）メインスイッチのスイッチング素子が示されており、該スイッチング素子はトライアックT_Kであり、このトライアックT_Kは、フィラメントランプ、あるいはベンチレーター、調理器、真空クリーナー、ドリルなどに用いられる分割極付インダクションモータ、キャパシタンスモータ又は汎用モータなどのような、制御されるべき負荷Ｌに直列に接続されており、該トライアックT_Kの電力回路は、ここでは詳細には記述されていない周知の、保護用及びノイズ抑制用の各素子で取り囲まれている。該トライアックT_Kのゲート電極は、整流器ブリッジ２のAC入力端子の１つにフィルタ回路１を介して接続されている。該負荷ＬとトライアックT_Kとの共通接続点は、制御回路内の該整流器ブリッジ２の他のAC入力端子に接続されている。＋及び−で示されている該整流器ブリッジ２のDC（直流）出力端子は、制御回路用の電力を供給するためのものであり、該制御回路において、整流されかつ減衰された主信号が生成されるとともに、低電力のSCRが上述したDC出力端子間に接続されており、該SCRであるT_iは、これを電子的に制御することによって上記DC出力端子同志を短絡させ、かつ供給ネットワークの各半周期毎に該トライアックT_Kに対してゲートパルスを提供する。
該SCRであるT_iは整流器ブリッジ２を通して適当なゲート信号を提供するので、該トライアックT_Kの各トリガー信号用に余分の（特別な）形成ステップは必要とされない。このため、該トライアックT_Kのゲート回路内に、例えばダイアックを用いる必要はない。一方、低電力SCRであるT_iのゲート回路には、ダイアックが直列に接続されており、これによって該SCRであるT_iを確実に（誤差無く）オープンさせ、また該T_iを導通状態にさせることを保証する。該SCRであるT_iのゲートはダイアックD_Kを介して増幅器段６の出力端子に接続される。増幅器段６の出力は、その制御入力端子Ｉ側にフィードバックされる。抵抗素子を介した間接的なフィードバックも可能である。
増幅器段６はスイッチＫをそなえており、該スイッチＫは好ましくは該増幅器段６の制御入力端子と直列に接続される。図２は該増幅器段６の回路ブロック図を示している。該増幅器段６は、位相シフト回路３、スイッチング及び／又は増幅回路４及びフィルタ段５をそなえている。位相シフト回路３の各入力端子は該増幅器段６における整流器ブリッジの各DC出力端子間に接続されており、該位相シフト回路３の出力側は増幅器段６の出力側に対応しており、ダイアックD_Kはその接続端子の一方が該SCRであるT_iのゲートに接続されており、その接続端子の他方が該位相シフト回路３での上記出力側に接続されており、該位相シフト回路３の該出力側は上述したように、増幅器段６の出力側に対応している。トランジスタを用いることによって有利に構成される該スイッチング及び／又は増幅回路４の出力側は、ダイアックD_Kと該位相シフト回路３の出力側との共通接続点に接続される。また上記スイッチング及び／又は増幅回路４での２つの入力端子のうちの１つは整流器ブリッジ２の負側のDC出力端子（−）に接続されており、他方の入力端子は、受動素子で有利に構成されるフィルタ段５の出力側に接続される。該フィルタ段５の各入力端子のうちの１つは増幅器段６の制御入力端子Ｉに対応しており、該フィルタ段５の他方の入力端子は整流器ブリッジ２の負側のDC出力端子（−）に接続されている。
図３において、該フィルタ段５についての可能な構成が、電力制御が必要とされない場合について示されている。該フィルタ段５は、キャパシタＣ、立下り制御用抵抗器R1、及び立上り制御用抵抗器R2、及び有利にはツェナーダイオードＺをそなえるとともに、以下に述べるような態様で配置されたスイッチＫを有する。キャパシタＣの２つの接続端子のうちの１つと、該キャパシタＣに並列に接続されたツェナーダイオードＺのアノードとが、整流器ブリッジ２の負側のDC出力端子（−）に接続される。該キャパシタＣの他方の接続端子と該ツェナーダイオードＺのカソードとが、該立下り制御用抵抗器R1及び該立上り制御用抵抗器R2の共通接続点に接続され、ここで該立下り制御用抵抗器R1と立上り制御用抵抗器R2とが直列に接続される。該立下り制御用抵抗器R1の他方の接続端子は、スイッチＫの２つの接続端子のうちの一方に接続される。スイッチＫの他方の接続端子は該フィルタ段５の入力側に対応し、該立上り制御用抵抗器R2の他方の接続端子は上記フィルタ段５の出力側に対応する。
図４において、該フィルタ段５についての可能な構成が、電力制御が必要とされる場合について示されている。該フィルタ段５は、キャパシタＣ、立下り制御用抵抗器R1、及び立上り制御用抵抗器R2、及び有利にはツェナーダイオードＺをそなえるとともに、以下に述べるような態様で配置された電力制御用ポテンシオメータ（分圧器）Ｐ及びスイッチＫを有する。スイッチＫの接続端子は、該ツェナーダイオードＺのアノードとともに、整流器ブリッジ２の負側のDC出力端子に接続される。スイッチＫの他方の接続端子は該電力制御用ポテンシオメータＰでの一方の端部側に接続される。該電力制御用ポテンシオメータＰの中間端子は、キャパシタＣの他方の接続端子及び立上り制御用の抵抗器R2の接続端子に接続される。該立上り制御用抵抗器R2の他方の接続端子は、該フィルタ段５の出力側に対応する。該電力制御用ポテンシオメータＰの他方の端部は、該ツェナーダイオードＺのカソード及び該立下り制御用抵抗器R1の接続端子に接続される。キャパシタＣの他方の接続端子は立上り制御用抵抗器R2の接続端子に接続される。立上り制御用抵抗器R2の他方の接続端子は、該フィルタ段５の出力側に対応する。該電力制御用ポテンシオメータＰの他方の端部は、ツェナーダイオードＺのカソード及び該立下り制御用抵抗器R1の一方の接続端子に接続される。その他方の接続端子は該フィルタ段５の入力側に対応する。制御された立上り及び立下り特性を有するスイッチは、ハイブリッドIC又は一部をモノリシックICとして構成されうる。
本発明による制御された立上り及び立下り特性を有するスイッチの動作が以下に記述される。
図１における増幅器段６は、位相シフト回路、増幅器、及びフィルタ回路からなり、各該回路は、既製の（off−the−shelf）素子で構成されうる。該増幅器段６の構成の詳細は、図２に示されている。
該増幅器段６において、スイッチＫは入力側に直列に接続されている。すなわち、図３に示される構成では、該スイッチＫはフィルタ段５用として用いられており、これによって回路の動作は以下のようになる。もし該スイッチＫが継続的に接続されているならば、該制御されたスイッチ、すなわちトライアックT_Kは切断状態にある。そのようになる理由は、該フィルタ段５におけるキャパシタＣが立下り制御用抵抗器R1を介してツェナーダイオードＺの電位まで充電され、その結果として、該スイッチング及び／又は増幅回路４の入力側に現れる電圧が、該位相シフト回路３及びダイアックD_Kに接続されている、その（該回路４の）出力側での電位を維持するのに十分なだけ高く、また該ダイアックD_Kを介して、該SCRであるT_iを切断状態に維持するのに十分なだけ低く、したがって該SCRであるT_iが点弧されず、それによって該トライアックT_Kが継続的に切断状態にあることによって、負荷を通しての電流が流れないことによる。
もし該スイッチＫを開放させると、該キャパシタＣの充電電流が停止されることになるが、その放電電流が該立上り制御用抵抗器R2及び該スイッチング及び／又は増幅回路４を通して流れつづける。該キャパシタＣの電位は、該立上り制御用抵抗器R2の抵抗値に依存するある時間経過後に、該スイッチング及び／又は増幅回路４が切断するような低電位まで減少する。これによって、整流された主電圧の各半周期について、次第により多くの部分が該位相シフト回路３の出力側に現れるようになり、すなわち、増加された導通角（flow angle）をもたらすいくつかのインパルスが上記出力側に現れるようになり、これによって該ダイアックD_Kが該SCRであるT_iを点弧させる。点弧させられた後での該SCRであるT_iは、整流器ブリッジ２の対角の回路を接続端子とし、したがって正負の両半周期に電源から入力されるエネルギーを有するインパルスが、該トライアックT_Kにつながるフィルタ回路１の入力側に現れる。その結果として、該トライアックT_Kが完全なオン状態となるまで、次第に増加していく電流が負荷Ｌを通して流れる。立上り制御用抵抗器R2の抵抗値を変えることによって、該トライアックT_Kのスイッチング時間が制御されうる。
該スイッチＫを再び接続すると（負荷Ｌの回路を切断するために）、該スイッチング及び／又は増幅回路４は、キャパシタＣに印加されている電圧が立下り制御用抵抗器R1を介して増加するため、該フィルタ段５を通して、次第により長い期間の間、オン状態となる。その結果、該SCRであるT_iを、以下の状態で、該ダイアックD_K側から切断する。すなわち、該SCRであるT_iを始動させる各インパルスは、引き続いて生ずる主電圧の各半周期において次第に遅く現れるようになり、最終的には該インパルスは全く現れなくなる。それによって、該トライアックT_Kは導通せず、負荷Ｌの回路は、切断状態となる。この切断状態に至るに要する時間は、立上り制御用抵抗器R2によって制御されうる。
該フィルタ段５のスイッチＫが図４に示されるように構成されている場合は、すなわち該スイッチＫがパワー制御用ポテンシオメータＰと直列に接続されている場合は、その動作は以下に述べる点で、前述した動作とは異なる。すなわち、該スイッチング及び／又は増幅回路４の入力電圧は、該パワー制御用ポテンシオメータＰの位置に応じて設定されうる。このことは、このようにして一定とされるある導通角を生ずることとなり、出力電力の制御を可能にする。明らかにこの場合にも、立上りと立下りは連続的であり、該立上り及び立下りに要する時間は、立下り制御用抵抗器R1及び立上り制御用抵抗器R2の各抵抗値に依存する。
該スイッチの立上りと立下りは、対数特性（logarithmic characteristics）を有し、該特性は、光源の場合には、人間の目によっては、リニヤな立上り及び立下りと知覚される。

Claims (2)

1. 負荷（Ｌ）に対する電子的なスイッチングと電力制御とを行うための、制御された立上り及び立下り特性を有するスイッチであって、
   前記負荷（Ｌ）と直列に接続されたトライアック又はSCRスイッチング素子（T_k）と、整流器ブリッジ２であってその一方のAC入力端子が前記スイッチング素子（T_k）の一方のパワー電極に接続され、その他方のAC入力端子がフィルタ回路（１）を介して前記スイッチング素子（T_k）のゲートに接続されたものとをそなえるとともに、
   さらにフィードバック型増幅器段（６）と、前記整流器ブリッジ（２）の正側及び負側の各DC出力端子（＋、−）の間に設けられた低電力用SCR（T_i）であって、ダイアック（D_k）を介して直接前記SCR（T_i）のゲートに接続された前記増幅器段（６）の出力によって駆動されるものとをそなえ、
   前記増幅器段（６）は、位相シフト回路（３）と、スイッチング及び／又は増幅回路（４）と、フィルタ段（５）とを有し、前記位相シフト回路（３）の各入力側は前記整流器ブリッジ（２）の各DC出力端子に接続され、前記位相シフト回路（３）の出力側が前記増幅器段（６）の出力側に相当し、前記スイッチング及び／又は増幅回路（４）の出力側は前記ダイアック（D_k）と前記位相シフト回路（３）の出力側との共通接続点に接続され、前記スイッチング及び／又は増幅回路（４）の一方の入力側は前記整流器ブリッジ（２）の負側のDC出力端子に接続されるとともに、その他方の入力側は前記フィルタ段（５）の出力側に接続され、また前記フィルタ段（５）の一方の入力側は前記整流器ブリッジ（２）の負側のDC出力端子に接続されるとともに、その他方の入力側が前記増幅器段（６）の制御入力端子（Ｉ）に相当するものにおいて、
   前記フィルタ段（５）は、キャパシタ（Ｃ）、立下り特性及び立上り特性をそれぞれ制御する立下り制御用抵抗器（R1）及び立上り制御用抵抗器（R2）、スイッチ（Ｋ）、及びツェナーダイオード（Ｚ）をそなえ、
   前記キャパシタ（Ｃ）の一方の接続端子及び前記キャパシタ（Ｃ）と並列に接続されたツェナーダイオード（Ｚ）のアノードは前記整流器ブリッジ（２）の負側のDC出力端子（−）に接続され、前記キャパシタ（Ｃ）の他方の接続端子及び前記ツェナーダイオード（Ｚ）のカソードは互に直列に接続された前記立下り制御用抵抗器（R1）及び前記立上り制御用抵抗器（R2）の共通接続点に接続され、前記立下り制御用抵抗器（R1）の他方の接続端子は前記スイッチ（Ｋ）の一方の接続端子に接続され、前記スイッチ（Ｋ）の他方の接続端子が前記フィルタ段（５）の入力側に相当するとともに、前記立上り制御用抵抗器（R2）の他方の接続端子が前記フィルタ段（５）の出力側に相当することを特徴とするスイッチ。
2. 負荷（Ｌ）に対する電子的なスイッチングと電力制御とを行うための、制御された立上り及び立下り特性を有するスイッチであって、
   前記負荷（Ｌ）と直列に接続されたトライアック又はSCRスイッチング素子（T_k）と、整流器ブリッジ２であってその一方のAC入力端子が前記スイッチング素子（T_k）の一方のパワー電極に接続され、その他方のAC入力端子がフィルタ回路（１）を介して前記スイッチング素子（T_k）のゲートに接続されたものとをそなえるとともに、
   さらにフィードバック型増幅器段（６）と、前記整流器ブリッジ（２）の正側及び負側の各DC出力端子（＋、−）の間に設けられた低電力用SCR（T_i）であって、ダイアック（D_k）を介して直接前記SCR（T_i）のゲートに接続された前記増幅器段（６）の出力によって駆動されるものとをそなえ、
   前記増幅器段（６）は、位相シフト回路（３）と、スイッチング及び／又は増幅回路（４）と、フィルタ段（５）とを有し、前記位相シフト回路（３）の各入力側は前記整流器ブリッジ（２）の各DC出力端子に接続され、前記位相シフト回路（３）の出力側が前記増幅器段（６）の出力側に相当し、前記スイッチング及び／又は増幅回路（４）の出力側は前記ダイアック（D_k）と前記位相シフト回路（３）の出力側との共通接続点に接続され、前記スイッチング及び／又は増幅回路（４）の一方の入力側は前記整流器ブリッジ（２）の負側のDC出力端子に接続されるとともに、その他方の入力側は前記フィルタ段（５）の出力側に接続され、また前記フィルタ段（５）の一方の入力側は前記整流器ブリッジ（２）の負側のDC出力端子に接続されるとともに、その他方の入力側が前記増幅器段（６）の制御入力端子（Ｉ）に相当するものにおいて、
   前記フィルタ段（５）は、キャパシタ（Ｃ）、立下り特性及び立上り特性をそれぞれ制御する立下り制御用抵抗器（R1）及び立上り制御用抵抗器（R2）、ツェナーダイオード（Ｚ）、パワー制御用ポテンシオメータ（Ｐ）、及びスイッチ（Ｋ）をそなえ、
   前記キャパシタ（Ｃ）及び前記スイッチ（Ｋ）の一方の各接続端子、及び前記ツェナーダイオード（Ｚ）のアノードは前記整流器ブリッジ（２）の負側のDC出力端子（−）に接続され、前記スイッチ（Ｋ）の他方の接続端子は前記パワー制御用ポテンシオメータ（Ｐ）の一方の端部側端子に接続され、前記パワー制御用ポテンシオメータ（Ｐ）の中間接続端子は前記立上り制御用抵抗器（R2）の一方の接続端子に接続された前記キャパシタ（Ｃ）の他方の接続端子に接続され、前記立上り制御用抵抗器（R2）の他方の接続端子が前記フィルタ段（５）の出力側に相当し、前記パワー制御用ポテンシオメータ（Ｐ）の他方の端部側端子は前記立下り制御用抵抗器（R1）の一方の接続端子に接続された前記ツェナーダイオード（Ｚ）のカソードに接続され、前記立下り制御用抵抗器（R1）の他方の接続端子が前記フィルタ段（５）の入力側に相当することを特徴とするスイッチ。

Images