JP3615052B2 - 電源回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＡＣ１００ＶとＡＣ２００Ｖの交流入力に対し、前者に対しては倍電圧整流、後者には全波整流になるように切替え、電圧値の異なる２種の交流電源系に対して、略同一値の直流出力を得るようにした電源回路に関する。
【０００２】
【従来の技術】
この種の電源回路において、倍電圧整流回路及び全波整流回路の切替に当たっては、切替スイッチを手動で操作することが可能であるが、切り替え忘れや誤操作、及び、それに伴う危険を回避する手段として、商用電源の相違に応じて、全波整流及び倍電圧整流に自動的に切り替える回路構成が主流になっている。特開昭６２ー１７８１７３号公報、特開昭６０ー２７９１６号公報及び特開平３ー１４５９２６号公報等は、そのような自動切替技術を開示している。自動切替を行なうには、交流入力電圧を検出し、その検出信号に基づいて、トライアック等の三端子スイッチ素子でなる切替回路を制御する。
【０００３】
この種の電源装置では、接続される２種類の交流電源系に対して、略同一値の直流出力電圧を得ることに主眼がおかれ、入力電流の大小については、あまり論じられたことがない。
【０００４】
ところが、この種の電源装置では、電圧値の異なる２種の交流電源系が選択的に接続され、接続される交流電源の電圧値の高低に反比例して、入力電流が変化する。このため、低い電圧値を持つ交流電源系が接続された場合、電源装置の交流入力側において、通常、ラインに直列に挿入される突入電流制限素子により、定常時の損失が大きくなり、効率が低下する。しかも、突入電流制限素子としては、低い電圧値を持つ交流電源系に対応できる大容量のものを使用しなければならない。
【０００５】
突入電流制限素子の抵抗値を低下させれば、定常時の損失を低減させることができる。しかし、この場合には、突入電流が大きくなってしまう。
【０００６】
即ち、突入電流を抑制するため、突入電流制限素子の抵抗値を高くすると、定常時の損失が増え、定常時損失を低下させようとして、突入電流制限素子の抵抗値を低下させると突入電流が増える結果となり、突入電流を増加させずに、定常時損失を低減させることは、容易ではない。
【０００７】
この問題解決を狙った先行技術文献としては、実開昭６２ー４８９３号公報をあげることができる。この先行技術では、倍電圧整流及び全波整流の別に応じて、異なる抵抗値を持つ突入電流制限抵抗が選択されるようになっている。
【０００８】
しかしながら、この先行技術によっても、電圧値の異なる２種の交流電源系において、突入電流制限素子における定常時の損失の差はかなりある。例えば１００Ｗの電源装置において、ＡＣ１００Ｖ入力時とＡＣ２００Ｖ入力時とにおいて、突入電流値が突入電流が２０Ａとなるように、各々の突入電流正弦抵抗値を選択した場合を想定すると、ＡＣ１００Ｖ交流電源系の場合の定常時損失は、ＡＣ２００Ｖ交流電源系に比較して、２倍になる。
【０００９】
突入電流抑制方法として、特開昭６０ー１２１９２４号公報には、突入電流制限抵抗と並列に接続された短絡手段の短絡動作を、平滑コンデンサが充分に充電されるまで、遅延させる技術が開示されている。しかし、この構成の場合は、突入電流制限抵抗と並列に短絡手段を接続しなければならない。
【００１０】
【発明が解決しようとする課題】
そこで、本発明の課題は、入力される交流電源系統の如何に係らず、突入電流を増加させずに、定常時の損失をほぼ一定化し得る電源回路を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題解決のため、本発明に係る電源回路は、ダイオードブリッジ回路と、コンデンサ回路と、切換回路と、突入電流制限回路と、遅延回路と、切替駆動回路とを含み、電圧値の異なる２種の交流電源が選択的に入力され、前記２種の交流電源を略同一値の直流電圧に変換して出力する。
【００１２】
前記ダイオードブリッジ回路は、交流入力端及び整流出力端を有する。前記コンデンサ回路は、少なくとも、第１のコンデンサ及び第２のコンデンサを含み、前記第１のコンデンサ及び前記第２のコンデンサは、前記ダイオードブリッジ回路の整流出力端間において互いに直列に接続されている。
【００１３】
前記切換回路は、一方の交流電源の入力時に閉路されて前記ダイオードブリッジ回路による倍電圧整流回路を構成し、他方の交流電源の入力時には開路されて前記ダイオードブリッジ回路による全波整流回路が構成されるように、前記ダイオードブリッジ回路の交流入力端の１つと、前記第１のコンデンサ及び第２のコンデンサの接続点との間に接続されている。
【００１４】
前記突入電流制限回路は、入力電流ラインに対する突入電流制限抵抗値が、前記倍電圧整流回路及び全波整流回路の別に応じて変化する。
【００１５】
前記遅延回路は、第１のダイオードと、第２のダイオードと、第３のコンデンサと、第４のコンデンサとを含む。前記第１のダイオードは、前記交流電源のある位相において前記第３のコンデンサを一方向に充電する回路を構成する。前記第２のダイオードは、前記第１のダイオードとは異なる前記交流電源位相で、前記第３のコンデンサ及び前記第４のコンデンサの直列回路を構成し、前記第３のコンデンサに蓄積された電荷に応じて前記第４のコンデンサを充電する回路を構成する。
【００１６】
前記切替駆動回路は、前記第４のコンデンサの端子電圧が予め定められた動作電圧に上昇したとき、前記切替回路をオンにする。
【００１７】
上記構成において、交流電源が、例えばＡＣ１００ＶとＡＣ２００Ｖとの間で選択される場合を想定する。ＡＣ２００Ｖが選択されたとき、切換回路が開路される。すると、ＡＣ２００Ｖの交流入力は、全波整流回路で全波整流され、その整流出力が第１のコンデンサ及び第２のコンデンサにより平滑化され、直流ライン間にＡＣ２００Ｖに対応した直流電圧が得られる。
【００１８】
交流電源としてＡＣ１００Ｖが選択された場合は、切換回路が閉じられる。すると、一の半サイクル時には、全波整流回路を構成するダイオードの１つを通してＡＣ１００Ｖが整流され、その整流出力が第１のコンデンサによって平滑化される。このとき、第１のコンデンサの端子電圧はＡＣ１００Ｖに対応した直流電圧となる。
【００１９】
一方、他の半サイクル時には、全波整流回路を構成する他のダイオードを通してＡＣ１００Ｖが整流され、その整流出力が第２のコンデンサによって平滑化される。このとき、第２のコンデンサの端子電圧はＡＣ１００Ｖに対応した直流電圧となる。直流ライン間には、正サイクル時の端子電圧と負サイクル時の端子電圧を重ね合せた倍電圧直流電圧が得られる。
【００２０】
突入電流制限回路は、入力電流ラインに対する突入電流制限抵抗値が、倍電圧整流回路及び全波整流回路の別に応じて変化する。具体的には、突入電流制限抵抗値は、ＡＣ１００Ｖ交流電源系が接続され、倍電圧整流回路が構成される場合の方が、ＡＣ２００Ｖ交流電源系が接続され、全波整流回路が構成される場合よりも低くなる。これにより、ＡＣ１００Ｖ交流電源系が接続されたときの損失を減少させ、効率を向上させることができる。
【００２１】
本発明に係る電源回路は、更に、遅延回路及び切替駆動回路を含んでいる。遅延回路において、第１のダイオードは、交流電源のある位相において、第３のコンデンサを一方向に充電する回路を構成する。これにより、第３のコンデンサが充電される。第２のダイオードは、第１のダイオードとは異なる交流電源位相で、第３のコンデンサ及び第４のコンデンサの直列回路を構成し、第３のコンデンサに蓄積された電荷に応じて第４のコンデンサを充電する回路を構成する。この回路作用により、電源投入後、第４のコンデンサの端子電圧が上昇していく。
【００２２】
切替駆動回路は、第４のコンデンサの端子電圧が予め定められた電圧に上昇したとき、切替回路をオンにする。これにより、全波整流回路から倍電圧整流回路に自動的に切り替えられることになる。切替駆動回路を動作させる第４のコンデンサの端子電圧は、上述したように、電源投入後、次第に上昇していく。従って、切替駆動回路により切替回路がオンになるタイミングは、電源投入時から少し遅れる。この遅れ時間の間、全波整流回路が維持され、第１のコンデンサ及び第２のコンデンサが充電される。
【００２３】
このため、切替回路がオンとなって、全波整流回路から倍電圧整流回路に切り替わった時点では、第１のコンデンサ及び第２のコンデンサの充電が進んでおり、従って、切替回路がオンした時の突入電流が低下する。
【００２４】
本発明は、上述した回路作用によって、突入電流を抑制するのであって、突入電流制限抵抗値を増大させて突入電流を抑制するものではない。突入電流制限抵抗値を小さくしても、突入電流は無視できる程度の僅かな増加に抑制できる。従って、ＡＣ１００Ｖ交流電源のための突入電流制限抵抗値を小さくして定常時損失を低下させ、ＡＣ１００Ｖ及びＡＣ２００Ｖの交流電源の両定常時損失をほぼ一致させることができる。
【００２５】
本発明に係る電源回路は、例えばスイッチング電源のようにそれ自体独立した形態を取る電源のみならず、各種電子機器の電源部等のように独立した形態を取らない電源等にも、広く適用し得る。
【００２６】
【発明の実施の形態】
図１は本発明に係る電源回路の電気回路接続図である。本発明に係る電源回路は、ダイオードブリッジ回路１と、コンデンサ回路２と、切換回路３と、切替駆動回路４と、補助電源回路５とを含み、電圧値の異なる２種の交流電源６、例えばＡＣ１００Ｖ及びＡＣ２００Ｖが選択的に入力され、これらの２種の交流電源６を略同一値の直流電圧Ｖ０に変換して出力する。この直流電圧Ｖ０が負荷７に供給される。負荷７の代表例はスイッチング電源である。スイッチング電源には、それ自体が独立した電源のみならず、各種電子機器の電源部等のように独立した形態を取らない電源等も含まれる。
【００２７】
ダイオードブリッジ回路１は、交流入力端ａ、ｂ及び整流出力端ｃ、ｄを有する。コンデンサ回路２は、少なくとも第１のコンデンサ２１及び第２のコンデンサ２２を含み、第１のコンデンサ２１及び第２のコンデンサ２２は、ダイオードブリッジ回路１の整流出力端ｃーｄ間において直列に接続されている。
【００２８】
切換回路３は、一方の交流電源６の入力時に閉路されてダイオードブリッジ回路１による倍電圧整流回路を構成し、他方の交流電源６の入力時に開路されてダイオードブリッジ回路１による全波整流回路が構成されるように、ダイオードブリッジ回路１の交流入力端ｂと、第１のコンデンサ２１及び第２のコンデンサ２２の接続点ｅとの間に接続されている。図示された切替回路３は、トライアック等の双方向性三端子スイッチ素子で構成され、双方向性三端子スイッチ素子のゲートに切替駆動回路４からのトリガ信号が供給される回路構成となっている。
【００２９】
上記構成において、交流電源６が、例えばＡＣ１００ＶとＡＣ２００Ｖとの間で選択される場合において、ＡＣ２００Ｖが選択されたとき、切替駆動回路４から供給されるゲートトリガ信号により、切換回路３が開路される。すると、ＡＣ２００Ｖの交流入力は、ダイオードブリッジ回路１で全波整流され、その整流出力が第１のコンデンサ２１及び第２のコンデンサ２２により平滑化され、直流ライン間にＡＣ２００Ｖに対応した直流電圧Ｖ０が得られる。
【００３０】
交流電源６としてＡＣ１００Ｖが選択された場合は、切換回路３が閉じられる。すると、正サイクル時には、ダイオードブリッジ回路１を構成するダイオードの１つを通してＡＣ１００Ｖが整流され、その整流出力が第１のコンデンサ２１によって平滑化される。このとき、第１のコンデンサ２１の端子電圧はＡＣ１００Ｖに対応した直流電圧となる。一方、負サイクル時には、ダイオードブリッジ回路１を構成する他のダイオードを通してＡＣ１００Ｖが整流され、その整流出力が第２のコンデンサ２２によって平滑化される。このとき、第２のコンデンサ２２の端子電圧はＡＣ１００Ｖに対応した直流電圧となる。よって、直流ライン間には、正サイクル時の端子電圧と負サイクル時の端子電圧を重ね合せた倍電圧直流電圧Ｖ０が得られる。
【００３１】
抵抗Ｒ１及びＲ２は突入電流制限回路を構成する。突入電流制限回路は、入力電流ラインに対する突入電流制限抵抗値が、倍電圧整流回路及び全波整流回路の別に応じて変化する。具体的には、ＡＣ１００Ｖの交流電源６が接続された場合、切替回路３がオンとなり、倍電圧整流回路が構成されるので、突入電流制限抵抗値は、抵抗Ｒ１となる。
【００３２】
ＡＣ２００Ｖの交流電源６が接続された場合、切替回路３がオフとなリ、ダイオードブリッジ回路１が全波整流回路として動作するので、突入電流制限抵抗値は、抵抗Ｒ１と抵抗Ｒ２との和（Ｒ１＋Ｒ２）となる。即ち、突入電流制限抵抗値は、ＡＣ１００Ｖの交流電源６が接続された場合の方が、ＡＣ２００Ｖの交流電源６が接続された場合よりも低くなる。これにより、ＡＣ１００Ｖの交流電源６が接続されたときの損失を減少させ、効率を向上させることができる。
【００３３】
本発明に係る電源回路は、更に、遅延回路５及び切替駆動回路４を含んでいる。実施例に示す遅延回路５において、第１のダイオード５１は、図２に示すように、交流電源６のある位相において、第３のコンデンサ５３を一方向に充電する回路ＩＣ１を構成する。これにより、第３のコンデンサ５３が充電される。
【００３４】
第２のダイオード５２は、第１のダイオード５１とは異なる交流電源６の位相で、第３のコンデンサ５３及び第４のコンデンサ５４の直列回路を構成し、第３のコンデンサ５３に蓄積された電荷に応じて、第４のコンデンサ５４を充電する回路ＩＣ２を構成する。この回路作用により、電源投入後、交流電源６の交流サイクルによって、第４のコンデンサ５４の端子電圧Ｖｃが上昇していく。
【００３５】
図４は交流電源６の位相と、第１及び第２のダイオード５１、５２による第３及び第４のコンデンサ５３、５４の充電タイミングとの関係を示す図である。図において、参照符号ＩＣ１は第３のコンデンサ５３に流れる電流、参照符号ＩＣ２は第３のコンデンサ５３及び第４のコンデンサ５４に流れる電流を示している。参照符号Ｖａｃは交流電源６の波形である。横軸は交流電源６の位相を示す。
【００３６】
図示するように、第１のダイオード５１を通して、第３のコンデンサ５３に充電電流ＩＣ１が流れるのは、交流電源６から供給される交流電圧Ｖａｃが下降する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲である。
【００３７】
また、第２のダイオード５２が導通し、第３のコンデンサ５３に蓄積された電荷に応じて、第４のコンデンサ５４を充電する回路ＩＣ２が構成され、電流ＩＣ２が流れるるのは、交流電圧Ｖａｃが上昇する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＞０の範囲である。
【００３８】
切替駆動回路４は、第４のコンデンサ５４の端子電圧Ｖｃが予め定められた電圧に上昇したとき、切替回路３をオンにする。これにより、全波整流回路から倍電圧整流回路に自動的に切り替えられることになる。切替駆動回路４を動作させる第４のコンデンサ５４の端子電圧Ｖｃは、上述したように、電源投入後、次第に上昇していく。従って、切替駆動回路４により切替回路３がオンになるタイミングは、電源投入時から少し遅れる。この遅れ時間の間、全波整流回路が維持され、第１のコンデンサ２１及び第２のコンデンサ２２が充電される。
【００３９】
このため、切替回路３がオンとなって、全波整流回路から倍電圧整流回路に切り替わった時点では、第１のコンデンサ２１及び第２のコンデンサ２２の充電が進んでおり、従って、切替回路３がオンした時の突入電流が低下する。
【００４０】
本発明では、上述した回路作用によって、突入電流を抑制するのであって、突入電流制限抵抗値Ｒ１を増大させて突入電流を抑制するものではない。突入電流制限抵抗値Ｒ１を小さくしても、突入電流は無視できる程度の僅かな増加に留まる。従って、突入電流を増加させずに、ＡＣ１００Ｖの交流電源６のための突入電流制限抵抗値Ｒ１を小さくして定常時損失を低下させ、ＡＣ１００Ｖの交流電源６を接続した時の定常時損失を、ＡＣ２００Ｖの交流電源６を接続した時の定常時損失とほぼ一致させることができる。
【００４１】
図１に示す実施例は、更に、入力電圧検出回路８を含んでいる。入力電圧検出回路８は、ＡＣ１００Ｖ及びＡＣ２００Ｖの交流電源６のうち、交流電圧値の高いＡＣ２００Ｖの交流電源６が入力されたとき、第４のコンデンサ５４の端子電圧Ｖｃが、切替駆動回路４の動作電圧に到達するのを阻止する。図示された実施例では、切替駆動回路４の入力側において、第４のコンデンサ５４に並列に接続されたスイッチ素子９を有している。入力電圧検出回路８は、ＡＣ２００Ｖの交流電源６が入力されたとき、スイッチ素子９をオンさせる。これにより、第４のコンデンサ５４の端子電圧Ｖｃが、切替駆動回路４の動作電圧に到達するのが阻止される。従って、ＡＣ２００Ｖの交流電源６が入力されたときは、切替回路３はオフの状態に保たれ、ダイオードブリッジ回路１による全波整流回路が構成される。
【００４２】
図５は本発明に係る電源回路の別の実施例を示す電気回路図である。図１に示された実施例の構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例においても、補助電源回路５は、第１のダイオード５１と、第２のダイオード５２と、第３のコンデンサ５３と、第４のコンデンサ５４とを含む。第１のダイオード５１は、図６に示すように、交流電源６のある位相において、交流電源６により第３のコンデンサ５３を充電する回路ＩＣ１を構成する。これにより、第３のコンデンサ５３が充電される。第１のダイオード５１を通して、第３のコンデンサ５３が充電される交流電源６の位相は、交流電源６から供給される交流電圧Ｖａｃが上昇する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＞０の範囲である。
【００４３】
第２のダイオード５２は、図７に示すように、第１のダイオード５１とは異なる交流電源６の位相で、第３のコンデンサ５３及び第４のコンデンサ５４の直列回路を構成し、第３のコンデンサ５３に蓄積された電荷に応じて第４のコンデンサ５４を充電する回路ＩＣ２を構成する。この回路作用により、電源投入後、第４のコンデンサ５４の端子電圧Ｖｃが上昇していく。この回路作用を生じる交流電源６の位相は、交流電圧Ｖａｃが低下する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲である。
【００４４】
切替駆動回路４は、第４のコンデンサ５４の端子電圧Ｖｃが予め定められた電圧に上昇したとき、切替回路３をオンにする。これにより、全波整流回路から倍電圧整流回路に自動的に切り替えられることになる。切替駆動回路４を動作させる第４のコンデンサ５４の端子電圧Ｖｃは、上述したように、電源投入後、次第に上昇していく。従って、切替駆動回路４により切替回路３がオンになるタイミングは、電源投入時から少し遅れる。この遅れ時間の間、全波整流回路が維持され、第１のコンデンサ２１及び第２のコンデンサ２２が充電される。
【００４５】
このため、切替回路３がオンとなって、全波整流回路から倍電圧整流回路に切り替わった時点では、第１のコンデンサ２１及び第２のコンデンサ２２の充電が進んでおり、従って、切替回路３がオンした時の突入電流が低下する。
【００４６】
この実施例の場合も、上述した回路作用によって、突入電流を抑制するのであって、突入電流制限抵抗値Ｒ１を増大させて突入電流を抑制するものではない。突入電流制限抵抗値を小さくしても、突入電流は無視できる程度の僅かな増加に留まる。従って、突入電流を増加させずに、ＡＣ１００Ｖの交流電源６のための突入電流制限抵抗値Ｒ１を小さくして定常時損失を低下させ、ＡＣ１００Ｖの交流電源６を接続した時の定常時損失を、ＡＣ２００Ｖの交流電源６を接続した時の定常時損失とほぼ一致させることができる。
【００４７】
図８は本発明に係る電源回路の具体的な回路例を示している。図において、図１〜図６に示された構成部分と同一の構成部分については、同一の参照符号を付してある。実施例において、切替駆動回路４は、コンデンサ４１、抵抗４２、双方向性スイッチ素子（ダイアック）４３及び抵抗４４を含んでいる。コンデンサ４１の一端は第４のコンデンサ５４の一端に接続され、他端は抵抗４２の一端に接続されている。抵抗４２の他端は、双方向性スイッチ素子４３の第１の電極に接続され、双方向性スイッチ素子４３の第２の電極は、切替回路３を構成する双方向性三端子スイッチ素子のゲートに接続されている。抵抗４４は、コンデンサ４１と抵抗４２の接続点と、第４のコンデンサ５４の他端との間に接続されている。
【００４８】
ＡＣ１００Ｖの交流電源６が供給されている場合において、第４のコンデンサ５４の端子電圧Ｖｃが予め定められた電圧に上昇すると、切替回路３を構成する双方向性三端子スイッチ素子がオンになる。これにより、全波整流回路から倍電圧整流回路に自動的に切り替えられることになる。切替駆動回路４を動作させる第４のコンデンサ５４の端子電圧Ｖｃは、上述したように、電源投入後、次第に上昇していく。従って、切替駆動回路４により切替回路３がオンになるタイミングは、電源投入時から少し遅れる。この遅れ時間の間、全波整流回路が維持され、第１のコンデンサ２１及び第２のコンデンサ２２が充電される。
【００４９】
このため、切替回路３がオンとなって、全波整流回路から倍電圧整流回路に切り替わった時点では、第１のコンデンサ２１及び第２のコンデンサ２２の充電が進んでおり、従って、切替回路３がオンした時の突入電流が低下する。結局、入力される交流電源系統の如何に係らず、定常時の損失をほぼ一定化し得ることになる。
【００５０】
入力電圧検出回路８は、抵抗８１と、ツェナーダイオード８２と、トランジスタ８３と、抵抗８４とを含む。抵抗８１及びツェナーダイオード８２は直列に接続され、直列接続回路の両端が、電源ラインとトランジスタ８３のベースとに接続されている。トランジスタ８３のコレクタは、抵抗８４を介して、スイッチ素子９に導かれている。
【００５１】
スイッチ素子９はトランジスタでなり、そのエミッタが第４のコンデンサ５４の一端に接続され、コレクタが、入力電圧検出回路８を構成するトランジスタ８３のベースに接続されている。スイッチ素子９を構成するトランジスタのベースには、抵抗８４を通して、入力電圧検出回路８を構成するトランジスタ８３のコレクタ出力が供給される。
【００５２】
上述した入力電圧検出回路８において、ＡＣ２００Ｖの交流電源６が入力されたとき、ツェナーダイオード８２が導通し、それによってトランジスタ８３がオンになる。トランジスタ８３がオンになると、続いて、スイッチ素子９を構成するトランジスタがオンになる。スイッチ素子９を構成するトランジスタがオンになると、トランジスタ８３がオン状態に保持される。これら２つのトランジスタ８３、９によって、第４のコンデンサ５４が短絡される。このため、第４のコンデンサ５４の端子電圧Ｖｃが、ほぼゼロに保たれることになり、切替回路３がオフの状態に保たれ、ダイオードブリッジ回路１による全波整流回路が構成される。
【００５３】
図９は本発明に係る電源回路の具体的な回路例を示している。図において、図８に示された構成部分と同一の構成部分については、同一の参照符号を付してある。実施例において、切替回路３は双方向性三端子スイッチ素子によって構成されている。双方向性三端子スイッチ素子の第１の電極は、突入電流制限用抵抗Ｒ２に接続されている。双方向性三端子スイッチ素子の第２の電極は、第１のコンデンサ２１及び第２のコンデナの接続点ｅに接続されている。
【００５４】
ＡＣ１００Ｖの交流電源６が入力されていて、切替回路３がオンになり、倍電圧整流回路が構成されている場合、抵抗Ｒ１による突入電流制限作用が得られる。ＡＣ２００Ｖの交流電源６が入力されていて、切替回路３がオフになり、全波整流回路が構成されている場合、抵抗（Ｒ１＋Ｒ２）による突入電流制限作用が得られる。
【００５５】
切替駆動回路４は、ツェナーダイオード４５、抵抗４６及び発光ダイオード４７の直列回路と、双方向性フォトスイッチ素子４８とを含んでいる。ツェナーダイオード４５、抵抗４６及び発光ダイオード４７の直列回路は第４のコンデンサ５４の両端に接続されている。双方向性フォトスイッチ素子４８は発光ダイオード４７によって駆動される。双方向性フォトスイッチ素子４８は第１の電極が切替回路３を構成する双方向性スイッチ素子のゲートに接続され、第２の電極が、切替回路３を構成する双方向性三端子スイッチ素子の第２の電極に接続されている。勿論、発光ダイオード４７と双方向性スイッチ素子４８とが一体となったフォトトライアックを用いてもよい。
【００５６】
ＡＣ１００Ｖの交流電源６が供給されている場合において、第４のコンデンサ５４の端子電圧Ｖｃが予め定められた電圧に上昇すると、切替回路３を構成するツェナーダイオード４５が導通し、発光ダイオード４７が発光する。発光ダイオード４７が発光すると、双方向性フォトスイッチ素子４８が導通し、切替回路３を構成する双方向性三端子スイッチ素子がオンになる。これにより、全波整流回路から倍電圧整流回路に自動的に切り替えられることになる。切替駆動回路４を動作させる第４のコンデンサ５４の端子電圧Ｖｃは、上述したように、電源投入後、次第に上昇していく。従って、切替駆動回路４により切替回路３がオンになるタイミングは、電源投入時から少し遅れる。この遅れ時間の間、全波整流回路が維持され、第１のコンデンサ２１及び第２のコンデンサ２２が充電される。
【００５７】
このため、切替回路３がオンとなって、全波整流回路から倍電圧整流回路に切り替わった時点では、第１のコンデンサ２１及び第２のコンデンサ２２の充電が進んでおり、従って、突入電流が抑制される。結局、入力される交流電源系統の如何に係らず、定常時の損失をほぼ一定化し得ることになる。
【００５８】
【発明の効果】
以上述べたように、本発明によれば、入力される交流電源系統の如何に係らず、定常時の損失をほぼ一定化し得る電源回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る電源回路の電気回路図である。
【図２】図１に示した電源回路の動作を説明する電気回路図である。
【図３】図１に示した電源回路の別の動作を説明する電気回路図である。
【図４】交流電源の位相と、第１及び第２のダイオードによる第３及び第４のコンデンサの充電タイミングとの関係を示す図である。
【図５】本発明に係る電源回路の別の実施例を示す電気回路図である。
【図６】図５に示した電源回路の動作を説明する電気回路図である。
【図７】図５に示した電源回路の別の動作を説明する電気回路図である。
【図８】本発明に係る電源回路の別の実施例を示す電気回路図である。
【図９】本発明に係る電源回路の更に別の実施例を示す電気回路図である。
【符号の説明】
１ ダイオードブリッジ回路
２ コンデンサ回路
２１ 第１のコンデンサ
２２ 第２のコンデンサ
３ 切替回路
４ 制御回路
５ 遅延回路
５１ 第１のダイオード
５２ 第２のダイオード
５３ 第３のコンデンサ
５４ 第４のコンデンサ
４ 切替駆動回路
８ 入力電圧検出回路

Claims (1)

1. ダイオードブリッジ回路と、コンデンサ回路と、切換回路と、突入電流制限回路と、遅延回路と、切替駆動回路と、入力電圧検出回路と、スイッチ素子とを含み、電圧値の異なる２種の交流電源が選択的に入力され、前記２種の交流電源を略同一値の直流電圧に変換して出力する電源回路であって、
   前記ダイオードブリッジ回路は、交流入力端及び整流出力端を有しており、
   前記コンデンサ回路は、少なくとも、第１のコンデンサ及び第２のコンデンサを含み、前記第１のコンデンサ及び前記第２のコンデンサは、前記ダイオードブリッジ回路の整流出力端間において互いに直列に接続されており、
   前記切換回路は、その切換動作により、前記ダイオードブリッジ回路による全波整流回路、又は、前記ダイオードブリッジ回路による倍電圧整流回路が構成されるように、前記ダイオードブリッジ回路の交流入力端の１つと、前記第１のコンデンサ及び第２のコンデンサの接続点との間に接続されており、
   前記突入電流制限回路は、第１の抵抗と、第２の抵抗とを含み、
   前記第１の抵抗は、前記切換回路が接続されていない側の前記交流入力端に接続され、
   前記第２の抵抗は、前記切換回路が接続された側の前記交流入力端と、前記切換回路との間に接続され、
   前記突入電流制限回路の入力電流ラインに対する突入電流制限抵抗値は、前記倍電圧整流回路が構成されたとき、前記第１の抵抗の抵抗値となり、前記全波整流回路が構成されたとき、前記第１の抵抗の抵抗値と、前記第２の抵抗の抵抗値との和となり、
   前記遅延回路は、第１のダイオードと、第２のダイオードと、第３のコンデンサと、第４のコンデンサとを含み、
   前記第１のダイオードは、前記交流電源のある位相で、前記第３のコンデンサを一方向に充電する回路を構成し、
   前記第２のダイオードは、前記第１のダイオードとは異なる前記交流電源位相において、前記第３のコンデンサ及び前記第４のコンデンサの直列回路を構成し、前記第３のコンデンサに蓄積された電荷に応じて前記第４のコンデンサを充電する回路を構成し、
   前記入力電圧検出回路は、前記２種の交流電源のうち、交流電圧値の高い交流電源が入力されたか、交流電圧値の低い交流電源が入力されたかを検出し、
   前記スイッチ素子は、前記入力電圧検出回路によってオン、オフされるものであって、前記第４のコンデンサと並列に接続され、交流電圧値の高い交流電源が入力されたとき、前記第４のコンデンサの端子間を短絡させ、
   前記切替駆動回路は、前記切換回路を駆動するものであり、前記第４のコンデンサの端子電圧が予め定められた電圧に達していないとき、前記切換回路により前記全波整流回路を構成し、前記第４のコンデンサの端子電圧が予め定められた電圧に上昇したとき、前記切換回路により前記倍電圧整流回路を構成する、
   電源回路。

Images