JPH0951274A - ディジタル・アナログ変換器およびハードディスクドライブ制御装置 - Google Patents

Abstract

(57)【要約】 【構成】基準電流源１０９と、カレントミラー１１０と
を備え、上位側ビットは単位電流源スイッチを行列状に
並べた単位電流源マトリクス１０７と、入力ディジタル
データに応じて所定の電流が出力されるように選択信号
を発生するＸデコーダ１０３，Ｙデコーダ１０４，１０
５と、デコーダで発生する選択信号の遅延量を等しくす
るためのラッチ１０６を含むＤＡ変換器１０８からな
る。下位側ビットは、入力ディジタルデータの各々のビ
ットの重みに応じて、所定の電流量を固定で出力する重
み付き電流源１１２とラッチ１１１とを含むＤＡ変換器
113で変換する。そして、変換器１０８と１１３の電流
出力を加算し、電圧値に変換する電流電圧変換器１１４
を備える。 【効果】入力ディジタルデータのビット数が大きい場合
でも、高速で作動し、電源電圧が低い場合でも安定した
動作が可能なＤＡ変換器を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号をアナロ
グ信号に変換するディジタル・アナログ変換器に関す
る。

【０００２】

【従来の技術】単位電流源スイッチを用いたディジタル
・アナログ変換器（以下、ＤＡ変換器と略す）の単位電
流源スイッチの選択方式に関する公知例として、特公平
4− 33169 号公報に記載のディジタル・アナログ変換
器がある。このＤＡ変換器はＭ行Ｎ列のマトリクス状に
配列された電流源スイッチセルを有するＤＡ変換器であ
り、電流源スイッチセルのオン（ｏｎ），オフ（ｏｆ
ｆ）を制御する手段として、Ｌビットの入力ディジタル
データのうちｌ₁ ビットを入力してｍ個の行方向セルを
選択する１個の行選択デコーダ回路と、Ｌビットの入力
ディジタルデータのうちｌ₂ ビットを入力して（ｎ＋
１）個の列方向セルを選択する１個の列選択デコーダ回
路を備えている。なお列選択デコーダ回路は、互いに一
致しない対を構成する２種類の列選択信号を発生する構
成である。

【０００３】他の公知例として、特公平3−32247号公報
に記載のＤＡ変換器がある。同ＤＡ変換器はマトリクス
状に配置した複数の単位電流源スイッチセルを備え、上
位ビット側の入力ディジタルデータより行方向セルを選
択する第１のエンコーダ回路と、下位ビット側の入力デ
ィジタルデータより第１の列選択信号を発生する第２の
エンコーダ回路と、第１の列選択信号より２種類の第２
の列選択信号を発生する第３のエンコーダ回路を備えた
構成となっている。

【０００４】一方、基準電流源から単位電流源へ電流を
供給するカレントミラー回路の方式に関する最も基本的
な回路例として、図２（ａ)，(ｂ）に示した方式が一般
に知られている。同図（ａ）は電流源２０１とＭＯＳト
ランジスタ２０２，２０３で構成した例であり、同図
（ｂ）は電流源２０５とＭＯＳトランジスタ２０６，２
０７で構成した例である。しかし、今日の半導体開発の
技術水準からみて同回路のままでは充分な電流精度の確
保が困難であるため、実際には何らかの回路変更を施し
て用いる場合が多い。その一例として特開平6−104762
号公報に記載のカレントミラー回路がある。同回路例で
は、主となる基準電流源とは別に従となる基準電流源を
持ったバイアス回路を設け、出力段のＭＯＳトランジス
タに接続することによってトランジスタが飽和領域で動
作するようにし、電流出力の安定化を図っている。

【０００５】他の公知例として、特開平6−61859号公報
に記載のカレントミラー回路がある。同例には、電流を
決定するＭＯＳトランジスタの動作を完全差動型増幅器
を用いて安定させ、電流出力端子の電圧が変化しても、
一定の電流を供給する回路例が記載されている。

【０００６】

【発明が解決しようとする課題】特公平4−33169号公報
のディジタル・アナログ変換器に記載されている列方向
選択デコーダは、１個のデコーダで二つの選択信号を発
生する方式であるが、回路構成が複雑となり、入力ビッ
ト数の多いＤＡ変換器には適していない。

【０００７】また、特公平3−32247号公報のディジタル
・アナログ変換器に記載されている列方向選択デコーダ
は、第２のエンコーダ回路で第１の列選択信号を発生し
た後、第３のエンコーダ回路で二つの列選択信号を発生
する方式であるため、エンコーダの回路規模が大きく、
高速なＤＡ変換器及び入力ビット数の多いＤＡ変換器に
は適していない。

【０００８】一方、特開平6−104762 号公報に記載され
ているカレントミラー回路では、出力段に一定の電圧を
供給するためのバイアス回路自体にも、主となる基準電
流源とは別の基準電流源を必要とし、回路構成が増え、
消費電流も大きくなるという問題がある。さらに、入力
段を構成するＭＯＳトランジスタの積み重ね段数も多く
なるという問題がある。また、特開平6−61859号公報に
記載のカレントミラー回路では、電流出力を安定させる
ために完全差動型増幅器を用いている。しかし、同増幅
器はＭＯＳトランジスタの構成素子数も多く、特に増幅
器内部に位相保障用のキャパシタを備えているため、回
路面積が大きくなるという問題がある。

【０００９】

【課題を解決するための手段】課題を解決するために、
図１に示す本発明のＤＡ変換器は以下の手段を用いる。

【００１０】基準となる電流量を発生する基準電流源１
０９と少ない個数のＭＯＳトランジスタで構成したクロ
スカップル型シングル増幅器を備え、上位側ビット１０
１と下位側ビット１０２に２分割した入力ディジタルデ
ータのうち、上位側ビットは、複数個の単位電流源スイ
ッチをＸ行Ｙ列の配列状に並べた単位電流源マトリクス
回路１０７と、上位側ビット１０１の入力ディジタルデ
ータに応じて所定の電流が出力されるように、単位電流
源スイッチの行選択信号を発生するＸデコーダ１０３
と、同じく２種類の列選択信号をそれぞれ分担して発生
するＹデコーダ１０４，Ｙデコーダ１０５と、これら３
個のデコーダ１０３，１０４，１０５で発生する選択信
号の遅延量を等しくするためのラッチ回路１０６とで構
成するＤＡ変換器１０８で変換する。また下位側ビット
１０２は、下位側の入力ディジタルデータのそれぞれの
ビットの重みに応じて、所定の電流量を固定で出力する
複数個の重み付き電流源１１２とＤＡ変換器１０８との
変換タイミングを一致させるためのラッチ回路１１１と
で構成するＤＡ変換器１１３で変換する。さらに、ＤＡ
変換器１０８とＤＡ変換器１１３の電流出力をアナログ
的に加算し、最終的に電圧値に変換して出力するための
電流電圧変換器１１４を備えている。

【００１１】

【作用】本発明では、ＤＡ変換器１０８で用いる２種類
の列選択信号の生成を、二つのＹデコーダ１０４，１０
５で分担することにより、入力ディジタルデータのビッ
ト数が大きい場合でも、簡単な構成で高速なＤＡ変換器
を実現できる。

【００１２】さらにカレントミラー１１０に少ない個数
のＭＯＳトランジスタで構成した増幅器を用いることに
よって、回路を構成するＭＯＳトランジスタの積み重ね
段数を少なくすることができ、ＤＡ変換器の電源電圧が
低い場合でも安定した動作が可能となる。

【００１３】

【実施例】以下、本発明の一実施例のＤＡ変換器につい
て図面を参照しながら説明する。

【００１４】図３に示した例は、入力ディジタルデータ
のビット数が１０ビットＤ０〜Ｄ９のＤＡ変換器の一実
施例である。ＤＡ変換器３０１は、１０ビットの入力デ
ィジタルデータ３０２のうち上位側５ビットＤ９〜Ｄ５
を電流出力型ＤＡ変換器108,下位側５ビットＤ４〜Ｄ０
を電流出力型ＤＡ変換器１１３により変換を行い、それ
ぞれの電流出力を電流電圧変換器１１４によってアナロ
グ的に加算し、最終的に電圧値として出力する。

【００１５】まず、上位側５ビットのＤＡ変換器１０８
の構成と動作を説明する。ＤＡ変換器１０８は、単位電
流源マトリクス回路１０７，Ｘデコーダ回路１０３，Ｙ
デコーダ１０４，Ｙデコーダ１０５及びラッチ回路１０
６から構成される。

【００１６】単位電流源マトリクス回路１０７は、ＭＯ
Ｓトランジスタで構成する２⁵ 個、すなわち３２個の単
位電流源スイッチ３０６を４行８列の行列状に並べた部
分である。本ＤＡ変換器３０１には、ＤＡ変換を行う際
の所定ビットあたりの電流出力量の基準となる基準電流
源１０９を備えており、単位電流源スイッチ３０６単体
に流れる電流量Ｉｏはカレントミラー回路１１０を介す
ることにより基準電流源１０９の電流量Ｉｒｅｆと等し
くなっている。ここで、単位電流源スイッチ３０６の配
置形状は任意の形状とすることができ、例えば８行４
列、あるいは１列に３２個並べた形状でも良い。

【００１７】Ｘデコーダ１０３，Ｙデコーダ１０４，Ｙ
デコーダ１０５は、上位５ビットの入力ディジタルデー
タに応じて、ＤＡ変換器１０８から所定の電流が出力さ
れるように単位電流源スイッチ３０６を制御する手段で
ある。Ｘデコーダ１０３は行方向の単位電流源スイッチ
３０６を制御する。Ｙデコーダ１０４とＹデコーダ１０
５は、それぞれ異なる列方向の選択信号を発生し、単位
電流源スイッチ306を制御する。

【００１８】Ｙデコーダ１０４とＹデコーダ１０５へ
は、上位５ビットのうちＤ９〜Ｄ７の３ビットのディジ
タルデータを入力する。

【００１９】Ｙデコーダ１０４の真理値表を図４（ａ）
に示す。図中のオンは列方向の単位電流源スイッチの全
てを選択している状態を表し、オフは未選択の状態を表
す。Ｄ９〜Ｄ７の入力値が２進数で(０００)₂ ならば全
ての列を選択せず、入力値が（００１)₂ ならばＹａ０
列の単位電流源スイッチ全てを選択し、入力値が
(０１０)₂ ならばＹａ０列とＹａ１列の単位電流源スイ
ッチ全てを選択する。以後、選択される列が１列ずつ増
加し、入力値が(１１１)₂ ならば、Ｙａ７列を除いた列
の全てが選択される。この時、Ｙａ０〜Ｙａ７の選択信
号によって選択された列方向の単位電流スイッチは、Ｘ
列選択信号及びＹｂ０〜Ｙｂ７の行選択信号に関係なく
オン状態となる。

【００２０】Ｙデコーダ１０５の真理値表を図４（ｂ）
に示す。Ｄ９〜Ｄ７の入力値が２進数で(０００)₂ なら
ばＹｂ０列のみの単位電流源スイッチ全てを選択し、入
力値が(００１)₂ ならばＹｂ１列のみの単位電流源スイ
ッチ全てを選択する。以後、列が１列ずつ変化して選択
され、入力値が(１１１)₂ ならばＹｂ７列のみの単位電
流源スイッチ全てを選択する。この時、選択された単位
電流源スイッチは、入力されるＸ行選択信号がオンの時
ならばオン状態となり、Ｘ行選択信号がオフの時はオフ
状態となる。

【００２１】Ｙａ０〜Ｙａ７及びＹｂ０〜Ｙｂ７による
列選択の順序は、図３の単位電流源マトリクス回路１０
７の向かって最も左側の列から右側に向かって順番に１
列ずつ、あるいは最も右側の列から左側に向かって順番
に１列ずつでもよく、あるいはＤＡ変換器の単調性向上
を考慮して８列をランダムに選択しても良い。

【００２２】一方、Ｘデコーダ１０３へは、上位５ビッ
トのうちＤ６，Ｄ５の２ビットのディジタルデータを入
力する。Ｘデコーダ１０３の真理値表を図４（ｃ）に示
す。図中のオンは行方向の単位電流源スイッチの全てを
選択している状態を表し、オフは未選択の状態を表す。
Ｄ６、Ｄ５の入力値が２進数で(００)₂ ならば全ての行
の単位電流源スイッチを選択せず、(０１)₂ ならばＸ０
行のみの単位電流源スイッチ全てを選択、(１０)₂ なら
ばＸ０行とＸ１行の単位電流源スイッチ全てを選択、
(１１)₂ ならばＸ３行を除く単位電流源スイッチの全て
を選択する。この時、選択された単位電流源スイッチへ
入力されるＹａ列選択信号がオンの時、及びＹｂ列選択
信号がオンならば単位電流源スイッチはオン状態とな
り、それ以外の時はオフ状態となる。

【００２３】Ｘ０〜Ｘ３の信号による行選択の順序は、
図３の単位電流源マトリクス回路３１２に向かって最も
上側の行から下側に向かって順番に１行毎、あるいは最
も下側の行から上側に向かって順番に１行毎でもよく、
あるいはＤＡ変換器の単調性向上を考慮して４行をラン
ダムに選択しても良い。

【００２４】以上のようにＤ９〜Ｄ５ビットの入力ディ
ジタルデータをＸデコーダ１０３，Ｙデコーダ１０４，
Ｙデコーダ１０５でデコードすることにより、ゼロから
３１（×基準電流Ｉｏ）までの電流が、単位電流源マト
リクス回路１０７から出力される。

【００２５】ラッチ回路１０６は、Ｘデコーダ１０３及
びＹデコーダ１０４，１０５と単位電流源マトリクス回
路１０７との間に配置し、入力ディジタルデータ３０２
が前のある値から次の新しい値へ切り替わる際、Ｘデコ
ーダ１０３とＹデコーダ104,１０５の論理遅延により発
生するグリッチを低減することを目的として備えてい
る。

【００２６】次に、下位側５ビットのＤＡ変換器１１３
の構成と動作を説明する。ＤＡ変換器１１３は、５個の
重み付き電流源３０７〜３１１とラッチ回路１１１から
構成される。

【００２７】５個の重み付き電流源３０７〜３１１は、
ディジタルデータの入力ビットＤ４〜Ｄ０の入力によ
り、各々のビットの重みに対応した電流が流れるように
選択される電流源である。Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ
０ビットの入力は、ラッチ回路１１１を介して直接個々
の電流源へ入力する。各電流源の電流は、基準電流源１
０９の発生電流Ｉｏ（Ｉｒｅｆ）に対してＩｏ／２のｎ
乗（ｎ＝１〜５）となる。

【００２８】図５はＤ４〜Ｄ０ビットの入力ディジタル
データに対する出力電流の関係を示したものである。入
力値が２進値で(０００００)₂ ならば出力電流は０，
(００００１)₂ ならばＩｏ／３２，(００００１)₂ なら
ば（２×Ｉｏ）／３２の電流が流れる。以後入力値が１
増加する毎に出力電流はＩｏ／３２ずつ増え、入力値が
(１１１１１)₂ ならば（３１×Ｉｏ）／３２の電流が出
力される。

【００２９】ラッチ回路１１１は、ＤＡ変換器１０８の
ラッチ回路１０６と同様の理由から、入力ビットＤ０〜
Ｄ４端子と各々の重み付き電流源３０７〜３１１との間
に備えている。

【００３０】ＤＡ変換器１０８の出力電流とＤＡ変換器
１１３の出力電流は、電流電圧変換器１１４によって加
算した後、電圧値に変換して電圧出力の端子３０４及び
電圧出力の端子３０５へ出力する。

【００３１】ＤＡ変換器３０１の変換タイミングは、制
御信号３０３を介して外部より制御される。この時、Ｄ
Ａ変換器３０１の出力３０４，３０５は次の制御信号入
力があるまで前の変換結果を保持する構成となってい
る。

【００３２】図６はＤＡ変換器１０８の構成の一実施例
を示した図である。前述の説明の通り、ＤＡ変換器１０
８は３２個の単位電流源スイッチ３０６を４行８列の行
列状に配置した部分と、上位側５ビットの入力ディジタ
ルデータのうちＤ７〜Ｄ９ビット６０３〜６０５の入力
によって、８列方向の選択信号Ｙａ１〜Ｙａ８を発生す
るＹデコーダ１０４と、選択信号Ｙｂ１〜Ｙｂ８を発生
するＹデコーダ１０５と、Ｄ５，Ｄ６ビットの入力によ
って４行方向の制御信号Ｘ０〜Ｘ３を生成するＸデコー
ダ１０３と、ラッチ回路１０６で構成する。

【００３３】３２個の単位電流源スイッチ３０６へは、
基準電流入力６０６より所定ビットあたりの電流出力量
の基準となる電流が供給されており、Ｘデコーダ１０
３，Ｙデコーダ１０４及びＹデコーダ１０５のオン，オ
フ制御によって変換された電流の合計が電流出力の端子
６２７、及び電流出力の端子６２８へ出力される。

【００３４】図７は基準電流源から単位電流源スイッチ
と重み付き電流源へ電流を供給するカレントミラー回路
の構成の一実施例を示した図である。カレントミラー回
路は、基準電流源１０９，ＭＯＳトランジスタ７０１〜
７０８で構成するクロスカップル型シングル増幅器、及
びＭＯＳトランジスタ７０９〜７１３からなる単位電流
源スイッチへのバイアス安定部で構成する。

【００３５】基準電流源１０９の電流Ｉｒｅｆは、ＭＯ
Ｓトランジスタ７０１のゲート端子より発生する電流源
バイアス７１４、及び電流源バイアス７１４をクロスカ
ップル型シングル増幅器７０１〜７０８を介して発生す
る電流源バイアス７１５により、同電流が単位電流源ス
イッチへ供給される。バイアス安定部は、ＤＡ変換器３
０１の電流出力段電位を所定の電位に保つため、電流源
バイアスの端子７１６と電流源バイアスの端子７１７
を、単位電流源スイッチ３０６及び重み付き電流源３０
７〜３１１の電流出力段に直接接続する。

【００３６】ここでＭＯＳトランジスタ７０３のゲート
が接続されているノードの電圧をＶａ，ＭＯＳトランジ
スタ７０４のゲートが接続されているノードの電圧をＶ
ｂ，ＭＯＳトランジスタ７０５のゲートが接続されてい
るノードの電圧をＶｃ、及び増幅器の増幅率をβとすれ
ば、同図のカレントミラー回路が安定に動作する条件
は、Ｖｃとβ×（Ｖａ−Ｖｂ）が等しいときである。す
なわち、Ｖａ及びＶｂが一定ならばＭＯＳトランジスタ
７０３，７０４のＷ（チャネル幅）／Ｌ（チャネル長）
比とＭＯＳトランジスタ７０７，７０８のｇｍ（ＭＯＳ
トランジスタの伝達コンダクタンス）を調節し、βを最
適値に設定することにより安定、かつ精度の良いカレン
トミラー回路を実現できる。

【００３７】図８はＤＡ変換器１０８を構成する単位電
流源スイッチの一実施例について示した図である。同図
（ａ）に単位電流源スイッチの入出力信号を示す。入出
力信号は１個の単位電流源スイッチ３０６が出力する電
流の基準となる電流源バイアス６０６と、Ｘデコーダか
らの行選択信号である制御信号Ｘと、Ｙデコーダ１から
の列選択信号である制御信号Ｙａと、Ｙデコーダ２から
の列選択信号である制御信号Ｙｂと、１個の単位電流ス
イッチ３０６が選択されている場合の電流出力である電
流出力の端子６２７と、選択されていない場合の電流出
力である電流出力の端子６２８がある。３個の制御信号
と電流出力との入出力関係を同図（ｂ）に示す。図中の
オンは電流が出力される状態を表し、オフは出力されな
い状態を表す。電流出力の端子６２７には制御信号Ｙａ
８０１がアクティブの時、または制御信号Ｘと制御信号
Ｙｂがアクティブの時に電流が出力され、それ以外の時
は電流出力の端子６２８に出力される。

【００３８】図９に単位電流源スイッチの構成図を示
す。単位電流源スイッチはＭＯＳトランジスタで構成す
る。ＭＯＳトランジスタ９０１〜９０８は制御信号Ｘ，
制御信号Ｙａ，制御信号Ｙｂの入力によってＭＯＳトラ
ンジスタ９１１，９１２で構成するスイッチを動作させ
る論理回路部である。図８（ａ）で説明した様に制御信
号Ｙｂ８０３がアクティブの時、または制御信号Ｘ８０
１と制御信号Ｙａ８０２がアクティブの時、ＭＯＳトラ
ンジスタ９１２がオンとなり、電流源バイアス７１４，
７１５よりＭＯＳトランジスタ９０９，９１０のカレン
トミラーを介して単位電流が電流出力の端子６２７へ出
力される。それ以外の時はＭＯＳトランジスタ９１１が
オンとなり、電流源バイアス７１４及び電流源バイアス
７１５より、ＭＯＳトランジスタ９０９，９１０のカレ
ントミラーを介して単位電流が電流出力の端子６２８へ
出力される。

【００３９】次にＤＡ変換器１１３の構成の一実施例を
図１０に示す。ＤＡ変換器１１３は５個の重み付き電流
源３０７〜３１１と、１／８倍カレントミラー回路１０
０２と、ラッチ回路１１１で構成する。重み付き電流源
３０７〜３１１の回路構成は図９で示した単位電流源ス
イッチの構成と同じである。ただし、図９のカレントミ
ラー回路であるＭＯＳトランジスタ９０９，９１０に相
当する部分のチャネル幅が単位電流源スイッチに対し
て、Ｄ２ビットの重み付き電流源３０９は１倍、Ｄ４ビ
ットとＤ１ビットの重み付き電流源３０７，３１０は１
／２倍、Ｄ３ビットとＤ０ビットの重み付き電流源３０
８，３１１は１／４倍となっている。

【００４０】また、基準電流入力１００１とＤ０〜Ｄ２
ビットの重み付き電流源３０７〜３１１の間には１／８
倍のカレントミラー回路１００２を備えており、基準電
流入力１００１に対する重み付き電流源３０７〜３１１
の合計の分流比は、（各々の分流比）×（１／８倍）と
なる。すなわち、重み付き電流源３０７〜３１１は入力
ディジタルデータＤ０〜Ｄ４がアクティブの時、Ｄ４ビ
ットは基準電流入力１００１に対して１／２倍、Ｄ３ビ
ットは１／４倍、Ｄ２ビットは１／８倍、Ｄ１ビットは
１／１６倍、Ｄ０ビットは１／３２倍のそれぞれのビッ
トの重みに応じた電流が電流出力の端子６２７へ流れ
る。またＤ０〜Ｄ４がアクティブでないときはそれぞれ
の電流が電流出力の端子６２８へ流れる。なお、重み付
き電流源３０７〜３１１では、制御信号Ｙｂで電流のオ
ン，オフを選択しているので、制御信号Ｘと制御信号Ｙ
ａは信号のグランド入力であるＶＳＳ１００８へ接続す
る。

【００４１】図１１は１／８カレントミラー回路の一実
施例を示した図である。１／８カレントミラー回路１０
０２は、バイアス入力段である電流源バイアス入力７１
４，電流源バイアス入力７１５，カレントミラー部１１
０１〜１１０６，増幅器1118，増幅器１１１９，電流源
バイアス出力１１２０、及び電流源バイアス出力1121で
構成する。カレントミラー部１１０１〜１１０６は基準
電流に対して、出力電流量を８分の１に変換する部分で
ある。そのためＭＯＳトランジスタ１１０４のチャネル
長は、ＭＯＳトランジスタ１１０１，１１０２のチャネ
ル長に対して８分の１としている。ＭＯＳトランジスタ
１１０３，１１０６は２段積みにしたカスコード接続と
してカレントミラー部を４段積み構成とすることもでき
る。しかし、電源電圧ＶＤＤが低い場合、トランジスタ
の動作が非飽和領域となってしまう。そこで本ＤＡ変換
器では増幅器１１１８を用い、ＭＯＳトランジスタ1103
のゲート電位、及びＭＯＳトランジスタ１１０６のドレ
イン電位の差分をＭＯＳトランジスタ１１０５へ帰還す
る構成とし、カレントミラー部の安定動作を保証してい
る。増幅器１１１９は、図７で説明したカレントミラー
回路の増幅器と同じ構成であるため、ここでは説明を省
略する。

【００４２】図１２は電流電圧変換器の一実施例を示し
た図である。電流電圧変換器は完全差動型オペアンプ１
２０５と２個の抵抗１２０３、１２０４で構成し、ＤＡ
変換器の出力電流を電流入力の端子１２０１と電流入力
の端子１２０２から入力し、完全差動型オペアンプ１２
０５と２個の抵抗１２０３，１２０４によって電圧値に
変換した後、電圧出力の端子３０４と電圧出力の端子３
０５へ出力する。なお、電圧出力の端子３０５と電圧出
力の端子３０６の信号は、中心電圧入力1206の電圧をア
ナログ信号振幅の中心として変化する。

【００４３】図１３は本ＤＡ変換器を用いた制御装置の
一実施例を示した図である。図の制御装置はＨＤＤ１３
０１，ヘッド制御部１３０２，信号増幅部１３０３，信
号検出部１３０３，ＡＤ変換器１３０５，プロセッサ部
１３０６，ＤＡ変換器３０１、及び信号処理部１３０７
で構成し、ＨＤＤ１３０１は情報を記録する部分、ヘッ
ド制御部１３０２はヘッドの位置等を制御する部分、信
号増幅部１３０３はヘッド制御部１３０２からの信号を
処理に必要な信号レベルまで増幅する部分、信号検出部
１３０４は増幅した信号の中から必要な信号を取り出す
部分、ＡＤ変換器１３０５はアナログ信号からディジタ
ル信号へ変換する部分、プロセッサ部１３０６はＡＤ変
換器１３０５からの信号を所定の処理を施す部分、ＤＡ
変換器３０１はディジタル信号をアナログ信号に変換す
る部分、信号処理部１３０７はＤＡ変換器の出力信号を
フィルタリングする部分である。この制御装置はＨＤＤ
のヘッドユニットの動作を制御するもので、その回路の
一部に本発明のＤＡ変換器を用いた例である。

【００４４】

【発明の効果】本発明のＤＡ変換器は、入力ディジタル
データを上位側ビットと下位側ビットに２分割し、単位
電流源スイッチを行列状に配置し、上位側のディジタル
データに応じてスイッチを制御することにより所定の電
流を得るＤＡ変換器と、下位側のディジタルデータに応
じて重み付き電流源を制御することにより所定の電流を
得るＤＡ変換器を組み合わせた構成としている。

【００４５】また、カレントミラー回路に少ない個数の
ＭＯＳトランジスタで構成した増幅器を用いることによ
って、ＭＯＳトランジスタの積み重ね段数を少なくする
ことができ、ＤＡ変換器の電源電圧が低い場合でも安定
した動作が可能な構成としている。

【００４６】その結果、入力ディジタルデータのビット
数が大きい場合でも、簡単な回路構成で高精度のＤＡ変
換器を得ることができ、さらに消費電力を低く抑さえる
ことができる。

【図面の簡単な説明】

【図１】本発明によるＤＡ変換器ブロック構成の一実施
例を示すブロック図。

【図２】カレントミラーの従来例を示す回路図。

【図３】本発明によるＤＡ変換器の一実施例を示すブロ
ック図。

【図４】ＤＡ変換器のデコーダの入出力関係を示す説明
図。

【図５】ＤＡ変換器のデコーダの入出力関係を示す説明
図。

【図６】ＤＡ変換器の一実施例を示すブロック図。

【図７】カレントミラーの一実施例を示す回路図。

【図８】単位電流源スイッチの入出力関係を示す説明
図。

【図９】単位電流源スイッチ構成の一実施例を示す回路
図。

【図１０】ＤＡ変換器の一実施例を示すブロック図。

【図１１】８分の１倍カレントミラーの一実施例を示す
回路図。

【図１２】電流電圧変換器の一実施例を示す回路図。

【図１３】本発明によるＤＡ変換器を用いた制御装置の
一実施例を示すブロック図。

【符号の説明】

１０１…上位側入力ディジタルデータ、１０２…下位側
入力ディジタルデータ、１０３…Ｘデコーダ、１０４…
Ｙデコーダ、１０５…Ｙデコーダ、１０６…ラッチ、１
０７…単位電流源マトリクス、１０８…ＤＡ変換器、１
０９…基準電流源、１１０…カレントミラー、１１１…
ラッチ、１１２…重み付き電流源、113…ＤＡ変換器、
１１４…電流電圧変換器。

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定のディジタル入力ビットに対してアナ
   ログ出力量の基準となる電流を発生する基準電流源と、
   複数個の単位電流源スイッチをＸ行Ｙ列の配列状に並べ
   た部分と、入力データに応じて電流量が出力されるよう
   に前記単位電流源スイッチのオン，オフを制御するＸと
   Ｙのデコーダを有し、入力ディジタルデータに応じて動
   作するディジタル・アナログ変換器において、 前記単位電流源スイッチのＹ列方向のオン，オフを制御
   するために、Ｘ行方向の行選択信号に関係なく一つのＹ
   列方向の前記単位電流源スイッチ全てをオン，オフする
   第１の列選択信号と、Ｘ行方向の行選択信号との論理積
   によって前記単位電流源スイッチのオン，オフを決定す
   る第２の列選択信号とを発生するために、二つのＹデコ
   ーダを備えたことを特徴とするディジタル・アナログ変
   換器。
2. 【請求項２】請求項１において、前記基準電流源から前
   記単位電流源スイッチ及び重み付き電流源へ電流を供給
   するカレントミラー回路を、前記基準電流源と接続され
   たドレインとゲートを有する第１のＭＯＳトランジスタ
   と、前記第１のＭＯＳトランジスタのゲートと接続され
   たゲートを有する第２のＭＯＳトランジスタ及び第３の
   ＭＯＳトランジスタと、前記第２のＭＯＳトランジスタ
   のドレインと接続されたゲートを有する第４のＭＯＳト
   ランジスタと、前記第２のＭＯＳトランジスタのドレイ
   ン及び前記第４のＭＯＳトランジスタのゲートと接続す
   るソースを持つ第５のＭＯＳトランジスタと、前記第５
   のＭＯＳトランジスタのドレインと接続するドレインと
   ゲートを持つ第６のＭＯＳトランジスタと、前記第３の
   ＭＯＳトランジスタのドレインと接続するドレインとゲ
   ートを持つ第７のＭＯＳトランジスタと、前記第７のＭ
   ＯＳトランジスタのドレイン及びゲートと接続するゲー
   トを有する第８のＭＯＳトランジスタで構成する増幅器
   を用いるディジタル・アナログ変換器。
3. 【請求項３】請求項１において、前記第１のディジタル
   ・アナログ変換器と、予めディジタル入力データの個々
   のビットの重みに対応した所定の電流量が得られるよう
   に、それぞれ重み付けされた複数個の重み付き電流源を
   有し、入力ビットに応じて動作する第２のディジタル・
   アナログ変換器を有し、入力ディジタルデータの上位側
   ビットを第１の変換器，下位側ビットを第２のディジタ
   ル・アナログ変換器でそれぞれ変換するように組み合わ
   せたディジタル・アナログ変換器。
4. 【請求項４】請求項３において、前記第１のディジタル
   ・アナログ変換器，前記第２のディジタル・アナログ変
   換器のそれぞれの電流出力を加算し電圧量として出力す
   る手段を有するディジタル・アナログ変換器。
5. 【請求項５】ハードディスクドライブと、ヘッド制御部
   と、信号増幅部と、アナログ・ディジタル変換器と、プ
   ロセッサ部と、信号処理部を有し、磁気ヘッドの位置等
   を制御する装置を、請求項１に記載の前記ディジタル・
   アナログ変換器をを用いて構成したハードディスクドラ
   イブ制御装置。