【発明の詳細な説明】
データ処理装置内における信号伝送時間を低減するための接続方法および構造
概して、この発明は、電気的部材を接続し、１ナノ秒より小さい遷移時間を含
めた、きわめて速い遷移時間を有する電気信号を処理する隣接した電子部品間の
物理的、電気的距離を縮めるための１つ以上の構造を含む方法である。
特に、同様の特性インピーダンスを有する多数の信号線が１つの共通点に接続
され、かつ、前記高速遷移時間を有する信号が前記信号線の１つに導入される場
合には、この発明の構造は、前記共通点における前記信号線の残余の信号線にお
いて、前記信号の望ましくない反射を顕著に低減するものである。また、この発
明には、集積回路（以下、「ＩＣ」という。）を装着した隣接するプリント配線
（以下、「ＰＣ」という。）基板間の物理的、電気的距離を縮めるコネクタ構造
および多数のそのコネクタ構造の新規な配列も含まれている。さらに、本発明に
は、そのような基板間の柔軟なリボンコネクタケーブルを接続し、かつ、前記１
ナノ秒より小さい電気信号の処理速度を向上する多数のコネクタの新規な配列の
ためのコネクタも含まれている。発明の背景
コンピュータのような現代の電子システムおよび他のデータ操作装置では、処
理速度（２つの数の加、減、乗、除算等するための時間の逆数）は、きわめて重
要である。処理速度は遷移時間、すなわち、１つの電子要素を「ＯＮ」と「ＯＦ
Ｆ」との間で切り換えるために要する時間に反比例する。遷移時間が、処理速度
における合成ポテンシャルの増加によって、たとえ１ナノ秒より小さい数字に低
減されていても、電子信号が導体に沿って伝搬する速度は、光の速度に固定され
ている。したがって、１つの信号が一地点から他の地点まで回路内を移動するた
めの時間に関して、回路部材を隔てている物理的距離がますます重要になる。一
定の状況下において、この距離を半分に低減することができれば、実際に、シス
テムの処理速度をほぼ２倍にする効果がある。
このように、先進の電子システムの処理速度は、
１．別個の受動的、能動的回路部材、例えば、コンデンサ、インダクタ、抵抗、
半導体等、
２．ＰＣ基板上の回路部材の分離された機能グループ、および、
３．分離された別個のＰＣ基板
の間の距離のような、真っ直ぐの物理的離隔距離によって制限されている。
これらの距離の内の第１のものは、個々の回路部材の物理的大きさおよび必要
電力を低減することにより、かつ、そのような顕微鏡大の寸法の何千もの部材を
単一のＩＣチップ上にぎっしり詰めることにより、低減することができる。この
解決手段は、例を挙げるまでもなく、当業者によく知られているものである。
これらの距離の内の第２のものは、関連するチップ間の物理的間隔を可能な限
り小さく配列するように、複数のＩＣチップを単一のＰＣ基板上に据え付けるこ
とにより低減することができ、それによって、チップの集合について、最大限の
処理速度、あるいは最小限の処理時間を獲得することができる。
そのうえ、この構造を組み込んだ最も最近の電子装置は、当業者に公知となっ
ており、ここでは図示を省略する。
これらの距離の内の第３のものは、本発明の新規性の中核をなすものである。
この第３の問題の既存の解決手段は、別個のＰＣ基板を、可能な限りきつく詰
め込むことによって低減するものであり、それ自体が熱源部材であるものの緊密
な物理的関係によって生ずる蓄熱を補償するために、典型的には高性能の冷却装
置を用いる。これらの存在する解決手段の典型的なものは、後述する参考文献に
開示されている。これらの全ては、米国特許であり、かつ、これらの全ては、以
下の構造の内の１つ以上に属している。
１．「スター」あるいは「アスタリスク」接続、
２．雌コネクタ構造、
３．フラットケーブルの相互接続、
４．ＰＣ基板の放射配列。１．「アスタリスク」接続構造の参考文献
コー（Ｃｏｅ）の米国特許第４６７９８７２号の図２および図１０は、本発明
と表面上同様な、「スター」あるいは「アスタリスク」接続を開示している。し
かしながら、コー（Ｃｏｅ）のリード線は、自立式で、必然的に大きな合計浮遊
無効値を伴う比較的がっしりした構造物であり、それらに沿って送られる電気信
号の減衰を避けることができないのに対して、本発明は、大きさおよび合計無効
値を１０倍減少させることができ、それによって、基本装置の処理速度を向上す
るものである。（コー（Ｃｏｅ）の’８７２号も、以下のＰＣ基板の放射状配列
に関連している。）
タカシマの４つの米国特許（５０６０１１１、５０９１８２２、５２１００６
０、５３０１０８９）は、すべて、表面上、本発明の半田付けあるいは溶接され
た接続形態によく似た放射状接続システムを開示している。しかしながら、本発
明は、タカシマのものに対してリード線の寸法を、実質的にひとまわり低減する
ことができ、構造の中央に配されている共通バスにアクセスでき、かつ、実質的
に複雑さを低減することができるものである。
タカシマの米国特許第５３０１０８９号明細書は、種々のＰＣ基板に信号を分
配するためのクロスバースイッチを含む放射状のバス組立体を内蔵したＰＣ形の
放射状接続システムを開示している。この参考文献のクロスバースイッチは、本
発明のアスタリスク接続に類似のものであると考えることはできない。（タカシ
マの’０８９号は、以下のＰＣ基板配置に関連している。）２．雌コネクタの参考文献
ヒュアー（Ｈｅｕｅｒ）の米国特許第２９７１１７９号明細書は、ＰＣ基板あ
るいは柔軟なフラットケーブルを受け入れるための雌コネクタを開示している。
これは、本発明の構造とは区別できるものである。
ジェロミネック（Ｊｅｒｏｍｉｎｅｋ）の米国特許第３７３７８３３号明細書
は、柔軟なフラットケーブルとともに用いられる雌コネクタを開示している。こ
れも、本発明の構造とは区別できるものである。
ロバーツ（Ｒｏｂｅｒｔｓ）他の米国特許第４７４０８６７号明細書は、柔軟
なフラットリボンケーブルをＰＣ基板に接続するための雌コネクタを開示してい
る。これも本発明とは区別できるものである。
ウェイドラー（Ｗｅｉｄｌｅｒ）の米国特許第４９９５８１４号明細書は、Ｐ
Ｃ基板、フラットケーブルあるいはそれらの組み合わせのような２つの平たい形
状の部材を相互に接続するための雌相互コネクタを開示している。これも、本発
明の構造とは区別できるものである。（ウェイドラー（Ｗｅｉｄｌｅｒ）の’８
１４号は、以下の、フラットケーブルの相互接続に関連している。）
ダムバッハ（Ｄａｍｂａｃｈ）他の米国特許第５１９４０１０号の図３は、フ
ラットケーブル、基板他を相互に接続するための雌コネクタを開示している。こ
の構造も本発明のものと区別することができる。（ダムバッハ（Ｄａｍｂａｃｈ
）他の’０１０号も、以下のフラットケーブルの相互接続に関連している。）
フランケニー（Ｆｒａｎｋｅｎｙ）他の米国特許第５２０５７４０号明細書は
、フラットリボンケーブルを相互に接続する相互コネクタを開示している。これ
は、本発明とは、全く関連していない。
マッシュケ（Ｍａｔｓｃｈｋｅ）他の米国特許第５２７６８１７号明細書は、
ＰＣ基板とフラットケーブルとを相互に接続する相互コネクタを開示している。
その図２は、表面上、本発明に関連するに過ぎないこの開示の一部のみであり、
本発明と区別できるものである。３．フラットケーブルの相互コネクタの参考文献
コーター（Ｃｏｒｔｅｒ）の米国特許第３６６０７２８号明細書は、フラット
ケーブルのための導体相互接続システムを開示している。これは、本発明と表面
上関連しているに過ぎず、区別できるものである。
ウェイドラー（Ｗｅｉｄｌｅｒ）の米国特許第４９９５８１４号明細書は、２
つの基板、フラットケーブルあるいはそれらの組み合わせのような平たい形状の
回路部材のための相互コネクタを開示しており、それは、本発明のものと区別す
ることができるものである。（これは、上記雌コネクタに関連している。）
ダムバッハ（Ｄａｍｂａｃｈ）他の米国特許第５１９４０１０号の図３は、フ
ラットケーブル、基板その他これに類するものを一緒に相互接続するためのコネ
クタを開示している。ダムバッハ他のものは、本発明のものと区別することがで
きる。（これは、上記雌コネクタにも関連している。）
ソバーニ（Ｓｏｂｈａｎｉ）の米国特許第５２１３５１１号明細書は、表面上
本発明に関連しているに過ぎず、本発明に対して区別し得るものである。４．ＰＣ基板配置の参考文献
コー（Ｃｏｅ）の米国特許第４６７９８７２号明細書は、放射状バス組立体の
周囲におけるＰＣ基板の配列を開示している。コー（Ｃｏｅ）の特有の目的の１
つは、相互接続しているリード線の長さを減じることにより、高速回路の浮遊容
量および浮遊インダクタンスを低減することである（第１欄４１〜５８行、第７
欄６〜１５行）。しかしながら、本発明とは異なるものである。
タカシマの米国特許第５３０１０８９号明細書は、種々のＰＣ基板に信号を分
配するクロスバースイッチを含む放射状バス組立体を取り囲むＰＣ基板の配置を
開示している。クロスバースイッチは、本発明の構造とは等価なものではない。本発明の簡単な説明
本発明は、一の共通点に接続される同様の特性インピーダンスを有する多数の
信号線からのこの共通点における減少させた反射を得るための構造を具備してい
る。１ナノ秒より実質的に小さい遷移時間を有する信号よりなる電気信号が、信
号線の１つから残余の信号線内に導入されると、そのどれかの信号線におけるあ
る種の不連続性からの共通点における反射が著しく減少され、元の信号には、あ
まり影響を与えなくなる。例えば、Ｎ本の信号線が１つの共通点に接続されてお
り、そこから対称的に放射状に広がっており、それらの信号線の内の１つが、Ｎ
−１本の信号線に供給する振幅Ａアンペアの電気信号源に接続されているとき、
共通点におけるＮ−１本の信号線のいずれかからの反射は、Ａ／（Ｎ−１）を超
えない振幅を有することになる。
その多数の信号線は、一平面内において共通点から対称に放射状に、あるいは
アスタリスク形に広がることが好ましいが、タンポポ形に広がっていてもよい。
アスタリスク配列が用いられるときには、信号源からの線を共通点に前記平面
に対して直交するように接続することができ、これによって、信号線のバランス
からの浮遊リアクタンスを確実に等分配することができる。
本発明のみが有するこの特徴は、ＰＣ基板からＰＣ基板への信号経路長さを減
少させ、その経路長さを等しくし、入力とは別のＰＣ基板の点における共通バス
へのアクセスを許容し、信号経路に接続される介在回路の加重効果を最小化し、
かつ、実質的に構造的な複雑さを低減することによって、処理速度に関して２０
倍まで、性能改善を図ることができる。
本発明の他の特徴は、ＰＣ基板のエッジあるいは柔軟なフラットリボンケーブ
ルの端部のような薄いフラットコネクタを受け入れるための雌電気コネクタであ
る。この雌コネクタは、相互に鏡面対称な２つのハーフから構成されている。各
ハーフは、それぞれフット端とヘッド端とを有する２つの平行な縦部材よりなる
１つの胴体よりなっている。各フット端は、その細長い胴体から外側に延びるつ
ま先部を有しており、２つのハーフの該つま先部は、コネクタを形成するために
相互に当接する。ヘッド端には、縦部材のヘッド端およびつま先部に対して横に
延びるヘッド部材が形成されており、フット端にも、該フット端およびつま先部
に対して横に延びかつ前記ヘッド部材に平行なフット部材が形成されている。ヘ
ッド部材には、そこから細長い胴体にほぼ平行にフット部材に向かって延びる弾
性弧状部材が片持ち梁状に形成されている。この弧状部材は、凸表面および凹表
面と、該凸表面に後述するように接続される導電体とを有している。２つのハー
フのつま先部を相互に当接させることによって、弧状部材の凸表面は、それらの
間に挿入されるＰＣ基板あるいは柔軟なフラットリボンケーブル端が片持ち梁状
部材を離す方向に付勢してそれらに圧力をかけ、それによってフラットコネクタ
をそれらの間に把持するように、対向させられかつ相互方向に向かって湾曲させ
られている。弾性弧状部材の対向面には、ＰＣ基板その他それに類するものの電
気的表面に導通する電気的端子を形成する金属面がそこに接着されている。つま
先部は、挿入されるＰＣ基板のストッパ部材として機能する。
ＰＣ基板あるいは柔軟な多導体フラットケーブルその他これに類するものを受
け入れる多導体コネクタは、ヘッド部材とフット部材とが、それらの間に形成さ
れた多数の縦部材および該縦部材の各対の間に延びる片持ち梁状部材に対して横
に延長されたときに形成される。
本発明の第３の特徴は、実質的に１ナノ秒より小さい遷移時間を有するものを
含めた、立ち上がり時間の短い電気信号を分配するための構造である。この構造
は、少なくとも２つの表面上に多数の延長金属導電体を有する多数の柔軟なフラ
ット配線ケーブルにより構成されている。これらの表面は、絶縁体によって相互
に分離されている。各ケーブルは、それらの上に多数の導電性のある延長導体あ
るいはトレースを有し、それらの１以上は、前記トレースを電気エネルギ源、他
の電気的要素、並びに、１ナノ秒より小さい遷移時間というような迅速な遷移時
間を有する電気信号源に接続するために使用される電気コネクタ内に端部を配し
ている。延長トレースの各々は、それらの両端の中間に１以上の接続点を有して
おり、それらの１以上が前記ケーブルの前記表面間に延びる孔を有している。そ
の孔の少なくとも１つは、ケーブルを貫通して延び、かつ、該ケーブルの他の表
面上の１以上の接続点あるいは隣接するケーブルに導通接続する導電体を有して
いる。その多数のケーブルは、孔を貫通して延びる１以上の接続電極を貼着され
かつ２以上のケーブル上の２以上の接続点間に電気的な接続を与えるクランプブ
ロックによって相互に締め付けられた状態に保持されている。
さらに、本発明の他の特徴は、最小限の間隔、すなわち、最大詰込みおよびよ
り効果的な冷却を達成するようにＰＣ基板を配置する新たな配置方法であり、か
つ、動作全体の最大処理速度を得るようにそれらを相互に接続する新規な接続方
法でもある。それは、ＰＣ基板の間の信号線に追加の回路を取り付ける荷重効果
によって生じる電気信号の「引き伸ばし」を含めた最小限の劣化において、これ
を達成することができる。図面の簡単な説明
図１は、多数のＰＣ基板を配列するための従来技術の典型的な既存の方法を開
示している。
図２Ａは、本発明の主な構造である、「スター」あるいは「アスタリスク」構
造を開示している。
図２Ｂは、本発明の他の「タンポポ」構造を開示している。
図３Ａ〜Ｃは、本発明の雌コネクタの構造を開示しており、
図３Ａは、本発明の雌コネクタの１つのハーフの構造を開示しており、他のハ
ーフはその鏡面対称構造であり、
図３Ｉ〜図３ＩＩＩは、本発明の雌コネクタの構造および動作を開示しており
、 図３ＢＩは、該雌コネクタの１つのハーフを開示しており、
図３ＢＩＩは、図３ＢＩの鏡面対称のものを開示しており、
図３ＢＩＩＩは、間にフラットコネクタが挿入された状態で組み立てられた雌
コネクタの両方のハーフを開示しており、
図３Ｃは、柔軟なフラットリボンケーブルのフィンガが取り付けられるときの
雌コネクタの構造を開示している。
図４Ａ〜Ｄは、本発明の教えにしたがって接続される多数のＰＣ基板を受け入
れるための多数の雌コネクタの構造を開示しており、
図４Ａは、柔軟なフラットリボンケーブルの多数のフィンガが、多導体雌コネ
クタに取り付けられるときの構造を開示する分解斜視図であり、
図４Ｂは、図４Ａに係る一対の多導体雌コネクタをそれぞれ接続した多数のリ
ボンケーブルを一緒に締め付けるための一対のコネクタブロックを開示する分解
斜視図であり、
図４Ｃは、図４Ａに開示されたような多数の多導体雌コネクタがどのようにし
て、図４Ｂに開示されたように一緒に締め付けられるのかを開示しており、
図４Ｄは、エッジに端子を設けられたＰＣ基板がどのようにして図４Ｃの組立
体に挿入されるのかを開示している。
図５Ａおよび図５Ｂは、円形あるいは円筒形配列に配列される多数の多導体雌
コネクタの構造を、それに接続される入／出力コネクタとともに開示しており、
図５Ａは、一緒に締め付けられかつ一対の入／出力コネクタで相互に接続され
る多導体雌コネクタをその両端に有する多数の柔軟なリボンケーブルの構造を開
示しており、
図５Ｂは、各々がそこに接続されるＰＣ基板を有しかつ一対の入／出力コネク
タによって一緒に締め付けられる多数の多導体雌コネクタを含む、組み立てられ
た入／出力構造の構造を開示している。
図６は、図５Ｂに開示されたような組み立てられた入／出力構造内に挿入され
るＰＣ基板の集合を開示している。本発明の詳細な説明
図１は、多数のＰＣ基板を配列しかつ接続するための従来の典型的な構造を示
している。マスターボードあるいは「マザーボード」は、（判りきった理由によ
り）「ドーターボード」と呼ばれる別個独立の基板間のやりとりおよび動作を制
御する回路を含んでいる。これらのドーターボードは、マザーボード上に示され
ている２列の多導体ソケットであって、その内の１列は信号入力に用いられ、他
の１列はドーターボードからの信号出力に用いられる多導体ソケットを通してマ
ザーボードと接続される。種々のソケット間を相互に接続する配線（およびマザ
ーボード制御回路）は、マザーボードの１以上の表面（あるいは内部）に印刷さ
れている。
図１に見られるように、ある信号は、ドーターボードの最も近い出力部材から
その最も遠い入力部材まで行かなければならない。この構造におけるこれらの部
材の物理的な離隔距離は、約８インチ（２０ｃｍ）に、各信号線の各端部におい
てコネクタを貫通しかつＰＣ基板上に接続するための約０．６インチ（１．５ｃ
ｍ）を加えたものであり、最悪の場合には、信号経路長さは、約９．０インチ（
２３ｃｍ）である。しかしながら、典型的なシステムでは、開始回路が、特定の
動作モードにおいて、さらなる信号処理が必要であるかどうか、あるいは、次の
モードに移行することができるか否かを認識するために、信号が、送信され、か
つ、離れた回路において受信されて処理され、送り返され、かつ、送信元におい
て要求されて再処理されなければならない。
誘電率が５．０のガラス−エポキシ構造のＰＣ基板を有する既存の電子システ
ムにおける信号は、光の速さの半分より若干小さい速度、すなわち、１０億分の
１秒あるいは１ナノ秒あたりに約５．３インチ（１３．５ｃｍ）で伝わるので、
最も近い基板と最も遠い基板との間の伝搬時間は、片道約１．７ナノ秒となる。
また、信号源と目的地との間に接続されているＰＣ基板（この場合、それらの１
２枚）の電気的特性が、負荷されあるいは「加重」され、その遷移時間（立ち上
がり時間および立ち下がり時間）に「引き伸ばし」が生じる。これにより、受信
回路は信号が「オン」から「オフ」に、あるいはその逆に切り替わるのを待つと
きに、信号線の終端において片道あたり約０．５ナノ秒が追加される。
「立ち上がり時間」および「立ち下がり時間」は、電気信号が、最小電位から
最大電位に、あるいはその逆に、切り替わるのに必要な時間である。したがって
、伝搬遅延時間は片道あたり約２．２ナノ秒、全体で約４．４ナノ秒となり、信
号経路の受信端における処理遅延時間が無いもの（実際には不可能であるが）と
仮定しても、理論最大処理速度は、２２７ＭＨｚ（メガヘルツあるいは１００万
サイクル／秒）となる。
したがって、特に、これらよりも非常に大きな処理速度で動作する既存の市販
されている半導体装置を用いることができるので、ＰＣ基板間の距離は、システ
ム処理速度のかなりの制限を強いるものであることがわかる。
本発明は、ＰＣ基板からＰＣ基板への信号経路長さを低減し、それらを均等化
し、該信号経路に接続される介在回路が加重する影響を最小化し、かつ、構造的
な複雑さを低減することによって、処理速度において２０倍までの性能改善を図
ることができるものである。
高い処理速度の電気回路における電気的な接続を行うための新規な方法を開示
する。これは、同程度の調整されたインピーダンスを有する多くの平行な信号線
を接続することが必要とされる場合に有用であり、そのため、これらの信号線の
内の任意の１つが、残りの信号線（「受信」信号線）に信号を供給する信号入力
（「送信」信号線）として使用される。この新たな接続方法は、信号線の受信端
における電気信号の実質的な歪みを少なくし、あるいは、なくすことができ、実
際には、受信信号経路の数が増大するときに良好な効果を奏するものである（こ
れは、図１に示されたマザーボード／ドーターボードの既存の接続方法とは逆の
効果である。）。
基本的な発明は、図２に示されており、電気回路、特に、きわめて短い、すな
わち、１ナノ秒より小さい遷移時間を有する電気信号を処理するための高速デジ
タル回路に使用される電気的接続を形成するための構造的な方法である。この構
造は、遅い信号に対しても機能するが、きわめて高速な信号の場合に特に効果的
である。
電子回路により処理される信号の遷移時間が減少すると、種々の原因、すなわ
ち、インピーダンス不整合および不規則な終了等によって、信号の歪みが増大す
ることは、当業者に周知の事項である。本発明の構造１０は、一定条件下におい
てその問題を緩和するものである。
図２Ａに開示されているように、本発明の構造１０は、各々が同等の特性イン
ピーダンスを有するＮ本の信号線１４ａ〜１４ｎを１つの共通点１２において接
続する構造である。この構造は、きわめて短い遷移時間を有する振幅Ａの電流信
号が前記信号線の内の１つの信号線１４ａから前記信号線の残余の信号線１４ｂ
〜１４ｎに導入されるときに、共通点１２において、信号線１４ａ〜１４ｎの遠
端１８ａ〜１８ｎにおける有限のインピーダンス１６ａ〜１６ｎからの反射をか
なり減少させることができる。
本発明の構造１０は、同等の特性インピーダンスを有する多数の信号線１４ａ
〜１４ｎから構成されているので、信号線１４ａ〜１４ｎの内の任意の１つの信
号線により供給される信号電流は、全ての信号線に均等に分配されることになる
。任意の１つの信号が信号線を伝搬していくときに遭遇する何らかのインピーダ
ンスの不整合は、共通点１２に伝わって戻る反射を生ずる。しかしながら、反射
を生ずる信号は、大きくても、初期の信号の１／Ｎだけであり、かつインピーダ
ンス不整合の終端は、各信号線１４ａ〜１４ｎの端部に設けられているので、共
通点１２において見ることができる反射は小さく、しかも、デジタル回路におい
ては、それらに何らかの顕著な歪みを生じさせるほどのものではない。
好ましい接続構造１０は、信号線１４ａ〜１４ｎを、共通点１２の回りにほぼ
平坦な形態で、「スター」あるいは「アスタリスク」形態で対称に配列している
。１つの信号線１４ａは、その配列内において入力として使用することができ、
または、信号線１４ｂ〜１４ｎの平面に対して直交する軸方向に沿って共通点１
２に入ることができ、これによって、各信号線１４ｂ〜１４ｎの均一な浮遊容量
および誘導リアクタンスを保証することができ、加えて、遅延時間は、半分の回
路網の伝搬遅延時間だけで済むことになる。
図２Ａに開示されかつ以下に記載されるように構成すると、共通点１２に並列
に接続されかつその回りに平坦な形態で対称に配列されたＮ本のインピーダンス
を調整された信号線１４ｂ〜１４ｎへの、同様のインピーダンスを有する「送信
」信号線１４ａからの高速遷移電気信号の供給により、比較的歪みの少ない信号
が前記各信号線１４ｂ〜１４ｎにもたらされることになる。送信信号線１４ａに
より耐え得る反射エネルギの量によっては、この平坦な接続配列は、４本程度の
少ない信号線においても満足に機能することができる。性能の改良、すなわち、
共通点１２および元の信号線１４ａに反射して戻るエネルギを最小限のものとす
ることは、さらに並列な信号受信経路が追加されるときに増進され、供給源Ｓの
駆動エネルギ制限および接続自体に要求されるスペースの制限によってのみ制限
される。
この構造は、数多くの製造技術の内の任意のものにより得ることができる。こ
れらの技術は、共通点１２の回りに対称に配列されるＮ本の中央同心導体２０ａ
〜２０ｎの単なる半田付けあるいは溶接接続から、その中に基本構造を組み込ん
だ同心コネクタを用いた機械加工された取付具にまで及び、集積回路技術によっ
てＩＣマイクロチップ上に製造されたスターあるいはアスタリスク構造をも含ん
でいる。 よく考えてみると、きわめて短い信号線を得ることができること、お
よび、現在有用なものと比較して２０倍程度の大きな処理速度を達成することが
できることは当業者であれば理解することができるものである。
図２Ｂに開示されているような他の３次元形態では、そのような多数の信号線
の配列は、１つの点に物理的に接続され得る限りの多くの導体を適応させること
ができ、その内部構造のために「タンポポ」構造と呼ばれている。
製造技術を適宜変更することにより、この構造を光ファイバ技術に適用するこ
とも可能である。
図３Ａ〜Ｄは、本発明の他の特徴である、ＰＣ基板のエッジあるいは柔軟なフ
ラットリボンケーブルの端部のような薄いフラットコネクタを受け入れるための
雌電気コネクタ３０を開示している。この雌コネクタ３０は、相互に鏡面対称の
２つのハーフ３４ａ，３４ｂよりなっている。各ハーフは、各々がヘッド端３８
ａとフット端３８ｂとを有する２つの平行な縦部材３６ａ，３６ｂよりなる胴体
を有している。縦部材３６ａ，３６ｂは、それぞれ、フット端３８ｂから外側に
延びるつま先部４０ａ，４０ｂを有している。これらのつま先部４０ａ，４０ｂ
は、図３ＢＩＩＩに示されるように、完成したコネクタを形成するように相互に
安着状態に当接させられている。縦部材３６ａ，３６ｂには、ヘッド端３８ａに
、横方向に延びるヘッド部材４２が設けられており、縦部材３６ａ，３６ｂのフ
ット端３８ｂには、縦部材３６ａ，３６ｂおよびつま先部４０ａ，４０ｂの両方
に対してそれぞれ横方向に延びるフット部材４４が設けられている。ヘッド部材
４２はおよびフット部材４４は、実質的に平行である。
ヘッド部材４２には、そこから縦部材３６ａ，３６ｂに対して実質的に平行に
フット部材４４に向かって延びる弾性弧状部材４６が片持ち梁状に形成されてい
る。弧状部材４６は、凸表面４８と凹表面５０とを具備している。凸表面４８に
は、後述するように導電体が貼着されている。
雌コネクタ３０は、縦部材３６ａ，３６ｂ、ヘッド部材４２、フット部材４４
、ヘッド部材４２から片持ち梁状に形成された弧状部材４６ａ、および、図３Ｂ
ＩＩＩに示されているようなそれらの鏡面対称のものから形成されている。各ハ
ーフは、ＲＹＴＯＮあるいはＸＹＤＡＲ樹脂（商標）のような強靱な弾性樹脂材
料からなる単一体として形成されていることが好ましい。つま先部４０ａ，４０
ｂが相互に安着状態に当接されると、弧状部材の凸表面４８ａ，４８ｂが、図３
ＢＩＩＩに示されるように、対向しかつ相互方向に向けて延びる。このため、こ
れら凸表面４８ａ，４８ｂの間に挿入されるＰＣ基板あるいは柔軟なフラットリ
ボンケーブル端のような薄いコネクタ３２は、片持ち梁状部材４６ａ，４６ｂを
離す方向に付勢し、それらの間に平坦なコネクタ３２が安定して把持されるよう
にそれらを押圧する。
柔軟な弧状部材４６ａ，４６ｂの対面する表面４８ａ，４８ｂには、それぞれ
、薄くて平坦なコネクタ３２その他の電気的表面と導通状態に接触する電気的端
子を形成する金属製外装材が、接着されあるいは貼着されている。つま先部４０
ａ，４０ｂは、挿入されるコネクタ３２のストッパ部材として機能する。
ＰＣ基板あるいは柔軟な多導体フラットケーブルその他これに類するものを受
け入れる多導体コネクタは、ヘッド部材４２およびフット部材４４がそれらの間
に形成される多数の縦部材３６ａ，３６ｂとともに横方向に延びることにより形
成される。片持ち梁状部材４６ａ，４６ｂは、各々対となる縦部材３６ａ，３６
ｂの間に配置される。
図３ＢＩ，図３ＢＩＩ，図３ＢＩＩＩおよび図３Ｃは、全て、リボンケーブル
の「フィンガ」５２ａ，５２ｂが、どのようにして片持ち梁状部材４６ａ，４６
ｂの凸表面４８ａ，４８ｂに接着させられるのかをそれぞれ開示している。接着
は、繰り返される挿入および引き出しにも耐え得るエポキシセメントのような当
業者に周知の任意の方法によって行うことができる。
リボンケーブルのフィンガ５２ａ，５２ｂを凸表面４８ａ，４８ｂに接着され
た片持ち梁状部材４６ａ，４６ｂは、それぞれ、端子部５２ａにおいてリボンケ
ーブル５４と薄い部材３２との間に電気的な接触を形成する。他のリボンケーブ
ル上の導電体との接触は、以下に図４Ａ〜Ｄとの関連で記述される手段によって
、コネクタを介して行われる。
図３Ｃによれば、有効導体５８は端子５２ａに、信号処理電子装置を含むジャ
ンパ６０によって接続されていることが判る。導体５８は、１９８７年７月２４
日に本出願人に付与された米国特許第４６８０５５７号の教示に従い、接地面導
体６０ａ，６０ｂによってケーブル５４の反対表面上にバランスされている。
図４Ａ〜４Ｄは、図３Ａ〜３Ｃに関連して以下に記載される多導体雌コネクタ
により可能とされる構造を開示している。
図４Ａは、従来技術のマイクロストリップケーブル６２に取り付けられ、有効
電力および／または接地導体６０ａ〜６０ｆによりバランスされる信号導体５８
ａ〜５８ｆを有する多導体コネクタ５６を開示している。
図４Ｂは、多導体コネクタ５６ａ〜５６ｎの分解図を示しており、多数のＰＣ
基板を相互に接続するための多導体端子の構造を開示している。各多導体コネク
タ５６ａ〜５６ｎは、前記コネクタの他のものに、図３Ｃのケーブル５４、ある
いは、他の既存のケーブル、例えば、図４Ａの従来技術のマイクロストリップケ
ーブル６２、当業者に現在知られあるいは将来開発される可能性のある他の柔軟
なフラットリボンケーブル、あるいはそれらの組み合わせである柔軟なフラット
リボンケーブル６４ａ〜６４ｎによって接続されている。絶縁セパレータ７４Ａ
〜７４ｎが、押圧ブロック６８，７０によって一緒に加圧されかつ適当な手段に
よって締め付けられるケーブル６４ａ〜６４ｎの間に設けられている。各ケーブ
ル６４ａ〜６４ｎ、前記絶縁セパレータ７４ａ〜７４ｎおよびクランプブロック
７０は、多数の導通ピン７６ａ〜７６ｎによって貫通され、コネクタブロック７
２上に据え付けられている。ピン７６ａ〜７６ｎは、前記ケーブル６４ａ〜６４
ｎの反対側の面上の導体および特定のシステムの電圧および電気信号の要求に従
って選択された他のケーブル上の導体に、電気的に相互接続されている。コネク
タブロック７２は、交換可能に形成されていてもよい。
図４Ｃは、図４Ｂに分解された状態で示された構造を組み立てたものを開示し
ている。押圧ブロック６８，７０はケーブル６４ａ〜６４ｎを一緒にしっかりと
加圧しており、多導体雌コネクタ５６ａ〜５６ｎは、図示されるように、ＰＣ基
板をいつでも受け入れるように、円筒形態に放射状に広がっている。
図４Ｄは、コネクタ５６ａ〜５６ｎに挿入されたＰＣ基板３２ａ〜３２ｎを、
コネクタ５６ｎ＋１にまさに挿入されようとしているＰＣ基板３２ｎ＋１ととも
に開示している。
図５Ａは、図４Ｄの他の実施形態を分解図で示しており、ここでは、押圧ブロ
ック６８，７０およびコネクタブロック７２が、入／出力（Ｉ／Ｏ）コネクタ７
８およびパワーコネクタ８０によって置き換えられている。Ｉ／Ｏコネクタ７８
の導電性を有するピン８２ａ〜８２ｎおよびパワーコネクタ８０のピン８４ａ〜
８４ｎは、コネクタブロック７２の導電性を有するピン７６ａ〜７６ｎと同様の
機能を奏する。
図５Ｂは、図５Ａのものの組み立てられた構造を、ＰＣ基板３２ａ〜３２ｎの
端子エッジを多導体雌コネクタ５６ａ〜５６ｎに挿入させた状態で開示している
。
図６は、本発明の教示に従って構成された組み立てられた多基板システムを開
示している。パワーコネクタ８０は基部に配置され、Ｉ／Ｏコネクタ７８は上端
に配置されている。ＰＣ基板３２ａ〜３２ｎは、多動体雌コネクタ５６ａ〜５６
ｎに挿入されている。複数のスターあるいはアスタリスクコネクタ１０がこの構
造体の上端から下端までの内部の複数の地点において接続されている。内部温度
を安全かつ適正な動作制限内に保持するために、適当な冷却機能が、上部に配置
されており、かつ、成形シールドが、気流をＰＣ基板３２ａ〜３２ｎ上の温度感
知要素の周囲に指向させるようになっている。透明なあるいは不透明な外部シー
ルドは、内部の構成要素を保護する。
上記明細書の中で用いられている語句および表現は、説明の用語としてそこで
用いられているものであって、限定のためのものではなく、そのような語句およ
び表現の使用には、図示されあるいは記載された特徴あるいはそれらの部分と等
価なものを排除する意図はなく、本発明の範囲は、以下の請求の範囲によっての
み画定されあるいは限定されるものである。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，
ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ
Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ
，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，
ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ，
ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＮ，ＣＺ，Ｆ
Ｉ，ＧＥ，ＨＵ，ＪＰ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ
，ＬＴ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＮＯ，ＮＺ，ＰＬ，
ＲＯ，ＲＵ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，Ｕ
Ｚ，ＶＮ