DE19954942A1 - Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller - Google Patents
Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-ControllerInfo
- Publication number
- DE19954942A1 DE19954942A1 DE1999154942 DE19954942A DE19954942A1 DE 19954942 A1 DE19954942 A1 DE 19954942A1 DE 1999154942 DE1999154942 DE 1999154942 DE 19954942 A DE19954942 A DE 19954942A DE 19954942 A1 DE19954942 A1 DE 19954942A1
- Authority
- DE
- Germany
- Prior art keywords
- bus
- modules
- module
- controller
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Verbindung mehrerer Module einer Elektronik-Einrichtung mit einem Bus-Controller über einen Bus, insbesondere einen PCI- oder CPCI-Bus, sowie eine entsprechende Schaltungsanordnung. Um ein Verfahren mit den eingangs genannten Merkmalen und eine entsprechende Schaltungsanordnung zu schaffen, die es ermöglichen, ohne größeren Kostenaufwand und dennoch mit hoher Funktionssicherheit die Verbindung einer größeren Anzahl von Modulen mit einem Bus, insbesondere einem PCI- oder CPCI-Bus, und einem Bus-Controller herzustellen, ohne die räumliche Anordnung der Module festzulegen und auch ohne aufwendige und teure Teile wie z. B. Bus-bridge-controller mehrfach verwenden zu müssen, wird erfindungsgemäß vorgeschlagen, daß die Busleitung kurz gehalten wird, indem die Busanschlüsse der jeweiligen Module (0, 1, 2, 3) über getrennte Leitungen (6, 7, 8, 9) jeweils mit einem dem betreffenden Modul (0, 1, 2, 3) zugeordneten Busbuffer (10, 11, 12, 13) verbunden werden, und daß die Busbuffer (10, 11, 12, 13) ihrerseits mit dem für alle Busbuffer gemeinsamen Bus (5) verbunden werden.
Description
Die vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Verbindung mehrerer
Module einer Elektronik-Einrichtung mit einem Bus-Controller über einen Bus bzw. eine Buslei
tung, insbesondere eine PCI- oder CPCI-Busleitung, und weiterhin auch eine entsprechende
Vorrichtung, das heißt eine Schaltungsanordnung zur Herstellung einer Verbindung mehrerer
Module einer Elektronik-Einrichtung mit einem Bus-Controller über einen Bus, insbesondere
einen PCI- oder CPCI-Bus.
PCI steht dabei für einen Standard mit der ausführlichen Bezeichnung Peripheral Component
Interconnect und CPCI steht für die Bezeichnung Compact Peripheral Component Interconnect.
Der PCI-Standard ist sehr weit verbreitet und findet derzeit in allen gängigen Personal-
Computern Verwendung. Der CPCI-Standard wird vorwiegend im professionellen Bereich reali
siert und umfaßt vor allem zusätzlich zu den PCI-Spezifikationen noch sogenannte Hot-Swap-
Spezifikationen, die es ermöglichen sollen, Module während des Betriebs des übrigen Systems
ein- und auszubauen. Zu diesen Spezifikationen gehören voreilende Kontakte in den Steckver
bindern, um die Herstellung der Stromversorgung der Chips auf dem Modul sicherzustellen, be
vor die Signalleitungen kontaktieren. Dies ist notwendig, damit die Chips nicht durch unkontrol
lierte Querströme beschädigt werden.
Nacheilende Kontakte sind vorgesehen, um dem Restsystem zu signalisieren, daß das Modul
vollständig eingesteckt ist.
Darüber hinaus muß die Versorgungsspannung definiert beim Verbinden herauf und beim Tren
nen heruntergefahren werden, um keine Spannungseinbrüche oder Spannungsspitzen in dem
Restsystem zu erzeugen.
Schließlich ist ein sogenanntes "Precharging" von Signalleitungen auf dem Modul erforderlich,
um die beim Kontaktieren des Busses entstehenden Störungen von eventuell dort gerade ab
laufenden Datentransfers möglichst zu minimieren. Precharging bedeutet, daß das Spannungs
niveau der Signalleitungen auf einen Wert gebracht wird, der oberhalb des Grenzwertes für "low"
aber unterhalb des Grenzwertes für "high" liegt.
Allerdings ist es relativ aufwendig, das Precharging in der gewünschten Weise sicherzustellen,
wobei man auch mit erheblichen Aufwand Störungen nicht mit letzter Sicherheit ausschließen
kann.
Ein weiteres Problem sowohl des PCI- als auch des CPCI-Standards liegt darin, daß die elektri
schen Anforderungen an das Bussystem relativ hoch sind. Konkret läuft es darauf hinaus, daß
die gesamte Busleitung eine vorgegebene Maximallänge nicht übersteigen darf. Aus diesem
Grund ist die Anzahl der möglichen Steckplätze für Module bei PCI- bzw. CPCI-Systemen der
zeit auf maximal 4 (PCI) bzw 8 (CPCI) begrenzt. Auch dieses ist nur möglich, wenn die im allge
meinen in Form von gedruckten Schaltkreisplatinen vorliegenden Module dicht nebeneinander
und parallel zueinander angeordnet werden. Zwar sind auch andere Anordnungen grundsätzlich
zulässig, es wird dann jedoch schwierig und erfordert erheblichen Aufwand, die PCI-
Spezifikationen zu erfüllen. Ähnliche Einschränkungen gelten prinzipiell aber auch für andere
Bussysteme.
Darüber hinaus werden Anwendungen im Bereich der Telekommunikation, auch wenn der CPCI-
Standard verwendet wird, in aller Regel relativ flache Gehäuse benutzt, in denen die einzelnen
Module aufgrund ihrer Baugröße keineswegs aufrechtstehend parallel nebeneinander angeord
net werden können, sondern vielmehr flach parallel zur größten Ausdehnung des Gehäuses
angeordnet werden müssen. In einem solchen Fall können bestenfalls zwei Module in parallelen
Ebenen übereinander, oder aber ansonsten im wesentlichen nur in der selben Ebene nebenein
ander angeordnet werden. Auch versetzte Anordnungen sind eventuell möglich, so lange nicht
mehr als zwei Module bzw. Platinen überlappen.
Dies führt aber wiederum dazu, daß die Abstände der Buskontakte der einzelnen Module zuein
ander relativ groß werden, so daß schon die Abstände zwischen den Buskontakten von zwei
oder drei in einem Gehäuse oder gar in verschiedenen Gehäusen angeordneten Platinen eine
maximal zulässige Buslänge übersteigt bzw. die Erfüllung der PCI- und CPCI-Standards unmög
lich macht.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde,
ein Verfahren mit den eingangs genannten Merkmalen und eine entsprechende Schaltungsan
ordnung zu schaffen, die es ermöglichen, ohne größeren Kostenaufwand und dennoch mit hoher
Funktionssicherheit die Verbindung einer größeren Anzahl von Modulen mit einem Bus, insbe
sondere einem PCI- oder CPCI-Bus, und einem Bus-Controller herzustellen, ohne die räumliche
Anordnung der Module festzulegen und auch ohne aufwendige und teure Teile wie z. B. Bus-
bridge-controller mehrfach verwenden zu müssen.
Hinsichtlich des Verfahrens wird diese Aufgabe dadurch gelöst, daß die Busleitungen jedes ein
zelnen Moduls getrennt von den Busleitungen der anderen Module an jeweils einen, dem be
treffenden Modul zugeordneten Busbuffer angeschlossen werden, wobei die Busbuffer der ver
schiedenen Module in engem räumlichen Abstand zueinander mit einem gemeinsam zum Con
troller führenden Bus verbunden werden.
Hinsichtlich der Schaltungsanordnung wird die der Erfindung zugrundeliegende Aufgabe dadurch
gelöst, daß die Buskontakte jedes der Module über getrennte Leitungen mit jeweils einem, dem
betreffenden Modul zugeordneten Busbuffer verbunden sind, wobei die verschiedenen Busbuffer
ihrerseits mit einem gemeinsamen PCI- oder CPCI-Bus verbunden sind. Dies bedeutet konkret,
daß die Buskontakte der einzelnen Module nicht unmittelbar über die Busleitung miteinander
verbunden sind, sondern über Punkt-zu-Punkt-Verbindungen jeweils mit einem Busbuffer ver
bunden sind, wobei die Busbuffer ihrerseits in engem räumlichen Abstand angeordnet sind und
mit ihrem dem Modul abgewandten Ende mit einer gemeinsamen Busleitung verbunden sind.
Durch die Verwendung solcher Busbuffer, die relativ einfache und preiswerte Bauteile sind, ist es
möglich, die Busleitung relativ kurz zu halten, selbst wenn die einzelnen Module einen größeren
Abstand voneinander haben, als es hinsichtlich der Summe der Abstände für einen PCI- oder
CPCI-Bus zulässig bzw. funktionsfähig wäre.
Insbesondere sind die Busbuffer wesentlich kleinere Bauteile, die sich ohne weiteres auch in
größerer Zahl in engem räumlichen Abstand anordnen und mit einer gemeinsamen Busleitung
verbinden lassen. Auf diese Weise ist es möglich, die Zahl der Module, die - in diesem Falle indi
rekt - an einer gemeinsamen Busleitung hängen, deutlich zu erhöhen und insbesondere über die
Zahl der nach gängigen Standards auf 8 begrenzten Module zu vergrößern. Weiterhin müssen,
auch bei einer kleineren Anzahl von Modulen, diese nicht notwendigerweise in der üblichen eng
beieinanderliegenden parallelen Anordnung montiert werden, sondern sie können auch in der
selben Ebene nebeneinander liegen und es können Module einzeln oder auch paarweise (oder
in größerer Zahl) in jeweils einem Gehäuse angeordnet werden, wobei die Module aus verschie
denen Gehäusen über die Busbuffer mit der selben Busleitung und dem selben Bus-Controller
verbunden sind.
Auf diese Weise werden teure Bauteile, wie z. B. Bus-bridge-controller, vermieden bzw. in we
sentlich geringerer Zahl benötigt, als dies herkömmlich erforderlich war.
Bevorzugt ist eine Ausführungsform der Erfindung, bei welcher sogenannte Tristate-Busbuffer
Verwendung finden, das heißt Busbuffer, die in einen aktiven und einen inaktiven Zustand ge
bracht werden können, wobei der aktive Zustand letztlich zwei Zustände, nämlich "high" und
"low" umfaßt. Diese Tristate-Busbuffer werden in einer ersten Ausführungsform der Erfindung
von dem Controller gesteuert, und zwar unmittelbar über die Busleitungen. In einer zweiten Aus
führungsform ist die Ansteuerung der Tristate-Busbuffer von den jeweiligen Modulen her vorge
sehen.
Daneben ist in der bevorzugten Ausführungsform der Erfindung jedoch vorgesehen, daß die
einzelnen Module ihrerseits eine direkte Punkt-zu-Punkt-Verbindung mit dem Bus-Controller
aufweisen, jedoch nicht für eine Daten- und Adreßübertragung, sondern lediglich zu Steuerung
der Module bzw. für die Funktionskontrolle zwischen Bus-Controller und Modul.
Weiterhin ist einen Ausführungsform der Erfindung bevorzugt, bei welcher die einzelnen Steck
plätze der Module die sogenannten Hot-Swap-Spezifikationen erfüllen, die oben bereits be
schrieben wurden. Dieses ist aufgrund der effektiveren Trennung der eigentlichen Busleitung von
den Buskontakten der Module bzw. Steckplätze (und zwar aufgrund der zwischengeschalteten
Busbuffer) wesentlich leichter möglich, da auf diese Weise Störungen des Busses bei einem
Modulwechsel effektiver vermieden werden.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung werden
deutlich anhand der folgenden Beschreibung einer bevorzugten Ausführungsform und der dazu
gehörigen Figuren. Es zeigt:
Fig. 1 eine Schaltungsanordnung eines herkömmlichen Bussystems mit Modulen und
Fig. 2 eine Schaltungsanordnung gemäß der vorliegenden Erfindung.
In Fig. 1 erkennt man vier mit 0, 1, 2 und 3 bezeichnete Module, wobei es für die vorliegende
Erfindung im Prinzip auf die Art dieser Module nicht ankommt. In der Praxis können dies z. B.
Schnittstellen bzw. Modems für eine Datenübertragung sein, ebensogut kommen aber auch die
aus dem PC-Bereich bekannten Elemente wie Videokarten, Soundkarten, Modems, und andere
Steuereinheiten für periphere Geräte in Frage. Die einzelnen Module sind über Kontaktleitungen
6, 7, 8, 9 unmittelbar mit einer Busleitung 5 verbunden, die ihrerseits mit einem sogenannten
Bus-Bridge-PCI-Controller 4 verbunden ist. Die Busleitung kann ein Parallelbus aus z. B. 32 oder
64 Leitungen sein, wobei oft noch eine zusätzliche Leitung, eine sogenannte Paritätsleitung,
hinzugefügt ist. Im vorliegenden Beispiel wird die Gesamtzahl der Leitungen durch die in Klam
mern angegebene Zahl 33 beschrieben. Dabei steht das Kürzel ADP für Adressen, Daten und
Parität, das heißt die Informationen, welche über die 33 Leitungen insgesamt übermittelt werden.
Zusätzlich ist jeder der Module 0, 1, 2, 3 auch über direkte Steuerleitungen 16, 17, 18, 19 mit
dem Bus-Bridge-PCI-Controller 4 verbunden.
Da die einzelnen Module eine gewisse, nicht zu unterschreitende Baugröße haben, müssen sie
notwendigerweise in einem gewissen minimalen Abstand zueinander angeordnet werden, wobei
man im allgemeinen auf eine parallele Ausrichtung achtet, um ihre Abstände möglichst kurz zu
halten und damit auch die Abstände ihrer Kontakt mit der gemeinsamen Busleitung möglichst
kurz zu lassen, damit die Busleitung insgesamt nur eine geringe Länge haben muß. In der Praxis
übersteigt eine solche Buslänge selten einen Wert von 20 bis 30 cm.
Es ist klar, daß bei diesem bekannten System durch Hinzufügen jedes weiteren Moduls der Bus
jedoch verlängert werden muß. Aus diesem Grund ist bisher in der Praxis auch bei optimierter
Anordnung die Gesamtzahl der Module begrenzt worden, z. B. auf 8 bei dem CPCI Bus, wobei
konkret die Busleitung fest mit sogenannten Steckplätzen verbunden ist, in die dann die entspre
chenden Module in Form von gedruckten Schaltkreisplatinen mit ihren Kontakten eingesteckt
werden.
Fig. 2 zeigt im Unterschied hierzu eine Schaltungsanordnung gemäß der vorliegenden Erfin
dung, bei welcher die einzelnen Module nicht unmittelbar über die gemeinsame Busleitung mit
einander verbunden sind, sondern statt dessen jeder einzelne der Module 0, 1, 2, 3 individuell
über sogenannte Punkt-zu-Punkt-Verbindungen jeweils mit einem Tristate-Busbuffer 10, 11, 12,
13 verbunden ist. Diese Punkt-zu-Punkt-Verbindungen haben eine wesentlich bessere Stö
rungsfestigkeit als gemeinsam von mehreren Modulen verwendete Busleitungen. Auf diese Weise
werden nämlich wechselseitige Störungen der einzelnen Module bzw. Störungen der Busleitung,
die von jedem der Module ausgehen können, vermieden, da die Verbindung zwischen Modul
und der eigentlichen Busleitung 5 durch die Tristate-Busbuffer entkoppelt ist. Konkret werden -
wenn auch in sehr kurzer Zeit - die einzelnen Daten oder Bites beim Datenaustausch zwischen
Modul und Busleitung kurzzeitig in den Busbuffer ein- und zur anderen Seite hin wieder ausgele
sen, wobei dieser Vorgang nur wenige Nanosekunden benötigt, und von dem Bus-bridge-
controller gesteuert wird.
Wie man trotz der schematischen Darstellung schon anschaulich in Fig. 2 erkennt, können die
vier Busbuffer 10, 11, 12, 13 auf einem wesentlichen kürzeren Stück einer Busleitung 5 ange
ordnet werden, als dies bei den vergleichsweise großen Modulen 0, 1, 2, 3 möglich ist. Dies be
deutet konkret, daß auch eine größere Zahl von Modulen über die Busbuffer and die Busleitung
5 angeschlossen werden kann und das andererseits auch die einzelnen Module untereinander
eine größere Entfernung haben können, so daß man nicht auf bestimmte Bauformen entspre
chender EDV-Einrichtungen angewiesen ist.
Auch die Hot-Swap-Spezifikationen lassen sich aufgrund der Entkopplung der Busleitung von
den Modulen wesentlich leichter erfüllen, da insbesondere die Tristate-Busbuffer in einen inakti
ven Zustand versetzt werden können, in welchem eventuell von einem der gerade nicht am Da
tenaustausch beteiligten Module ausgehende Störungen nicht auf die Busleitung 5 gelangen,
und damit den Datenaustausch über den zu diesem Zeitpunkt gerade aktiven Tristate-Busbuffer
nicht stören können.
Gleichzeitig ist diese Lösung relativ preiswert, da es sich bei diesen Busbuffern um vergleichs
weise kostengünstige Teile handelt.
Claims (11)
1. Verfahren zur Herstellung einer Verbindung mehrerer Module einer Elektronik-Einrichtung mit
einem Bus-Controller über einen Bus, insbesondere einen PCI- oder CPCI-Bus, dadurch ge
kennzeichnet, daß die Busleitung kurz gehalten wird, indem die Busanschlüsse der jeweiligen
Module (0, 1, 2, 3) über getrennte Leitungen (6, 7, 8, 9) jeweils mit einem dem betreffenden
Modul (0, 1, 2, 3) zugeordneten Busbuffer (10, 11, 12, 13) verbunden werden, und daß die
Busbuffer (10, 11, 12, 13) ihrerseits mit dem für alle Busbuffer gemeinsamen Bus (5) verbun
den werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Teil der Module (0,
1, 2, 3) über individuelle, von den Busleitungen (6, 7, 8, 9) getrennte Steuerleitungen (16, 17,
18, 19) direkt mit dem Bus-Controller (4) verbunden werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anzahl der Module (0, 1,
2, 3) größer als 2 und die Summe der Abstände zwischen den Buskontakten der Module in
einer gegebenen, kürzest möglichen Reihenfolge derselben, einschließlich des Abstandes
zwischen dem Bus-Controller (4) und den Buskontakten des dem Controller (4) nächstliegen
den Moduls, größer ist als die nach PCI- oder CPCI-Standards definierte, maximale Buslän
ge, während der die Busbuffer (10, 11, 12, 13) und den Controller (4) verbindende Bus
kürzer als die nach PCI- oder CPCI-Standards maximal zulässige Buslänge ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Busbuffer Tristate Busbuffer sind, die
über die gemeinsame Busleitung (5) angesteuert werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Tristate Bus
buffer von den Modulen aus gesteuert werden.
6. Schaltungsanordnung zur Verbindung mehrerer Module einer Elektronik-Einrichtung mit einem
Bus-Controller über einen Bus, insbesondere eine PCI- oder CPCI-Busleitung, dadurch ge
kennzeichnet, daß die Busanschlüsse jedes Moduls (0, 1, 2, 3) über getrennte Leitungen (6,
7, 8, 9) mit jeweils einem, dem betreffenden Modul (0, 1, 2, 3) zugeordneten Busbuffer (10,
11, 12, 13) verbunden sind, wobei die verschiedenen Busbuffer (10, 11, 12, 13) ihrerseits mit
dem gemeinsamen Bus und dem Bus-Controller verbunden sind.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Anzahl der Module
größer als 2 ist und das die Summe der Abstände der Buskontakte der Module in einer kür
zest möglichen Reihenfolgen, einschließlich des Abstandes des Bus-Controllers von den
Buskontakten des dem Controller nächstliegenden Moduls, größer ist als die nach PCI- oder
CPCI-Standards zulässige Buslänge, während die Busbuffer so angeordnet sind, daß der sie
verbindende Bus kürzer ist als die nach PCI- oder CPCI zugelassene maximale Buslänge.
8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Busbuffer
Tristate-Busbuffer sind.
9. Schaltungsanordnung nach einem Ansprüche 6 bis 8, dadurch gekennzeichnet, daß von den
die Buskontakte mit den Busbuffern verbindenden Leitungen (6, 7, 8, 9) unabhängige Steuer
leitungen (16, 17, 18, 19) mindestens einen Teil der Module direkt mit dem Bus-Controller
verbinden.
10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die
Module teilweise in einer Ebene nebeneinander angeordnet sind.
11. Schaltungsanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die
Steckplätze der Module Hot-Swap-Spezifikationen erfüllen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999154942 DE19954942A1 (de) | 1999-11-16 | 1999-11-16 | Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999154942 DE19954942A1 (de) | 1999-11-16 | 1999-11-16 | Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19954942A1 true DE19954942A1 (de) | 2001-05-17 |
Family
ID=7929124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999154942 Withdrawn DE19954942A1 (de) | 1999-11-16 | 1999-11-16 | Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19954942A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677687B2 (en) * | 2001-10-23 | 2004-01-13 | Sun Microsystems, Inc. | System for distributing power in CPCI computer architecture |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697858A (en) * | 1986-02-07 | 1987-10-06 | National Semiconductor Corporation | Active bus backplane |
EP0256698A2 (de) * | 1986-08-06 | 1988-02-24 | E.I. Du Pont De Nemours And Company | Busstruktur mit konstanten elektrischen Eigenschaften |
EP0386938A2 (de) * | 1989-03-07 | 1990-09-12 | Hewlett-Packard Company | Rechnerbusstruktur, welche das Austauschen von Modulen während des Betriebs ermöglicht |
EP0488057A1 (de) * | 1990-11-21 | 1992-06-03 | Balu Balakrishnan | Integrierte Rückwandverbindungsarchitektur |
EP0515153A2 (de) * | 1991-05-23 | 1992-11-25 | The Whitaker Corporation | Aktiver elektrischer Verbinder |
EP0543565A1 (de) * | 1991-11-21 | 1993-05-26 | Sun Microsystems, Inc. | Verbindungsstruktur für elektrische Signale mit hoher Geschwindigkeit |
WO1995001028A1 (en) * | 1993-06-21 | 1995-01-05 | Apple Computer, Inc. | High speed dominant mode bus for differential signals |
WO1996009750A1 (en) * | 1994-09-20 | 1996-03-28 | Compton Peter M | Data processing device |
US5548734A (en) * | 1993-03-26 | 1996-08-20 | Intel Corporation | Equal length symmetric computer bus topology |
WO1997039608A1 (en) * | 1996-04-15 | 1997-10-23 | Arizona Digital, Inc. | Backplane for high speed data processing system |
DE19744620A1 (de) * | 1996-10-09 | 1998-05-20 | Fujitsu Ltd | Signalübertragungssystem zur Übertragung von Signalen zwischen LSI-Chips, Empfängerschaltung zur Verwendung in dem Signalübertragungssystem und Halbleiter-Speichervorrichtung, die das Signalübertragungssystem verwendet |
WO1998025209A1 (fr) * | 1996-12-05 | 1998-06-11 | Societe D'applications Industrielles Des Microprocesseurs | Procede d'echange d'informations numeriques entre cartes electroniques et systeme de connexion correspondant |
US5870325A (en) * | 1998-04-14 | 1999-02-09 | Silicon Graphics, Inc. | Memory system with multiple addressing and control busses |
US5930119A (en) * | 1998-02-26 | 1999-07-27 | Arizona Digital, Inc. | Backplane having reduced LC product |
WO1999046685A1 (fr) * | 1998-03-12 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Selecteur de bus et systeme de circuit integre |
US5966293A (en) * | 1997-12-15 | 1999-10-12 | Hewlett-Packard Company | Minimal length computer backplane |
US5968155A (en) * | 1995-08-23 | 1999-10-19 | Sun Microsystems, Inc. | Digital gate computer bus |
-
1999
- 1999-11-16 DE DE1999154942 patent/DE19954942A1/de not_active Withdrawn
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697858A (en) * | 1986-02-07 | 1987-10-06 | National Semiconductor Corporation | Active bus backplane |
EP0256698A2 (de) * | 1986-08-06 | 1988-02-24 | E.I. Du Pont De Nemours And Company | Busstruktur mit konstanten elektrischen Eigenschaften |
EP0386938A2 (de) * | 1989-03-07 | 1990-09-12 | Hewlett-Packard Company | Rechnerbusstruktur, welche das Austauschen von Modulen während des Betriebs ermöglicht |
EP0488057A1 (de) * | 1990-11-21 | 1992-06-03 | Balu Balakrishnan | Integrierte Rückwandverbindungsarchitektur |
EP0515153A2 (de) * | 1991-05-23 | 1992-11-25 | The Whitaker Corporation | Aktiver elektrischer Verbinder |
EP0543565A1 (de) * | 1991-11-21 | 1993-05-26 | Sun Microsystems, Inc. | Verbindungsstruktur für elektrische Signale mit hoher Geschwindigkeit |
US5548734A (en) * | 1993-03-26 | 1996-08-20 | Intel Corporation | Equal length symmetric computer bus topology |
WO1995001028A1 (en) * | 1993-06-21 | 1995-01-05 | Apple Computer, Inc. | High speed dominant mode bus for differential signals |
WO1996009750A1 (en) * | 1994-09-20 | 1996-03-28 | Compton Peter M | Data processing device |
US5968155A (en) * | 1995-08-23 | 1999-10-19 | Sun Microsystems, Inc. | Digital gate computer bus |
WO1997039608A1 (en) * | 1996-04-15 | 1997-10-23 | Arizona Digital, Inc. | Backplane for high speed data processing system |
DE19744620A1 (de) * | 1996-10-09 | 1998-05-20 | Fujitsu Ltd | Signalübertragungssystem zur Übertragung von Signalen zwischen LSI-Chips, Empfängerschaltung zur Verwendung in dem Signalübertragungssystem und Halbleiter-Speichervorrichtung, die das Signalübertragungssystem verwendet |
WO1998025209A1 (fr) * | 1996-12-05 | 1998-06-11 | Societe D'applications Industrielles Des Microprocesseurs | Procede d'echange d'informations numeriques entre cartes electroniques et systeme de connexion correspondant |
US5966293A (en) * | 1997-12-15 | 1999-10-12 | Hewlett-Packard Company | Minimal length computer backplane |
US5930119A (en) * | 1998-02-26 | 1999-07-27 | Arizona Digital, Inc. | Backplane having reduced LC product |
WO1999046685A1 (fr) * | 1998-03-12 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Selecteur de bus et systeme de circuit integre |
US5870325A (en) * | 1998-04-14 | 1999-02-09 | Silicon Graphics, Inc. | Memory system with multiple addressing and control busses |
Non-Patent Citations (2)
Title |
---|
56-143033 A * |
JP Patent Abstracts of Japan: 3- 57088 A * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677687B2 (en) * | 2001-10-23 | 2004-01-13 | Sun Microsystems, Inc. | System for distributing power in CPCI computer architecture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10036934B4 (de) | Hauptplatine | |
EP2068228B1 (de) | Datenverarbeitungssystem | |
DE3688778T2 (de) | Rückwandbus mit veränderlicher Länge. | |
DE69003891T2 (de) | Testvorrichtung für gedruckte Schaltungskarten und ihre Anwendung für das Testen von gedruckten Schaltungskarten, in Form einer Multiplex-Demultiplexeinrichtung für numerische Signale. | |
DD295039A5 (de) | Zusatzkarte mit automatischer anpassung an die schlitzposition | |
DE102015113257A1 (de) | Anschlusssystem für Schutzkarten eines Verteilungssystems und Rack, das ein solches System integriert | |
EP2531903A1 (de) | Bildschirmeinheit mit einem tastschirm | |
DE10302485B4 (de) | Feldbusanschaltung in Schaltanlagen | |
DE10148470A1 (de) | Vorrichtung und Verfahren zum elektrischen und mechanischen Verbinden von Komponenten eines Automatisierungssystems | |
DE19954942A1 (de) | Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller | |
DE69118152T2 (de) | Aufnahmestruktur für zu einem verteilten Computeraufbau gehörenden Terminaladapter | |
EP3564824B1 (de) | Schnittstellenanordnung auf einer systemplatine und computersystem | |
DE69028745T2 (de) | Aufbau eines zwei Bus enthaltenden Rechnersystems | |
DE4119584C2 (de) | ||
EP4312473B1 (de) | Modular aufgebautes automatisierungssystem | |
BE1031099B1 (de) | Vorrichtung mit externer, als flexibles Vernetzungssystem nutzbarer Schnittstelle | |
DE102008026538B4 (de) | Serversystem sowie zum Einsatz in dem Serversystem geeigneter Server und geeignetes Anschlussmodul | |
EP1363197A2 (de) | System zur Datenübertragung zwischen Mikrocomputereinrichtungen | |
DE102017111005A1 (de) | Verfahren zur Realisierung einer Diagnosefähigkeit von Nicht-Automotive-Steuergeräten in einem Automotive-Umfeld | |
DE19707298A1 (de) | Anordnung für ein modulares Baugruppensystem als Prozeßrechner Interface mit freier Busanpassung und Erweiterungsbus-Schnittstelle | |
DE19938429B4 (de) | Computer | |
EP0302351A2 (de) | Elektronisches Gerät | |
DE8905361U1 (de) | Codiervorrichtung für auf eine Rückwandverdrahtung aufsteckbare elektrische Baugruppe | |
EP2417532A1 (de) | Verfahren zur anbindung von slave-karten an ein bus-system | |
EP0263276A1 (de) | Vorrichtung zur Kopplung von Steckbaugruppen mechanisch und/oder signalmässig nicht kompatibler Bussysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |