JPH0950533A - グラフィックス表示装置 - Google Patents
グラフィックス表示装置Info
- Publication number
- JPH0950533A JPH0950533A JP7201952A JP20195295A JPH0950533A JP H0950533 A JPH0950533 A JP H0950533A JP 7201952 A JP7201952 A JP 7201952A JP 20195295 A JP20195295 A JP 20195295A JP H0950533 A JPH0950533 A JP H0950533A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- mode
- counting
- display device
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 モード切り換え手段によるモード切り換え周
期を一定に保ちながらも、新たに描画モードに移行した
フレームバッファに以前の未処理のコマンドに起因する
ノイズが生じないようなグラフィックス表示装置を提供
する。 【解決手段】 描画手段２により生成された画素データ
を格納する一対のフレームバッファ３，４を、前記描画
手段２からの画素データを書き込む描画モードと、書き
込まれた画素データを前記表示手段６に出力する表示モ
ードとの間で互いに異なるモードに切り換えるモード切
り換え手段８を備え、前記描画手段２による画素データ
の生成動作を停止させるリセット手段２ａと、表示手段
６における垂直同期信号を計数し、計数値が設定値にな
ると計数終了信号を出力する計数手段７とを設けて、前
記計数終了信号に基づいて前記モード切り換え手段８及
び前記リセット手段２ａを作動させるように構成する。
期を一定に保ちながらも、新たに描画モードに移行した
フレームバッファに以前の未処理のコマンドに起因する
ノイズが生じないようなグラフィックス表示装置を提供
する。 【解決手段】 描画手段２により生成された画素データ
を格納する一対のフレームバッファ３，４を、前記描画
手段２からの画素データを書き込む描画モードと、書き
込まれた画素データを前記表示手段６に出力する表示モ
ードとの間で互いに異なるモードに切り換えるモード切
り換え手段８を備え、前記描画手段２による画素データ
の生成動作を停止させるリセット手段２ａと、表示手段
６における垂直同期信号を計数し、計数値が設定値にな
ると計数終了信号を出力する計数手段７とを設けて、前
記計数終了信号に基づいて前記モード切り換え手段８及
び前記リセット手段２ａを作動させるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、グラフィックス表
示装置に関し、詳しくは、ホストプロセッサからの描画
コマンドに基づいて画素データを生成する描画手段と、
前記描画手段により生成された画素データを格納する一
対のフレームバッファと、前記フレームバッファに格納
された画素データを表示する表示手段と、前記一対のフ
レームバッファを、前記描画手段からの画素データを書
き込む描画モードと、書き込まれた画素データを前記表
示手段に出力する表示モードとの間で互いに異なるモー
ドに切り換えるモード切り換え手段とを備えて構成して
あるグラフィックス表示装置に関する。
示装置に関し、詳しくは、ホストプロセッサからの描画
コマンドに基づいて画素データを生成する描画手段と、
前記描画手段により生成された画素データを格納する一
対のフレームバッファと、前記フレームバッファに格納
された画素データを表示する表示手段と、前記一対のフ
レームバッファを、前記描画手段からの画素データを書
き込む描画モードと、書き込まれた画素データを前記表
示手段に出力する表示モードとの間で互いに異なるモー
ドに切り換えるモード切り換え手段とを備えて構成して
あるグラフィックス表示装置に関する。
【０００２】
【従来の技術】従来、この種のグラフィックス表示装置
では、ホストプロセッサからモード切り換えコマンドを
受信した描画手段が、前記モード切り換え手段に対して
作動信号を出力するように構成したものや、入力された
垂直同期信号をホストプロセッサ自身が計数して、計数
値が設定値になると前記モード切り換え手段に対して作
動信号を出力するように構成したものがあった。
では、ホストプロセッサからモード切り換えコマンドを
受信した描画手段が、前記モード切り換え手段に対して
作動信号を出力するように構成したものや、入力された
垂直同期信号をホストプロセッサ自身が計数して、計数
値が設定値になると前記モード切り換え手段に対して作
動信号を出力するように構成したものがあった。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
のグラフィックス表示装置では、以下に示す問題点があ
った。前者の場合には、一連の描画コマンドの後にモー
ド切り換えコマンドを送信すれば、必要な描画処理の終
了後にモードを切り換えることができるものの、モード
の切り換え周期を一定に保つことが困難となり、動画像
の場合には極めて見辛い画像になるという欠点があっ
た。ここに、一定時間内に処理が終了するように描画コ
マンド数を設定するのは、描画内容に左右されるために
極めて困難となる。後者の場合には、ホストプロセッサ
が直接的にモード切り換え手段を作動させることができ
るので、モードの切り換え周期を一定に保つことができ
るものの、描画手段において、モードの切り換え時期ま
でに送信した描画コマンドの処理が終了していない場合
には、新たに描画モードに移行したフレームバッファに
以前の未処理のコマンドが実行されて画素データが書き
込まれる結果、ノイズの原因になるという欠点があっ
た。本発明の目的は、上述した従来欠点を解消し、モー
ド切り換え手段によるモード切り換え周期を一定に保ち
ながらも、新たに描画モードに移行したフレームバッフ
ァに以前の未処理のコマンドに起因するノイズが生じな
いようなグラフィックス表示装置を提供する点にある。
のグラフィックス表示装置では、以下に示す問題点があ
った。前者の場合には、一連の描画コマンドの後にモー
ド切り換えコマンドを送信すれば、必要な描画処理の終
了後にモードを切り換えることができるものの、モード
の切り換え周期を一定に保つことが困難となり、動画像
の場合には極めて見辛い画像になるという欠点があっ
た。ここに、一定時間内に処理が終了するように描画コ
マンド数を設定するのは、描画内容に左右されるために
極めて困難となる。後者の場合には、ホストプロセッサ
が直接的にモード切り換え手段を作動させることができ
るので、モードの切り換え周期を一定に保つことができ
るものの、描画手段において、モードの切り換え時期ま
でに送信した描画コマンドの処理が終了していない場合
には、新たに描画モードに移行したフレームバッファに
以前の未処理のコマンドが実行されて画素データが書き
込まれる結果、ノイズの原因になるという欠点があっ
た。本発明の目的は、上述した従来欠点を解消し、モー
ド切り換え手段によるモード切り換え周期を一定に保ち
ながらも、新たに描画モードに移行したフレームバッフ
ァに以前の未処理のコマンドに起因するノイズが生じな
いようなグラフィックス表示装置を提供する点にある。
【０００４】
【課題を解決するための手段】この目的を達成するため
本発明によるグラフィックス表示装置の第一の特徴構成
は、特許請求の範囲の請求項１の欄に記載した通り、ホ
ストプロセッサからの描画コマンドに基づいて画素デー
タを生成する描画手段と、前記描画手段により生成され
た画素データを格納する一対のフレームバッファと、前
記フレームバッファに格納された画素データを表示する
表示手段と、前記一対のフレームバッファを、前記描画
手段からの画素データを書き込む描画モードと、書き込
まれた画素データを前記表示手段に出力する表示モード
との間で互いに異なるモードに切り換えるモード切り換
え手段とを備えて構成し、前記描画手段による画素デー
タの生成動作を停止させるリセット手段を設けて、前記
モード切り換え手段に対する作動信号を、前記リセット
手段によるリセット信号として入力するように構成して
ある点にある。本発明によるグラフィックス表示装置の
第二の特徴構成は、特許請求の範囲の請求項２の欄に記
載した通り、ホストプロセッサからの描画コマンドに基
づいて画素データを生成する描画手段と、前記描画手段
により生成された画素データを格納する一対のフレーム
バッファと、前記フレームバッファに格納された画素デ
ータを表示する表示手段と、前記一対のフレームバッフ
ァを、前記描画手段からの画素データを書き込む描画モ
ードと、書き込まれた画素データを前記表示手段に出力
する表示モードとの間で互いに異なるモードに切り換え
るモード切り換え手段とを備えて構成し、前記描画手段
による画素データの生成動作を停止させるリセット手段
と、前記表示手段における垂直同期信号を計数し、計数
値が設定値になると計数終了信号を出力する計数手段と
を設けて、前記計数終了信号に基づいて前記モード切り
換え手段及び前記リセット手段を作動させるように構成
してある点にある。本発明による表示装置の第三の特徴
構成は、特許請求の範囲の請求項３の欄に記載した通
り、上述の第二の特徴構成に加えて、前記計数手段にお
ける設定値が、前記ホストプロセッサにより設定され、
且つ、前記計数終了信号が前記ホストプロセッサに入力
されるものである点にある。
本発明によるグラフィックス表示装置の第一の特徴構成
は、特許請求の範囲の請求項１の欄に記載した通り、ホ
ストプロセッサからの描画コマンドに基づいて画素デー
タを生成する描画手段と、前記描画手段により生成され
た画素データを格納する一対のフレームバッファと、前
記フレームバッファに格納された画素データを表示する
表示手段と、前記一対のフレームバッファを、前記描画
手段からの画素データを書き込む描画モードと、書き込
まれた画素データを前記表示手段に出力する表示モード
との間で互いに異なるモードに切り換えるモード切り換
え手段とを備えて構成し、前記描画手段による画素デー
タの生成動作を停止させるリセット手段を設けて、前記
モード切り換え手段に対する作動信号を、前記リセット
手段によるリセット信号として入力するように構成して
ある点にある。本発明によるグラフィックス表示装置の
第二の特徴構成は、特許請求の範囲の請求項２の欄に記
載した通り、ホストプロセッサからの描画コマンドに基
づいて画素データを生成する描画手段と、前記描画手段
により生成された画素データを格納する一対のフレーム
バッファと、前記フレームバッファに格納された画素デ
ータを表示する表示手段と、前記一対のフレームバッフ
ァを、前記描画手段からの画素データを書き込む描画モ
ードと、書き込まれた画素データを前記表示手段に出力
する表示モードとの間で互いに異なるモードに切り換え
るモード切り換え手段とを備えて構成し、前記描画手段
による画素データの生成動作を停止させるリセット手段
と、前記表示手段における垂直同期信号を計数し、計数
値が設定値になると計数終了信号を出力する計数手段と
を設けて、前記計数終了信号に基づいて前記モード切り
換え手段及び前記リセット手段を作動させるように構成
してある点にある。本発明による表示装置の第三の特徴
構成は、特許請求の範囲の請求項３の欄に記載した通
り、上述の第二の特徴構成に加えて、前記計数手段にお
ける設定値が、前記ホストプロセッサにより設定され、
且つ、前記計数終了信号が前記ホストプロセッサに入力
されるものである点にある。
【０００５】以下に作用を説明する。第一の特徴構成に
よれば、描画モードにあるフレームバッファを表示モー
ドに切り換え、表示モードにあるフレームバッファを描
画モードに切り換えるモード切り換え手段に対するモー
ド切り換えのための作動信号を、描画手段による画素デ
ータの生成動作を停止させるリセット手段によるリセッ
ト信号として入力するので、フレームバッファのモード
切り換えに同期して描画手段による画素データの生成動
作が途中で停止されることになり、モード切り換え後に
描画モードに移行したフレームバッファに、直前に描画
モードにあったフレームバッファに対する描画コマンド
が実行されてノイズが発生するという事態が回避される
のである。第二の特徴構成によれば、描画モードにある
フレームバッファを表示モードに切り換え、表示モード
にあるフレームバッファを描画モードに切り換えるモー
ド切り換え手段に対するモード切り換えのための作動信
号を、表示手段における垂直同期信号を計数し、計数値
が設定値になると計数終了信号を出力する計数手段によ
る前記計数終了信号とすることにより、フレームバッフ
ァのモード切り換えを一定時間毎に確実に行えることに
なり、しかも、前記計数終了信号を、描画手段による画
素データの生成動作を停止させるリセット手段によるリ
セット信号として入力するので、フレームバッファのモ
ード切り換えに同期して描画手段による画素データの生
成動作が途中で停止されることになり、モード切り換え
後に描画モードに移行したフレームバッファに、直前に
描画モードにあったフレームバッファに対する描画コマ
ンドが実行されてノイズが発生するという事態が回避さ
れるのである。第三の特徴構成によれば、前記ホストプ
ロセッサが、垂直同期信号の１周期の時間１／６０秒の
整数倍の範囲でフレームバッファのモード切り換え時間
を可変設定できるので、一定時間での切り換えを可能と
しながら、描画内容に応じて適切な時間を容易にプログ
ラマブルに設定でき、しかも、上述の計数手段による計
数終了信号が前記ホストプロセッサに入力されると、新
たに描画モードに切り替わったフレームバッファに対す
る描画コマンドの送信開始時期をホストプロセッサ側で
判断できることになり、ホストプロセッサ内部での処理
効率を向上させることができるのである。
よれば、描画モードにあるフレームバッファを表示モー
ドに切り換え、表示モードにあるフレームバッファを描
画モードに切り換えるモード切り換え手段に対するモー
ド切り換えのための作動信号を、描画手段による画素デ
ータの生成動作を停止させるリセット手段によるリセッ
ト信号として入力するので、フレームバッファのモード
切り換えに同期して描画手段による画素データの生成動
作が途中で停止されることになり、モード切り換え後に
描画モードに移行したフレームバッファに、直前に描画
モードにあったフレームバッファに対する描画コマンド
が実行されてノイズが発生するという事態が回避される
のである。第二の特徴構成によれば、描画モードにある
フレームバッファを表示モードに切り換え、表示モード
にあるフレームバッファを描画モードに切り換えるモー
ド切り換え手段に対するモード切り換えのための作動信
号を、表示手段における垂直同期信号を計数し、計数値
が設定値になると計数終了信号を出力する計数手段によ
る前記計数終了信号とすることにより、フレームバッフ
ァのモード切り換えを一定時間毎に確実に行えることに
なり、しかも、前記計数終了信号を、描画手段による画
素データの生成動作を停止させるリセット手段によるリ
セット信号として入力するので、フレームバッファのモ
ード切り換えに同期して描画手段による画素データの生
成動作が途中で停止されることになり、モード切り換え
後に描画モードに移行したフレームバッファに、直前に
描画モードにあったフレームバッファに対する描画コマ
ンドが実行されてノイズが発生するという事態が回避さ
れるのである。第三の特徴構成によれば、前記ホストプ
ロセッサが、垂直同期信号の１周期の時間１／６０秒の
整数倍の範囲でフレームバッファのモード切り換え時間
を可変設定できるので、一定時間での切り換えを可能と
しながら、描画内容に応じて適切な時間を容易にプログ
ラマブルに設定でき、しかも、上述の計数手段による計
数終了信号が前記ホストプロセッサに入力されると、新
たに描画モードに切り替わったフレームバッファに対す
る描画コマンドの送信開始時期をホストプロセッサ側で
判断できることになり、ホストプロセッサ内部での処理
効率を向上させることができるのである。
【０００６】
【発明の実施の形態】以下に発明の実施の形態を説明す
る。グラフィックス表示装置は、図１に示すように、ホ
ストプロセッサ１からの描画コマンドに基づいて画素デ
ータを生成する描画手段２としてのグラフィックスプロ
セッサと、前記描画手段２により生成された画素データ
を格納する一対のフレームバッファ３，４及び隠面処理
用のＺバッファ５と、前記フレームバッファ３，４に格
納された画素データを表示する表示手段６と、前記一対
のフレームバッファ３，４を、前記描画手段２からの画
素データを書き込む描画モードと、書き込まれた画素デ
ータを前記表示手段６に出力する表示モードとの間で互
いに異なるモードに切り換えるモード切り換え手段８と
を備えて構成してある。前記描画手段２による画素デー
タの生成動作を停止させるリセット手段２ａと、前記表
示手段６における垂直同期信号（Ｖｓｙｎｃ）を計数
し、計数値が設定値になると計数終了信号を出力する計
数手段７とを設けて、前記計数終了信号に基づいて前記
モード切り換え手段８及び前記リセット手段２ａを作動
させるように構成してある。
る。グラフィックス表示装置は、図１に示すように、ホ
ストプロセッサ１からの描画コマンドに基づいて画素デ
ータを生成する描画手段２としてのグラフィックスプロ
セッサと、前記描画手段２により生成された画素データ
を格納する一対のフレームバッファ３，４及び隠面処理
用のＺバッファ５と、前記フレームバッファ３，４に格
納された画素データを表示する表示手段６と、前記一対
のフレームバッファ３，４を、前記描画手段２からの画
素データを書き込む描画モードと、書き込まれた画素デ
ータを前記表示手段６に出力する表示モードとの間で互
いに異なるモードに切り換えるモード切り換え手段８と
を備えて構成してある。前記描画手段２による画素デー
タの生成動作を停止させるリセット手段２ａと、前記表
示手段６における垂直同期信号（Ｖｓｙｎｃ）を計数
し、計数値が設定値になると計数終了信号を出力する計
数手段７とを設けて、前記計数終了信号に基づいて前記
モード切り換え手段８及び前記リセット手段２ａを作動
させるように構成してある。
【０００７】前記描画手段２は、前記ホストプロセッサ
１等に対するバスインターフェース部２ｂと、前記バス
インターフェース部２ｂを介して入力された描画コマン
ドを格納するＦＩＦＯ方式のコマンドバッファ部２ｃ
と、前記コマンドバッファ部２ｃに格納された描画コマ
ンドを逐次実行する描画処理部２ｄと、描画処理部２ｄ
により生成された画素データをフレームバッファ３，４
等に格納するメモリ制御部２ｅ等で構成してあるグラフ
ィックスプロセッサである。前記描画処理部２ｄは、座
標変換演算処理、クリッピング処理、光源処理等のジオ
メトリ処理を実行する第一処理部２１と、ジオメトリ処
理が終了したポリゴンに対して各頂点の色データとＺ値
等からポリゴンを構成する全ての画素の色とＺ値を補間
して求めた画素データを前記フレームバッファ３，４に
書き込むレンダリング処理を実行する第二処理部２２と
からなる三次元グラフィックス・パイプライン処理部を
構成し、各処理部２１、２２には、処理中のデータを破
棄して演算を停止するリセット手段２ａを設けてあり、
前記リセット手段２ａにリセット信号が入力されると、
前記三次元グラフィックス・パイプライン処理部による
画素データの生成動作が停止される。前記モード切り換
え手段８は、前記描画手段２により生成された画素デー
タをフレームバッファに格納すべく、前記描画手段２か
らアクセスされるバスラインＬ１により前記一対のフレ
ームバッファ３，４のうちの描画モードにあるフレーム
バッファがアクセスされるように選択するスイッチ回路
でなる第一選択回路８ａと、後述の画素データ読み出し
手段６ａによりアクセスされるバスラインＬ２を、前記
一対のフレームバッファ３，４のうちの表示モードにあ
るフレームバッファから画素データが読み出されるよう
に選択するスイッチ回路でなる第二選択回路８ｂとで構
成してある。前記表示手段６は、前記フレームバッファ
に格納された画素データを水平同期信号に同期して読み
出していく画素データ読み出し手段６ａと、読み出され
たデジタル信号をアナログ信号に変換するＤ／Ａ変換手
段６ｂと、変換されたアナログ信号により画面上に画像
を表示するＣＲＴ６ｃと、それら要素間の同期をとりな
がら表示処理するＣＲＴコントローラ６ｄ等で構成して
ある。前記計数手段７は、前記ＣＲＴコントローラ６ｄ
で生成され、前記ＣＲＴ６ｃにより画素データを表示さ
せるために必要なタイミング信号の一種である垂直同期
信号（Ｖｓｙｎｃ）のパルス数を計数するカウンタ回路
７ａと、前記ホストプロセッサ１により前記バスインタ
ーフェース部２ｂを介して設定された設定値と前記カウ
ンタ回路７ａによる計数値とを比較して等しくなったと
きに計数終了信号を出力する比較回路７ｂで構成してあ
る。
１等に対するバスインターフェース部２ｂと、前記バス
インターフェース部２ｂを介して入力された描画コマン
ドを格納するＦＩＦＯ方式のコマンドバッファ部２ｃ
と、前記コマンドバッファ部２ｃに格納された描画コマ
ンドを逐次実行する描画処理部２ｄと、描画処理部２ｄ
により生成された画素データをフレームバッファ３，４
等に格納するメモリ制御部２ｅ等で構成してあるグラフ
ィックスプロセッサである。前記描画処理部２ｄは、座
標変換演算処理、クリッピング処理、光源処理等のジオ
メトリ処理を実行する第一処理部２１と、ジオメトリ処
理が終了したポリゴンに対して各頂点の色データとＺ値
等からポリゴンを構成する全ての画素の色とＺ値を補間
して求めた画素データを前記フレームバッファ３，４に
書き込むレンダリング処理を実行する第二処理部２２と
からなる三次元グラフィックス・パイプライン処理部を
構成し、各処理部２１、２２には、処理中のデータを破
棄して演算を停止するリセット手段２ａを設けてあり、
前記リセット手段２ａにリセット信号が入力されると、
前記三次元グラフィックス・パイプライン処理部による
画素データの生成動作が停止される。前記モード切り換
え手段８は、前記描画手段２により生成された画素デー
タをフレームバッファに格納すべく、前記描画手段２か
らアクセスされるバスラインＬ１により前記一対のフレ
ームバッファ３，４のうちの描画モードにあるフレーム
バッファがアクセスされるように選択するスイッチ回路
でなる第一選択回路８ａと、後述の画素データ読み出し
手段６ａによりアクセスされるバスラインＬ２を、前記
一対のフレームバッファ３，４のうちの表示モードにあ
るフレームバッファから画素データが読み出されるよう
に選択するスイッチ回路でなる第二選択回路８ｂとで構
成してある。前記表示手段６は、前記フレームバッファ
に格納された画素データを水平同期信号に同期して読み
出していく画素データ読み出し手段６ａと、読み出され
たデジタル信号をアナログ信号に変換するＤ／Ａ変換手
段６ｂと、変換されたアナログ信号により画面上に画像
を表示するＣＲＴ６ｃと、それら要素間の同期をとりな
がら表示処理するＣＲＴコントローラ６ｄ等で構成して
ある。前記計数手段７は、前記ＣＲＴコントローラ６ｄ
で生成され、前記ＣＲＴ６ｃにより画素データを表示さ
せるために必要なタイミング信号の一種である垂直同期
信号（Ｖｓｙｎｃ）のパルス数を計数するカウンタ回路
７ａと、前記ホストプロセッサ１により前記バスインタ
ーフェース部２ｂを介して設定された設定値と前記カウ
ンタ回路７ａによる計数値とを比較して等しくなったと
きに計数終了信号を出力する比較回路７ｂで構成してあ
る。
【０００８】即ち、前記計数手段７による計数終了信号
は、前記ＣＲＴ６ｃに対する垂直同期信号（Ｖｓｙｎ
ｃ）の一周期にわたる時間１／６０秒を単位計数値とし
て、その時間の整数倍（前記ホストプロセッサ１による
設定値で指定される値）の時間が経過する度にパルス状
の信号として出力され、該計数終了信号が前記モード切
り換え手段８に入力されると、前記フレームバッファ
３，４のいずれか一方が描画モードから表示モードに切
り換えられ、他方が表示モードから描画モードに切り換
えられる。ここに、前記ホストプロセッサ１により指定
される設定値は特に限定するものではなく、描画内容に
より任意に設定すればよく、動きの速い動画像ほどその
周期を短くすることが好ましい。同時に、該計数終了信
号は、前記リセット手段２ａに入力され、前記三次元グ
ラフィックス・パイプライン処理部による画素データの
生成動作が停止されるとともに、前記コマンドバッファ
２ｃに格納されているコマンドが破棄される。さらに、
該計数終了信号が、前記ホストプロセッサ１の割り込み
処理信号端子に入力され、前記フレームバッファ３，４
のモードが切り換わったことを認識した前記ホストプロ
セッサ１は、切り換わる前に描画モードであったフレー
ムバッファに対する未送信の描画コマンドがあればその
送信を終了して、新たに描画モードに移行したフレーム
バッファに対する描画コマンドの送信を開始する。
は、前記ＣＲＴ６ｃに対する垂直同期信号（Ｖｓｙｎ
ｃ）の一周期にわたる時間１／６０秒を単位計数値とし
て、その時間の整数倍（前記ホストプロセッサ１による
設定値で指定される値）の時間が経過する度にパルス状
の信号として出力され、該計数終了信号が前記モード切
り換え手段８に入力されると、前記フレームバッファ
３，４のいずれか一方が描画モードから表示モードに切
り換えられ、他方が表示モードから描画モードに切り換
えられる。ここに、前記ホストプロセッサ１により指定
される設定値は特に限定するものではなく、描画内容に
より任意に設定すればよく、動きの速い動画像ほどその
周期を短くすることが好ましい。同時に、該計数終了信
号は、前記リセット手段２ａに入力され、前記三次元グ
ラフィックス・パイプライン処理部による画素データの
生成動作が停止されるとともに、前記コマンドバッファ
２ｃに格納されているコマンドが破棄される。さらに、
該計数終了信号が、前記ホストプロセッサ１の割り込み
処理信号端子に入力され、前記フレームバッファ３，４
のモードが切り換わったことを認識した前記ホストプロ
セッサ１は、切り換わる前に描画モードであったフレー
ムバッファに対する未送信の描画コマンドがあればその
送信を終了して、新たに描画モードに移行したフレーム
バッファに対する描画コマンドの送信を開始する。
【０００９】以下に他の実施の形態を説明する。上述し
た実施の形態では、計数終了信号が、前記ホストプロセ
ッサ１の割り込み処理信号端子に入力されるものを説明
したが、入力端子は割り込み処理信号端子に限定するも
のではない。上述した実施の形態では、計数手段７をホ
ストプロセッサ１の外部に構成するものを説明したが、
垂直同期信号（Ｖｓｙｎｃ）をホストプロセッサ１に入
力してホストプロセッサ１自身が計数を実行してもよ
い。この場合には、ホストプロセッサ１が、計数終了信
号をモード切り換え手段８及びリセット手段２ａに入力
することになる。
た実施の形態では、計数終了信号が、前記ホストプロセ
ッサ１の割り込み処理信号端子に入力されるものを説明
したが、入力端子は割り込み処理信号端子に限定するも
のではない。上述した実施の形態では、計数手段７をホ
ストプロセッサ１の外部に構成するものを説明したが、
垂直同期信号（Ｖｓｙｎｃ）をホストプロセッサ１に入
力してホストプロセッサ１自身が計数を実行してもよ
い。この場合には、ホストプロセッサ１が、計数終了信
号をモード切り換え手段８及びリセット手段２ａに入力
することになる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
モード切り換え手段によるモード切り換え周期を一定に
保ちながらも、新たに描画モードに移行したフレームバ
ッファに以前の未処理のコマンドに起因するノイズが生
じないようなグラフィックス表示装置を提供することが
できるようになった。
モード切り換え手段によるモード切り換え周期を一定に
保ちながらも、新たに描画モードに移行したフレームバ
ッファに以前の未処理のコマンドに起因するノイズが生
じないようなグラフィックス表示装置を提供することが
できるようになった。
【００１１】尚、特許請求の範囲の項に図面との対照を
便利にする為に符号を記すが、該記入により本発明は添
付図面の構成に限定されるものではない。
便利にする為に符号を記すが、該記入により本発明は添
付図面の構成に限定されるものではない。
【図１】グラフィックス表示装置のブロック構成図
１ ホストプロセッサ ２ 描画手段 ２ａ リセット手段 ３，４ フレームバッファ ６ 表示手段 ８ モード切り換え手段
Claims (3)
- 【請求項１】 ホストプロセッサ（１）からの描画コマ
ンドに基づいて画素データを生成する描画手段（２）
と、前記描画手段（２）により生成された画素データを
格納する一対のフレームバッファ（３，４）と、前記フ
レームバッファ（３，４）に格納された画素データを表
示する表示手段（６）と、前記一対のフレームバッファ
（３，４）を、前記描画手段（２）からの画素データを
書き込む描画モードと、書き込まれた画素データを前記
表示手段（６）に出力する表示モードとの間で互いに異
なるモードに切り換えるモード切り換え手段（８）とを
備えて構成してあるグラフィックス表示装置であって、 前記描画手段（２）による画素データの生成動作を停止
させるリセット手段（２ａ）を設けて、前記モード切り
換え手段（８）に対する作動信号を、前記リセット手段
（２ａ）によるリセット信号として入力するように構成
してあるグラフィックス表示装置。 - 【請求項２】 ホストプロセッサ（１）からの描画コマ
ンドに基づいて画素データを生成する描画手段（２）
と、前記描画手段（２）により生成された画素データを
格納する一対のフレームバッファ（３，４）と、前記フ
レームバッファ（３，４）に格納された画素データを表
示する表示手段（６）と、前記一対のフレームバッファ
（３，４）を、前記描画手段（２）からの画素データを
書き込む描画モードと、書き込まれた画素データを前記
表示手段（６）に出力する表示モードとの間で互いに異
なるモードに切り換えるモード切り換え手段（８）とを
備えて構成してあるグラフィックス表示装置であって、 前記描画手段（２）による画素データの生成動作を停止
させるリセット手段（２ａ）と、前記表示手段（６）に
おける垂直同期信号を計数し、計数値が設定値になると
計数終了信号を出力する計数手段（７）とを設けて、前
記計数終了信号に基づいて前記モード切り換え手段
（８）及び前記リセット手段（２ａ）を作動させるよう
に構成してあるグラフィックス表示装置。 - 【請求項３】 前記計数手段（７）における設定値が、
前記ホストプロセッサ（１）により設定され、且つ、前
記計数終了信号が前記ホストプロセッサ（１）に入力さ
れるものである請求項２記載のグラフィックス表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201952A JPH0950533A (ja) | 1995-08-08 | 1995-08-08 | グラフィックス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201952A JPH0950533A (ja) | 1995-08-08 | 1995-08-08 | グラフィックス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950533A true JPH0950533A (ja) | 1997-02-18 |
Family
ID=16449499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201952A Pending JPH0950533A (ja) | 1995-08-08 | 1995-08-08 | グラフィックス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950533A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933942B2 (en) | 2001-07-19 | 2005-08-23 | Nec Corporation | Display apparatus in which recovery time is short in fault occurrence |
| JP2007328774A (ja) * | 2006-05-08 | 2007-12-20 | Nvidia Corp | アーリーｚモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 |
| US8207975B1 (en) | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
-
1995
- 1995-08-08 JP JP7201952A patent/JPH0950533A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933942B2 (en) | 2001-07-19 | 2005-08-23 | Nec Corporation | Display apparatus in which recovery time is short in fault occurrence |
| JP2007328774A (ja) * | 2006-05-08 | 2007-12-20 | Nvidia Corp | アーリーｚモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 |
| JP4513108B2 (ja) * | 2006-05-08 | 2010-07-28 | エヌヴィディア コーポレイション | アーリーｚモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 |
| US8207975B1 (en) | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
| US8933933B2 (en) | 2006-05-08 | 2015-01-13 | Nvidia Corporation | Optimizing a graphics rendering pipeline using early Z-mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1959425B1 (en) | Image converting apparatus and image converting method | |
| US8026919B2 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
| JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
| KR100464421B1 (ko) | Ｏｓｄ프로세서 및 ｏｓｄ 데이터 프로세싱 방법 | |
| JP2001175218A (ja) | 画像表示装置 | |
| EP2346240B1 (en) | Image processing method and device, and imaging apparatus using the image processing device | |
| GB2485613A (en) | Display control device | |
| JPH0950533A (ja) | グラフィックス表示装置 | |
| WO2007122768A1 (ja) | 描画処理装置 | |
| KR20020004169A (ko) | 업/다운 스케일링 기능을 갖는 줌 버퍼 제어 회로 | |
| JP2007020112A (ja) | 映像信号処理装置、映像信号処理方法および撮像装置 | |
| JP2001069435A (ja) | プロジェクタの台形歪み補正回路 | |
| JPS6343950B2 (ja) | ||
| JPH07311568A (ja) | 画像出力方法および装置 | |
| JP2001155673A (ja) | 走査型電子顕微鏡 | |
| JP3585168B2 (ja) | 画像処理装置 | |
| JPS63175888A (ja) | 表示装置 | |
| JPH0950362A (ja) | 描画装置 | |
| JP2002014663A (ja) | 画像表示前処理装置および画像表示装置 | |
| CN115909988A (zh) | 一种oled时序转换方法及装置 | |
| JP2004333619A (ja) | 画像表示装置 | |
| JPH04261589A (ja) | グラフィック表示装置 | |
| JPH05181446A (ja) | 図形表示処理装置 | |
| JPH03109593A (ja) | 情報処理装置の表示装置 | |
| JPH04205483A (ja) | 図形描画方法およびその装置 |