JP4513108B2 - アーリーzモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 - Google Patents
アーリーzモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 Download PDFInfo
- Publication number
- JP4513108B2 JP4513108B2 JP2007123715A JP2007123715A JP4513108B2 JP 4513108 B2 JP4513108 B2 JP 4513108B2 JP 2007123715 A JP2007123715 A JP 2007123715A JP 2007123715 A JP2007123715 A JP 2007123715A JP 4513108 B2 JP4513108 B2 JP 4513108B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- engine
- early
- late
- rendering pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009877 rendering Methods 0.000 title claims description 124
- 238000012360 testing method Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 10
- 230000000717 retained effect Effects 0.000 claims description 4
- 239000012634 fragment Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000001801 Z-test Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Description
[0001]本発明の実施の形態は、広く、コンピュータグラフィックスに関するものであり、より詳細には、アーリー(early)Zモードを使用するグラフィックスレンダリングパイプラインの最適化に関するものである。
[0002]グラフィックスレンダリングエンジンは、一般に、データフロースタイルのパイプラインに編成された専用処理エンジンのセットによって構成されている。データフェッチエンジンの後において、セットアップエンジンが一般にグラフィックスレンダリングエンジンの最上層にある。このセットアップエンジンは、三角形のような幾何プリミティブを操作し、幾何プリミティブの変形又は簡略化された表現をラスタエンジンへ送出する。ラスタエンジンは、各幾何プリミティブと関連するピクセルカバレッジを求め、関連した奥行き値(Z値)を伴う陰影のないピクセルプリミティブの順次ストリームを生成する。そして、シェーダエンジンが、ラスタエンジンからの陰影のないピクセルの順次ストリームを操作し、陰影付きのピクセルのストリームを生成する。所与のピクセルの色の計算に加えて、一部のシェーダエンジンは、ピクセルのZ値を任意に、生成又は修正する。また、Zラスターオペレーション(ZROP)エンジンが、新しいピクセルが保存されるべきであるか、又は、廃棄されるべきであるかを、Zテストと呼ばれるオペレーションによって判定する。Zテストは、新しいピクセルの奥行き及びステンシルデータを、現在のデプスバッファ中の新しいピクセルのロケーションに前もって格納されている奥行き及びステンシルデータと比較する。ピクセルがZテストで存続すると、ZROPエンジンは、新しいピクセルの奥行き及びステンシルデータを現在のデプスバッファへ任意に書き込む。Zリゾルブエンジンは、Zテストの結果を、遅延バッファリングされたデータであって対応のピクセルに関連したデータにマージする。Zリゾルブエンジンは、Zテストで存続したピクセルをカラーラスターオペレーション(CROP)エンジンへ伝送し、Zテストで存続しなかったピクセルを廃棄する。カラーラスターオペレーション(CROP)エンジンは、新しいピクセルのカラーデータを更新し、現在のカラーバッファに書き込む。
EarlyZGlobalOK =
DepthReplaceShader == false; //シェーダはZを計算又は修正しない
EarlyZNoKillOK = //シェーダはフラグメントカバレッジに影響を与えない
AlphaTestEnable == false &&
AlphaToCovgEnable == false &&
ShaderPixelKillEnable == false &&
TextureColorKeyEnable == false;
EarlyZNoUpdateOK = //Z結果は格納されない
(DepthTestEnable == false ||
DepthWriteEnable == false) &&
(StencilTestEnable == false ||
(StencilMask == 0x0) &&
AllowEarlyZNoUpdate == true;;
EarlyZEnable = //アーリーZモードへ切り替えるためのレンダリング状態規準に適合
EarlyZGlobalOK &&
(EarlyZNoKillOK || EarlyZNoUpdateOK) &&
(EarlyZHysteresisFSM.AllowEarlyZ == true);
DepthReplaceShader :シェーダエンジンはZ値を計算又は変更する(通常は頂点Z値を補間するのに対して);
AlphaTestEnable :フラグメントアルファ値が参照値と比較され、指定された条件が満たされないならば、フラグメントを消す;
AlphaToCovgEnable :フラグメントアルファが、ラスタエンジンによって計算されたカバレッジマスクと論理積演算されるサンプルカバレッジマスクに変換される;
ShaderPixelKillEnable :フラグメントシェーダがフラグメントを消す;
TextureColorKeyEnable :テクスチャ値の基準とのカラーキー比較がフラグメントを消す;
DepthTestEnable :奥行きテスト(Zバッファリング)が有効にされる;
DepthWriteEnable :奥行きテストに合格する奥行き値がメモリに書き込まれる;
StencilTestEnable :ステンシルテストが有効にされる;
StencilMask :どのステンシルビットがメモリに書き込まれるかを示すビットマスク;
AllowEarlyZNoUpdate :EarlyZNoUpdateモードを許可する。EarlyZNoKillモードとは異なり、このモードは、Zテストがシェーダによって消されるフラグメントに対して実行されることがあるので、常に性能が勝っているとは限らない。
Claims (10)
- グラフィックスプリミティブを処理するための構成可能グラフィックスレンダリングパイプラインであって、
処理がアーリーZモードで進行すべきか、又は、レイトZモードで進行すべきかを決定するように構成されたセットアップエンジンと、
前記セットアップエンジンから幾何プリミティブを受け取り、前記幾何プリミティブを一以上のピクセルプリミティブに変換するように構成されたラスタエンジンと、
ピクセルプリミティブに関連する一以上のサンプルに対してシェーディングオペレーションを実行するように構成されたシェーダエンジンと、
前記サンプルの各々に対してZテストを実行するように構成されたZラスターオペレーション(ZROP)ユニットと、
各サンプルについて、該サンプルに関連する前記Zテストの結果に基づいて、該サンプルが保持されるべきか、又は、廃棄されるべきかを決定するように構成されたZリゾルブエンジンと、
前記シェーダエンジンと前記ZROPユニットとの間のデータフローパスを変更して、アーリーZモードとレイトZモードの両者をサポートするように構成されたプレラスターオペレーション(PROP)ユニットと、
を備え、
前記ピクセルプリミティブに関連する前記サンプルは、該グラフィックスレンダリングパイプラインがアーリーZモード用に構成されている場合に、最初に前記ZROPユニット及び前記Zリゾルブエンジンによって処理され、次に前記シェーダエンジンによって処理され、該サンプルは、該グラフィックスレンダリングパイプラインがレイトZモード用に構成されている場合に、最初に前記シェーダエンジンによって処理され、次に前記ZROPユニット及び前記Zリゾルブエンジンによって処理され、
前記セットアップエンジンが、前記グラフィックスレンダリングパイプラインがレイトZモード用に構成されている間に受け取った前記幾何プリミティブの個数を履歴カウントとして記録する履歴カウンタを有し、
前記セットアップエンジンが、前記履歴カウントがトリガ値に等しいときに、前記グラフィックスレンダリングパイプラインをアーリーZモードに切り替えることが可能になる、
グラフィックスレンダリングパイプライン。 - 前記セットアップエンジンが、前記幾何プリミティブに関連するレンダリング状態を評価して、アーリーZモードからレイトZモードへの変更、又は、レイトZモードからアーリーZモードへの変更が行われるべきであるか否かを決定するように構成されている、請求項1に記載のグラフィックスレンダリングパイプライン。
- 前記セットアップエンジンは、アーリーZモードからレイトZモード、又は、レイトZモードからアーリーZモードへの切り替え前に、フラッシュオペレーションを実行するように構成されている、請求項1又は2に記載のグラフィックスレンダリングパイプライン。
- 前記セットアップエンジンは、アーリーZモードからレイトZモードへの切り替え、又は、レイトZモードからアーリーZモードへの切り替えが行われるべきであると決定する際に、Zモードトークンを生成するように構成されており、
前記Zモードトークンは、該グラフィックスレンダリングパイプライン中を伝送され、受け取られたときに一以上のデータフローパス制御ユニットにモードを切り替えさせる、
請求項1〜3のいずれか一項に記載のグラフィックスレンダリングパイプライン。 - 前記Zモードトークンは、一以上のデータフローパス制御ユニットに、モードを切り替える前にローカルフラッシュオペレーションを開始させる、請求項4に記載のグラフィックスレンダリングパイプライン。
- 前記サンプルがピクセルである、請求項1〜5のいずれか一項に記載のグラフィックスレンダリングパイプライン。
- 前記セットアップエンジンが、アーリーZモードからレイトZモード、又は、レイトZモードからアーリーZモードへ切り替えるために、前記PROPユニットに前記シェーダエンジンと前記ZROPユニットとの間の前記データフローパスを変更するよう指示するように構成されている、請求項1〜6のいずれか一項に記載のグラフィックスレンダリングパイプライン。
- グラフィックスプリミティブを処理するように構成されたコンピュータシステムであって、
メモリと、
構成可能グラフィックスレンダリングパイプラインを有する処理ユニットと、
を備え、
前記グラフィックスレンダリングパイプラインが、
処理がアーリーZモードで進行すべきか、又は、レイトZモードで進行すべきかを決定するように構成されたセットアップエンジンと、
前記セットアップエンジンから幾何プリミティブを受け取り、前記幾何プリミティブを一以上のピクセルプリミティブに変換するように構成されたラスタエンジンと、
ピクセルプリミティブに関連する一以上のサンプルに対してシェーディングオペレーションを実行するように構成されたシェーダエンジンと、
前記サンプルの各々に対してZテストを実行するように構成されたZラスターオペレーション(ZROP)ユニットと、
各サンプルについて、該サンプルに関連する前記Zテストの結果に基づいて、該サンプルが保持されるべきか、又は、廃棄されるべきかを決定するように構成されたZリゾルブエンジンと、
前記シェーダエンジンと前記ZROPユニットとの間のデータフローパスを変更して、アーリーZモードとレイトZモードの両者をサポートするように構成されたプレラスターオペレーション(PROP)ユニットと、
を有し、
前記ピクセルプリミティブに関連する前記サンプルは、該グラフィックスレンダリングパイプラインがアーリーZモード用に構成されている場合に、最初に前記ZROPユニット及び前記Zリゾルブエンジンによって処理され、次に前記シェーダエンジンによって処理され、該サンプルは、該グラフィックスレンダリングパイプラインがレイトZモード用に構成されている場合に、最初に前記シェーダエンジンによって処理され、次に前記ZROPユニット及び前記Zリゾルブエンジンによって処理され、
前記セットアップエンジンが、前記グラフィックスレンダリングパイプラインがレイトZモード用に構成されている間に受け取った前記幾何プリミティブの個数を履歴カウントとして記録する履歴カウンタを有し、
前記セットアップエンジンが、前記履歴カウントがトリガ値に等しいときに、前記グラフィックスレンダリングパイプラインをアーリーZモードに切り替えることが可能になる、
コンピュータシステム。 - 前記セットアップエンジンが、前記幾何プリミティブに関連するレンダリング状態を評価して、アーリーZモードからレイトZモードへの変更、又は、レイトZモードからアーリーZモードへの変更が行われるべきであるか否かを決定するように構成されている、請求項8に記載のコンピュータシステム。
- 前記セットアップエンジンが、アーリーZモードからレイトZモード、又は、レイトZモードからアーリーZモードへの切り替え前にフラッシュオペレーションを実行するように構成されている、請求項8又は9に記載のコンピュータシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/430,635 US8933933B2 (en) | 2006-05-08 | 2006-05-08 | Optimizing a graphics rendering pipeline using early Z-mode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007328774A JP2007328774A (ja) | 2007-12-20 |
JP4513108B2 true JP4513108B2 (ja) | 2010-07-28 |
Family
ID=38660786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007123715A Active JP4513108B2 (ja) | 2006-05-08 | 2007-05-08 | アーリーzモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8933933B2 (ja) |
JP (1) | JP4513108B2 (ja) |
KR (1) | KR100899488B1 (ja) |
CN (1) | CN100565577C (ja) |
TW (1) | TWI378398B (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8766995B2 (en) | 2006-04-26 | 2014-07-01 | Qualcomm Incorporated | Graphics system with configurable caches |
US8933933B2 (en) * | 2006-05-08 | 2015-01-13 | Nvidia Corporation | Optimizing a graphics rendering pipeline using early Z-mode |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
US20070268289A1 (en) * | 2006-05-16 | 2007-11-22 | Chun Yu | Graphics system with dynamic reposition of depth engine |
US8884972B2 (en) | 2006-05-25 | 2014-11-11 | Qualcomm Incorporated | Graphics processor with arithmetic and elementary function units |
US8869147B2 (en) | 2006-05-31 | 2014-10-21 | Qualcomm Incorporated | Multi-threaded processor with deferred thread output control |
US8644643B2 (en) | 2006-06-14 | 2014-02-04 | Qualcomm Incorporated | Convolution filtering in a graphics processor |
US8766996B2 (en) | 2006-06-21 | 2014-07-01 | Qualcomm Incorporated | Unified virtual addressed register file |
US20080284780A1 (en) * | 2007-05-15 | 2008-11-20 | R-Ming Hsu | Method for enabling alpha-to-coverage transformation |
JP5536760B2 (ja) * | 2008-05-30 | 2014-07-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シェーダ列のための冗長方法及び装置 |
US9093040B2 (en) | 2008-05-30 | 2015-07-28 | Advanced Micro Devices, Inc. | Redundancy method and apparatus for shader column repair |
GB2475375B (en) * | 2008-06-04 | 2011-12-14 | Advanced Risc Mach Ltd | Graphics processing systems |
US9367487B1 (en) * | 2009-06-10 | 2016-06-14 | Nvidia Corporation | Mitigating main crossbar load using dedicated connections for certain traffic types |
AU2009202377A1 (en) * | 2009-06-15 | 2011-01-06 | Canon Kabushiki Kaisha | Combining overlapping objects |
US9142057B2 (en) * | 2009-09-03 | 2015-09-22 | Advanced Micro Devices, Inc. | Processing unit with a plurality of shader engines |
KR101719485B1 (ko) * | 2010-09-20 | 2017-03-27 | 삼성전자주식회사 | 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법 |
US9019292B2 (en) * | 2011-09-12 | 2015-04-28 | Microsoft Technology Licensing Llc | Reordering graph execution for processing optimization |
US9953455B2 (en) * | 2013-03-13 | 2018-04-24 | Nvidia Corporation | Handling post-Z coverage data in raster operations |
US10008029B2 (en) | 2013-05-31 | 2018-06-26 | Nvidia Corporation | Updating depth related graphics data |
KR20150042095A (ko) | 2013-10-10 | 2015-04-20 | 삼성전자주식회사 | 드로우 커맨드들의 처리 순서를 재조정하여 프레임을 렌더링하는 장치 및 방법 |
US9697580B2 (en) * | 2014-11-10 | 2017-07-04 | Qualcomm Incorporated | Dynamic pipeline for graphics processing |
US10002404B2 (en) * | 2015-04-15 | 2018-06-19 | Mediatek Singapore Pte. Ltd. | Optimizing shading process for mixed order-sensitive and order-insensitive shader operations |
KR102472131B1 (ko) * | 2015-09-03 | 2022-11-29 | 삼성전자주식회사 | 쉐이더 프로그램을 생성하는 방법 및 장치 |
US9824458B2 (en) * | 2015-09-23 | 2017-11-21 | Qualcomm Incorporated | Dynamically switching between late depth testing and conservative depth testing |
GB2543866B (en) * | 2016-03-07 | 2017-11-01 | Imagination Tech Ltd | Task assembly for SIMD processing |
US20180082464A1 (en) * | 2016-09-16 | 2018-03-22 | Tomas G. Akenine-Moller | Apparatus and method for an efficient 3d graphics pipeline |
US10540808B2 (en) * | 2016-09-16 | 2020-01-21 | Intel Corporation | Hierarchical Z-culling (HiZ) optimization for texture-dependent discard operations |
US10943389B2 (en) * | 2016-12-09 | 2021-03-09 | Advanced Micro Devices, Inc. | Removing or identifying overlapping fragments after z-culling |
US10706612B2 (en) * | 2017-04-01 | 2020-07-07 | Intel Corporation | Tile-based immediate mode rendering with early hierarchical-z |
US11170555B2 (en) | 2019-11-27 | 2021-11-09 | Arm Limited | Graphics processing systems |
US11210821B2 (en) * | 2019-11-27 | 2021-12-28 | Arm Limited | Graphics processing systems |
US11216993B2 (en) | 2019-11-27 | 2022-01-04 | Arm Limited | Graphics processing systems |
US11210847B2 (en) | 2019-11-27 | 2021-12-28 | Arm Limited | Graphics processing systems |
CN116703689B (zh) * | 2022-09-06 | 2024-03-29 | 荣耀终端有限公司 | 一种着色器程序的生成方法、装置和电子设备 |
GB2624430A (en) * | 2022-11-17 | 2024-05-22 | Advanced Risc Mach Ltd | Graphics processors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950533A (ja) * | 1995-08-08 | 1997-02-18 | Kubota Corp | グラフィックス表示装置 |
JP2002269583A (ja) * | 2000-08-23 | 2002-09-20 | Nintendo Co Ltd | 描画モードに基づいて隠面処理の順番を動的に再構成する方法および装置 |
US6734861B1 (en) * | 2000-05-31 | 2004-05-11 | Nvidia Corporation | System, method and article of manufacture for an interlock module in a computer graphics processing pipeline |
JP2006338542A (ja) * | 2005-06-03 | 2006-12-14 | Mitsubishi Electric Corp | グラフィック装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5798770A (en) * | 1995-03-24 | 1998-08-25 | 3Dlabs Inc. Ltd. | Graphics rendering system with reconfigurable pipeline sequence |
US6222550B1 (en) * | 1998-12-17 | 2001-04-24 | Neomagic Corp. | Multiple triangle pixel-pipelines with span-range pixel interlock for processing separate non-overlapping triangles for superscalar 3D graphics engine |
US7034828B1 (en) * | 2000-08-23 | 2006-04-25 | Nintendo Co., Ltd. | Recirculating shade tree blender for a graphics system |
US6999076B2 (en) * | 2001-10-29 | 2006-02-14 | Ati Technologies, Inc. | System, method, and apparatus for early culling |
JP3761085B2 (ja) * | 2001-11-27 | 2006-03-29 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理装置及びその構成部品、レンダリング処理方法 |
US6828978B2 (en) * | 2002-02-28 | 2004-12-07 | David B. Buehler | Bucket-sorting graphical rendering apparatus and method |
US6930684B2 (en) * | 2002-09-27 | 2005-08-16 | Broadizon, Inc. | Method and apparatus for accelerating occlusion culling in a graphics computer |
US7633506B1 (en) * | 2002-11-27 | 2009-12-15 | Ati Technologies Ulc | Parallel pipeline graphics system |
US7268779B2 (en) * | 2002-12-24 | 2007-09-11 | Intel Corporation | Z-buffering techniques for graphics rendering |
KR100510131B1 (ko) * | 2003-01-29 | 2005-08-26 | 삼성전자주식회사 | 픽셀 캐쉬 및 이를 이용한 3차원 그래픽 가속 장치 및 방법 |
US7978194B2 (en) | 2004-03-02 | 2011-07-12 | Ati Technologies Ulc | Method and apparatus for hierarchical Z buffering and stenciling |
US20050195198A1 (en) * | 2004-03-03 | 2005-09-08 | Anderson Michael H. | Graphics pipeline and method having early depth detection |
US7724263B2 (en) * | 2004-05-14 | 2010-05-25 | Nvidia Corporation | System and method for a universal data write unit in a 3-D graphics pipeline including generic cache memories |
US8860721B2 (en) * | 2006-03-28 | 2014-10-14 | Ati Technologies Ulc | Method and apparatus for processing pixel depth information |
US8933933B2 (en) * | 2006-05-08 | 2015-01-13 | Nvidia Corporation | Optimizing a graphics rendering pipeline using early Z-mode |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
US20070268289A1 (en) * | 2006-05-16 | 2007-11-22 | Chun Yu | Graphics system with dynamic reposition of depth engine |
-
2006
- 2006-05-08 US US11/430,635 patent/US8933933B2/en active Active
-
2007
- 2007-04-28 CN CNB2007100972412A patent/CN100565577C/zh not_active Expired - Fee Related
- 2007-05-02 TW TW096115609A patent/TWI378398B/zh active
- 2007-05-07 KR KR1020070044151A patent/KR100899488B1/ko active IP Right Grant
- 2007-05-08 JP JP2007123715A patent/JP4513108B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950533A (ja) * | 1995-08-08 | 1997-02-18 | Kubota Corp | グラフィックス表示装置 |
US6734861B1 (en) * | 2000-05-31 | 2004-05-11 | Nvidia Corporation | System, method and article of manufacture for an interlock module in a computer graphics processing pipeline |
JP2002269583A (ja) * | 2000-08-23 | 2002-09-20 | Nintendo Co Ltd | 描画モードに基づいて隠面処理の順番を動的に再構成する方法および装置 |
JP2006338542A (ja) * | 2005-06-03 | 2006-12-14 | Mitsubishi Electric Corp | グラフィック装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI378398B (en) | 2012-12-01 |
US20070257905A1 (en) | 2007-11-08 |
CN100565577C (zh) | 2009-12-02 |
US8933933B2 (en) | 2015-01-13 |
CN101101667A (zh) | 2008-01-09 |
JP2007328774A (ja) | 2007-12-20 |
TW200821985A (en) | 2008-05-16 |
KR20070108823A (ko) | 2007-11-13 |
KR100899488B1 (ko) | 2009-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4513108B2 (ja) | アーリーzモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化 | |
US8207975B1 (en) | Graphics rendering pipeline that supports early-Z and late-Z virtual machines | |
JP5538750B2 (ja) | グラフィックス処理システム | |
US7814303B2 (en) | Execution of a sequence of vector instructions preceded by a swizzle sequence instruction specifying data element shuffle orders respectively | |
JP5512803B2 (ja) | ベクトル命令を取り扱うためのデータ処理装置および方法 | |
US7904700B2 (en) | Processing unit incorporating special purpose register for use with instruction-based persistent vector multiplexer control | |
KR101107394B1 (ko) | 명령어 차단 시퀀서 로직을 갖는 다중 실행 유닛 처리 유닛 | |
US7904699B2 (en) | Processing unit incorporating instruction-based persistent vector multiplexer control | |
US20160098856A1 (en) | Using tiling depth information in hidden surface removal in a graphics processing system | |
US11010954B2 (en) | Efficient redundant coverage discard mechanism to reduce pixel shader work in a tile-based graphics rendering pipeline | |
KR960003047B1 (ko) | 분기명령 실행전에 분기후의 명령을 병렬처리하는 병렬처리 장치 및 그의 병렬처리 방법 | |
US20230230319A1 (en) | Method and graphics processing system for rendering one or more fragments having shader-dependent properties | |
JPH0736848A (ja) | 情報処理装置および処理方法 | |
JP2020506474A (ja) | アウトオブオーダのピクセルシェーダのエクスポート | |
CN113744121A (zh) | 任务合并 | |
JP2007094986A (ja) | シミュレーション装置およびシミュレーション方法 | |
US20200234484A1 (en) | Graphics processing systems | |
JP3830236B2 (ja) | クイック・デコード命令を用いるための方法およびデータ処理システム | |
US6707831B1 (en) | Mechanism for data forwarding | |
US7200739B2 (en) | Generation of modified command sequence from original command by feeding back for subsequent modification based on decode control signal | |
JP7474779B2 (ja) | 命令順序付け | |
CN117274026A (zh) | 在图形处理系统中处理具有着色器依赖性特性的片段 | |
GB2601637A (en) | Method and graphics processing system for rendering one or more fragments having shader-dependent properties | |
KR100631396B1 (ko) | 반도체장치 | |
JP5387526B2 (ja) | 制御装置およびチューニング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4513108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |