JPH0936031A - 半導体回路製造用現像装置及びその使用方法 - Google Patents

半導体回路製造用現像装置及びその使用方法

Info

Publication number
JPH0936031A
JPH0936031A JP20660695A JP20660695A JPH0936031A JP H0936031 A JPH0936031 A JP H0936031A JP 20660695 A JP20660695 A JP 20660695A JP 20660695 A JP20660695 A JP 20660695A JP H0936031 A JPH0936031 A JP H0936031A
Authority
JP
Japan
Prior art keywords
wafer
developing
developing solution
plate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20660695A
Other languages
English (en)
Other versions
JP3318641B2 (ja
Inventor
Toshiyuki Ishimaru
敏之 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20660695A priority Critical patent/JP3318641B2/ja
Publication of JPH0936031A publication Critical patent/JPH0936031A/ja
Application granted granted Critical
Publication of JP3318641B2 publication Critical patent/JP3318641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 レジスト上に盛る現像液の厚さを必要以上に
厚くすることなく温度を一定に保つことにより、現像液
の無駄な消費を省きレジストの溶解速度を一定に保って
パターニングの均一性を向上させた半導体回路製造用現
像装置およびその使用方法を提供する。 【構成】 表面に現像すべきレジスト層2が形成された
ウエハ1の裏面側を真空吸着する真空チャック4と、前
記ウエハ1の周縁部に配設するスペーサ部材11と、こ
のスペーサ部材11を介して前記ウエハ1上に載置さ
れ、このウエハ表面上に所定高さの現像液充填空間12
を形成する現像プレート6と、この現像プレート6の温
度を一定に保持するための温調手段9、10とからな
り、前記現像プレート6は、前記現像液充填空間12に
連通する現像液入口7をウエハ外縁部近傍に有し、その
反対側の外縁部近傍に現像液出口8を有する。前記現像
液入口7が現像液出口8より低い位置となるようにウエ
ハ1を傾斜させた状態で現像プレート6をウエハ上に載
置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体回路製造用現
像装置及びその使用方法に関する。より詳しくは、リソ
グラフィー工程におけるレジストパターニングのための
現像装置およびその使用方法に関するものである。
【0002】
【従来の技術】半導体回路製造におけるリソグラフィー
処理工程において、ウエハ上のレジストを露光現像して
回路パターンが形成され、このレジストパターンを介し
てウエハあるいは下地層のエッチングや成膜処理が行わ
れる。このレジストパターンを形成する場合、露光した
レジスト上に現像液を塗布してレジストを現像液で覆う
ことにより現像を行う。
【0003】図2は従来のレジスト現像方法を示す。ウ
エハ1の表面に露光したレジスト層2が形成されてい
る。このウエハ1の裏面側から真空吸引口3を有する真
空チャック4により吸着しウエハ1を固定保持する。こ
の状態でウエハ表面に現像液5を塗布してウエハ上に液
盛りする。この場合、現像液5は表面張力によりウエハ
表面に約2mmの厚さに盛られる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
現像方法においては、現像液が空気にさらされるため、
周囲温度の影響を受けて現像液の温度が変化する。この
温度変化によりレジストの溶解速度が変化して回路パタ
ーンの線幅均一性が悪化する。
【0005】また、ウエハ上に均一に現像液を分布させ
るために液厚を必要以上に厚くして液盛りしなければな
らず、通常の市販の現像液を用いた場合に化学量論的に
必要とされる厚さは約50μmであるのに対し、従来は
約2mmの厚さに液盛りしているため現像液が無駄に消
費されていた。
【0006】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、レジスト上に盛る現像液の厚さを必
要以上に厚くすることなく温度を一定に保つことによ
り、現像液の無駄な消費を省くとともにレジストの溶解
速度を一定に保ってパターニングの均一性を向上させた
半導体回路製造用現像装置およびその使用方法の提供を
目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、表面に現像すべきレジスト層が形成さ
れたウエハの裏面側を真空吸着する真空チャックと、前
記ウエハの周縁部に配設するスペーサ部材と、このスペ
ーサ部材を介して前記ウエハ上に載置され、このウエハ
表面上に所定厚さの現像液充填空間を形成する現像プレ
ートと、この現像プレートの温度を一定に保持するため
の温調手段とからなり、前記現像プレートは、前記現像
液充填空間に連通する現像液入口をウエハ外縁部近傍に
有し、その反対側の外縁部近傍に現像液出口を有するこ
とを特徴とする半導体回路製造用現像装置を提供する。
【0008】さらに本発明では、表面に現像すべきレジ
スト層が形成されたウエハの裏面側を真空吸着する真空
チャックと、前記ウエハの周縁部に配設するスペーサ部
材と、このスペーサ部材を介して前記ウエハ上に載置さ
れ、このウエハ表面上に所定厚さの現像液充填空間を形
成する現像プレートと、この現像プレートの温度を一定
に保持するための温調手段とからなり、前記現像プレー
トは、前記現像液充填空間に連通する現像液入口をウエ
ハ外縁部近傍に有し、その反対側の外縁部近傍に現像液
出口を有する半導体回路製造用現像装置の使用方法であ
って前記現像液入口が現像液出口より低い位置となるよ
うにウエハを傾斜させた状態で現像プレートをウエハ上
に載置することを特徴とする半導体回路製造用現像装置
の使用方法を提供する。
【0009】スペーサ部材を介して必要な厚さの現像液
充填空間がウエハ表面と現像プレート間に形成される。
この空間内に現像液を流しこんでウエハ表面のレジスト
を現像する。このとき現像液入口を出口より低い位置に
設け、現像液を下側から上側に流すことにより、ウエハ
全面に均一に現像液がいきわたるとともに気泡の残留を
防止し、現像不良を防止することができる。現像液は温
度調整された現像プレートで覆われ蒸発しないで必要な
厚さに保持されるため、現像液の無駄が省かれるととも
に一定温度に保持されてパターンの線幅の均一性が向上
する。
【0010】
【実施例】図1は、本発明の実施例に係る現像装置の構
成図である。ウエハ1の表面に露光したレジスト層2が
形成されている。このウエハ1の裏面側から真空吸引口
3を有する真空チャック4により吸着しウエハ1を固定
保持する。このウエハ1の上面の外周縁部に沿って、ス
ペーサとなる所定厚さhのパッド11が設けられる。こ
のパッド11を介してウエハ1上に現像プレート6が設
置される。従って、この現像プレート6とウエハ1のレ
ジスト層2との間には厚さhの空間12が形成され、こ
こに現像液が充填される。hは50μm〜2mmであ
り、現像処理条件等に応じて適当に選定する。
【0011】現像プレート6は、ウエハ1の外縁端部近
傍に位置する現像液入口7を有し、その反対側端部近傍
に現像液出口8を有する。現像液は入口7から現像液充
填空間12内に導入され、出口8から排出される。この
とき、ウエハ1の表面が水平面Hに対し角度θだけ傾斜
するように真空チャック4を傾斜させた状態でウエハ1
を保持する。この状態で、現像プレート6の現像液入口
7が現像液出口8より低い位置になるように現像プレー
ト6をウエハ1上に設置する。これにより、現像液はウ
エハ全面上を下側から上側に向かって均一に流通すると
ともにウエハ面上に気泡を残留させずに流し出す。
【0012】現像プレート6には、冷媒入口9および冷
媒出口10が形成され内部を一定温度(例えば23℃)
に温度調整された純水等の冷却媒体が循環する。これに
より、現像プレート6の温度が一定に保たれ、従って、
ウエハ面上の現像液温度が同様に一定に保たれる。
【0013】なお、現像液入口7は傾斜した低い側の位
置の複数ヵ所に形成してもよいし、あるいは円弧状に形
成してもよい。また現像液出口8についても同様に高い
側の位置の複数ヵ所に形成してもよいし、あるいは円弧
状に形成してもよい。
【0014】
【発明の効果】以上説明したように、本発明において
は、パッドを介して所定間隔を保持した状態で温度を一
定に保たれた現像プレートを設け、この現像プレートと
ウエハとの間の空間に傾斜したウエハ表面に沿って下か
ら上に向かって現像液を流すため、現像液が外気にふれ
ることなく蒸発作用が抑えられ、従来に比べ少ない量で
均一にレジストを覆うことができ現像液の無駄を省くこ
とができる。また、現像液の温度を常に最適な一定温度
に保つことができるため、最良の状態で現像を行うこと
ができパターニングの線幅の均一性の向上が図られ半導
体製品の品質の向上が達成される。
【図面の簡単な説明】
【図1】 本発明の実施例に係る半導体製造用現像装置
の構成を示す断面図である。
【図2】 従来の半導体回路製造における現像方法の説
明図である。
【符号の説明】
1:ウエハ、2:レジスト層、3:真空吸引口、4:真
空チャック、5:レジスト、6:現像プレート、7:現
像液入口、8:現像液出口、9:冷媒入口、10:冷媒
出口、11:パッド、12:現像液充填空間。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面に現像すべきレジスト層が形成され
    たウエハの裏面側を真空吸着する真空チャックと、 前記ウエハの周縁部に配設するスペーサ部材と、 このスペーサ部材を介して前記ウエハ上に載置され、こ
    のウエハ表面上に所定厚さの現像液充填空間を形成する
    現像プレートと、 この現像プレートの温度を一定に保持するための温調手
    段とからなり、 前記現像プレートは、前記現像液充填空間に連通する現
    像液入口をウエハ外縁部近傍に有し、その反対側の外縁
    部近傍に現像液出口を有することを特徴とする半導体回
    路製造用現像装置。
  2. 【請求項2】 表面に現像すべきレジスト層が形成され
    たウエハの裏面側を真空吸着する真空チャックと、 前記ウエハの周縁部に配設するスペーサ部材と、 このスペーサ部材を介して前記ウエハ上に載置され、こ
    のウエハ表面上に所定厚さの現像液充填空間を形成する
    現像プレートと、 この現像プレートの温度を一定に保持するための温調手
    段とからなり、 前記現像プレートは、前記現像液充填空間に連通する現
    像液入口をウエハ外縁部近傍に有し、その反対側の外縁
    部近傍に現像液出口を有する半導体回路製造用現像装置
    の使用方法であって 前記現像液入口が現像液出口より低い位置となるように
    ウエハを傾斜させた状態で現像プレートをウエハ上に載
    置することを特徴とする半導体回路製造用現像装置の使
    用方法。
JP20660695A 1995-07-20 1995-07-20 半導体回路製造用現像装置及びその使用方法 Expired - Fee Related JP3318641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20660695A JP3318641B2 (ja) 1995-07-20 1995-07-20 半導体回路製造用現像装置及びその使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20660695A JP3318641B2 (ja) 1995-07-20 1995-07-20 半導体回路製造用現像装置及びその使用方法

Publications (2)

Publication Number Publication Date
JPH0936031A true JPH0936031A (ja) 1997-02-07
JP3318641B2 JP3318641B2 (ja) 2002-08-26

Family

ID=16526179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20660695A Expired - Fee Related JP3318641B2 (ja) 1995-07-20 1995-07-20 半導体回路製造用現像装置及びその使用方法

Country Status (1)

Country Link
JP (1) JP3318641B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184685A (ja) * 2000-12-19 2002-06-28 Risotetsuku Japan Kk 現像方法
KR100492431B1 (ko) * 2000-12-21 2005-05-31 가부시끼가이샤 도시바 기판 처리 장치 및 이를 이용한 기판 처리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184685A (ja) * 2000-12-19 2002-06-28 Risotetsuku Japan Kk 現像方法
KR100492431B1 (ko) * 2000-12-21 2005-05-31 가부시끼가이샤 도시바 기판 처리 장치 및 이를 이용한 기판 처리 방법

Also Published As

Publication number Publication date
JP3318641B2 (ja) 2002-08-26

Similar Documents

Publication Publication Date Title
JP4121122B2 (ja) 熱処理装置および熱処理装置内温度制御方法
JPH0936031A (ja) 半導体回路製造用現像装置及びその使用方法
US6713239B2 (en) Developing method and developing apparatus
JP2675766B2 (ja) フォトレジスト塗布方法及びその装置
JP3393082B2 (ja) 現像方法および現像装置
JPH11267961A (ja) 研磨パッド、研磨装置および研磨方法
JPH11233406A (ja) 基板処理方法及びその装置
JP4263559B2 (ja) 現像処理装置及び現像処理方法
JP2770338B2 (ja) 現像方法
JP2871747B2 (ja) 処理装置
JP2712392B2 (ja) レジスト現像方法
JPS61104621A (ja) ポジレジスト現像装置
JPH08186100A (ja) プラズマ処理装置及びプラズマ処理方法
JPH10135127A (ja) 基板現像装置
JP3623369B2 (ja) 半導体製造装置
JPH1022191A (ja) ウエハの薬液処理装置およびその方法
JPH05243145A (ja) 半導体製造工程の現像方法及び現像装置
JPH11186240A (ja) 基板処理装置
JPH04298017A (ja) 現像装置又はウェットエッチング装置における温度安定化法及び装置
JP2588854B2 (ja) 現像装置
JPS62133720A (ja) 半導体製造装置
JP2712415B2 (ja) レジスト現像方法
TW567536B (en) Substrate developing-apparatus
JP2005129555A (ja) 現像方法及びそれに用いる現像装置
JPH05198495A (ja) 現像方法及び現像装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees