JPH09330945A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09330945A
JPH09330945A JP15062996A JP15062996A JPH09330945A JP H09330945 A JPH09330945 A JP H09330945A JP 15062996 A JP15062996 A JP 15062996A JP 15062996 A JP15062996 A JP 15062996A JP H09330945 A JPH09330945 A JP H09330945A
Authority
JP
Japan
Prior art keywords
reference position
bonding
stage
lead
recognized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15062996A
Other languages
Japanese (ja)
Inventor
Makoto Kumada
誠 熊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15062996A priority Critical patent/JPH09330945A/en
Publication of JPH09330945A publication Critical patent/JPH09330945A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method by which the productivity of a wire bonding process can be improved by realizing wire bonding with high positional accuracy by performing pre-lead recognition by recognizing and correcting the reference positions of inner leads at bonding positions. SOLUTION: The arbitrary reference position of a lead frame carried onto a first stage 2 for pre-lead recognition is recognized with a camera 1 for recognizing pre-lead and the inner leads to the reference position are recognized. Then the lead frame is carried onto a second stage 5 and the reference position is recognized with a recognition camera 3, and thereafter, the positional data of the inner leads are read out from the recognized results of the reference position. From the coordinate data of the same reference position, thereafter, the inner leads are wire-bonded to the electrode pads of a semiconductor element with a bonding head 4 by correcting the variation (X, Y, θ) of the reference position between first and second stages 2 and 5, pitch errors of the stages (along X- and Y-axes), magnification errors of the cameras, etc.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置の組立
工程の中のワイヤーボンド工程において、ボンディング
位置とインナーリードのボンディング位置との認識を同
時並行的に行なうプレ認識に関するものであり、位置ズ
レを防止し、インナーリードの認識時間を低減して生産
性を向上させることができる半導体装置の製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to pre-recognition for simultaneously and simultaneously recognizing a bonding position and a bonding position of an inner lead in a wire bonding process in a semiconductor device assembling process. The present invention relates to a method for manufacturing a semiconductor device, which is capable of preventing the above-mentioned problems and reducing the recognition time of the inner leads to improve the productivity.

【０００２】[0002]

【従来の技術】近年、半導体装置の製造方法のワイヤー
ボンディング工程では、生産性向上のために、ボンディ
ング位置の手前で予め位置を認識するプレ認識が行なわ
れている。2. Description of the Related Art In recent years, in a wire bonding process of a method of manufacturing a semiconductor device, pre-recognition for recognizing a position is performed before the bonding position in order to improve productivity.

【０００３】以下、プレ認識を採用した従来の半導体装
置の製造方法について説明する。従来の半導体装置の製
造方法のワイヤーボンド工程において、プレリード認識
のためのインナーリードの認識方法としては、まずボン
ディング位置より１ピッチ手前のリードフレームのイン
ナーリードの基準位置とそれを基に個々のインナーリー
ドを認識した後、１ピッチ分リードフレームを搬送し、
ボンディング位置である半導体素子の電極パッドの基準
位置とそれを基に電極パッドを認識し、そして１ピッチ
手前で認識した個々のインナーリードの認識データを読
み戻して、インナーリードと電極パッドとをワイヤーボ
ンディングするものであった。またこのワイヤーボンデ
ィングの間に１ピッチ手前に搬送されている次の被ワイ
ヤーボンディングのインナーリードの認識を行なうもの
であった。A conventional method of manufacturing a semiconductor device using pre-recognition will be described below. In the wire bonding process of the conventional semiconductor device manufacturing method, as a method of recognizing the inner lead for recognizing the pre-lead, first, the reference position of the inner lead of the lead frame one pitch before the bonding position and the individual inner wires based on the reference position After recognizing the lead, carry the lead frame for one pitch,
The reference position of the electrode pad of the semiconductor element, which is the bonding position, and the electrode pad are recognized on the basis of the reference position, and the recognition data of each inner lead recognized one pitch before is read back to wire the inner lead and the electrode pad. It was to bond. In addition, during this wire bonding, the inner lead of the next wire bonding to be carried, which is conveyed one pitch before, is recognized.

【０００４】以上のように従来は、１ピッチ手前のイン
ナーリードの認識とワイヤボンディングを同時並行的に
行なうことでボンディングの生産性を向上させていた。As described above, conventionally, the productivity of bonding is improved by simultaneously recognizing the inner lead one pitch before and performing wire bonding in parallel.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら従来の半
導体装置の製造方法では、そのワイヤーボンデイング工
程のプレリード認識において、１ピッチ手前ではインナ
ーリードの認識を行なうが、ワイヤーボンディングする
ボンディング位置ではインナーリードの認識を行なわ
ず、事前に認識した認識データを読み戻すだけであっ
た。そのため、ボンディング位置でインナーリードの位
置を読み戻して、インナーリードと半導体素子の電極パ
ッドとをワイヤーボンドした場合、搬送途中での位置ズ
レ等によりボンディング位置の精度に不安が残り、イン
ナーリードのリードピッチが微細になればなるほど、ボ
ンディング位置のズレを起こすことになり、生産性向上
と逆行してボンディング精度が低下するという課題があ
った。However, in the conventional method for manufacturing a semiconductor device, the inner lead is recognized one pitch before in the pre-lead recognition in the wire bonding step, but the inner lead is recognized at the bonding position for wire bonding. Instead, the recognition data recognized in advance was read back. Therefore, when the position of the inner lead is read back at the bonding position and the inner lead and the electrode pad of the semiconductor element are wire-bonded, the accuracy of the bonding position remains uncertain due to misalignment during transportation, and the inner lead lead The finer the pitch is, the more the bonding position is displaced, which is contrary to the improvement in productivity and there is a problem that the bonding accuracy is lowered.

【０００６】本発明は、このような課題を解決するもの
で、ボンディング位置において、事前に認識したインナ
ーリード位置の認識データを読み戻す方法を改善するも
のであり、ボンディング位置でインナーリードの基準位
置を認識して補正を加え、プレリード認識による位置精
度の高いワイヤーボンディングを実現し、ワイヤーボン
ド工程の生産性を向上させることができる半導体装置の
製造方法を提供することを目的とする。The present invention solves such a problem, and improves a method of reading back the recognition data of the inner lead position recognized in advance at the bonding position. The reference position of the inner lead at the bonding position is improved. It is an object of the present invention to provide a semiconductor device manufacturing method capable of realizing wire bonding with high positional accuracy by pre-lead recognition by recognizing and correcting the above, and improving productivity in the wire bonding process.

【０００７】[0007]

【課題を解決するための手段】前記従来のようなボンデ
ィング工程でのプレ認識の課題を解決するために、本発
明の半導体装置の製造方法は、そのボンディング工程の
プレ認識において、リードフレームをボンディング位置
に順次搬送してワイヤーボンディングする際、ボンディ
ング位置より手前の第１ステージで予めインナーリード
の相対座標を把握するためにリードフレーム内に設けた
基準位置を認識して基準位置に対するインナーリードの
相対位置として第１の基準位置データを得た後、そのリ
ードフレームをボンディング位置である第２ステージへ
搬送後には、第１ステージで認識した同一の基準位置を
認識して第２の基準位置データを得て、その第１ステー
ジで得た第１の基準位置データと第２ステージで得た第
２の基準位置データとの変動を補正して、ワイヤーボン
ディングする半導体装置の製造方法である。In order to solve the problem of pre-recognition in the conventional bonding process, the method of manufacturing a semiconductor device according to the present invention uses a lead frame for bonding in the pre-recognition of the bonding process. When the wires are sequentially transported to the position and wire bonding is performed, the reference position provided in the lead frame in order to grasp the relative coordinates of the inner lead in advance on the first stage before the bonding position is recognized, and the relative position of the inner lead to the reference position is recognized. After the first reference position data is obtained as the position, the lead frame is conveyed to the second stage, which is the bonding position, and then the same reference position recognized by the first stage is recognized to obtain the second reference position data. The first reference position data obtained in the first stage and the second reference position data obtained in the second stage By correcting the variation of a method of manufacturing a semiconductor device for wire bonding.

【０００８】[0008]

【発明の実施の形態】前記構成の通り、プレリード認識
によるインナーリードの座標は、任意の基準位置に対す
る相対位置として定まるため、プレリード認識のステー
ジ（第１ステージ）とボンディングステージ（第２ステ
ージ）との間で基準位置が、変動あるいはカメラの倍率
差やＸＹステージのピッチ移動量差が発生しても、ボン
ディングステージ上で再度基準位置のみを認識すること
で、インナーリードの座標を合わせ込むことができるの
で、位置認識精度を向上させることができ、生産性を向
上させ、かつ位置ズレのないボンディングを実現するこ
とができる。BEST MODE FOR CARRYING OUT THE INVENTION As described above, since the coordinates of the inner lead by the pre-lead recognition are determined as the relative position with respect to an arbitrary reference position, the pre-lead recognition stage (first stage) and the bonding stage (second stage) are Even if the reference position fluctuates, a camera magnification difference or a pitch movement amount difference of the XY stage occurs, the coordinates of the inner lead can be adjusted by recognizing only the reference position again on the bonding stage. Therefore, the position recognition accuracy can be improved, the productivity can be improved, and the bonding without the positional deviation can be realized.

【０００９】以下、本発明の一実施形態について図面を
参照しながら説明する。まず、本実施形態の半導体装置
の製造方法におけるワイヤーボンディング工程で用いる
ワイヤーボンディング装置の構成について説明する。図
１は本実施形態の半導体装置の製造方法で用いるワイヤ
ーボンディング装置の構成を示した構成図である。An embodiment of the present invention will be described below with reference to the drawings. First, the configuration of the wire bonding apparatus used in the wire bonding step in the method for manufacturing a semiconductor device of this embodiment will be described. FIG. 1 is a configuration diagram showing the configuration of a wire bonding apparatus used in the method for manufacturing a semiconductor device of this embodiment.

【００１０】図１に示すように、本実施形態のワイヤー
ボンディング装置は、ワイヤーボンディングする前に、
予め１ピッチ分手前でリードフレームのインナーリード
の基準位置を認識するプレリード認識用カメラ１を備え
た第１ステージ２と、リードフレーム上の半導体素子と
インナーリードの基準位置を認識する認識カメラ３と、
ワイヤーボンディングするためのボンディングヘッド４
とを備えた第２ステージ５とより構成されている。な
お、第１ステージ２、第２ステージ５は、それぞれ基準
位置の座標データを格納したり、読み出したりするため
のデータ処理部を当然有しているものである。また第１
ステージ２、第２ステージ５は、それぞれＸ，Ｙ，θの
移動が可能な可動ステージであり、位置ズレを補正する
動作を有するものである。As shown in FIG. 1, the wire bonding apparatus of the present embodiment, before wire bonding,
A first stage 2 having a pre-lead recognition camera 1 that recognizes the reference position of the inner lead of the lead frame in advance by one pitch, and a recognition camera 3 that recognizes the reference positions of the semiconductor element and the inner lead on the lead frame. ,
Bonding head 4 for wire bonding
And a second stage 5 having Each of the first stage 2 and the second stage 5 naturally has a data processing unit for storing and reading the coordinate data of the reference position. Also the first
The stage 2 and the second stage 5 are movable stages capable of moving in X, Y, and θ, respectively, and have an operation of correcting a positional deviation.

【００１１】そしてその動作は、まずプレリード認識用
の第１ステージ２に搬送された被ワイヤーボンディング
のリードフレームの任意の基準位置、例えば半導体素子
表面の電極パッドの２箇所をプレリード認識用カメラ１
により認識し、その基準位置に対するインナーリードの
認識を行ない、そして第２ステージ５にそのリードフレ
ームを搬送し、認識カメラ３により、基準位置を認識
し、その基準位置の認識からインナーリード位置のデー
タ読み出しを行ない、この同一の基準位置の座標データ
から、第１ステージ２、第２ステージ５の２つのステー
ジ間での基準位置の変動（Ｘ，Ｙ，θ）やステージ（Ｘ
Ｙ軸）のピッチ誤差やカメラ倍率誤差などを補正して、
ボンディングヘッド４により、インナーリードと半導体
素子の電極パッドとをワイヤーボンドするものである。In the operation, first, an arbitrary reference position of the lead frame to be wire-bonded, which has been conveyed to the first stage 2 for pre-lead recognition, for example, two positions of the electrode pads on the surface of the semiconductor element, is detected by the camera 1 for pre-lead recognition.
The inner lead is recognized with respect to the reference position, the lead frame is conveyed to the second stage 5, the reference position is recognized by the recognition camera 3, and the data of the inner lead position is recognized from the recognition of the reference position. Readout is performed, and based on the coordinate data of the same reference position, fluctuations (X, Y, θ) of the reference position between the two stages of the first stage 2 and the second stage 5 and the stage (X
Correct the pitch error (Y axis) and camera magnification error,
The inner head and the electrode pad of the semiconductor element are wire-bonded by the bonding head 4.

【００１２】次に本実施形態の半導体装置の製造方法と
して、プレ認識を用いたワイヤーボンディング方法につ
いて説明する。図２は、本実施形態のプレ認識でのリー
ドフレームの基準位置を示す平面図である。Next, a wire bonding method using pre-recognition will be described as a method of manufacturing the semiconductor device of this embodiment. FIG. 2 is a plan view showing the reference position of the lead frame in the pre-recognition of this embodiment.

【００１３】図２に示すように、リードフレーム６のイ
ンナーリード７を認識するために、ボンディングされた
半導体素子８の電極パッド９群の対角に位置する電極パ
ッドを任意の基準位置１０ａ，１０ｂとしている。As shown in FIG. 2, in order to recognize the inner lead 7 of the lead frame 6, the electrode pads located diagonally of the electrode pad 9 group of the bonded semiconductor element 8 are set to arbitrary reference positions 10a and 10b. I am trying.

【００１４】図２に示すように基準位置を設定したリー
ドフレーム６に対して、図１に示したワイヤーボンディ
ング装置により、ワイヤーボンディングする際、プレ認
識として、まず、ボンディング位置である第２ステージ
５よりも手前でリードフレーム６上の個々のインナーリ
ード７とともにインナーリード７の相対座標を把握する
ために、第１ステージ２上において、図２に示した任意
の基準位置である電極パッド９に設定した基準位置１０
ａ，１０ｂを認識し、基準位置１０ａ，１０ｂに対する
個々のインナーリード７の相対位置（第１の基準位置デ
ータ）を求める。そしてそのリードフレーム６を第２ス
テージ５のボンディング位置へ搬送後には、第２ステー
ジ５において、前記と同一の基準位置１０ａ，１０ｂで
ある電極パッド９を認識し、第２の基準位置データを求
めるとともに、前記インナーリード７の基準位置データ
を第２ステージ５にリードフレーム６が搬送された時点
で読み出し、この同一の基準位置の２つの座標データ
（第１の基準位置データ、第２の基準位置データ）か
ら、２つのステージ間での基準位置の変動（ＸＹθ）や
ステージ（ＸＹ軸）のピッチ誤差やカメラ倍率誤差など
の値を得た後、補正を行ない、ボンディングヘッド４に
よりワイヤーボンディングするものである。したがって
本実施形態の半導体装置の製造方法では、第２ステージ
５で第１ステージ２で認識した基準位置データをもと
に、基準位置の補正を行なうことで、精度よくワイヤボ
ンディングすることができるものである。When the wire bonding apparatus shown in FIG. 1 is used to wire-bond the lead frame 6 whose reference position is set as shown in FIG. 2, as a pre-recognition, first, the second stage 5 which is the bonding position. In order to grasp the relative coordinates of the inner leads 7 as well as the individual inner leads 7 on the lead frame 6 before this, the electrode pad 9 which is an arbitrary reference position shown in FIG. 2 is set on the first stage 2. Reference position 10
A and 10b are recognized, and the relative position (first reference position data) of each inner lead 7 with respect to the reference positions 10a and 10b is obtained. After the lead frame 6 is conveyed to the bonding position of the second stage 5, the second stage 5 recognizes the electrode pads 9 having the same reference positions 10a and 10b as described above to obtain the second reference position data. At the same time, the reference position data of the inner lead 7 is read when the lead frame 6 is conveyed to the second stage 5, and two coordinate data (first reference position data and second reference position) of the same reference position are read. Data), the values of the reference position fluctuation (XYθ) between the two stages, the pitch error of the stage (XY axis), the camera magnification error, etc. are obtained and then corrected, and wire bonding is performed by the bonding head 4. Is. Therefore, in the semiconductor device manufacturing method of the present embodiment, the wire bonding can be performed accurately by correcting the reference position based on the reference position data recognized by the first stage 2 in the second stage 5. Is.

【００１５】また、第２ステージ５において、ボンディ
ングヘッド４により、ワイヤボンディングを行なってい
る間に次のボンディングサンプルについて、前記と同様
の認識を事前に行なうことで、連続してプレ認識とワイ
ヤーボンディングを同時並行的に行なうことができるも
のである。Further, in the second stage 5, the same recognition as described above is performed in advance for the next bonding sample while the wire bonding is being performed by the bonding head 4, so that the pre-recognition and the wire bonding are continuously performed. Can be performed simultaneously in parallel.

【００１６】以上のように本実施形態の半導体装置の製
造方法は、インナーリードの認識とワイヤボンディング
とを同時並行的に処理することができ、生産性を向上さ
せることができるとともに、ボンディング精度を向上さ
せてボンディングすることができる。As described above, in the method of manufacturing a semiconductor device of this embodiment, the recognition of the inner leads and the wire bonding can be simultaneously processed in parallel, the productivity can be improved, and the bonding accuracy can be improved. It can be improved and bonded.

【００１７】なお、第１ステージ２、第２ステージ５で
認識する基準位置としては、図２に示したようなリード
フレーム６上の半導体素子８の電極パッド９以外でもよ
く、例えば図３に示すようなリードフレーム６のインナ
ーリード７領域外のフレーム端部領域に設けた基準位置
１１ａ，１１ｂでもよい。The reference position recognized by the first stage 2 and the second stage 5 may be other than the electrode pad 9 of the semiconductor element 8 on the lead frame 6 as shown in FIG. 2, and is shown in FIG. 3, for example. The reference positions 11a and 11b may be provided in the frame end region outside the inner lead 7 region of the lead frame 6 as described above.

【００１８】[0018]

【発明の効果】以上、本発明はワイヤーボンディング中
に次にワイヤーボンディングされるインナーリードのボ
ンディング位置を認識することにより、ワイヤーボンデ
ィングの生産性が向上するものである。また、本発明は
プレリード認識のステージで基準位置に対するインナー
リードの認識を行ない、基準位置データを得て、次にボ
ンディングステージで同様に基準位置の認識から基準位
置データを得るとともに、プレリード認識のステージで
得た基準位置データの読み出しを行なうために、この同
一の基準位置の座標から、２つのステージ間での基準位
置の変動（Ｘ，Ｙ，θ）やステージ（ＸＹ軸）のピッチ
誤差やカメラ倍率誤差などのズレ量を得て、その値を補
正してワイヤーボンディングすることにより、従来のよ
うなプレリード認識での位置ズレを防止して、精度よく
認識してワイヤーボンディングすることができる半導体
装置の製造方法である。As described above, the present invention improves productivity of wire bonding by recognizing the bonding position of the inner lead to be wire-bonded next during wire bonding. In addition, the present invention recognizes the inner lead with respect to the reference position on the pre-lead recognition stage, obtains the reference position data, then similarly obtains the reference position data from the reference position recognition on the bonding stage, and the pre-lead recognition stage. In order to read the reference position data obtained in step 1, from the coordinates of the same reference position, the reference position changes (X, Y, θ) between the two stages, the stage (XY axis) pitch error, and the camera. A semiconductor device that can obtain a displacement amount such as a magnification error, correct the value, and perform wire bonding to prevent the positional displacement in the conventional pre-lead recognition and accurately recognize and perform wire bonding. Is a manufacturing method.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施形態の半導体装置の製造方法で
用いるワイヤーボンディング装置の構成を示す図FIG. 1 is a diagram showing a configuration of a wire bonding apparatus used in a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図２】本発明の一実施形態の半導体装置の製造方法を
示すリードフレームの平面図FIG. 2 is a plan view of a lead frame showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図３】本発明の他の実施形態の半導体装置の製造方法
を示すリードフレームの平面図FIG. 3 is a plan view of a lead frame showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ プレリード認識用カメラ ２ 第１ステージ ３ 認識カメラ ４ ボンディングヘッド ５ 第２ステージ ６ リードフレーム ７ インナーリード ８ 半導体素子 ９ 電極パッド １０ａ，１０ｂ，１１ａ，１１ｂ 基準位置 1 Pre-lead recognition camera 2 First stage 3 Recognition camera 4 Bonding head 5 Second stage 6 Lead frame 7 Inner lead 8 Semiconductor element 9 Electrode pad 10a, 10b, 11a, 11b Reference position

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 リードフレーム上に搭載された半導体素
子の電極パッドと、前記リードフレームのインナーリー
ドとをワイヤーボンディングして電気的接続する半導体
装置の製造方法において、前記リードフレームをボンデ
ィング位置に順次搬送してワイヤーボンディングする
際、前記ボンディング位置より手前の第１ステージで予
め前記インナーリードの相対座標を把握するために前記
リードフレーム内に設けた基準位置を認識して前記基準
位置に対するインナーリードの相対位置として第１の基
準位置データを得た後、前記リードフレームをボンディ
ング位置である第２ステージへ搬送後には、前記基準位
置のみを認識して第２の基準位置データを得て、前記第
１ステージで得た第１の基準位置データと第２ステージ
で得た第２の基準位置データとの変動を補正して、ワイ
ヤーボンディングすることを特徴とする半導体装置の製
造方法。1. A method of manufacturing a semiconductor device in which an electrode pad of a semiconductor element mounted on a lead frame and an inner lead of the lead frame are electrically connected by wire bonding, and the lead frame is sequentially placed at bonding positions. When carrying and wire-bonding, the reference position provided in the lead frame in order to grasp the relative coordinates of the inner lead in advance on the first stage before the bonding position is recognized, and the inner lead of the inner lead with respect to the reference position is recognized. After the first reference position data is obtained as the relative position, and after the lead frame is transported to the second stage which is the bonding position, only the reference position is recognized to obtain the second reference position data and the first reference position data is obtained. First reference position data obtained in the first stage and second reference position obtained in the second stage A method for manufacturing a semiconductor device, which comprises wire-bonding by correcting a variation with data. 【請求項２】 第２ステージでワイヤーボンディングを
行なっている間に次にワイヤーボンディングしようとす
るインナーリードを第１ステージで認識することを特徴
とする請求項１記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein an inner lead to be wire-bonded next is recognized in the first stage while wire-bonding is performed in the second stage.
JP15062996A 1996-06-12 1996-06-12 Manufacture of semiconductor device Pending JPH09330945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15062996A JPH09330945A (en) 1996-06-12 1996-06-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15062996A JPH09330945A (en) 1996-06-12 1996-06-12 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09330945A true JPH09330945A (en) 1997-12-22

Family

ID=15501041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15062996A Pending JPH09330945A (en) 1996-06-12 1996-06-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09330945A (en)

Similar Documents

Publication Publication Date Title
JP2811613B2 (en) Manufacturing method and apparatus for electronic components
JP2000012568A (en) Die bonder
US5263246A (en) Bump forming method
JPH09330945A (en) Manufacture of semiconductor device
JPH05160192A (en) Semiconductor fabricating system
JPH05347326A (en) Method of setting capillary in wire bonding device
JPH0770551B2 (en) Method for confirming die bonding position of semiconductor chip
JP2663921B2 (en) Method for manufacturing semiconductor device
JPH11274219A (en) Method and device for correcting bonding coordinate
JPH03104252A (en) Manufacture of tape carrier
KR100252732B1 (en) Method and apparatus for inner lead bonding
JPH08316259A (en) Method and apparatus for wire bonding of semiconductor product
JP3567644B2 (en) Coordinate detection order determination device for wire bonder
JPH03136341A (en) Wire bonding process and manufacture of semiconductor device using the same
JPH0810187Y2 (en) Die bonding machine
JP3320614B2 (en) Bonding method and bonding apparatus
JP3336834B2 (en) Lead frame
JP2872158B2 (en) Wire bonding method and apparatus
JP2005109392A (en) Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus
JPH031550A (en) Wire bonder
JP2003188193A (en) Method for manufacturing semiconductor device
KR20210143647A (en) An apparatus for semiconductor dies bonding and method thereof
JPS6386528A (en) Die-bonding device
JPH07169782A (en) Die bonding method
JP3528366B2 (en) Integrated circuit device