JPH09325745A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 デュアルポートメモリに替えてシングルポー
トメモリの使用を可能にする。 【解決手段】 間引き後のメイン画像信号Ａ１の経路に
ラインバッファ７が介挿され、間引き後のサブ画像信号
Ａ２の経路にラインバッファ８が介挿されている。ま
た、ＲＡＭ２１から読み出された画像信号Ｃの経路にラ
インバッファ１１が介挿されている。このため、ＲＡＭ
２１への書込み・読出しを、出力画像信号Ｓ３が外部へ
と送出される速度の２倍以上の速度で行うことが可能と
なる。制御部１２は、ＲＡＭ２１への書込みと読出しと
が、出力画像信号Ｓ３の２倍以上の速度で、しかも時間
的に重複することなく行われるように、ＲＡＭ２１およ
びマルチプレクサ９を制御する。その結果、ＲＡＭ２１
として、シングルポート型の使用が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像処理装置に
関し、特に、高価でピン数の多いデュアルポートメモリ
を用いることなく、ダブルウィンドウ表示を実現するた
めの改良に関する。

【０００２】

【従来の技術】図１０は、この発明の背景となる従来の
画像処理装置の構成を示すブロック図である。この画像
処理装置１７１は、２つの入力画像信号であるメインお
よびサブ画像信号Ｓ１、Ｓ２から、それぞれが間引きさ
れた画像が単一の画面上に並列に表示されてなる、いわ
ゆるダブルウィンドウ画像を合成し、出力画像信号Ｓ３
として出力する。

【０００３】図１０において、１５１は画像変換部、７
１はデュアルポートＲＡＭ、５１および５２は水平フィ
ルタ・間引き部、５３および５４はラインバッファ、５
５および５６は垂直フィルタ・間引き部、５９はマルチ
プレクサ、そして、６１は制御部である。

【０００４】画像変換部１５１には、メイン画像信号Ｓ
１、メイン画像の垂直同期信号Ｖsync1、水平同期信号
Ｈsync1、ドットクロックＤCLK1、サブ画像信号Ｓ２、
サブ画像の垂直同期信号Ｖsync2、水平同期信号Ｈsync
2、ドットクロックＤCLK2が、同時に入力される。

【０００５】メイン画像信号Ｓ１は、水平フィルタ・間
引き部５１を通過するときに、ライン（走査線）に沿っ
て間引かれ、さらに、ラインバッファ５３および垂直フ
ィルタ・間引き部５５を通過することによって、ライン
の配列方向に間引かれる。すなわち、マルチプレクサ５
９へ到達したメイン画像信号Ｓ１には、その水平成分お
よび垂直成分の双方に対して、所定の間引き率での間引
きが施される。

【０００６】サブ画像信号Ｓ２についても、水平フィル
タ・間引き部５２、ラインバッファ５４、および、垂直
フィルタ・間引き部５６によって、所定の間引き率での
間引きが行われる。画像信号Ｓ１，Ｓ２の双方の間引き
率は、出力画像信号Ｓ３として双方が単一画面上に並列
に表示可能なように設定される。例えば、メイン画像信
号Ｓ１の間引き率が２／３であれば、サブ画像信号Ｓ２
の間引き率は１／３、ないしそれよりも小さい値に設定
される。

【０００７】垂直フィルタ・間引き部５５，５６の双方
から出力される間引き後の画像信号Ｓ１，Ｓ２は、マル
チプレクサ５９によって、一方が適時選択された上で、
デュアルポートＲＡＭ７１へと書き込まれる。同時に、
すでに書き込まれている間引き後の画像信号Ｓ１，Ｓ２
が、それらが同一画面上に並列に表示可能な順序で、出
力画像信号Ｓ３として読み出される。デュアルポートＲ
ＡＭ７１およびマルチプレクサ５９の動作は、制御部６
１によって制御される。

【０００８】画像変換部１５１からは、出力画像信号Ｓ
３に加えて、メイン画像信号Ｓ１に付随する垂直同期信
号Ｖsync1、水平同期信号Ｈsync1、およびドットクロッ
クＤCLK1にそれぞれ同期して、垂直同期信号Ｖsync3、
水平同期信号Ｈsync3、およびドットクロックＤCLK3も
同時に出力される。

【０００９】画像処理装置１７１は、以上のように動作
することによって、メイン画像信号Ｓ１およびサブ画像
信号Ｓ２を、単一画面上にダブルウィンドウの形式で映
し出すことを可能としている。

【００１０】

【発明が解決しようとする課題】ところで、上述したよ
うに従来の画像処理装置１７１では、デュアルポートＲ
ＡＭ７１が使用される。デュアルポートＲＡＭ７１に
は、書込み信号用のピンと読出し信号用のピンとが独立
に備わっており、それぞれが独立に画像変換部１５１と
接続される。このため、画像変換部１５１が単一の半導
体チップに組み込まれるときに、画像変換部１５１のピ
ン数が多大となり、装置のサイズが大きくなるという問
題点があった。

【００１１】さらに、デュアルポートＲＡＭ７１は高価
であり、そのために、画像処理装置１７１全体の製造コ
ストが高くなるという問題点があった。

【００１２】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、高価でピン数
の多いデュアルポートメモリを用いることなく、ダブル
ウィンドウ表示を実現する画像処理装置を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】第１の発明の装置は、外
部から入力されるメイン画像信号およびサブ画像信号の
各々を、それぞれの間引き率をもって間引くことによっ
て、間引後メイン画像信号および間引後サブ画像信号を
出力する間引き部と、当該間引き部から出力された前記
間引後メインおよびサブ画像信号の一方を選択して出力
する選択部とを備え、この選択部から選択的に出力され
る前記間引後メインおよびサブ画像信号を外部の記憶媒
体へと順次書込み可能で、さらに、前記間引後メインお
よびサブ画像信号が同一画面上に並列に映し出し可能と
なる順序で、それらの間引後メインおよびサブ画像信号
を前記記憶媒体から出力画像信号として読出すとともに
外部へと送出可能な画像処理装置において、前記間引き
部から前記選択部へといたる前記間引後メインおよびサ
ブ画像信号の経路に、それぞれ介挿される第１および第
２バッファと、前記記憶媒体から前記外部へといたる前
記出力画像信号の経路に介挿される第３バッファと、前
記選択部および前記記憶媒体の制御を行う制御部と、を
さらに備え、前記制御部は、前記出力画像信号の前記記
憶媒体からの読出しが、前記出力画像信号の外部への送
出速度の２倍以上の速度で行われ、前記間引後メインお
よびサブ画像信号の前記記憶媒体への書込みが、前記読
出しが行われない空き時間内に、前記送出速度の２倍以
上の速度で行われるように、前記制御を実行することを
特徴とする。

【００１４】第２の発明の装置は、第１の発明の画像処
理装置において、前記制御部は、前記第３バッファから
前記出力画像信号の１走査線分の出力の半分が終了した
後に、新たな１走査線分が前記第３バッファへと入力さ
れるように、前記記憶媒体からの前記出力画像信号の読
出しの時期を、さらに制御することを特徴とする。

【００１５】第３の発明の装置は、第１または第２の発
明の画像処理装置において、前記制御部は、前記外部か
ら入力される前記メインおよびサブ画像信号にそれぞれ
付随して入力されるメインおよびサブ垂直同期信号の間
で追い越しが起こるごとに、前記間引後メインおよびサ
ブ画像信号の中で追い越した側に相当する一方の、前記
記憶媒体への書込みが完了しているフィールドの中で最
も新しいフィールドよりも古いフィールドを読み飛ばす
ことによって、前記間引後メインおよびサブ画像信号の
各フィールドに対して、前記記憶媒体への書込みが完了
している最も新しいフィールドがつねに読み出されるよ
うに、前記制御をさらに実行することを特徴とする。

【００１６】第４の発明の装置は、第１または第２の発
明の画像処理装置において、前記制御部は、前記外部か
ら入力される前記メインおよびサブ画像信号にそれぞれ
付随して入力されるメインおよびサブ垂直同期信号の間
で追い越しが起こるごとに、前記間引後メインおよびサ
ブ画像信号の中で追い越した側に相当する一方の書込み
を１フィールド分休止し、その後、新たなフィールドが
書き込まれて読出し可能となるまで、休止直前のフィー
ルドを反復して読出すことによって、前記間引後メイン
およびサブ画像信号の各フィールドに対して、前記記憶
媒体への書込みが完了している最も新しいフィールドが
つねに読み出されるように、前記制御をさらに実行する
ことを特徴とする。

【００１７】第５の発明の装置は、第３または第４の発
明の画像処理装置において、前記制御部は、前記出力画
像信号を構成する成分となっている前記間引後メインお
よびサブ画像信号の中で追い越した側に相当する一方に
ついて、フレーム内のフィールドが反転している期間に
おける前記フレーム内の一方のフィールドを第１走査線
分だけ読み飛ばすことによって、前記フレーム内のフィ
ールド相互の間で画面上の前記フレームの上端と下端を
除いては走査線の順序がつねに正常となるように、前記
記憶媒体からの前記出力画像信号の読出しをさらに制御
することを特徴とする。

【００１８】第６の発明の装置は、第１ないし第５のい
ずれかの発明の画像処理装置において、前記制御部およ
び前記第１ないし第３バッファに結合することによっ
て、前記記憶媒体として機能するシングルポートＲＡＭ
をさらに備え、当該シングルポートＲＡＭは、前記送出
速度の２倍以上の速度での読み書きが可能であり、しか
も、前記出力画像信号の２フィールド分以上の記憶容量
を有することを特徴とする。

【００１９】

【発明の実施の形態】

＜1.実施の形態１＞図１は、実施の形態１の画像処理装
置の構成を示すブロック図である。この画像処理装置１
２１は、２つの入力画像信号であるメインおよびサブ画
像信号Ｓ１、Ｓ２から、単一の画面上にそれぞれが間引
きされた画像を並列に表示するいわゆるダブルウィンド
ウ画像を合成し、出力画像信号Ｓ３として出力する。

【００２０】＜1-1.構成と動作の概略＞図１に示すよう
に、画像処理装置１２１は、画像変換部１０１と、これ
に結合し記憶媒体として機能するＲＡＭ２１とを備えて
いる。そして、画像変換部１０１は、水平フィルタ・間
引き部１，２、ラインバッファ３，４、垂直フィルタ・
間引き部５，６、ラインバッファ（第１，第２バッフ
ァ）７，８、マルチプレクサ９，１０、ラインバッファ
（第３バッファ）１１、および、制御部１２を備えてい
る。ＲＡＭ２１には、シングルポートＲＡＭが用いら
れ、好ましくは、ＥＤＯ（イー・ディー・オー；Extend
ed Data Out）タイプのＤＲＡＭが用いられる。

【００２１】垂直フィルタ・間引き部５はフィルタ部５
ａおよび間引き部５ｂを備えており、同様に、垂直フィ
ルタ・間引き部６は、フィルタ部６ａおよび間引き部６
ｂを備えている。また、水平フィルタ・間引き部１，
２、ラインバッファ３，４、および、垂直フィルタ・間
引き部５，６の全体で、双方の画像信号Ｓ１，Ｓ２につ
いて水平方向および垂直方向の双方の間引きを実行する
間引き部が構成される。なお、画像変換部１０１のすべ
ての装置部分は、望ましくは単一の半導体チップの中に
作り込まれる。

【００２２】画像変換部１０１には、メイン画像信号Ｓ
１およびサブ画像信号Ｓ２が入力されるとともに、メイ
ン画像信号Ｓ１に付随するメイン画像の垂直同期信号Ｖ
sync1、水平同期信号Ｈsync1、ドットクロックＤCLK1、
さらに、サブ画像信号Ｓ２に付随するサブ画像の垂直同
期信号Ｖsync2、水平同期信号Ｈsync2、ドットクロック
ＤCLK2が、同時に入力される。ドットクロックＤCLK1，
ＤCLK2は、画像信号のサンプリングに使用される信号で
あり、入力画像信号Ｓ１，Ｓ２にそれぞれ同期してい
る。

【００２３】メイン画像信号Ｓ１は、水平フィルタ・間
引き部１へ入力され、ここで、メイン画像信号Ｓ１を構
成する単位である画素信号（画素ごとの信号）がライン
（走査線）に沿って間引かれる。水平フィルタ・間引き
部１で水平方向の間引きが施されたメイン画像信号は、
垂直フィルタ・間引き部５およびラインバッファ３へと
送られる。垂直フィルタ・間引き部５では、水平フィル
タ・間引き部１から直接入力されるメイン画像信号、お
よびラインバッファ３を通過したメイン画像信号にもと
づいて、ライン（走査線）の間引き、すなわち垂直方向
の間引きが行われる。

【００２４】サブ画像信号Ｓ２に対しても同様に、水平
フィルタ・間引き部２、ラインバッファ４、および、垂
直フィルタ・間引き部６によって、水平方向および垂直
方向の間引きが行われる。

【００２５】垂直フィルタ・間引き部５から出力される
間引き後のメイン画像信号Ａ１は、１ライン分の記憶容
量を有するラインバッファ７に一時記憶された後、画像
信号Ｂ１としてマルチプレクサ９へと入力される。ま
た、同様に、垂直フィルタ・間引き部６から出力される
間引き後のサブ画像信号Ａ２は、ラインバッファ８に一
時記憶された後、マルチプレクサ１０へと入力される。

【００２６】ラインバッファ８は、それぞれが１ライン
分の記憶容量を有する二つのラインバッファ８ａ，８ｂ
を備えており、垂直フィルタ・間引き部６から送られた
画像信号は、ライン単位でラインバッファ８ａ，８ｂの
いずれかに振り分けられる。マルチプレクサ１０は、ラ
インバッファ８ａ，８ｂのいずれかに記憶された画像信
号のいずれかを選択し、画像信号Ｂ２としてマルチプレ
クサ９へ送出する。

【００２７】マルチプレクサ９およびＲＡＭ２１の動作
は、制御部１２によって制御される。そして、マルチプ
レクサ９は、入力されたメインおよびサブ画像信号Ｂ
１，Ｂ２の中の一方を、制御部１２からの制御信号にも
とづいて適時選択し、ＲＡＭ２１へと送出する。さら
に、ＲＡＭ２１は、マルチプレクサ９から送出される画
像信号Ｂ１，Ｂ２を、制御部１２からの制御信号にもと
づいて記憶する。すなわち、画像信号Ｂ１，Ｂ２は、マ
ルチプレクサ９によって適時選択され、ＲＡＭ２１へと
書き込まれる。

【００２８】ＲＡＭ２１へ書き込まれたメインおよびサ
ブ画像信号Ｂ１，Ｂ２は、制御部１２からの制御信号に
もとづいて、画像信号Ｃとして適時読み出され、ライン
バッファ１１へ入力される。ラインバッファ１１は、入
力された画像信号Ｃを一時記憶するとともに、出力画像
信号Ｓ３として外部装置へと順次出力する。

【００２９】画像変換部１０１は、出力画像信号Ｓ３と
ともに、垂直同期信号Ｖsync3、水平同期信号Ｈsync3、
ドットクロックＤCLK3も同時に出力される。これらの垂
直同期信号Ｖsync3、水平同期信号Ｈsync3、ドットクロ
ックＤCLK3は、メイン画像信号Ｓ１に付随する垂直同期
信号Ｖsync1、水平同期信号Ｈsync1、ドットクロックＤ
CLK1に、それぞれ同期して出力される。

【００３０】＜1-2.間引き動作＞図２は、画像処理装置
１２１の動作の一例を示す説明図である。図２の動作例
では、メイン画像信号Ｓ１には２／３間引き、サブ画像
信号Ｓ２には１／３間引きが施され、それらを画面上で
互いに並列に表示する出力画像信号Ｓ３が合成される。
以下に、画像処理装置１２１の各部の動作を、図２の動
作例にもとづいて説明する。

【００３１】図３は、垂直フィルタ・間引き部５，６を
代表して、垂直フィルタ・間引き部６の動作を説明する
タイミングチャートである。垂直フィルタ・間引き部６
に備われるフィルタ部６ａには、水平フィルタ・間引き
部２からの画像信号Ｐ１、ラインバッファ４を通過する
ことによって１ライン分遅れた画像信号Ｐ２、および、
２ライン分遅れた画像信号Ｐ３が、同時に入力される。
すなわち、図３に示すように、画像信号Ｐ２は、画像信
号Ｐ１よりも水平同期信号Ｈsync2の１周期分遅れ、さ
らに、画像信号Ｐ３は２周期分遅れている。

【００３２】フィルタ部６ａは、これら３つの画像信号
Ｐ１，Ｐ２，Ｐ３の平均値を算出し、画像信号Ｐ４とし
て出力する。図３では、相加平均を算出する例を示して
いるが、一般には、それぞれに重みを付加して平均（加
重平均の算出）してもよい。間引き部６ｂは、画像信号
Ｐ４に間引き操作を加える。図２に示した出力画像信号
Ｓ３を得るためには、図３に示すように、１／３間引き
が施され、画像信号Ａ２として出力される。すなわち、
画像信号Ｐ４の３ライン分の中から、１ライン分のみが
取り出され、他は捨てられる。

【００３３】画像信号Ｐ４には、一般には、もとの３本
分のサブ画像信号Ｓ２が混ぜ合わされているために、間
引き後の画像信号Ａ２には、すべてのサブ画像信号Ｓ２
がある割合で反映されている。こうして得られた画像信
号Ａ２が、ラインバッファ８へと送られる。

【００３４】垂直フィルタ・間引き部５も、垂直フィル
タ・間引き部６と同様に動作する。ただし、間引き率
は、一般に異なる。図２に示した出力画像信号Ｓ３を得
るためには、垂直フィルタ・間引き部５では２／３間引
きが行われる。そうして得られたメイン画像信号Ａ１
は、ラインバッファ７へと送られる。

【００３５】一般には、垂直フィルタ・間引き部５，６
は、フィルタ部５ａ，６ａを備えなくてもよい。このと
き、垂直フィルタ・間引き部５，６の動作は、フィルタ
部５ａ，６ａにおいて、１成分以外の成分の重みをすべ
てゼロとした加重平均が算出される場合と同等である。

【００３６】水平フィルタ・間引き部１，２も同様に、
一般には、フィルタ部、間引き部を備えており、ライン
上の画素に対して同様の操作を行う。ライン上の画素に
対して同様の操作を行われるために、ラインバッファは
不要であり、代わりに複数画素分（図２の動作例では３
画素分）を記憶可能なバッファが備わっている。

【００３７】＜1-3.ＲＡＭの書込みおよび読出し動作＞
図４は、図２に例示した形態の出力画像信号Ｓ３を得る
ための、ＲＡＭ２１の書込みおよび読出し（すなわちア
クセス）動作を含む、ラインバッファ７，８からライン
バッファ１１までの、各部の動作を説明するためのタイ
ミングチャートである。

【００３８】図４に示すように、２／３間引きによって
得られたメイン画像信号Ａ１の送出は、水平同期信号Ｈ
sync1の３周期ごとに、１周期にわたって停止する。す
なわち、水平同期信号Ｈsync1の１周期ごとに、メイン
画像信号Ａ１として、１ライン分の画像信号ｘ１，ｘ２
が順次送出され、その後の１周期は休止する。さらに、
１ライン分の画像信号ｘ３，ｘ４が順次送出された後
に、再び１周期分休止する。以下、同様の動作を反復す
る。

【００３９】他方の１／３間引きによって得られたサブ
画像信号Ａ２の送出は、水平同期信号Ｈsync2の３周期
ごとに、２周期にわたって停止する。すなわち、水平同
期信号Ｈsync2の１周期ごとに、サブ画像信号Ａ２とし
て、１ライン分の画像信号ｙ１が送出された後に、２周
期の間休止する。その後、１ライン分の画像信号ｙ２が
送出された後に、再び２周期の間休止する。以下同様の
動作が反復される。

【００４０】水平方向の間引きもすでに行われているた
めに、画像信号ｘ１，ｘ２，・・・の画素信号数は、メ
イン画像信号Ｓ１の１ラインの画素信号数の２／３に減
少している。同様に、画像信号ｙ１，ｙ２，・・・の画
素信号数は、サブ画像信号Ｓ２の１ラインの画素数の１
／３に減少している。

【００４１】メイン画像信号Ａ１は、ラインバッファ７
に一旦記憶され、その後ＲＡＭ２１への書込みのタイミ
ングに合わせて、画像信号Ｂ１として適時読み出され
る。同様に、サブ画像信号Ａ２は、ラインバッファ８に
一旦記憶され、その後ＲＡＭ２１への書込みのタイミン
グに合わせて、画像信号Ｂ２として適時読み出される。

【００４２】ＲＡＭ２１から読出される画像信号Ｃは、
ラインバッファ１１に一旦記憶された後に、出力画像信
号Ｓ３として適時読み出される。図４に例示する出力画
像信号Ｓ３は、図２におけるラインＬ１の近傍のライン
上の画像信号、すなわちメイン画像信号Ｓ１とサブ画像
信号Ｓ２の双方が画面上に映し出される領域内の画像信
号に相当する。

【００４３】このラインＬ１の近傍における出力画像信
号Ｓ３では、水平同期信号Ｈsync3（＝水平同期信号Ｈs
ync1）に同期して、２／３間引きされたメイン画像信号
Ａ１と１／３間引きされたサブ画像信号Ａ２とが、一本
のライン上に並んでいる。すなわち、２／３間引きされ
たメイン画像信号Ａ１の１ライン分の画像信号ｘ１’，
ｘ２’，・・・と、１／３間引きされたサブ画像信号Ａ
２の１ライン分の画像信号ｙ１’，ｙ２’，・・・と
が、（ｘ１’，ｙ１’），（ｘ２’，ｙ２’），・・・
の形式で、それぞれ１本のライン上に並んでいる。

【００４４】なお、画像信号ｘ１’，ｘ２’，・・・
は、画像信号ｘ１，ｘ２，・・・の１フレーム前の信号
を表し、画像信号ｙ１’，ｙ２’，・・・は、画像信号
ｙ１，ｙ２，・・・の１フレーム前の信号を表してい
る。

【００４５】出力画像信号Ｓ３と同様に、画像信号Ｃ
も、（ｘ１’，ｙ１’），（ｘ２’，ｙ２’），・・・
の形式で、ＲＡＭ２１から読み出される。ただし、出力
画像信号Ｓ３の送出速度よりは２倍以上速い速度で読み
出される。ラインバッファ１１からの出力画像信号Ｓ３
の出力が、半分終了した時点以降に、ＲＡＭ２１からの
画像信号Ｃの読出しを開始することによって、記憶容量
が１ライン分であるラインバッファ１１内での追い越し
を防ぐことができる。

【００４６】そして、画像信号Ｃが読み出されている期
間ｔ２を除いた残りの期間ｔ１の間に、画像信号Ｂ１と
しての画像信号ｘ１，ｘ２，・・・、および、画像信号
Ｂ２としての画像信号ｙ１，ｙ２，・・・のＲＡＭ２１
への書込みが行われる。画像信号Ｂ１，Ｂ２の書込み
も、それぞれ画像信号Ｓ１，Ｓ２が入力される速度の２
倍以上の速度で行われる。このため、画像信号Ｂ１，Ｂ
２の書込みに要する時間ｔ１と画像信号Ｃの読出しに要
する時間ｔ２とを、重複することなく設定することが可
能である。

【００４７】すなわち、画像信号Ｂ１，Ｂ２の１ライン
分の信号数は、双方合わせて、出力画像信号Ｓ３の１ラ
イン分なので、出力画像信号Ｓ３が出力される時間を除
いた残りの時間で書込みが可能である。このことが、Ｒ
ＡＭ２１としてシングルポートＲＡＭの使用を可能にし
ている。なお、メイン画像信号Ａ１と画像信号Ｂ１、サ
ブ画像信号Ａ２と画像信号Ｂ２、さらに、画像信号Ｃと
出力画像信号Ｓ３との間の送出速度に差異があるため
に、送出速度を調整する緩衝体としてのラインバッファ
７，８，１１が設けられる。

【００４８】ＲＡＭ２１には、ＥＤＯタイプのＤＲＡＭ
が、特に適している。ＥＤＯタイプのＤＲＡＭでは、い
わゆるハイパーページモードでの動作が可能である。通
常のＤＲＡＭには高速ページモードが備わっているが、
ＥＤＯタイプに備わるハイパーページモードは、それよ
りもさらに高速化されている。

【００４９】標準的な70nsec定格のＤＲＡＭでは、高速
ページモードのサイクル（周期）は、45nsecであるのに
対し、ハイパーページモードのサイクルは30nsecであ
る。標準的な画像信号のレート（速度）は、14.3MHz(=7
0nsec)であるため、ＥＤＯのハイパーページモードで
は、画像信号の２回のアクセスが十分に可能である。

【００５０】一般に、ＲＡＭ２１の読み書き（アクセ
ス）速度は、出力画像信号Ｓ３の速度の２倍以上あれば
足りる。また、ＲＡＭ２１の記憶容量は、出力画像信号
Ｓ３の１フレーム（＝２フィールド）分以上の大きさ、
すなわち、図２の例において、１画面上の出力画像信号
Ｓ３が表示される領域内に相当する信号量以上の大きさ
を有しておればよい。

【００５１】なお、図４では、画像信号Ｃ、および出力
画像信号Ｓ３については、図２のラインＬ１の近傍の画
像信号を例示した。これに対して、図２のラインＬ２の
近傍のライン上の出力画像信号Ｓ３は、図５のタイミン
グチャートで表される。すなわち、メイン画像信号Ｓ１
のみが画面に映し出され、サブ画像信号Ｓ２が映し出さ
れないラインＬ２の近傍においては、水平同期信号Ｈsy
nc3に同期して、画像信号ｘ１’，ｘ２’，・・・のみ
が出力画像信号Ｓ３として送出され、画像信号ｙ１’，
ｙ２’，・・・は送出されない。

【００５２】また、図２のラインＬ３の近傍のライン上
の出力画像信号Ｓ３、すなわちメイン画像信号Ｓ１とサ
ブ画像信号Ｓ２のいずれもが画面上に現れない領域内の
出力画像信号Ｓ３は、図６のタイミングチャートに示さ
れる。すなわち、この領域では、出力画像信号Ｓ３は送
出されない。

【００５３】＜2.実施の形態２＞上述したように、画像
処理装置１２１において、ＲＡＭ２１の容量を、出力画
像信号Ｓ３の１フレーム（＝２フィールド）分に設定す
ることが可能である。ところで、二つの垂直同期信号Ｖ
sync1，Ｖsync2は、必ずしも同期せず、それらの周期は
互いに微妙に異なっているのが通例である。このため、
ＲＡＭ２１の容量を最小値の１フレーム分に設定すると
きには、以下に述べるようなフィールド変換を行うのが
望ましい。フィールド変換は、制御部１２によるＲＡＭ
２１への書込み・読出し制御を行うことによって容易に
実現する。

【００５４】図７は、２フィールド分の記憶容量を有す
るＲＡＭ２１を備えた画像処理装置１２１における、フ
ィールド変換の一例を示すタイミングチャートである。
図７に示すように、垂直同期信号Ｖsync1に同期して、
画像信号Ｂ１として、第１フィールドの画像信号Ｆ１と
第２フィールドの画像信号Ｆ２とが、交互にＲＡＭ２１
へ書き込まれる。同様に、垂直同期信号Ｖsync2に同期
して、画像信号Ｂ２として、第１フィールドの画像信号
ｆ１と第２フィールドの画像信号ｆ２とが、交互にＲＡ
Ｍ２１へと書き込まれる。

【００５５】画像信号Ｆ１，Ｆ２は、図４に示したよう
に、１フィールド内の間引きされた画像信号ｘ１，ｘ
２，・・・の集まりであり、同様に、画像信号ｆ１，ｆ
２は、１フィールド内の間引きされた画像信号ｙ１，ｙ
２，・・・の集まりである。したがって、画像信号Ｆ
１，Ｆ２の一方と画像信号ｆ１，ｆ２の一方とを足し合
わせても、その画素数は、もとの入力画像信号Ｓ１，Ｓ
２の１フィールド分よりも少なくなっている。このこと
は、画像信号Ｓ１，Ｓ２，Ｓ３の関係を示す図２からも
明かである。

【００５６】図７に示すように、ＲＡＭ２１に画像信号
Ｆ１，Ｆ２の一方が書き込まれている期間に、すでに書
き込みが完了している他方が読み出される。同様に、画
像信号ｆ１，ｆ２の一方が書き込まれている期間に、す
でに書き込みが完了している他方が読み出される。そう
することによって、画像信号Ｆ１と画像信号ｆ１とが並
列に読み出され、画像信号Ｆ２と画像信号ｆ２とが並列
に読み出される。

【００５７】ところが、図７の時期ｔ３に例示するよう
に、垂直同期信号Ｖsync2が、垂直同期信号Ｖsync1を追
い越してもなお、（Ｆ１，ｆ１）の組と、（Ｆ２，ｆ
２）の組とが交互に読み出されるパターンを持続するに
は、ＲＡＭ２１のメモリ容量が不足している。このた
め、時期ｔ３を超えると、画像信号ｆ１，ｆ２の中で、
もっとも近い過去に書込みが完了している一方を選んで
読出しが行われる。言い替えると、垂直同期信号Ｖsync
2の１周期分以上ずれた画像信号ｆ１またはｆ２は捨て
られる。

【００５８】その結果、本来、画像信号ｆ１が読み出さ
れるべきところを、１フィールド分の読みとばしを行っ
て、画像信号ｆ２が読み出される。その後、画像信号ｆ
１，ｆ２の間で交互に読出しが行われる。そして、再び
垂直同期信号Ｖsync1，Ｖsync2の間で追い越しが起こる
と、同様に、１フィールド分の読み飛ばしが行われる。
以下、同様の動作が反復される。

【００５９】したがって、垂直同期信号Ｖsync1，Ｖsyn
c2の間で追い越しが生じる度に、（Ｆ１，ｆ１）の組と
（Ｆ２，ｆ２）の組とが交互に読み出されるパターン
と、（Ｆ１，ｆ２）の組と（Ｆ２，ｆ１）の組とが交互
に読み出されるパターンとが、交互に現れる。すなわ
ち、これら２種類のパターンが一定周期で交互に繰り返
される。

【００６０】以上のように、垂直同期信号Ｖsync1，Ｖs
ync2の間で追い越しが起こる度に、追い越した側の画像
信号について、フィールド変換を行うことによって、Ｒ
ＡＭ２１の容量を出力画像信号Ｓ３の２フィールド分に
抑えることを可能としている。

【００６１】なお、図７における時期ｔ３の後、すなわ
ち、（Ｆ１，ｆ２）の組と（Ｆ２，ｆ１）の組とが交互
に読み出される期間では、出力画像信号Ｓ３において、
図８に示すように、画像信号ｆ１の最上ライン（第１番
目の走査線）を捨て、画像信号ｆ２の最上ライン（第２
番目の走査線）から走査が行われるように、ＲＡＭ２１
からの画像信号ｆ１，ｆ２の読出しが行われるのが望ま
しい。そうして、画像信号ｆ１の最終ライン（図８で第
ｎ番目の走査線）が、重複して走査されるように、読出
しが行われるのが望ましい。

【００６２】ＲＡＭ２１からの画像信号ｆ１，ｆ２の読
出しが、このように行われることによって、画像信号ｆ
１，ｆ２の相互間のラインの配列順序が、最上ラインと
最終ラインを除いて、ＲＡＭ２１への入力時の順序と同
一に保たれる。このため、出力画像（出力画像信号Ｓ３
によって画面上に映し出される画像）の画質が、フィー
ルド変換が行われるにも拘らず、つねに良好に保たれる
という利点が得られる。

【００６３】＜3.実施の形態３＞図９は、２フィールド
分の記憶容量を有するＲＡＭ２１を備えた画像処理装置
１２１における、フィールド変換のさらに別の例を示す
タイミングチャートである。この動作例では、ある時期
ｔ４において、垂直同期信号Ｖsync2が垂直同期信号Ｖs
ync1を追い越すと、画像信号Ｂ２として本来書き込まれ
るべき画像信号ｆ２がＲＡＭ２１に書き込まれない。そ
して、その後、垂直同期信号Ｖsync2の２周期分にわた
って、同一の画像信号ｆ１が画像信号Ｃとして繰り返し
読み出される。さらに、追い越し後の垂直同期信号Ｖsy
nc2の第２周期目から、画像信号Ｂ２の書込みが再開さ
れる。

【００６４】垂直同期信号Ｖsync1，Ｖsync2の間で追い
越しが発生する度に、追い越した側の画像信号につい
て、図９の要領でフィールド変換を行うことによって
も、図７のフィールド変換と同様に、ＲＡＭ２１の容量
を、出力画像信号Ｓ３の２フィールド分に抑えることが
可能となる。また、図８に示した要領で画像信号ｆ１，
ｆ２のＲＡＭ２１からの読出しを行うことによって、出
力画像の画質をつねに良好に保つことができる点も、図
７のフィールド変換と同様である。

【００６５】しかも、垂直同期信号Ｖsync1，Ｖsync2の
間で追い越しが発生した後に、垂直同期信号Ｖsync2の
２周期分にわたって、同一の画像信号ｆ１が画像信号Ｃ
として繰り返し読み出され、偶奇双方のフィールドに同
一のサブ画像が表示されるので、図７のフィールド変換
に比べて、追い越し直後にサブ画像が１ライン分ずれる
動きが見かけ上緩やかとなり、視覚の上で目立たなくな
るという利点がある。すなわち、図７のフィールド変換
に比べて、さらに高い画質の出力画像を得ることができ
る。

【００６６】

【発明の効果】第１の発明の装置では、第１ないし第３
バッファが備わるために、外部の記憶媒体への読み書き
を、出力画像信号の外部への送出速度の２倍以上の速度
で行うことが可能となっている。さらに、そのことによ
って、記憶媒体への書込みと読出しとを互いに異なる時
間に行うことが可能となっている。

【００６７】記憶媒体への書込みと読出しとが互いに異
なる時間に行われるので、記憶媒体として、例えばシン
グルポートＲＡＭなどの、書込みデータ用のピンと読出
しデータ用のピンとが共通化された安価な装置を使用す
ることが可能である。また、記憶媒体と結合するための
画像処理装置に備わるピンの数を少なくすることができ
るので、装置の小型化がもたらされる。このことは、画
像処理装置をワンチップの半導体装置として構成すると
きに、特に有益である。

【００６８】第２の発明の装置では、第３バッファから
出力画像信号の１走査線分の出力の半分が終了した後
に、新たな１走査線分が第３バッファへと入力されるの
で、第３バッファの記憶容量が１走査線分で足りる。

【００６９】第３の発明の装置では、メインおよびサブ
垂直同期信号の間で追い越しが起こるごとに、記憶媒体
への書込みが完了している追い越した側の間引後画像信
号のフィールドの中で最も新しいフィールドよりも古い
フィールドが読み飛ばされ、そのことによって、間引後
メインおよびサブ画像信号の各フィールドに対して、記
憶媒体への書込みが完了している最も新しいフィールド
がつねに読み出される。このように、追い越しが起こる
ごとにフィールドの変換が行われるので、記憶媒体の記
憶容量が、出力画像信号の２フィールド分で足りる。

【００７０】第４の発明の装置では、メインおよびサブ
垂直同期信号の間で追い越しが起こるごとに、記憶媒体
への書込みが完了している追い越した側の間引後画像信
号の書込みが１フィールド分休止され、その後、新たな
フィールドが書き込まれて読出し可能となるまで、休止
直前のフィールドが反復して読出される。そして、その
ことによって、間引後メインおよびサブ画像信号の各フ
ィールドに対して、記憶媒体への書込みが完了している
最も新しいフィールドがつねに読み出される。このよう
に、追い越しが起こるごとにフィールドの変換が行われ
るので、記憶媒体の記憶容量が、出力画像信号の２フィ
ールド分で足りる。

【００７１】また、追い越し後に同一のフィールドが反
復して読み出され、双方のフィールドに同一の画像が表
示されるので、第５の発明と組合わせて実施される際
に、１ライン分の画像の動きを視覚上緩和することがで
きる。

【００７２】第５の発明の装置では、出力画像信号を構
成する成分であって、しかも追い越した側に相当する側
の間引後画像信号について、フレーム内のフィールドが
反転している期間におけるフレーム内の一方のフィール
ドが第１走査線分だけ読み飛ばされる。そして、そのこ
とによって、フレーム内のフィールド相互の間で画面上
の上端と下端を除いては走査線の順序がつねに正常に保
たれる。このため、フィールドの変換にともなう画質の
低下が抑えられる。

【００７３】第６の発明の装置では、間引後メインおよ
びサブ画像信号を記憶する記憶媒体が備わっているの
で、画像処理装置の使用に際して、記憶媒体を別個準備
し接続する必要がない。すなわち装置の使用にともなう
手間が省かれる。さらに、記憶媒体としてシングルポー
トＲＡＭが選ばれるので、装置が小型となり、しかも安
価に製造可能である。

【図面の簡単な説明】

【図１】 実施の形態１の装置のブロック図である。

【図２】 実施の形態１の装置の動作例を示す説明図で
ある。

【図３】 垂直フィルタ・間引き部の動作を説明するタ
イミングチャートである。

【図４】 ＲＡＭへのアクセスに関連した動作を示すタ
イミングチャートである。

【図５】 出力画像信号のタイミングチャートである。

【図６】 出力画像信号のタイミングチャートである。

【図７】 実施の形態２の装置の動作を示すタイミング
チャートである。

【図８】 実施の形態２の装置の動作を示す説明図であ
る。

【図９】 実施の形態３の装置の動作を示すタイミング
チャートである。

【図１０】 従来の装置のブロック図である。

【符号の説明】

７ ラインバッファ（第１バッファ） ８ ラインバッファ（第２バッファ） ９ マルチプレクサ（選択部） １１ ラインバッファ（第３バッファ） １２ 制御部 ２１ ＲＡＭ（記憶媒体，シングルポートＲＡＭ） １０１ 画像変換部（画像処理装置） １２１ 画像処理装置 Ｓ１ メイン画像信号 Ｓ２ サブ画像信号 Ａ１ メイン画像信号（間引後メイン画像信号） Ｂ１ 画像信号（間引後メイン画像信号） Ａ２ サブ画像信号（間引後サブ画像信号） Ｂ２ 画像信号（間引後サブ画像信号） Ｃ 画像信号（出力画像信号） Ｓ３ 出力画像信号。 Ｖsync1，Ｖsync2 垂直同期信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部から入力されるメイン画像信号およ
   びサブ画像信号の各々を、それぞれの間引き率をもって
   間引くことによって、間引後メイン画像信号および間引
   後サブ画像信号を出力する間引き部と、当該間引き部か
   ら出力された前記間引後メインおよびサブ画像信号の一
   方を選択して出力する選択部とを備え、この選択部から
   選択的に出力される前記間引後メインおよびサブ画像信
   号を外部の記憶媒体へと順次書込み可能で、さらに、前
   記間引後メインおよびサブ画像信号が同一画面上に並列
   に映し出し可能となる順序で、それらの間引後メインお
   よびサブ画像信号を前記記憶媒体から出力画像信号とし
   て読出すとともに外部へと送出可能な画像処理装置にお
   いて、 前記間引き部から前記選択部へといたる前記間引後メイ
   ンおよびサブ画像信号の経路に、それぞれ介挿される第
   １および第２バッファと、 前記記憶媒体から前記外部へといたる前記出力画像信号
   の経路に介挿される第３バッファと、 前記選択部および前記記憶媒体の制御を行う制御部と、
   をさらに備え、 前記制御部は、前記出力画像信号の前記記憶媒体からの
   読出しが、前記出力画像信号の外部への送出速度の２倍
   以上の速度で行われ、前記間引後メインおよびサブ画像
   信号の前記記憶媒体への書込みが、前記読出しが行われ
   ない空き時間内に、前記送出速度の２倍以上の速度で行
   われるように、前記制御を実行することを特徴とする画
   像処理装置。
2. 【請求項２】 請求項１に記載の画像処理装置におい
   て、 前記制御部は、前記第３バッファから前記出力画像信号
   の１走査線分の出力の半分が終了した後に、新たな１走
   査線分が前記第３バッファへと入力されるように、前記
   記憶媒体からの前記出力画像信号の読出しの時期を、さ
   らに制御することを特徴とする画像処理装置。
3. 【請求項３】 請求項１または請求項２に記載の画像処
   理装置において、 前記制御部は、前記外部から入力される前記メインおよ
   びサブ画像信号にそれぞれ付随して入力されるメインお
   よびサブ垂直同期信号の間で追い越しが起こるごとに、
   前記間引後メインおよびサブ画像信号の中で追い越した
   側に相当する一方の、前記記憶媒体への書込みが完了し
   ているフィールドの中で最も新しいフィールドよりも古
   いフィールドを読み飛ばすことによって、前記間引後メ
   インおよびサブ画像信号の各フィールドに対して、前記
   記憶媒体への書込みが完了している最も新しいフィール
   ドがつねに読み出されるように、前記制御をさらに実行
   することを特徴とする画像処理装置。
4. 【請求項４】 請求項１または請求項２に記載の画像処
   理装置において、 前記制御部は、前記外部から入力される前記メインおよ
   びサブ画像信号にそれぞれ付随して入力されるメインお
   よびサブ垂直同期信号の間で追い越しが起こるごとに、
   前記間引後メインおよびサブ画像信号の中で追い越した
   側に相当する一方の書込みを１フィールド分休止し、そ
   の後、新たなフィールドが書き込まれて読出し可能とな
   るまで、休止直前のフィールドを反復して読出すことに
   よって、前記間引後メインおよびサブ画像信号の各フィ
   ールドに対して、前記記憶媒体への書込みが完了してい
   る最も新しいフィールドがつねに読み出されるように、
   前記制御をさらに実行することを特徴とする画像処理装
   置。
5. 【請求項５】 請求項３または請求項４に記載の画像処
   理装置において、 前記制御部は、前記出力画像信号を構成する成分となっ
   ている前記間引後メインおよびサブ画像信号の中で追い
   越した側に相当する一方について、フレーム内のフィー
   ルドが反転している期間における前記フレーム内の一方
   のフィールドを第１走査線分だけ読み飛ばすことによっ
   て、前記フレーム内のフィールド相互の間で画面上の前
   記フレームの上端と下端を除いては走査線の順序がつね
   に正常となるように、前記記憶媒体からの前記出力画像
   信号の読出しをさらに制御することを特徴とする画像処
   理装置。
6. 【請求項６】 請求項１ないし請求項５のいずれかに記
   載の画像処理装置において、 前記制御部および前記第１ないし第３バッファに結合す
   ることによって、前記記憶媒体として機能するシングル
   ポートＲＡＭをさらに備え、 当該シングルポートＲＡＭは、前記送出速度の２倍以上
   の速度での読み書きが可能であり、しかも、前記出力画
   像信号の２フィールド分以上の記憶容量を有することを
   特徴とする画像処理装置。