JPH09322534A

JPH09322534A - スイッチング電源回路

Info

Publication number: JPH09322534A
Application number: JP8160765A
Authority: JP
Inventors: Masahiko Matsumoto; 匡彦松本; Yoshihiro Matsumoto; 義寛松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-05-31
Filing date: 1996-05-31
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】メーンスイッチ素子Ｑ₁のドライブ駆動に起
因した電力損失を低減したスイッチング電源回路を提供
する。【解決手段】メーンスイッチ素子Ｑ₁をオンする場合
にはスイッチ素子Ｑ₂をオンし、出力容量Ｃ_ossの電荷
を引き抜き、この電荷を用いてインダクタンス素子Ｌ_r1
と入力容量Ｃ_issの充電のＬＣ共振を行わせてメーンス
イッチ素子Ｑ₁をオンする。メーンスイッチ素子Ｑ₁を
オフする場合にはスイッチ素子Ｑ₃をオンし、インダク
タンス素子Ｌ_r2と入力容量Ｃ_issのＬＣ共振を利用して
入力容量Ｃ_issの電荷を放電させメーンスイッチ素子Ｑ
₁をオフする。メーンスイッチ素子Ｑ₁のドライブ駆動
に用いられたエネルギーはインダクタンス素子Ｌ_r1，Ｌ
_r2に一旦蓄積された後に制御回路１，２の駆動電力とし
てコンデンサＣ₁へ回生され、電力の無駄がなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパーソナルコンピュ
ータ（パソコン）やファクシミリ等の様々な装置に組み
込まれるスイッチング電源回路に関するものである。

【０００２】

【従来の技術】図９には公知であるフォワードコンバー
タタイプのスイッチング電源回路の主要構成例が示され
ている。このスイッチング電源回路は、周知のように、
メーンスイッチ素子Ｑ₁のスイッチオン期間の可変制御
を行って回路出力電圧Ｖ_out（あるいは回路出力電流Ｉ
_out）を安定的に出力するものであり、上記メーンスイ
ッチ素子Ｑ₁には回路出力Ｖ_out（あるいはＩ_out）の
安定化を行うためにメーンスイッチ素子Ｑ₁のスイッチ
オン期間を可変制御する制御・ドライブ回路20が接続さ
れている。この制御・ドライブ回路20には駆動電力供給
回路21が接続されており、この駆動電力供給回路21はト
ランスＴ₁の三次コイル22の出力をシリーズレギュレー
タ23を介し駆動電力として前記制御・ドライブ回路20へ
供給している。

【０００３】

【発明が解決しようとする課題】ところで、スイッチン
グ電源回路のメーンスイッチ素子Ｑ₁は、ＭＯＳ−ＦＥ
Ｔ（ＭＯＳ型電界効果トランジスタ）やＩＧＢＴ等のゲ
ート構造を持つトランジスタ素子で形成される場合があ
る。（図９のメーンスイッチ素子Ｑ₁はＭＯＳ−ＦＥＴ
で形成されている）。このようにトランジスタ素子であ
るメーンスイッチ素子Ｑ₁のスイッチオフ期間には、メ
ーンスイッチ素子Ｑ₁のドレイン（Ｄ）−ソース（Ｓ）
間における図９の点線で示す出力容量Ｃ_ossに電荷が蓄
積される。この状態からメーンスイッチ素子Ｑ₁がスイ
ッチオン駆動すると、メーンスイッチ素子Ｑ₁のドレイ
ン−ソース間が短絡してメーンスイッチ素子Ｑ₁のスイ
ッチオン時に前記出力容量Ｃ_ossの蓄積電荷が放電して
電力損失Ｐ（Ｐ＝（１／２）・Ｃ_oss・（Ｖ_c）²；
（Ｃ_ossは出力容量、Ｖ_cは出力容量の蓄積電荷により
生じる電圧））が発生する。この損失はメーンスイッチ
素子Ｑ₁がスイッチオンする毎に発生するので、メーン
スイッチ素子Ｑ₁の出力容量Ｃ_ossの放電に起因した短
絡損失Ｐ_shは下式（１）に表される。

【０００４】Ｐ_sh＝（１／２）・Ｃ_oss・（Ｖ_c）²・ｆ_sw・・・・・（１）

【０００５】ただし、上記式（１）に示すＣ_ossは出力
容量を、Ｖ_cは出力容量Ｃ_ossの蓄積電荷により生じる
電圧を、ｆ_swはメーンスイッチ素子Ｑ₁のスイッチング
周波数をそれぞれ表すものである。

【０００６】近年においては、周知のように、スイッチ
ング電源回路の小型化を図る観点からスイッチング周波
数ｆ_swが高周波化しているので、スイッチング周波数ｆ
_swの高周波化に伴って短絡損失Ｐ_shが増大する上に、図
９に示すような従来のスイッチング電源回路では前記出
力容量Ｃ_ossの電圧Ｖ_cが回路の入力電圧Ｖ_in（例え
ば、48Ｖ）とほぼ等しくなっている状態からメーンスイ
ッチ素子Ｑ₁がスイッチオンするので、前記短絡損失Ｐ
_shは上記入力電圧Ｖ_inの２乗に起因して非常に大きく、
電力の損失が極めて大きくなるという問題がある。

【０００７】本発明は上記課題を解決するためになされ
たものであり、その目的は、メーンスイッチ素子のスイ
ッチオン時に発生する電力損失を低減した低損失なスイ
ッチング電源回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明は次のような構成をもって前記課題を解決する
手段としている。

【０００９】すなわち、第１の発明は、スイッチオン期
間の可変によって回路出力の安定化を行うメーンスイッ
チ素子と；メーンスイッチ素子のオン直前にスイッチオ
ン制御されてスイッチオンする第２のスイッチ素子と；
メーンスイッチ素子のオフ直前にスイッチオンする第３
のスイッチ素子と；上記メーンスイッチ素子のスイッチ
オン期間を制御する第１の制御回路と；メーンスイッチ
素子のスイッチオン時にメーンスイッチ素子の入力容量
と充電のＬＣ共振を行う第１のインダクタンス素子およ
びメーンスイッチ素子のスイッチオフ時にメーンスイッ
チ素子の入力容量と放電のＬＣ共振を行う第２のインダ
クタンス素子を有し前記第１の制御回路側の電源を用い
て前記第２のスイッチ素子のオン時から第３のスイッチ
素子のオン時までの期間に対応させて上記メーンスイッ
チ素子のスイッチオン期間をドライブ駆動するＬＣ共振
のメーンドライブ回路と；第２のスイッチ素子のスイッ
チオン動作によってメーンスイッチ素子の出力容量の電
荷を前記メーンドライブ回路の第１のインダクタンス素
子を介してメーンスイッチ素子の入力容量へ引き抜き移
送する出力寄生電荷移送回路と；この電荷移送による第
１のインダクタンス素子の通電によって該第１のインダ
クタンス素子に蓄積された電磁エネルギーを前記第１の
制御回路の電源側へ回生する第１の電力回生供給回路
と；第３のスイッチ素子のスイッチオン動作によりメー
ンスイッチ素子の入力容量の電荷を放電して前記メーン
ドライブ回路の第２のインダクタンス素子に蓄積しこの
第２のインダクタンス素子の蓄積エネルギーを第３のス
イッチ素子のスイッチオフ動作により前記第１の制御回
路の電源側へ回生する第２の電力回生供給回路と；を有
する構成をもって前記課題を解決する手段としている。

【００１０】第２の発明は、上記第１の発明を構成する
メーンドライブ回路は第２のインダクタンス素子が省略
され、メーンスイッチ素子のスイッチオン時におけるメ
ーンスイッチ素子の入力容量の充電時にのみＬＣ共振を
利用し、メーンスイッチ素子のスイッチオフ時における
メーンスイッチ素子の入力容量の放電時にはＬＣ共振を
行わない非共振によりメーンスイッチ素子をドライブ駆
動する構成をもって前記課題を解決する手段としてい
る。

【００１１】第３の発明は、上記第１又は第２の発明の
構成に加えて、第１の制御回路の出力電圧を検出し、こ
の検出電圧に基づき、第１の制御回路の出力電圧の安定
化を行うために第２のスイッチ素子のスイッチオン期間
を可変制御する第２の制御回路を設ける構成をもって前
記課題を解決する手段としている。

【００１２】第４の発明は、上記第１又は第２又は第３
の発明の構成に加えて、メーンスイッチ素子の出力容量
を等価的に増加するための出力容量増加素子を設ける構
成をもって前記課題を解決する手段としている。

【００１３】上記構成の発明において、例えば、第２の
スイッチ素子がスイッチオンすると、出力寄生電荷移送
回路がメーンスイッチ素子の出力容量の電荷の引き抜き
を開始し、その引き抜いた電荷を第１のインダクタンス
素子および第２のスイッチ素子を介しメーンスイッチ素
子の入力容量へ移送して入力容量の充電を行う。入力容
量の電圧がメーンスイッチ素子のオン駆動電圧に達して
からメーンスイッチ素子がスイッチオンするまでの遅延
時間中で第２のスイッチ素子がスイッチオンしている間
には、第１の電力回生供給回路がメーンスイッチ素子の
出力容量の電荷を引き抜き、この電荷を第２のスイッチ
素子を介し第１の制御回路の電源側へ回生する。

【００１４】上記の如く、メーンスイッチ素子がスイッ
チオンする直前に出力容量の電荷が引き抜かれて低減
し、このように、出力容量の電荷が低減して出力容量の
電圧が降下した状態からメーンスイッチ素子がスイッチ
オンするので、出力容量の放電に起因した短絡損失は、
上記出力容量の電圧降下分の２乗に応じて大きく低減す
る。

【００１５】また、第２のスイッチ素子がスイッチオン
してからメーンスイッチ素子のスイッチオン期間を経た
ときに、第１の制御回路の制御動作により第３のスイッ
チ素子がスイッチオンし、メーンスイッチ素子の入力容
量の電荷が第２のインダクタンス素子および第３のスイ
ッチ素子を通って放電し、メーンスイッチ素子がスイッ
チオフする。第２の電力回生供給回路は上記メーンスイ
ッチ素子の入力容量の放電電荷エネルギーを、一旦、第
２のインダクタンス素子に蓄積し、第３のスイッチ素子
がスイッチオフしたときに、その第２のインダクタンス
素子の蓄積エネルギーを第１の制御回路の電源側へ回生
する。

【００１６】

【発明の実施の形態】以下に本発明に係る実施の形態例
を図面に基づき説明する。

【００１７】図１には第１の実施の形態例におけるスイ
ッチング電源回路の主要構成が示されており、図２には
図１の回路を構成する各構成要素の動作を時間の経過と
共に表すタイムチャートが示されている。

【００１８】図１に示すスイッチング電源回路は共振リ
セットフォワードコンバータタイプのもので、同図に示
すように、トランスＴ₁の一次コイル10にはメーンスイ
ッチ素子（ＭＯＳ−ＦＥＴ）Ｑ₁のドレイン（Ｄ）側が
直列に接続され、この一次コイル10とメーンスイッチ素
子Ｑ₁の直列接続体には、コンデンサＣ_f1と、直流入力
電源Ｖ_inとが並列に接続されている。また、上記一次コ
イル10とメーンスイッチ素子Ｑ₁のドレイン（Ｄ）側の
接続部には第２のスイッチ素子であるスイッチ素子（Ｍ
ＯＳ−ＦＥＴ）Ｑ₂のドレイン（Ｄ）側が接続され、そ
のスイッチ素子Ｑ₂のソース（Ｓ）側にはダイオードＤ
₃がカソード側をスイッチ素子Ｑ₂側にして直列に接続
されている。このスイッチ素子Ｑ₂とダイオードＤ₃の
直列接続部には第１のインダクタンス素子であるインダ
クタンス素子Ｌ_r1の一端側が接続され、インダクタンス
素子Ｌ_r1の他端側にはダイオードＤ₁のアノード側が接
続され、ダイオードＤ₁のカソード側は前記メーンスイ
ッチ素子Ｑ₁のゲート（Ｇ）に接続されている。

【００１９】上記ダイオードＤ₁とメーンスイッチ素子
Ｑ₁のゲートとの接続部にはダイオードＤ₄のアノード
側とダイオードＤ₅のカソード側と、第２のインダクタ
ンス素子であるインダクタンス素子Ｌ_r2の一端側とがそ
れぞれ接続され、そのインダクタンス素子Ｌ_r2の他端側
にはダイオードＤ₂のアノード側が接続されダイオード
Ｄ₂のカソード側には前記ダイオードＤ₄のカソード側
が接続されている。また、前記ダイオードＤ₂のアノー
ド側には第３のスイッチ素子であるスイッチ素子（ＭＯ
Ｓ−ＦＥＴ）Ｑ₃のドレイン（Ｄ）側が直列に接続さ
れ、このスイッチ素子Ｑ₃のソース（Ｓ）側には、前記
メーンスイッチ素子Ｑ₁のソース（Ｓ）側と、ダイオー
ドＤ₅のアノード側と、ダイオードＤ₃のアノード側
と、コンデンサＣ₁の一端側とがそれぞれ接続されてお
り、コンデンサＣ₁の他端側は前記ダイオードＤ₂のカ
ソード側に接続されている。

【００２０】上記スイッチ素子Ｑ₂のゲート（Ｇ）には
スイッチ素子Ｑ₂のスイッチオン・オフ駆動を制御する
第２の制御回路である制御回路２がドライブトランスＴ
₂を介して接続され、また、前記スイッチ素子Ｑ₃のゲ
ート（Ｇ）にはスイッチ素子Ｑ₂のスイッチオン時から
スイッチ素子Ｑ₃のスイッチオン時までの期間、すなわ
ち、メーンスイッチ素子Ｑ₁のスイッチオン期間を制御
する第１の制御回路である制御回路１が接続されてい
る。これら制御回路１および制御回路２は前記コンデン
サＣ₁と接続されており、このコンデンサＣ₁の蓄積電
荷のエネルギーを駆動電力として回路動作が行われるよ
うに形成されている。

【００２１】なお、トランスＴ₁の二次コイル11側の出
力回路13の回路構成は従来例で述べた前記図９の出力回
路13の回路構成と同一であり、周知であるのでその説明
は省略する。また、図中、点線で示すＣ_ossはメーンス
イッチ素子Ｑ₁のドレイン−ソース間の出力容量を等価
的に表し、Ｃ_issはメーンスイッチ素子Ｑ₁のゲート−
ソース間の入力容量を等価的に表し、Ｌ₁はトランスＴ
₁のリーケージインダクタンスを等価的に表すものであ
る。

【００２２】上記スイッチ素子Ｑ₂とスイッチ素子Ｑ₃
とダイオードＤ₁〜Ｄ₅とインダクタンス素子Ｌ_r1，Ｌ
_r2とコンデンサＣ₁と制御回路１，２とドライブトラン
スＴ₂によりメーンスイッチ素子Ｑ₁のスイッチオン・
オフ駆動を行うメーンドライブ回路４が形成されてお
り、このメーンドライブ回路４を構成する回路構成要素
のうちのスイッチ素子Ｑ₂とインダクタンス素子Ｌ_r1と
ダイオードＤ₁によりメーンスイッチ素子Ｑ₁のスイッ
チオン時に該メーンスイッチ素子Ｑ₁の出力容量Ｃ_oss
の電荷を該メーンスイッチ素子Ｑ₁の入力容量Ｃ_issへ
移送して入力容量Ｃ_issの充電を行う出力寄生電荷移送
回路が構成されている。

【００２３】また、前記スイッチ素子Ｑ₂とインダクタ
ンス素子Ｌ_r1とダイオードＤ₁とダイオードＤ₃とダイ
オードＤ₄により、メーンスイッチ素子Ｑ₁の入力容量
Ｃ_issの電圧が予め定められたスイッチのオン駆動電圧
Ｖ_ccに達してからメーンスイッチ素子Ｑ₁がスイッチオ
ンするまでのターンオン遅延時間（約20nsec）を利用し
てメーンスイッチ素子Ｑ₁の出力容量Ｃ_ossの電荷を引
き抜き、この引き抜いた電荷エネルギーを前記制御回路
１，２の駆動電力としてコンデンサＣ₁へ回生する第１
の電力回生供給回路を構成している。さらに、前記スイ
ッチ素子Ｑ₃とインダクタンス素子Ｌ_r2とダイオードＤ
₂とダイオードＤ₅により、メーンスイッチ素子Ｑ₁の
スイッチオフ時に該メーンスイッチ素子Ｑ₁の入力容量
Ｃ_issの電荷を放電させ、この放電電荷エネルギーを前
記制御回路１，２の駆動電力としてコンデンサＣ₁へ回
生する第２の電力回生供給回路を構成している。

【００２４】前記制御回路１はスイッチ素子Ｑ₃のスイ
ッチオン・オフ駆動を行うと共に、図５に示すように、
回路出力電圧Ｖ_out（あるいは回路出力電流Ｉ_out）を
分圧抵抗体15，16とフォトカプラ17を用いて検出し、こ
の検出値に基づき、回路出力電圧Ｖ_out（回路出力電流
Ｉ_out）の安定化が成されるようにスイッチ素子Ｑ₃の
スイッチオンタイミングを可変制御する回路構成を有し
ている。

【００２５】それというのは、図２の（ｄ）に示すスイ
ッチ素子Ｑ₂のスイッチオン時（時間ｔ₁）から図２の
（ｅ）に示すスイッチ素子Ｑ₃のスイッチオン時（時間
ｔ₅）までの期間（スイッチ素子Ｑ₂のスイッチオンタ
イミングの周期は一定）が図２の（ｃ）に示すメーンス
イッチ素子Ｑ₁のスイッチオン期間ＰＷ１に対応してお
り、スイッチ素子Ｑ₃のスイッチオンタイミングを可変
制御することによって、スイッチ素子Ｑ₂のスイッチオ
ン時からスイッチ素子Ｑ₃のスイッチオン時までの期間
の長さを可変制御してメーンスイッチ素子Ｑ₁のスイッ
チオン期間ＰＷ１を可変制御できるからである。

【００２６】前記制御回路２は、スイッチ素子Ｑ₂をス
イッチオン・オフ駆動する構成に加えて、図２の（ｄ）
に示すスイッチ素子Ｑ₂のスイッチオン期間ＰＷ２の長
さを可変制御する構成を有している。前記制御回路１の
出力電圧は予め定めた一定の電圧に定電圧化することが
望ましく、スイッチ素子Ｑ₂のスイッチオン期間ＰＷ２
を可変制御することによって、制御回路１の出力電圧を
定電圧化できる。前記メーンスイッチ素子Ｑ₁の入力容
量充電期間あるいはターンオン遅延時間中であれば、ス
イッチ素子Ｑ₂のスイッチオン期間ＰＷ２を長くするに
従って、前記第１の電力回生供給回路の回路動作により
メーンスイッチ素子Ｑ₁の出力容量Ｃ_ossからコンデン
サＣ₁へ回生されコンデンサＣ₁に蓄積される蓄積電荷
量が増加し、コンデンサＣ₁の駆動電力の電圧が増加
し、また、逆にスイッチ素子Ｑ₂のスイッチオン期間Ｐ
Ｗ２を短くするに従ってコンデンサＣ₁の蓄積電荷量が
減少しコンデンサＣ₁の駆動電力の電圧が減少するとい
う如く、スイッチ素子Ｑ₂のスイッチオン期間ＰＷ２の
長さを可変制御することによってコンデンサＣ₁の駆動
電力の電圧を可変制御できる。

【００２７】このことに着目し、この実施の形態例で
は、前記制御回路２は、制御回路１の出力電圧（第１の
制御回路の出力電圧）を検出し、この検出値に基づき、
制御回路１の出力電圧を予め定めた一定の電圧（Ｖ_cc）
となるように、制御回路２は、スイッチ素子Ｑ₂のスイ
ッチオン期間ＰＷ２を可変制御する回路構成を有してい
る。

【００２８】第１の実施の形態例は上記のように構成さ
れており、次に本実施の形態例のメーンドライブ回路４
の動作を図２および図３に基づき説明する。なお、図２
は前記したようにメーンドライブ回路４の各回路構成要
素の動作を示すタイムチャートであり、図３はメーンド
ライブ回路４の回路動作部分を抜き出して示す等価回路
である。

【００２９】メーンスイッチ素子Ｑ₁がスイッチオフし
て、メーンスイッチ素子Ｑ₁の出力容量Ｃ_ossに電荷が
蓄積されている状態で、制御回路２のドライブ動作によ
りスイッチ素子Ｑ₂がスイッチオンすると（図２の時間
ｔ₁）、出力寄生電荷移送回路は、メーンスイッチ素子
Ｑ₁の出力容量Ｃ_ossの電荷（出力寄生電荷）を、図３
の（ａ）に示すように、出力容量Ｃ_oss→スイッチ素子
Ｑ₂→インダクタンス素子Ｌ_r1→ダイオードＤ₁→入力
容量Ｃ_issの経路で、入力容量Ｃ_issへ引き抜き供給
し、インダクタンス素子Ｌ_r1と入力容量Ｃ_issのＬＣ共
振を利用し入力容量Ｃ_issの充電を行う。

【００３０】なお、上記のように、スイッチ素子Ｑ₂が
スイッチオンしているときに、リーケージインダクタン
スＬ₁によって、入力電源からトランスＴ₁の一次コイ
ル10に流れ込む電流は制限される。

【００３１】上記出力寄生電荷移送回路の出力寄生電荷
引き抜き移送動作により、メーンスイッチ素子Ｑ₁の入
力容量Ｃ_issの電圧が、図２の（ｃ）に示すように、メ
ーンスイッチ素子Ｑ₁の予め定められたドライブ電圧
（メーンスイッチ素子Ｑ₁のオン駆動電圧）Ｖ_ccに達し
たときに（図２の時間ｔ₂）、ダイオードＤ₄がスイッ
チオンし、入力容量Ｃ_issの電圧がドライブ電圧Ｖ_ccに
達してからメーンスイッチ素子Ｑ₁がスイッチオンする
までのターンオン遅延時間中でスイッチ素子Ｑ₂がスイ
ッチオンしている間（図２の時間ｔ₂からｔ₃までの
間）、第１の電力回生供給回路は、図３の（ｂ）に示す
ように、メーンスイッチ素子Ｑ₁の出力容量Ｃ_ossの電
荷を、出力容量Ｃ_oss→スイッチ素子Ｑ₂→インダクタ
ンス素子Ｌ_r1→ダイオードＤ₁→ダイオードＤ₄→コン
デンサＣ₁の経路でコンデンサＣ₁へ移送し、出力容量
Ｃ_ossの電荷を制御回路１および制御回路２の駆動電力
としてコンデンサＣ₁へ供給する。

【００３２】そして、スイッチ素子Ｑ₂がスイッチオフ
すると（図２の時間ｔ₃）、ダイオードＤ₃がスイッチ
オンし、前述した図３の（ａ）および（ｂ）に示すよう
なインダクタンス素子Ｌ_r1の通電によりインダクタンス
素子Ｌ_r1に蓄積された電荷エネルギーを、つまり、メー
ンスイッチ素子Ｑ₁のスイッチオン駆動（ドライブ）に
用いられたエネルギーを、図３の（ｃ）に示すように、
インダクタンス素子Ｌ_r1→ダイオードＤ₁→ダイオード
Ｄ₄→コンデンサＣ₁の経路でコンデンサＣ₁へ供給
し、上記インダクタンス素子Ｌ_r1の蓄積エネルギーを制
御回路１および制御回路２の駆動電力としてコンデンサ
Ｃ₁へ回生する。

【００３３】その後、メーンスイッチ素子Ｑ₁のスイッ
チオン期間ＰＷ１が終了したときに、制御回路１のドラ
イブ動作によりスイッチ素子Ｑ₃がスイッチオンし（図
２の時間ｔ₅）、第２の電力回生供給回路は、メーンス
イッチ素子Ｑ₁の入力容量Ｃ_issの電荷を、図３の
（ｄ）に示すように、インダクタンス素子Ｌ_r2と入力容
量Ｃ_issのＬＣ共振を利用して放電しメーンスイッチ素
子Ｑ₁をスイッチオフさせると共に、インダクタンス素
子Ｌ_r2に入力容量Ｃ_issの放電電荷エネルギーを蓄積す
る。

【００３４】そして、この入力容量Ｃ_issの電荷の放電
により、図２の（ｃ）に示すように、入力容量Ｃ_issの
電圧が０Ｖに下がったときに（図２の時間ｔ₆）、ダイ
オードＤ₅がスイッチオンし、その後のスイッチ素子Ｑ
₃のスイッチオン期間（図２の時間ｔ₆からｔ₇までの
期間）、図３の（ｅ）に示すように、上記インダクタン
ス素子Ｌ_r2の蓄積エネルギーの電流を、インダクタンス
素子Ｌ_r2→スイッチ素子Ｑ₃→ダイオードＤ₅→インダ
クタンス素子Ｌ_r2の経路で還流させる。

【００３５】この状態でスイッチ素子Ｑ₃がスイッチオ
フしたときに（図２の時間ｔ₇）、ダイオードＤ₂がス
イッチオンし、図３の（ｆ）に示すように、インダクタ
ンス素子Ｌ_r2の蓄積エネルギーを、つまり、メーンスイ
ッチ素子Ｑ₁のスイッチオン期間中に入力容量Ｃ_issに
充電されていた電荷エネルギーを、インダクタンス素子
Ｌ_r2→ダイオードＤ₂→コンデンサＣ₁の経路で制御回
路１および制御回路２の駆動電力としてコンデンサＣ₁
へ回生する。

【００３６】上記の如く、メーンドライブ回路４は、制
御回路２の制御動作によりスイッチ素子Ｑ₂をスイッチ
オンさせ、前記出力寄生電荷移送回路に出力容量Ｃ_oss
から入力容量Ｃ_issへの電荷移送動作を行わせ、インダ
クタンス素子Ｌ_r1と入力容量Ｃ_issの充電のＬＣ共振に
よってメーンスイッチ素子Ｑ₁をスイッチオンさせ、ま
た、制御回路１の動作によりスイッチ素子Ｑ₃をスイッ
チオンさせ、入力容量Ｃ_issとインダクタンス素子Ｌ_r2
の放電のＬＣ共振を利用して入力容量Ｃ_issの電荷を放
電させてメーンスイッチ素子Ｑ₁をスイッチオフさせ
る。

【００３７】また、このメーンドライブ回路４は、上記
のように、ＬＣ共振を利用してメーンスイッチ素子Ｑ₁
をスイッチオン・オフ駆動すると共に、メーンスイッチ
素子Ｑ₁がスイッチオンする直前の前記ターンオン遅延
時間を利用し、出力容量Ｃ_ossの電荷を駆動電力として
コンデンサＣ₁へ回生し、さらに、メーンスイッチ素子
Ｑ₁のスイッチオフ時の入力容量Ｃ_issの放電電荷を駆
動電力としてコンデンサＣ₁へ回生できるものである。

【００３８】なお、スイッチ素子Ｑ₂のスイッチオン期
間ＰＷ２を長くし過ぎると、メーンスイッチ素子Ｑ₁が
ターンオン遅延時間を経てスイッチオンしてしまい、メ
ーンスイッチ素子Ｑ₁のドレイン−ソース間が短絡し出
力容量Ｃ_ossの電荷が放電して無くなってしまうので、
それ以上、出力容量Ｃ_ossから電荷を引き抜きコンデン
サＣ₁へ回生することはできなくなる。このことから、
スイッチ素子Ｑ₂のスイッチオン期間ＰＷ２の可変制御
はメーンスイッチ素子Ｑ₁の入力容量Ｃ_issの電圧がオ
ン駆動電圧Ｖ_ccに達してからメーンスイッチ素子Ｑ₁が
スイッチオンするまでの範囲内で行われることになる。

【００３９】この実施の形態例によれば、出力寄生電荷
移送回路および第１の出力回生供給回路の出力容量Ｃ
_ossの電荷引き抜き動作によりメーンスイッチ素子Ｑ₁
の出力容量Ｃ_ossの電荷を引き抜き低減させてから、メ
ーンスイッチ素子Ｑ₁がスイッチオンする構成としたの
で、図４に示す出力容量Ｃ_ossの拡大電圧波形に示すよ
うに、出力寄生電荷移送回路および第１の電力回生供給
回路の電荷引き抜き動作により出力容量Ｃ_ossから引き
抜かれた電荷量に応じ、出力容量Ｃ_ossの電圧はスイッ
チ素子Ｑ₂がスイッチオンしてからメーンスイッチ素子
Ｑ₁がスイッチオンするまでの間に入力電圧の大きさＶ
_in（例えば48Ｖ）から電圧Ｖ_a（例えば30Ｖ）へ下が
り、メーンスイッチ素子Ｑ₁がスイッチオンしたときの
出力容量Ｃ_ossの放電に起因した短絡損失Ｐ_shを前記出
力容量Ｃ_ossの電圧降下分の２乗に応じ大きく低減する
ことができる。このことから、スイッチング電源回路の
小型化を図るためにスイッチング周波数を高周波化して
も、短絡損失Ｐ_shの小さいスイッチング電源回路を提供
することができる。

【００４０】また、出力寄生電荷移送回路は出力容量Ｃ
_ossから引き抜いた電荷をスイッチ素子Ｑ₂、インダク
タンス素子Ｌ_r1、ダイオードＤ₁を介して入力容量Ｃ
_issへ移送する構成であり、その移送経路上のスイッチ
素子Ｑ₂やインダクタンス素子Ｌ_r1やダイオードＤ₁で
は電荷の損失は殆ど生じないので、出力容量Ｃ_ossから
引き抜いた電荷を低損失で入力容量Ｃ_issへ移送するこ
とが可能であり、また、その引き抜いた電荷を入力容量
Ｃ_issの充電に用いることができ、引き抜いた電荷を無
駄なく利用することができるという画期的な効果を奏す
ることができる。

【００４１】さらに、入力容量Ｃ_issの電圧がメーンス
イッチ素子Ｑ₁のドライブ電圧Ｖ_ccに達してからメーン
スイッチ素子Ｑ₁がスイッチオンするまでのターンオン
遅延時間を利用して、第１の電力回生供給回路が出力容
量Ｃ_ossの電荷を引き抜き、この引き抜いた電荷を制御
回路１，２の駆動電力としてコンデンサＣ₁へ回生し、
また、メーンスイッチ素子Ｑ₁のスイッチオフ時に入力
容量Ｃ_issから放電された電荷エネルギーを、第２の電
力回生供給回路が、制御回路１，２の駆動電力としてコ
ンデンサＣ₁へ回生する構成としたので、電力の無駄が
なくなってエネルギー効率を格段に向上させることがで
きる上に、制御回路１，２を駆動させる電力を制御回路
１，２へ供給するために、従来例で述べたような図９に
示す駆動電力供給回路21を設ける必要がなく、つまり、
トランスＴ₁に三次コイル22設けなくてよいし、シリー
ズレギュレータ23を省略することができ、次のような効
果を奏することができる。

【００４２】トランスＴ₁に三次コイル22を設けると、
三次コイル22を設けた分、トランスＴ₁が大型化してし
まうし、トランスＴ₁の構造が複雑になるが、この実施
の形態例ではトランスＴ₁の三次コイルを省略できるの
で、トランスＴ₁の小型化および簡略化を図ることがで
き、スイッチング電源回路の価格を安価にすることが可
能である。また、シリーズレギュレータ23は周知のよう
に電力損失が多く発生するものであるので、図９の回路
では三次コイル22の出力を制御・ドライブ回路20へ供給
するのに電力損失が多く発生してしまうが、この実施の
形態例では、シリーズレギュレータ23を設けず、前記の
如く、メーンスイッチ素子Ｑ₁のドライブに用いられた
エネルギーを、インダクタンス素子Ｌ_r1，Ｌ_r2やスイッ
チ素子Ｑ₂，Ｑ₃等の損失が殆ど発生しない回路素子を
介して制御回路１，２の駆動電力としてコンデンサＣ₁
へ回生できるので、制御回路１，２への駆動電力供給に
伴う損失を殆ど無くすことができる。

【００４３】ところで、ＬＣ共振を行わない非共振によ
り、入力容量Ｃ_issの充電を行ってメーンスイッチ素子
Ｑ₁をスイッチオンさせる場合には、スイッチオンする
度に非共振によってスイッチオン時のドライブ損失Ｐ_on
（Ｐ_on＝（１／２）・Ｃ_iss・（Ｖ_cc）²；（Ｃ_issは
入力容量、Ｖ_ccはメーンスイッチ素子Ｑ₁のドライブ電
圧））が発生し、また、非共振により、入力容量Ｃ_iss
の放電を行ってメーンスイッチ素子Ｑ₁をスイッチオフ
させる場合には、スイッチオフさせる度に非共振によっ
てスイッチオフ時のドライブ損失Ｐ_off（Ｐ_off＝（１
／２）・Ｃ_iss・（Ｖ_cc）²）が発生してしまい、メー
ンスイッチ素子Ｑ₁のスイッチオン・オフ駆動によるト
ータル的なドライブ損失Ｐ_dr（Ｐ_dr＝Ｃ_iss・（Ｖ_cc）
²・ｆ_sw;ただし、ｆ_swはメーンスイッチ素子のスイッ
チング周波数）が発生してしまう。

【００４４】これに対して、この実施の形態例では、Ｌ
Ｃ共振を利用して入力容量Ｃ_issの充放電を行ってお
り、このＬＣ共振を利用した入力容量Ｃ_issの充放電に
は電力損失が殆ど生じないことから、上記メーンスイッ
チ素子Ｑ₁のスイッチオン・オフ時のドライブ損失Ｐ_on
およびＰ_off、つまり、トータル的なドライブ損失Ｐ_dr
を極めて小さく抑えることができる。

【００４５】さらに、制御回路２を設け、制御回路１の
出力電圧の安定化を行うためにスイッチ素子Ｑ₂のスイ
ッチオン期間ＰＷ２を可変制御する構成としたので、制
御回路１の出力電圧の定電圧化を図ることができ、制御
回路１の出力電圧のばらつきによりスイッチ素子Ｑ₃が
正確に動作しないというような問題を回避し、制御回路
１の制御動作を精度良く行わせることができる。

【００４６】さらに、上記メーンドライブ回路４を構成
する回路構成要素は集積回路化（ＩＣ化）が可能である
ので、それらをＩＣ化して１チップにまとめることによ
り、スイッチング電源回路の小型化を図ることが可能で
ある。

【００４７】なお、上記実施の形態例ではインダクタン
ス素子Ｌ_r1とメーンスイッチ素子Ｑ₁のゲート（Ｇ）の
間にダイオードＤ₁を設けたが、このダイオードＤ
₁は、メーンスイッチ素子Ｑ₁がスイッチオンしている
間、メーンスイッチ素子Ｑ₁のドレイン（Ｄ）側電位が
ゲート（Ｇ）側電位より低いことに起因したゲート側か
らドレイン側への電流の逆流を防止するものであること
から、例えば、ダイオードＤ₁を図１の点線で示すよう
にメーンスイッチ素子Ｑ₁のドレインとスイッチ素子Ｑ
₂のドレイン間にカソードをスイッチ素子Ｑ₂側にして
設ける等、ダイオードＤ₁はメーンスイッチ素子Ｑ₁の
ドレインからスイッチ素子Ｑ₂、インダクタンス素子Ｌ
_r1を通ってメーンスイッチ素子Ｑ₁のゲートに至る経路
上でメーンスイッチ素子Ｑ₁のゲートからドレインへの
逆流を防止できる位置であれば、カソードをメーンスイ
ッチ素子Ｑ₁のゲート側にしてどこに設けてもよく、こ
のようにダイオードＤ₁を設けることによって、上記の
如く、メーンスイッチ素子Ｑ₁のスイッチオン期間に、
メーンスイッチ素子Ｑ₁のゲート側からドレイン側への
電流の逆流を確実に防止することができる。

【００４８】ただ、ダイオードＤ₁をスイッチ素子Ｑ₂
よりもメーンスイッチ素子Ｑ₁のドレイン側に設ける
と、スイッチ素子Ｑ₂の出力容量Ｃ_ossの電圧が図２の
（ａ）に示す電圧Ｖ_p（メーンスイッチ素子Ｑ₁の出力
容量Ｃ_ossのピーク電圧）である状態からスイッチ素子
Ｑ₂がスイッチオンすることになるので、スイッチ素子
Ｑ₂の出力容量Ｃ_ossの放電に起因した短絡損失が大き
いが、この実施の形態例で示したように、ダイオードＤ
₁をスイッチ素子Ｑ₂よりメーンスイッチ素子Ｑ₁のゲ
ート側に設けると、スイッチ素子Ｑ₂の出力容量Ｃ_oss
の電圧が入力電圧Ｖ_inである状態からスイッチ素子Ｑ₂
がスイッチオンすることになり、スイッチ素子Ｑ₂の出
力容量Ｃ_ossの放電に起因した短絡損失を抑えることが
できる。

【００４９】ただ、ダイオードＤ₁をスイッチ素子Ｑ₂
よりメーンスイッチ素子Ｑ₁のドレイン側に設けたとし
ても、スイッチ素子Ｑ₂の出力容量Ｃ_ossはメーンスイ
ッチ素子Ｑ₁の出力容量Ｃ_ossよりかなり小さいことか
ら、スイッチ素子Ｑ₂の出力容量Ｃ_ossの放電に起因し
た短絡損失はメーンスイッチ素子Ｑ₁の短絡損失よりか
なり小さいものである。

【００５０】以下に第２の実施の形態例を説明する。な
お、この実施の形態例の説明において、前記第１の実施
の形態例と同一名称部分には同一符号を付し、その重複
説明は省略する。

【００５１】図６には第２の実施の形態例におけるスイ
ッチング電源回路の主要構成が示されている。この第２
の実施の形態例が前記第１の実施の形態例と異なる特徴
的なことは、トランスＴ₁の一次コイル10の入力側とス
イッチ素子Ｑ₂のドレイン側を出力容量増加素子である
コンデンサＣ₂を介して接続したことであり、それ以外
の構成は前記第１の実施の形態例とほぼ同様（ダイオー
ドＤ₁の設置位置のみが異なり他は同様）であり、その
重複説明は省略する。

【００５２】ところで、前記第１の実施の形態例で述べ
たように、メーンスイッチ素子Ｑ₁がスイッチオンする
直前に出力寄生電荷移送回路および第１の電力回生供給
回路の回路動作により、メーンスイッチ素子Ｑ₁の出力
容量Ｃ_ossの電荷が引き抜かれて制御回路１，２を駆動
するのに必要な電力がコンデンサＣ₁に蓄積される前
に、メーンスイッチ素子Ｑ₁がターンオン遅延時間（例
えば、約20nsec）を経てスイッチオンすることがあり、
このようにメーンスイッチ素子Ｑ₁がスイッチオンする
と、メーンスイッチ素子Ｑ₁のドレイン−ソース間が短
絡し出力容量Ｃ_ossの電荷が放電してしまうために、出
力容量Ｃ_ossからコンデンサＣ₁への電力供給がストッ
プし、コンデンサＣ₁に制御回路１，２を駆動するのに
必要な電力を蓄積することができなくなってしまうとい
う問題が生じる。

【００５３】この実施の形態例では、上記問題を解決す
るために、前記の如く、出力容量増加素子であるコンデ
ンサＣ₂を設け、メーンスイッチ素子Ｑ₁の出力容量Ｃ
_ossを等価的に増加させ、メーンスイッチ素子Ｑ₁がス
イッチオンするまでに、出力寄生電荷移送回路および第
１の電力回生供給回路の回路動作により、制御回路１，
２を駆動するのに十分な電力（出力容量Ｃ_ossの電荷と
コンデンサＣ₂の電荷）をコンデンサ₁ヘ供給できる構
成とした。

【００５４】上記コンデンサＣ₂はメーンスイッチ素子
Ｑ₁の出力容量Ｃ_ossを等価的に増加することができる
位置、つまり、図６では一次コイル10の入力側とスイッ
チ素子Ｑ₂のドレイン側を接続する位置に設けられ、ス
イッチ素子Ｑ₂がスイッチオンした後に、出力寄生電荷
移送回路あるいは第１の電力回生供給回路の回路動作に
よって出力容量Ｃ_ossから引き抜かれた電荷にコンデン
サＣ₂から電荷を加え、制御回路１，２を駆動するのに
十分な電力をコンデンサＣ₁へ供給することができるよ
うにコンデンサＣ₂は接続配置されている。

【００５５】この実施の形態例では、前記第１の実施の
形態例の構成に加えて、メーンスイッチ素子Ｑ₁の出力
容量Ｃ_ossを等価的に増加するコンデンサＣ₂を設けた
ので、前記第１の実施の形態例同様の優れた効果を奏す
ることができる上に、制御回路１，２を駆動するのに十
分な電力を確実にコンデンサＣ₁へ供給することが可能
で、駆動電力不足により制御回路１，２の制御動作が正
確に成されない等の虞れを回避することができる。

【００５６】なお、コンデンサＣ₂を設けなくても、コ
ンデンサＣ₁へ電力を十分に供給できる場合には、もち
ろん、上記コンデンサＣ₂を省略してもよく、この場合
にはコンデンサＣ₂を設けない分、回路構成の複雑化を
防止することができる。

【００５７】以下に第３の実施の形態例を説明する。な
お、この第３の実施の形態例の説明において、前記各実
施の形態例と同一名称部分には同一符号を付し、その重
複説明は省略する。

【００５８】この実施の形態例が前記各実施の形態例と
異なる特徴的なとは、図７に示すように、メーンドライ
ブ回路４のダイオードＤ₂およびダイオードＤ₅を省略
し、インダクタンス素子Ｌ_r2の代わりに抵抗体Ｒ₁を設
けて、メーンドライブ回路４がメーンスイッチ素子Ｑ₁
の入力容量Ｃ_issの電荷を抵抗体Ｒ₁を介して放電し、
放電時のＬＣ共振を行わない非共振によりメーンスイッ
チ素子Ｑ₁をスイッチオフさせる構成としたことであ
り、それ以外の構成は前記各実施の形態例同様であり、
その重複説明は省略する。

【００５９】上記の如く、メーンドライブ回路４はダイ
オードＤ₂およびダイオードＤ₅が省略され、インダク
タンス素子Ｌ_r2の代わりに抵抗体Ｒ₁が設けられてお
り、メーンスイッチ素子Ｑ₁をスイッチオン駆動させる
ときには、前記各実施の形態例同様にインダクタンス素
子Ｌ_r1と入力容量Ｃ_issの充電のＬＣ共振を利用してス
イッチオンさせ、メーンスイッチ素子Ｑ₁をスイッチオ
フさせるときには、ＬＣ共振を用いずに入力容量Ｃ_iss
の電荷を抵抗体Ｒ₁を介して放電させメーンスイッチ素
子Ｑ₁をスイッチオフさせるように構成されている。

【００６０】なお、上記の如く、非共振によりメーンス
イッチ素子Ｑ₁をスイッチオフさせるときには、スイッ
チ素子Ｑ₃のスイッチオン期間ＰＷ３は、前記各実施の
形態例で示したように短くなく、図２の（ｅ）の鎖線に
示すように、スイッチ素子Ｑ₂がスイッチオンする直前
まで延長されてスイッチオンしているというように長く
なる。

【００６１】この実施の形態例によれば、ダイオードＤ
₂およびダイオードＤ₅を省略できるので、その分、回
路の部品点数が削減され、回路の簡略化を図ることがで
きる。ただ、メーンスイッチ素子Ｑ₁をスイッチオフさ
せるときに、ＬＣ共振を用いておらず、入力容量Ｃ_iss
の電荷を抵抗体Ｒ₁を介して放電するので、メーンスイ
ッチ素子Ｑ₁のスイッチオフ時に抵抗体Ｒ₁の抵抗成分
によりメーンスイッチ素子Ｑ₁のスイッチングの１周期
当りドライブ損失Ｐ_off（Ｐ_off＝（１／２）・Ｃ_iss
・（Ｖ_cc）²）が発生してしまう。けれども、前記各実
施の形態例で述べた、メーンスイッチ素子Ｑ₁のスイッ
チオン時の短絡損失およびドライブ損失Ｐ_onを大きく低
減させることができるという効果や、メーンスイッチ素
子Ｑ₁の出力容量Ｃ_ossの電荷を制御回路１，２の駆動
電力として回生でき、エネルギー効率が格段に良いとい
う効果や、上記のように回生電力を用いることからトラ
ンスＴ₁の三次コイル22やシリーズレギュレータ23を省
略することができ、スイッチング電源回路の小型化、簡
略化を図ることが可能で、しかも、電力損失が低減でき
るという効果等の画期的な効果を奏することができる。

【００６２】なお、本発明は上記各実施の形態例に限定
されるものではなく、様々な実施の形態を採り得る。例
えば、上記各実施の形態例では、トランスＴ₁を有した
絶縁型フォワードコンバータタイプのスイッチング電源
回路を例にして説明したが、本発明は、例えば、トラン
スＴ₁がない非絶縁型コンバータタイプ（例えばバック
コンバータタイプ）のスイッチング電源回路や、フライ
バックコンバータタイプのスイッチング電源回路等、ス
イッチオン期間の可変によってスイッチング電源回路の
出力の安定化を行うメーンスイッチ素子を有した各種の
スイッチング電源回路に適用することが可能であり、上
記メーンスイッチ素子に上記各実施の形態例のメーンド
ライブ回路４を接続させてメーンスイッチ素子をドライ
ブ駆動することによって、上記各実施の形態例同様の優
れた効果を奏することできる。

【００６３】また、上記各実施の形態例では、スイッチ
素子Ｑ₂，Ｑ₃がＭＯＳ−ＦＥＴで形成されていたが、
これらスイッチ素子Ｑ₂，Ｑ₃のうちの１個以上をバイ
ポーラトランジスタ等のＭＯＳ−ＦＥＴ以外のトランジ
スタ素子で形成してもよく、このような場合にも上記各
実施の形態例同様の優れた効果を奏することができる。

【００６４】なお、上記の如く、スイッチ素子をＭＯＳ
−ＦＥＴの代わりにバイポーラトランジスタで構成する
場合には、バイポーラトランジスタのコレクタ（Ｃ）、
ベース（Ｂ）、エミッタ（Ｅ）がそれぞれＭＯＳ−ＦＥ
Ｔのドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）に対
応するように回路に組み込まれることになる。

【００６５】さらに、上記各実施の形態例ではメーンス
イッチ素子Ｑ₁がＭＯＳ−ＦＥＴで形成されていたが、
ＩＧＢＴ等のゲート構造を持つトランジスタ素子で形成
してもよく、この場合にも上記各実施の形態例同様の優
れた効果を奏することができる。

【００６６】さらに、上記各実施の形態例では、ダイオ
ードＤ₁〜Ｄ₅を用いていたが、このダイオードＤ₁〜
Ｄ₅のうちの１個以上を該ダイオードの代わりに、同期
整流素子を用いても良く、この場合にも上記各実施の形
態例同様の効果を奏することができる。

【００６７】さらに、上記各実施の形態例では、制御回
路２はコンデンサＣ₁の蓄積エネルギーを駆動電源とし
て用いていたが、例えば、トランスＴ₁に三次コイルを
設け、この三次コイルにシリーズレギュレータを接続
し、このシリーズレギュレータの出力を用いて制御回路
２を駆動するようにしてもよい。この場合には、制御回
路２は、スイッチ素子Ｑ₂のスイッチオン期間ＰＷ２の
可変制御を行わずに予め定めた一定のスイッチオン期間
ＰＷ２でスイッチ素子Ｑ₂のスイッチオン・オフ駆動を
行うことになる。このようにシリーズレギュレータを設
けると、多少、回路構成が複雑になるが、前述したよう
な出力容量Ｃ_ossの電荷引き抜き動作による効果や、出
力容量Ｃ_ossの電荷や入力容量Ｃ_issの電荷を制御回路
１の駆動電力としてコンデンサＣ₁へ回生できることに
よる効果等の画期的な効果を奏することができる。

【００６８】さらに、上記各実施の形態例では、インダ
クタンス素子Ｌ_r1はメーンスイッチ素子Ｑ₁のゲートと
スイッチ素子Ｑ₂のソースの間に設けられていたが、メ
ーンスイッチ素子Ｑ₁がスイッチオンした以降もスイッ
チ素子Ｑ₂がスイッチオンしているようにスイッチ素子
Ｑ₂のスイッチオン期間ＰＷ２が一定に制御される場合
には、図８に示すように、インダクタンス素子Ｌ_r1をメ
ーンスイッチ素子Ｑ₁のドレインとスイッチ素子Ｑ₂の
ドレインの間に設けてもよい。

【００６９】さらに、コンデンサＣ₂の接続位置は図６
の接続位置に限定されるものではなく、メーンスイッチ
素子Ｑ₁の出力容量Ｃ_ossを等価的に増加させることが
できる接続位置であればどこでもよく、例えば、メーン
スイッチ素子Ｑ₁のドレイン−ソース間に並列に設ける
ようにしてもよい。

【００７０】

【発明の効果】この発明によれば、出力寄生電荷移送回
路および第１の電力回生供給回路の回路動作によりメー
ンスイッチ素子の出力容量の電荷が引き抜かれて低減し
た状態からメーンスイッチ素子がスイッチオンする構成
としたので、従来に比べてメーンスイッチ素子のスイッ
チオン時における出力容量の電圧が低減し、メーンスイ
ッチ素子のスイッチオン時に出力容量の電荷放電に起因
した短絡損失を、その出力容量の降下電圧分の２乗に応
じ大きく低減させることができる。このことから、スイ
ッチング電源回路の小型化を図るためにスイッチング周
波数を高周波化しても、短絡損失の小さいスイッチング
電源回路を提供することができる。

【００７１】また、出力寄生電荷移送回路は出力容量か
ら引き抜いた電荷を入力容量へ移送するので、出力容量
から引き抜いた電荷により入力容量の充電を行うことが
でき、引き抜いた電荷を無駄なく利用することができ
る。

【００７２】さらに、メーンスイッチ素子の出力容量や
入力容量に蓄積された電荷エネルギーをインダクタンス
素子やスイッチ素子を介し第１の制御回路の電源側へ回
生する構成としたので、エネルギーの無駄を無くすこと
ができる。その上、そのエネルギーの回生はＬＣ共振の
回路を利用しており、その回生経路上におけるインダク
タンス素子やスイッチ素子ではエネルギー損失は殆ど発
生しないので、エネルギー効率を格段に向上させること
ができる。

【００７３】さらに、上記の如く、回生電力が第１の制
御回路の電源側へ供給されるので、第１の制御回路を駆
動させる電力を供給するための駆動電力供給回路を設け
る必要がなく、その分、スイッチング電源回路のより一
層の小型化や簡略化を図ることが可能となり、スイッチ
ング電源回路のコスト低減を図ることができる。

【００７４】さらに、メーンドライブ回路はＬＣ共振を
利用してメーンスイッチ素子の入力容量の充放電を行っ
てメーンスイッチ素子のスイッチオン・オフ駆動を行う
構成とし、そのＬＣ共振を利用したメーンスイッチ素子
の入力容量の充放電にはドライブ損失が殆ど発生しない
ので、非共振により入力容量の充放電を行ってメーンス
イッチ素子のスイッチオン・オフ駆動させる場合に比べ
てドライブ損失が発生しない分、電力の無駄を無くすこ
とができる。

【００７５】ＬＣ共振を行わない非共振により入力容量
の電荷を放電させメーンスイッチ素子をスイッチオフさ
せる構成にあっても、上記のように、メーンスイッチ素
子のスイッチオン直前に出力容量の電荷を引き抜くこと
によりメーンスイッチ素子のスイッチオン時の短絡損失
を大きく低減させることができるという効果や、出力容
量の電荷のエネルギーを駆動電力として回生することに
より電力の無駄がなくなってエネルギー効率が格段によ
くなるという効果や、ＬＣ共振を用いて入力容量の充電
を行ってメーンスイッチ素子をスイッチオン駆動させる
のでメーンスイッチ素子のスイッチオン時のドライブ損
失がなくなるという効果等の画期的な効果を奏すること
ができる。

【００７６】また、第１の制御回路の出力電圧を安定化
するように第２のスイッチ素子のオン期間を制御するよ
うに第２の制御回路を構成した発明にあっては、第２の
制御回路の制御動作により、第１の制御回路の出力電圧
の安定化が成されるので第１の制御回路の出力電圧が不
安定であるために第１の制御回路の制御動作が正確に行
われないという問題が回避され、第１の制御回路は精度
良く制御動作を確実に行うことができる。

【００７７】出力容量増加素子を設ける構成にあって
は、メーンスイッチ素子の出力容量を等価的に増加する
ことができることから、第１の電力回生供給回路は、メ
ーンスイッチ素子の出力容量から引き抜いた電荷に上記
出力容量増加素子の電荷を加え、それら多量の電荷を駆
動電力として第１の制御回路の電源側へ回生供給でき
る。このことから、メーンドライブ回路の駆動電力が不
足してしまうという問題を確実に防止することができ
る。

【図面の簡単な説明】

【図１】第１の実施の形態例におけるスイッチング電源
回路の主要構成を示す回路図である。

【図２】図１の回路を構成する各構成要素の動作を示す
タイムチャートである。

【図３】図１の回路動作部分を抜き出して表す等価回路
図である。

【図４】図１におけるメーンスイッチ素子Ｑ₁の出力容
量の電圧を示す波形図である。

【図５】図１の制御回路１が回路出力を検出するための
検出回路例を示す回路図である。

【図６】第２の実施の形態例におけるスイッチング電源
回路の主要構成を示す回路図である。

【図７】第３の実施の形態例を示す回路図である。

【図８】その他の実施の形態例を示す回路図である。

【図９】従来例を示す回路図である。

【符号の説明】

２制御回路４メーンドライブ回路Ｌ_r1，Ｌ_r2 インダクタンス素子Ｃ₁，Ｃ₂ コンデンサＱ₁ メーンスイッチ素子Ｑ₂，Ｑ₃ スイッチ素子Ｃ_oss 出力容量Ｃ_iss 入力容量Ｖ_out 出力電圧

Claims

【特許請求の範囲】

【請求項１】スイッチオン期間の可変によって回路出
力の安定化を行うメーンスイッチ素子と；メーンスイッ
チ素子のオン直前にスイッチオン制御されてスイッチオ
ンする第２のスイッチ素子と；メーンスイッチ素子のオ
フ直前にスイッチオンする第３のスイッチ素子と；上記
メーンスイッチ素子のスイッチオン期間を制御する第１
の制御回路と；メーンスイッチ素子のスイッチオン時に
メーンスイッチ素子の入力容量と充電のＬＣ共振を行う
第１のインダクタンス素子およびメーンスイッチ素子の
スイッチオフ時にメーンスイッチ素子の入力容量と放電
のＬＣ共振を行う第２のインダクタンス素子を有し前記
第１の制御回路側の電源を用いて前記第２のスイッチ素
子のオン時から第３のスイッチ素子のオン時までの期間
に対応させて上記メーンスイッチ素子のスイッチオン期
間をドライブ駆動するＬＣ共振のメーンドライブ回路
と；第２のスイッチ素子のスイッチオン動作によってメ
ーンスイッチ素子の出力容量の電荷を前記メーンドライ
ブ回路の第１のインダクタンス素子を介してメーンスイ
ッチ素子の入力容量へ引き抜き移送する出力寄生電荷移
送回路と；この電荷移送による第１のインダクタンス素
子の通電によって該第１のインダクタンス素子に蓄積さ
れた電磁エネルギーを前記第１の制御回路の電源側へ回
生する第１の電力回生供給回路と；第３のスイッチ素子
のスイッチオン動作によりメーンスイッチ素子の入力容
量の電荷を放電して前記メーンドライブ回路の第２のイ
ンダクタンス素子に蓄積しこの第２のインダクタンス素
子の蓄積エネルギーを第３のスイッチ素子のスイッチオ
フ動作により前記第１の制御回路の電源側へ回生する第
２の電力回生供給回路と；を有するスイッチング電源回
路。
【請求項２】メーンドライブ回路は第２のインダクタ
ンス素子が省略され、メーンスイッチ素子のスイッチオ
ン時におけるメーンスイッチ素子の入力容量の充電時に
のみＬＣ共振を利用し、メーンスイッチ素子のスイッチ
オフ時におけるメーンスイッチ素子の入力容量の放電時
にはＬＣ共振を行わない非共振によりメーンスイッチ素
子をドライブ駆動する構成としたことを特徴とする請求
項１記載のスイッチング電源回路。
【請求項３】第１の制御回路の出力電圧を検出し、こ
の検出電圧に基づき、第１の制御回路の出力電圧の安定
化を行うために第２のスイッチ素子のスイッチオン期間
を可変制御する第２の制御回路を設ける構成としたこと
を特徴とする請求項１又は請求項２記載のスイッチング
電源回路。
【請求項４】メーンスイッチ素子の出力容量を等価的
に増加するための出力容量増加素子を設ける構成とした
ことを特徴とする請求項１又は請求項２又は請求項３記
載のスイッチング電源回路。