JPH09321554A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09321554A JPH09321554A JP8139198A JP13919896A JPH09321554A JP H09321554 A JPH09321554 A JP H09321554A JP 8139198 A JP8139198 A JP 8139198A JP 13919896 A JP13919896 A JP 13919896A JP H09321554 A JPH09321554 A JP H09321554A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- circuit
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】出力周波数特性がフラットな電流−電圧変換回
路を提供する。 【解決手段】第１バッファ回路１を構成するトランジス
タ６ａ及び６ｂの共通エミッタに定電流源１４の出力電
流が電流ミラー回路１５を介して供給される。スイッチ
１１のオフ時、前記共通エミッタの電圧は略電源電圧に
なるので、トランジスタ６ａ及び６ｂのベース−エミッ
タ間電圧は逆方向電圧になり、トランジスタ６ａ及び６
ｂのベース−エミッタ間に発生する寄生容量Ｃｂｅの容
量値を低下させることができる。その為、寄生容量の充
放電による伝送遅延を十分に抑制することができる。
路を提供する。 【解決手段】第１バッファ回路１を構成するトランジス
タ６ａ及び６ｂの共通エミッタに定電流源１４の出力電
流が電流ミラー回路１５を介して供給される。スイッチ
１１のオフ時、前記共通エミッタの電圧は略電源電圧に
なるので、トランジスタ６ａ及び６ｂのベース−エミッ
タ間電圧は逆方向電圧になり、トランジスタ６ａ及び６
ｂのベース−エミッタ間に発生する寄生容量Ｃｂｅの容
量値を低下させることができる。その為、寄生容量の充
放電による伝送遅延を十分に抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトダイオード
からの光電流を電流−電圧変換するために使用される増
幅回路に関する。
からの光電流を電流−電圧変換するために使用される増
幅回路に関する。
【０００２】
【従来の技術】従来、赤外線等を利用して通信データを
送受信することによってコードレス化を図った通信機器
がある。通信機器の受信側の機器において、赤外線をフ
ォトダイオードによって電流に変換し、前記電流を電流
−電圧変換回路で電圧に変換し、さらに、変換された電
圧を復調することによって通信データを得ていた。従
来、このような受信機器で使用されている電流−電圧変
換回路が図２の如く知られていた。
送受信することによってコードレス化を図った通信機器
がある。通信機器の受信側の機器において、赤外線をフ
ォトダイオードによって電流に変換し、前記電流を電流
−電圧変換回路で電圧に変換し、さらに、変換された電
圧を復調することによって通信データを得ていた。従
来、このような受信機器で使用されている電流−電圧変
換回路が図２の如く知られていた。
【０００３】図２において、フォトダイオード１に赤外
線が照射されて、前記赤外線に応じた光電流がトランジ
スタ２のベースに供給される。尚、光電流は通信データ
により変化する信号である。トランジスタ２はベースに
基準電圧が印加されるトランジスタ３と差動接続されて
いるので、光電流を差動増幅した出力電流がトランジス
タ２のコレクタから発生する。前記出力電流は出力段ト
ランジスタ４と第１帰還抵抗５とを介してトランジスタ
２のベースに帰還される。ここで、光電流の大きさをＩ
PDとし、第１帰還抵抗５の抵抗値をＲ１とすると、出力
端子ＯＵＴから発生する出力電圧は（ＩPD×Ｒ１）とな
る。よって、フォトダイオード１の光電流を第１帰還抵
抗５で定まる変換ゲインにより電圧に変換することがで
きる。
線が照射されて、前記赤外線に応じた光電流がトランジ
スタ２のベースに供給される。尚、光電流は通信データ
により変化する信号である。トランジスタ２はベースに
基準電圧が印加されるトランジスタ３と差動接続されて
いるので、光電流を差動増幅した出力電流がトランジス
タ２のコレクタから発生する。前記出力電流は出力段ト
ランジスタ４と第１帰還抵抗５とを介してトランジスタ
２のベースに帰還される。ここで、光電流の大きさをＩ
PDとし、第１帰還抵抗５の抵抗値をＲ１とすると、出力
端子ＯＵＴから発生する出力電圧は（ＩPD×Ｒ１）とな
る。よって、フォトダイオード１の光電流を第１帰還抵
抗５で定まる変換ゲインにより電圧に変換することがで
きる。
【０００４】図２は変換ゲインが変更可能な電流−電圧
変換回路であって、スイッチ回路となる第１バッファ回
路６及び第２帰還抵抗７と、第２バッファ回路８及び第
３帰還抵抗９とを第１帰還抵抗５に並列接続している。
第１及び第２バッファ回路６及び８をオン・オフ制御す
ることにより、第２及び第３帰還抵抗７及び９の帰還路
が導通・遮断される。これにより、帰還抵抗の合成抵抗
が変更されるので、変換ゲインを変更することができ
る。
変換回路であって、スイッチ回路となる第１バッファ回
路６及び第２帰還抵抗７と、第２バッファ回路８及び第
３帰還抵抗９とを第１帰還抵抗５に並列接続している。
第１及び第２バッファ回路６及び８をオン・オフ制御す
ることにより、第２及び第３帰還抵抗７及び９の帰還路
が導通・遮断される。これにより、帰還抵抗の合成抵抗
が変更されるので、変換ゲインを変更することができ
る。
【０００５】また、第１バッファ回路６はトランジスタ
６ａ及び６ｂから成る差動対、第２バッファ回路８はト
ランジスタ８ａ及び８ｂから成る差動対によって構成さ
れている。そして、第１バッファ回路６のオン・オフ制
御は、トランジスタ６ａ及び６ｂの共通エミッタに接続
される定電流源１０を外部制御信号が印加されるスイッ
チ１１をオン・オフすることにより行われる。また、第
２バッファ回路８も、第１バッファ回路６の構成と同様
に、定電流源１２をスイッチ１３によりオンオフ制御さ
れる。
６ａ及び６ｂから成る差動対、第２バッファ回路８はト
ランジスタ８ａ及び８ｂから成る差動対によって構成さ
れている。そして、第１バッファ回路６のオン・オフ制
御は、トランジスタ６ａ及び６ｂの共通エミッタに接続
される定電流源１０を外部制御信号が印加されるスイッ
チ１１をオン・オフすることにより行われる。また、第
２バッファ回路８も、第１バッファ回路６の構成と同様
に、定電流源１２をスイッチ１３によりオンオフ制御さ
れる。
【０００６】
【発明が解決しようとする課題】ところで、図２の電流
−電圧変換回路をＩＣ化すると、ＩＣ化されたトランジ
スタの構造によりトランジスタのそれぞれの端子間に寄
生容量が発生する。特に、トランジスタ６ａ、６ｂ、８
ａ及び８ｂのベース−エミッタ間に発生する寄生容量Ｃ
ｊｅが電流−電圧変換回路の周波数特性に悪影響を与え
ていた。
−電圧変換回路をＩＣ化すると、ＩＣ化されたトランジ
スタの構造によりトランジスタのそれぞれの端子間に寄
生容量が発生する。特に、トランジスタ６ａ、６ｂ、８
ａ及び８ｂのベース−エミッタ間に発生する寄生容量Ｃ
ｊｅが電流−電圧変換回路の周波数特性に悪影響を与え
ていた。
【０００７】即ち、第１バッファ回路６において、スイ
ッチ１１をオンすると、第１バッファ回路６の差動対の
開ループゲインが大きく設定されるためにトランジスタ
６ａ及び６ｂのベース間に仮想短絡が発生するので、ト
ランジスタ６ａ及び６ｂのベース間電圧は略等しくな
る。その為、入力信号が寄生容量Ｃｊｅに流れず、電流
−電圧変換回路の動作に悪影響を与えない。しかし、ス
イッチ１１がオフすると、トランジスタ６ａ及び６ｂの
ベース間の電圧は出力端子ＯＵＴとトランジスタ２のベ
ースとの電圧差となるので、交流入力信号が容量Ｃｊｅ
に流れる。入力信号により容量Ｃｊｅが充放電されるこ
とにより、信号伝送の遅延を招き、電流−電圧変換回路
の変換ゲインの周波数特性が悪化するという問題あっ
た。特に、図３（イ）の実線の如く数ＭＨＺの高周波で
変換ゲインがうねるという問題があった。尚、図３
（イ）の点線は理想の変換ゲインの周波数特性である。
また、このような問題は、第２バッファ回路８２も発生
する。
ッチ１１をオンすると、第１バッファ回路６の差動対の
開ループゲインが大きく設定されるためにトランジスタ
６ａ及び６ｂのベース間に仮想短絡が発生するので、ト
ランジスタ６ａ及び６ｂのベース間電圧は略等しくな
る。その為、入力信号が寄生容量Ｃｊｅに流れず、電流
−電圧変換回路の動作に悪影響を与えない。しかし、ス
イッチ１１がオフすると、トランジスタ６ａ及び６ｂの
ベース間の電圧は出力端子ＯＵＴとトランジスタ２のベ
ースとの電圧差となるので、交流入力信号が容量Ｃｊｅ
に流れる。入力信号により容量Ｃｊｅが充放電されるこ
とにより、信号伝送の遅延を招き、電流−電圧変換回路
の変換ゲインの周波数特性が悪化するという問題あっ
た。特に、図３（イ）の実線の如く数ＭＨＺの高周波で
変換ゲインがうねるという問題があった。尚、図３
（イ）の点線は理想の変換ゲインの周波数特性である。
また、このような問題は、第２バッファ回路８２も発生
する。
【０００８】
【課題を解決するための手段】本発明は、２つの入力端
子と１つの出力端子を有する増幅器と、前記増幅器の一
方の入力端子と出力端子との間に並列接続される複数の
帰還抵抗と、前記複数の帰還抵抗を介した帰還路を遮断
または導通するためのバッファ回路とを備える増幅器に
おいて、前記バッファ回路は、ベースに前記増幅器の出
力信号が印加される第１トランジスタと、該第１トラン
ジスタと差動接続されると共に、コレクタが前記帰還抵
抗に接続され、コレクタ及びベースが共通接続される第
２トランジスタと、前記第１及び第２トランジスタの共
通エミッタに接続され、前記第１及び第２トランジスタ
の動作電流を発生する定電流回路と、前記第１及び第２
トランジスタの共通エミッタに、微小電流を供給する微
小電流供給回路と、から成ることを特徴とする。
子と１つの出力端子を有する増幅器と、前記増幅器の一
方の入力端子と出力端子との間に並列接続される複数の
帰還抵抗と、前記複数の帰還抵抗を介した帰還路を遮断
または導通するためのバッファ回路とを備える増幅器に
おいて、前記バッファ回路は、ベースに前記増幅器の出
力信号が印加される第１トランジスタと、該第１トラン
ジスタと差動接続されると共に、コレクタが前記帰還抵
抗に接続され、コレクタ及びベースが共通接続される第
２トランジスタと、前記第１及び第２トランジスタの共
通エミッタに接続され、前記第１及び第２トランジスタ
の動作電流を発生する定電流回路と、前記第１及び第２
トランジスタの共通エミッタに、微小電流を供給する微
小電流供給回路と、から成ることを特徴とする。
【０００９】また、微小電流供給回路は、微小電流を発
生する微小電流源と、前記微小電流を反転し、前記第１
及び第２トランジスタの共通エミッタに供給する電流ミ
ラー回路とから成ることを特徴とする。
生する微小電流源と、前記微小電流を反転し、前記第１
及び第２トランジスタの共通エミッタに供給する電流ミ
ラー回路とから成ることを特徴とする。
【００１０】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１４は微小電流を発生する定電流源、１５は
トランジスタ１５ａ乃至１５ｃから成り、前記微小電流
を第１及び第２バッファ回路６及び８に供給するための
電流ミラー回路である。尚、図１において、図２の従来
例と同一の素子については、同一の符号を付し説明を省
略する。図１で、トランジスタ２乃至４と抵抗５とから
成る増幅回路の動作については従来例と同一なため、動
作説明は省略する。
図であり、１４は微小電流を発生する定電流源、１５は
トランジスタ１５ａ乃至１５ｃから成り、前記微小電流
を第１及び第２バッファ回路６及び８に供給するための
電流ミラー回路である。尚、図１において、図２の従来
例と同一の素子については、同一の符号を付し説明を省
略する。図１で、トランジスタ２乃至４と抵抗５とから
成る増幅回路の動作については従来例と同一なため、動
作説明は省略する。
【００１１】図１において、外部の制御回路（図示せ
ず）からの制御信号に応じて、スイッチ１１及び１３が
共にオフすると、第１及び第２バッファ回路６及び８が
オフするので、出力端子にはフォトダイオード１から発
生する光電流による抵抗５の電圧降下に応じた電圧が発
生する。また、前記制御信号に応じて、スイッチ１１が
オンしスイッチ１３がオフすると、第１バッファ回路６
がオンし第２バッファ回路８がオフする。その為、抵抗
７のみが導通し、出力端子ＯＵＴに、光電流による抵抗
５及び６の合成抵抗の電圧降下による電圧が発生する。
同様に、前記制御信号に応じてスイッチ１３のみがオン
するとき、抵抗９のみが導通するので、出力端子ＯＵＴ
には光電流による抵抗５及び９の合成抵抗に応じた電圧
が発生する。そして、スイッチ１１及び１３が共にオン
するとき、抵抗７及び９が導通するので、前記光電流に
よる抵抗５、７及び９の合成抵抗の電圧降下に応じた電
圧が発生する。
ず）からの制御信号に応じて、スイッチ１１及び１３が
共にオフすると、第１及び第２バッファ回路６及び８が
オフするので、出力端子にはフォトダイオード１から発
生する光電流による抵抗５の電圧降下に応じた電圧が発
生する。また、前記制御信号に応じて、スイッチ１１が
オンしスイッチ１３がオフすると、第１バッファ回路６
がオンし第２バッファ回路８がオフする。その為、抵抗
７のみが導通し、出力端子ＯＵＴに、光電流による抵抗
５及び６の合成抵抗の電圧降下による電圧が発生する。
同様に、前記制御信号に応じてスイッチ１３のみがオン
するとき、抵抗９のみが導通するので、出力端子ＯＵＴ
には光電流による抵抗５及び９の合成抵抗に応じた電圧
が発生する。そして、スイッチ１１及び１３が共にオン
するとき、抵抗７及び９が導通するので、前記光電流に
よる抵抗５、７及び９の合成抵抗の電圧降下に応じた電
圧が発生する。
【００１２】ところで、定電流源１４から微小出力電流
はトランジスタ１５ａに供給され、トランジスタ１５ａ
とミラー接続されたトランジスタ１５ｂとトランジスタ
１５ｃとのコレクタからトランジスタ６ａ及び６ｂの共
通エミッタとトランジスタ８ａ及び８ｂの共通エミッタ
にそれぞれ供給される。第１バッファ回路６がオンして
いるとき、定電流源１０の出力電流は定電流源１４の出
力電流に比べ十分に大きく設定されているので、電流ミ
ラー回路１５の出力電流が第１バッファ回路６の動作に
影響を全く与えない。また、第２バッファ回路８も第１
バッファ回路６の場合と同様に、定電流源１２の出力電
流は定電流源１４の微小出力電流に比べ十分に大な為、
電流ミラー回路１５の出力電流により影響は与えられな
い。
はトランジスタ１５ａに供給され、トランジスタ１５ａ
とミラー接続されたトランジスタ１５ｂとトランジスタ
１５ｃとのコレクタからトランジスタ６ａ及び６ｂの共
通エミッタとトランジスタ８ａ及び８ｂの共通エミッタ
にそれぞれ供給される。第１バッファ回路６がオンして
いるとき、定電流源１０の出力電流は定電流源１４の出
力電流に比べ十分に大きく設定されているので、電流ミ
ラー回路１５の出力電流が第１バッファ回路６の動作に
影響を全く与えない。また、第２バッファ回路８も第１
バッファ回路６の場合と同様に、定電流源１２の出力電
流は定電流源１４の微小出力電流に比べ十分に大な為、
電流ミラー回路１５の出力電流により影響は与えられな
い。
【００１３】ここで、スイッチ１１がオフすると、トラ
ンジスタ６ａ及び６ｂのベース間の電圧に差が生じる。
トランジスタ６ａ及び６ｂの共通エミッタにはトランジ
スタ１５ｃのコレクタ電流が供給される。前記コレクタ
電流が供給されることにより前記共通エミッタの電圧が
電源電圧Ｖｃｃと略等しい電圧になる。これによりトラ
ンジスタ６ａ及び６ｂのベース−エミッタ間電圧が十分
なレベルの逆方向電圧となるので、半導体基板上でベー
スとエミッタとの空乏層が広がり、寄生容量の容量値を
十分に低下させることができる。第１バッファ回路６の
オフ時、フォトダイオード１から高周波の出力電流が発
生しても、トランジスタ６ａ及び６ｂの寄生容量Ｃｊｅ
が小容量であるので、寄生容量Ｃｊｅによる伝送遅延が
発生しない。
ンジスタ６ａ及び６ｂのベース間の電圧に差が生じる。
トランジスタ６ａ及び６ｂの共通エミッタにはトランジ
スタ１５ｃのコレクタ電流が供給される。前記コレクタ
電流が供給されることにより前記共通エミッタの電圧が
電源電圧Ｖｃｃと略等しい電圧になる。これによりトラ
ンジスタ６ａ及び６ｂのベース−エミッタ間電圧が十分
なレベルの逆方向電圧となるので、半導体基板上でベー
スとエミッタとの空乏層が広がり、寄生容量の容量値を
十分に低下させることができる。第１バッファ回路６の
オフ時、フォトダイオード１から高周波の出力電流が発
生しても、トランジスタ６ａ及び６ｂの寄生容量Ｃｊｅ
が小容量であるので、寄生容量Ｃｊｅによる伝送遅延が
発生しない。
【００１４】また、第２バッファ回路８のトランジスタ
８ａ及び８ｂの共通エミッタにもトランジスタ１５ｂか
ら微小コレクタ電流が供給されているので、スイッチ１
３のオフ時寄生容量Ｃｊｅの容量値を低下させることが
できる。よって、第２バッファ回路８でもフォトダイオ
ード１からの高周波信号による伝送遅延を抑制できる。
８ａ及び８ｂの共通エミッタにもトランジスタ１５ｂか
ら微小コレクタ電流が供給されているので、スイッチ１
３のオフ時寄生容量Ｃｊｅの容量値を低下させることが
できる。よって、第２バッファ回路８でもフォトダイオ
ード１からの高周波信号による伝送遅延を抑制できる。
【００１５】従って、電流−電圧変換回路の出力周波数
特性は図３（ロ）の如くなり、図３（イ）の如き理想の
周波数と略等しい特性が得られる。
特性は図３（ロ）の如くなり、図３（イ）の如き理想の
周波数と略等しい特性が得られる。
【００１６】
【発明の効果】以上述べた如く、本発明に依れば、ゲイ
ンを差動対から成るバッファ回路のオンオフで変更する
電流−電圧変換回路において、前記差動対の共通エミッ
タに常時微小電流を供給するので、前記差動対を構成す
るトランジスタのベース−エミッタの間に発生する寄生
容量の容量値を低減することができる。従って、高域に
おいて、寄生容量の充放電による伝送遅延を防止するこ
とができ、低周波域から高周波域まで、出力周波数特性
を略フラットとすることができる。
ンを差動対から成るバッファ回路のオンオフで変更する
電流−電圧変換回路において、前記差動対の共通エミッ
タに常時微小電流を供給するので、前記差動対を構成す
るトランジスタのベース−エミッタの間に発生する寄生
容量の容量値を低減することができる。従って、高域に
おいて、寄生容量の充放電による伝送遅延を防止するこ
とができ、低周波域から高周波域まで、出力周波数特性
を略フラットとすることができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】従来例を示す回路図である。
【図３】本発明の説明に供するための特性図である。
１ フォトダイオード ６ 第１バッファ回路 ８ 第２バッファ回路 １０、１２、１４ 定電流源 １１、１３ スイッチ １５ 電流ミラー回路
Claims (2)
- 【請求項１】２つの入力端子と１つの出力端子を有する
増幅器と、前記増幅器の一方の入力端子と出力端子との
間に並列接続される複数の帰還抵抗と、前記複数の帰還
抵抗を介した帰還路を遮断または導通するためのバッフ
ァ回路とを備える増幅器において、 前記バッファ回路は、 ベースに前記増幅器の出力信号が印加される第１トラン
ジスタと、 該第１トランジスタと差動接続されると共に、コレクタ
が前記帰還抵抗に接続され、コレクタ及びベースが共通
接続される第２トランジスタと、 前記第１及び第２トランジスタの共通エミッタに接続さ
れ、前記第１及び第２トランジスタの動作電流を発生す
る定電流回路と、 前記第１及び第２トランジスタの共通エミッタに、微小
電流を供給する微小電流供給回路と、 から成ることを特徴とする増幅回路。 - 【請求項２】微小電流供給回路は、微小電流を発生する
微小電流源と、前記微小電流を反転し、前記第１及び第
２トランジスタの共通エミッタに供給する電流ミラー回
路とから成ることを特徴とする請求項１記載の増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13919896A JP3322564B2 (ja) | 1996-05-31 | 1996-05-31 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13919896A JP3322564B2 (ja) | 1996-05-31 | 1996-05-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321554A true JPH09321554A (ja) | 1997-12-12 |
| JP3322564B2 JP3322564B2 (ja) | 2002-09-09 |
Family
ID=15239848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13919896A Expired - Fee Related JP3322564B2 (ja) | 1996-05-31 | 1996-05-31 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322564B2 (ja) |
-
1996
- 1996-05-31 JP JP13919896A patent/JP3322564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3322564B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US6642788B1 (en) | Differential cascode amplifier | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| JP3664010B2 (ja) | アナログ・スイッチ回路 | |
| JPH114164A (ja) | 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JP4065274B2 (ja) | バンドギャップ基準回路 | |
| EP0480410B1 (en) | Infrared ray receiving circuit | |
| JP3322564B2 (ja) | 増幅回路 | |
| EP0185412A1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| US5276358A (en) | Circuitry and method for controlling voltage in an electronic circuit | |
| CN100521520C (zh) | 用于信号处理系统的电压控制放大器 | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JP3461540B2 (ja) | 記憶セル | |
| JP2615526B2 (ja) | チューナ用ｉｃ | |
| US7629567B2 (en) | Light receiving circuit having two switched photodiodes | |
| JP2002232239A (ja) | 演算増幅器 | |
| US5221889A (en) | Bidirectional current mirrors and method for bidirectional current conduction | |
| JP3197807B2 (ja) | 電源電圧検出回路 | |
| US6710656B2 (en) | High gain amplifier circuits and their applications | |
| JP3327938B2 (ja) | 半導体集積回路 | |
| KR950003283B1 (ko) | 연산 상호컨덕턴스 증폭기 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JPH10224156A (ja) | 電流電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |