JPH09320976A - 導電型の異なるポリシリコン層の同時形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 チャネル部に突き抜けることなく、同一ウエ
ハ面内のポリシリコン薄膜に異なる不純物を導入する方
法を提供することである。 【解決手段】 導電型の異なるポリシリコン膜の本同時
形成方法は、同一ウエハ上の第１の領域及び第２の領域
にそれぞれｎ＋ポリシリコン膜及びｐ＋ポリシリコン膜
の一方及び他方を同時的に形成する方法であって、シリ
コン基板上に形成されたゲート酸化膜上にポリシリコン
膜を形成するポリシリコン膜形成工程と、ポリシリコン
膜上に導電型の異なる２種類の不純物のうちの一方を含
むドープトオキサイド膜を堆積する堆積工程と、第１又
は第２の領域のいずれかの所定領域のポリシリコン膜上
にドープトオキサイド膜を残留させるようにドープトオ
キサイド膜をパターニングするパターニング工程と、残
留ドープトオキサイド膜からポリシリコン膜に不純物を
固相拡散させる固相拡散工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同一ウエハ上の第
１の領域及び第２の領域にそれぞれ導電型の相互に異な
るポリシリコン層、即ちｎ＋ポリシリコン層及びｐ＋ポ
リシリコン層の一方及び他方を同時的に形成する方法に
関し、更に詳細には、不純物がポリシリコン層を突き抜
けてポリシリコン層の下層に進入しないように不純物を
ポリシリコン層に導入して、ｎ＋ポリシリコン層及びｐ
＋ポリシリコン層を同一ウエハ上に同時的に形成する方
法に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩに対して動作の高速性が要
求されて来るに連れて、ポリシリコン・ゲート電極の配
線抵抗による信号の遅延が、ＬＳＩの動作速度を律速す
る因子の一つになって来ている。そこで、従来のポリシ
リコン・ゲートよりも電気抵抗が約１桁低いポリサイド
・ゲート（Polycide Gate ）が注目され、現在では、こ
のポリサイド・ゲートは、１．０μｍ以下のデザインル
ールのＬＳＩで一般に用いられている。ポリサイド・ゲ
ートとは、下地のポリシリコン層上にシリサイド（Sili
cide）を積層した電極構造になっていて、下地のポリシ
リコン層は、一般に、ｎ＋型にドーピングされている。

【０００３】ところが、近年、Ｎチャネル・トランジス
タ及びＰチャネル・トランジスタとの双方を備え、しか
も微細化が進んだＣＭＯＳトランジスタ等の半導体デバ
イスでは、例えポリサイド・ゲート電極の下地のポリシ
リコン層をｎ＋型にドーピングしたとしても、チャネル
の不純物濃度を制御することにより、Ｎチャネル及びＰ
チャネルの双方のＶｔｈを同時にそれぞれ最適な値に設
定することが難しいという問題があった。換言すれば、
Ｎチャネル、Ｐチャネルトランジスタの双方を短チャネ
ル効果に対して強い表面チャネル型のＭＯＳトランジス
タにすることが難しくなっている。そこで、ゲート電極
の仕事関数をも用いてＶｔｈを調整するために、例えば
Ｎチャネル及びＰチャネルＭＯＳトランジスタの各ポリ
サイド・ゲート電極のポリシリコン層として、それぞれ
ｎ＋ポリシリコン及びｐ＋ポリシリコンを用いるデユア
ル・ゲート（Dual Gate ）プロセスが検討され始めてい
る。

【０００４】しかし、このデユアル・ゲート・プロセス
によりポリサイド・ゲート電極を形成する際、ポリシリ
コン単層のみのゲート電極ではさほど問題とならなかっ
た不純物の相互拡散の問題が、大きな問題になってい
る。不純物の相互拡散の原因は、シリサイド中の不純物
の拡散係数が、一般に、ポリシリコン層中の不純物の拡
散係数よりも１〜２桁も大きいことに因る。つまり、不
純物の相互拡散の問題は、ポリサイド上層のシリサイド
を通して下地のポリシリコン層中に導入されたドーパン
ト（Dopant）が熱処理等で相互拡散する結果、各ゲート
電極中の不純物濃度、つまりゲートの仕事関数が、ｎ＋
ポリサイドとｐ＋ポリサイドとが接触している領域で変
動してしまうことに因る。その結果、ｎ＋ポリサイド及
びｐ＋ポリサイドのそれぞれのサイズ、相互の接触具合
等を含むゲート電極のパターンによって、Ｎチャネル及
びＰチャネルＭＯＳトランジスタのそれぞれのＶｔｈが
変動すると言う深刻な事態に陥ってしまう。

【０００５】そこで、不純物の相互拡散を抑制するため
に、現在、次のような二つの方法が提案されている。第
１の方法は、ポリサイドの下地として２層ポリシリコン
を使用する方法であって、下地のポリシリコン層を上層
ポリシリコン層と下層ポリシリコン層の２層構造にし、
かつ上層ポリシリコンの粒子径（Grain Size）を大きく
することにより、ドーパントの縦方向の拡散速度を遅く
して、結果的には相互拡散を抑制する方法である。第２
の方法は、フル・シリサイド（Full Silicide ）技術を
利用する方法であって、ゲート電極も含めて、例えばＴ
ｉとのサリサイド化を行ない、ゲートをポリサイド化し
た後では、長時間の高温処理を行わないようにする方法
である。

【０００６】

【発明が解決しようとする課題】ところで、従来、同一
の基板面にｎ＋ポリシリコン層とｐ＋ポリシリコン層と
を同時に形成する場合は、ホトリソグラフィによりマス
クパターンを形成し、イオン阻止能の大きいＷＳｉｘ等
のシリサイド上から領域別にドーパントを打ち分けてイ
オン注入しており、それによって、ｎ＋ポリシリコン層
とｐ＋ポリシリコン層とを形成していた。しかし、上述
した二つの方法は、何れも、不純物の相互拡散を抑制す
るには有効な方法であるが、イオン注入に際し、イオン
阻止能の大きいシリサイドの上からではなく、比較的イ
オン阻止能の小さいポリシリコン単層にイオンを注入し
なければならない。従って、デバイスが微細化した場
合、ポリシリコン単層にイオン注入する上で、以下に列
挙するような新たな問題が生じている。

【０００７】先ず、第１の問題は、生産性の低下の問題
である。半導体装置の微細化に伴い、ポリシリコン層が
薄膜化しているので、ポリシリコン層にイオンを注入す
る際、イオン注入時の加速電圧を極端に、例えばＢ⁺ な
ら５ｋｅＶ程度に下げて、イオンがポリシリコン層を突
き抜けてチャネルにまで達しないようにすることが必要
である。しかし、これでは、所要量のイオンを注入し
て、ポリシリコン・ゲート電極を充分にドープしようと
すると、イオン注入のビーム電流を大きく出来ないため
に、イオン注入に長時間を要することになり、生産性を
著しく低下させてしまうという問題が生じる。イオン注
入時のビーム電流の強度を低くしないために、先ず、イ
オンをある程度高い加速電圧で取り出し、続いて減速さ
せながら注入すると言うDecel Modeにて行なう方法もあ
るが、減速前に中性化してしまったイオンは、中性化し
た時点でそれ以上には減速出来ないので、相変わらず、
チャネルにまで突き抜けてしまうと言う問題点が残る。
従って、Decel Modeにて行なう方法では、この問題を解
決できない。第２には、元来、多結晶であるポリシリコ
ン層にイオンを注入する場合、イオンはチャネリングに
より結晶粒に沿って深く進入する可能性がある。従っ
て、半導体装置の微細化に伴って、ポリサイドのポリシ
リコン層が益々薄膜化しているので、イオンは益々チャ
ネルに突き抜け易くなっている。

【０００８】以上のようなイオン注入に伴う問題に照ら
して、本発明の目的は、チャネル部に突き抜けることな
く、同一ウエハ面内のポリシリコン薄膜に異なる不純物
を導入して、導電型の異なるポリシリコン層を同時に形
成する方法を提供することである。

【０００９】

【課題を解決するための手段】本発明者は、問題解決に
当たり、次のように考察した。すなわち、単結晶シリコ
ン及び多結晶シリコンを含めてシリコンとＳｉＯ₂ との
間では、イオン注入時のイオン阻止能に大きな差は無
く、しかも、シリコン自体の阻止能も大きくは無い。従
って、イオンがチャネル部に突き抜けないようにして薄
膜化したポリシリコン層にイオン注入によりドーピング
を行なおうとすれば、イオンの加速電圧を極端に下げる
必要がある。一方、不純物が拡散する媒体中の不純物の
拡散係数は、媒体の性質、特に媒体の結晶構造に大きく
影響されて変化し、特にポリシリコンのような結晶粒界
の存在する媒体の粒界間の拡散係数は、同じシリコンの
単結晶内の拡散係数に比べて２桁以上も大きい。また、
ＳｉＯ₂ 膜内の不純物の拡散速度は、拡散条件やイオン
種にも依存するが、一般的には、ポリシリコン層内の不
純物の拡散速度より遅い。そこで、本発明は、ＳｉＯ₂
膜とポリシリコン層と言う媒体の相違による不純物の拡
散係数の大きな違いを利用して、不純物がＳｉＯ₂ から
なるゲート酸化膜を突き抜けてチャネルに進入するよう
なことなく、ポリシリコン層にのみ導入されるようにす
るものである。また、本発明は、ＳｉＯ₂ 膜に窒化処理
を施して、ＳｉＯ₂ 膜内に窒素原子を数％濃度導入する
ことにより、ＳｉＯ₂ 膜内の不純物の拡散係数を更に小
さくし、ＳｉＯ₂ 膜とポリシリコン層との間の不純物の
拡散係数の違いを更に大きくしている。

【００１０】上記知見に基づき、本発明に係る、導電型
の異なるポリシリコン層の同時形成方法は、基板の第１
の領域及び第２の領域に導電型の相互に異なるポリシリ
コン層をそれぞれ同時的に形成する方法において、シリ
コン基板上に形成されたゲート酸化膜上にポリシリコン
層を形成するポリシリコン層形成工程と、ポリシリコン
層上に導電型の相互に異なる不純物のうちの一方を含む
ドープトオキサイド膜を堆積する堆積工程と、第１の領
域又は第２の領域のいずれかの所定領域のポリシリコン
層上にドープトオキサイド膜を残留させるようにドープ
トオキサイド膜をパターニングするパターニング工程
と、残留ドープトオキサイド膜から下層のポリシリコン
層に不純物を固相拡散させる固相拡散工程とを有するこ
とを特徴としている。

【００１１】本発明方法で成膜するドープトオキサイド
膜は、導電型の異なる２種類の不純物のうちの一方を含
む酸化膜であって、例えばｎ＋ポリシリコン層を形成す
るためのｎ型不純物拡散源として、Ｐを含むＰＳＧ膜
（Phosho-Silicate Glass ）、Ａｓを含むＡｓＳＧ膜、
Ｓｂを含むＳｂＳＧ、また、ｐ＋ポリシリコンを形成す
るためのｐ型不純物拡散源として、Ｂを含むＢＳＧ膜
（Boron-Silicate Glass）、Ｇａを含むＧａＳＧ等があ
る。ドープトオキサイド膜は、ＣＶＤ法或いは回転塗布
法により成膜することができる。固相拡散工程では、い
わゆる、熱拡散を利用した固相−固相拡散法により不純
物をドープトオキサイド膜からポリシリコン層に拡散さ
せている。

【００１２】本発明方法では、ｎ＋ポリシリコン層とｐ
＋ポリシリコン層のうちの一方のみを固相−固相拡散法
により形成し、他方をイオン注入法により形成しても良
い。イオン注入により不純物を導入する場合には、ゲー
ト酸化膜を窒化してＳｉＯ₂内の不純物の拡散係数を小
さくすることが望ましい。

【００１３】

【発明の実施の形態】以下、添付図面を参照し、実施例
に基づいて本発明をより詳細に説明する。尚、以下の実
施例で示した成膜、イオン注入等の処理方法、処理装
置、及び膜厚、温度、圧力等の処理条件の数値は、本発
明方法の理解を助けるための例示であって、これに限定
されるものではない。実施例１ 本実施例は、Ｗ・ポリサイドのゲート電極を形成するた
めに、本発明方法を適用した例である。図１（ａ）から
（ｄ）、図３（ｅ）から（ｈ）及び図５（ｉ）から
（ｍ）は、それぞれ、半導体装置のｎ−ＭＯＳトランジ
スタ部形成の各工程毎の基板断面図、図２（ａ）から
（ｄ）、図４（ｅ）から（ｈ）及び図６（ｉ）から
（ｍ）は、それぞれ、図１（ａ）から（ｄ）、図３
（ｅ）から（ｈ）及び図５（ｉ）から（ｍ）に対応し
て、半導体装置のｐ−ＭＯＳトランジスタ部形成の各工
程毎の基板断面図である。

【００１４】（１）図１（ａ）及び図２（ａ）に示すよ
うに、Ｓｉ基板１０上に従来のＬＯＣＯＳ法によりＬＯ
ＣＯＳ膜１２Ａ、Ｂによる素子分離領域を形成してｎ−
ＭＯＳトランジスタ部及びｐ−ＭＯＳトランジスタ部の
素子領域１４Ａ、Ｂをそれぞれ形成する。 （２）図１（ｂ）及び図２（ｂ）に示すように、各素子
領域１４Ａ、Ｂにゲート酸化膜１６Ａ、Ｂを成長させ
る。

【００１５】（３）続いて、図１（ｃ）及び図２（ｃ）
に示すように、ゲート酸化膜１６Ａ、Ｂ上にポリシリコ
ン層１８を以下の堆積条件の下で基板上全面に堆積す
る。ポリシリコン層１８Ａ、Ｂの膜厚は、例えば０．２
５〜０．１８μｍのデザインルールでは、７０〜５０ｎ
ｍの範囲にする。一方、Ｗシリサイド膜をポリシリコン
層上に形成した多層のポリサイド全体の厚みは、１５０
ｎｍである。本実施例では、ポリシリコン層厚を５０ｎ
ｍとした。 ポリシリコン層の堆積条件 装置 ：縦型ＬＰ−ＣＶＤ装置 ガス流量 ：ＳｉＨ₄ ＝４００sccm 温度 ：６２５°C 圧力 ：２０Ｐａ（１５０ｍＴ）

【００１６】（４）図１（ｄ）及び図２（ｄ）に示すよ
うに、ポリシリコン層１８上にドープトオキサイド膜と
して、例えば膜厚１００ｎｍのＰＳＧ膜２０を以下の堆
積条件に従って堆積する。 ＰＳＧ膜の堆積条件 装置 ：常圧ＣＶＤ装置 基板温度 ：３９０℃ ガス流量 ：ＳｉＨ₄ ／ＰＨ₃ ／Ｏ₂ ／Ｎ₂ ＝３５／２．８／６７０／２２０００（cc/min）

【００１７】（５）図３（ｅ）及び図４（ｅ）に示すよ
うに、ＰＳＧ膜２０上のｎ＋ポリシリコン層を形成する
領域、即ちｎ−ＭＯＳトランジスタ形成領域１４Ａにホ
トレジスト膜のレジストパターン２２を形成する。 （６）次に、図３（ｆ）及び図４（ｆ）に示すように、
ポリシリコン層１８をｐ＋にドープすべき領域、即ち素
子領域１４ＢのＰＳＧ膜２０を除去する。本実施例で
は、ＰＳＧ膜２０Ｂの除去は、ＲＩＥ法を用いて以下の
条件に従って異方性エッチングし、小さい変換差でＰＳ
Ｇ膜を除去している。 尚、一般的に、ｎ＋ポリシリコンとｐ＋ポリシリコンと
の作り分けは、比較的ラフな寸法精度で行っても良いの
で、例えばＨ₂ Ｏ：ＨＦ＝１００：１の混合比に希釈し
たＨＦ系の溶液を使ってウエットエッチングによりＰＳ
Ｇ膜２０を除去しても良い。

【００１８】（７）図３（ｇ）及び図４（ｇ）に示すよ
うに、ホトレジスト膜２２をＯ₂ プラズマエッチング等
の処理で除去する。 （８）図３（ｈ）及び図４（ｈ）に示すように、膜厚１
００ｎｍのＢＳＧ膜２４を以下の条件の下で基板全面に
堆積する。 ＢＳＧ膜の堆積条件 装置 ：常圧ＣＶＤ装置 基板温度 ：３８０℃ ガス流量 ：ＳｉＨ₄ ／Ｂ₂ Ｈ₆ ／Ｏ₂ ／Ｎ₂ ＝４０／２．０／３６００／１９０００（cc/min)

【００１９】（９）図５（ｉ）及び図６（ｉ）に示すよ
うに、ポリシリコン層１８へのｎ型及びＰ型不純物の拡
散をそれぞれ以下の条件にて行う。 ポリシリコンの不純物拡散条件 装置 ：縦型拡散炉 温度 ：８５０℃ 時間 ：３０min 雰囲気 ：Ｎ₂ この時、ｎ−ＭＯＳトランジスタ形成領域１４Ａでは、
ＢＳＧ膜２４が、図５（ｉ）に示すように、ＰＳＧ膜２
０の上部に存在するが、拡散距離が異なるので、Ｂ、即
ちｐ型不純物がＢＳＧ膜２４からＰＳＧ膜２０を経由し
てポリシリコン層１８に拡散するようなことはなく、ｎ
型不純物、即ちＰが、ＰＳＧ膜２０から直下のポリシリ
コン層１８に拡散して、充分にｎ＋にドーピングされ
る。また、ｐ−ＭＯＳトランジスタ形成領域１４Ｂで
は、ｐ型不純物、即ちＢが、ＢＳＧ膜２４から直下のポ
リシリコン層１８に拡散して、充分にｐ＋にドーピング
される。また、ポリシリコン層２０が本実施例のように
単層である場合、以上の拡散条件の下では、横方向の不
純物の拡散距離は、領域１４Ａと領域１４Ｂとの素子分
離幅に比べて十分に無視し得るほど小さな値であるか
ら、領域１４Ａと領域１４Ｂとの間で相互拡散は生じな
い。

【００２０】（１０）図５（ｌ）及び図６（ｌ）に示す
ように、例えばＨ₂ Ｏ：ＨＦ＝１００：１の混合比のＨ
Ｆ系溶液によってポリシリコン層１８上のＰＳＧ膜２０
及びＢＳＧ膜２４を除去すると、基板面にｎ−ＭＯＳト
ランジスタ形成領域１４Ａでは、ｎ＋ポリシリコン層２
０Ａが、ｐ−ＭＯＳトランジスタ形成領域１４Ｂではｐ
＋ポリシリコン層２０Ｂがそれぞれ露出する。 （１１）次いで、図５（ｍ）及び図６（ｍ）に示すよう
に、ＷＳｉｘ膜２６を堆積し、更に、ポリサイドゲート
電極のパターニング工程と加工工程等を順次行ない、通
常のプロセス・ステップにて、トランジスタの素子形
成、層間絶縁膜の形成、配線層の形成等の工程を実施
し、ＬＳＩを完成させる。

【００２１】尚、実施例１では、ポリシリコン上にＰＳ
Ｇ膜を堆積し、パターニングし、その後にＢＳＧ膜を堆
積しているが、これとは逆に、ＢＳＧ膜を堆積し、パタ
ーニングし、その後にＰＳＧ膜を堆積しても良い。ま
た、ＰＳＧ膜に代えて、ＡｓＳＧやＳｂＳＧであっても
良い。ｐ＋ポリシリコンを形成するための不純物拡散源
としてはＢＳＧに代えてＧａＳＧを使用しても良い。ま
た、実施例１では、Ｗ・ポリサイドのゲート電極を形成
する例について述べたが、これは他のポリサイド、例え
ば２層ポリシリコン層を下地に用いる場合や、Ｔｉのフ
ル・シリサイド化時に形成されるもの等であっても良
い。

【００２２】実施例２ 本実施例は、ｎ−ＭＯＳトランジスタ形成のためのｎ＋
ポリシリコン層の形成方法が異なることを除いて実施例
１と同じである。 （１）実施例１と同様にして、図７（ａ）に示すよう
に、Ｓｉ基板１０上のｎ−ＭＯＳトランジスタ形成領域
１４Ａに、従来のＬＯＣＯＳ法によりＬＯＣＯＳ膜１２
Ａによる素子分離領域を形成する。 （２）次いで、図７（ｂ）に示すように、素子領域１４
Ａにゲート酸化膜１６Ａを成長させ、更に、ゲート酸化
膜１６Ａを以下の条件の下で急速熱窒化法（ＲＴＮ）に
より窒化する。 ゲート酸化膜の窒化条件 装置 ：ランプアニール加熱装置 温度 ：１０００℃ 時間 ：６０sec 雰囲気 ：Ｎ₂ Ｏ

【００２３】（３）続いて、実施例１と同様にして、図
７（ｃ）に示すように、ゲート酸化膜１６Ａ上に膜厚５
０ｎｍのポリシリコン層１８を堆積する。 （４）次に、実施例１と同様にして、図７（ｄ）に示す
ように、膜厚１００ｎｍのＢＳＧ膜２０を堆積する。 （５）〜（７）更に、実施例１と同様にして、図８
（ｅ）から図８（ｇ）に示すように、ＢＳＧ膜２０をパ
ターニングする。 （８）次いで、図８（ｈ）に示すように、基板全面にＡ
ｓを以下の条件でイオン注入する。 Ａｓイオンの注入条件 加速電圧 ：１５keV ドーズ量 ：３×１０¹⁵cm^-2 Ａｓのように比較的質量の大きいイオンは、同じ媒質中
でもイオンの阻止能が高くなるので、加速電圧が上記条
件のように多少大きくても、注入レンジは小さくなる。
ポリシリコン中の拡散係数が不純物によって大きく異な
り、かつポリシリコン厚さが比較的大きな場合に、導電
型の異なる不純物を同時に固相−固相拡散によりポリシ
リコン中に導入することが困難な場合は、このように、
一方の導電型の不純物、例えばｎ型の不純物、Ａｓをイ
オン注入により行うのが効果的である。

【００２４】（９）次に、実施例１と同様にして、図９
（ｉ）に示すように、ＢＳＧ膜２０からポリシリコン層
１８にＢ、即ちｐ型不純物の固相拡散を行う。 （１０）更に、実施例１と同様にして、図９（ｌ）に示
すように、ＢＳＧ膜２０を除去する。その後、実施例１
と同様のプロセス・ステップにてＬＳＩを完成させる。
尚、実施例２で用いたゲート酸化膜の窒化は、もちろん
実施例１のプロセスに用いても良い。

【００２５】

【発明の効果】本発明方法によれば、導電型の相互に異
なる不純物をそれぞれ含む２種類のドープトオキサイド
膜を堆積し、パターニングして、同一ウエハ上の異なる
領域のポリシリコン層上にそれぞれ形成し、固相−固相
拡散によりドープトオキサイド膜からポリシリコン層に
不純物を拡散させ、ｎ＋ポリシリコン層及びｐ＋ポリシ
リコン層を同時的に形成できる。本発明方法では、Ｓｉ
Ｏ₂ からなるゲート酸化膜とポリシリコン層と言う媒体
の相違による不純物の拡散係数の大きな違いを利用して
いるので、不純物がポリシリコン層及びゲート酸化膜を
突き抜けて、チャネル部に進入するような現象を引き起
こすことなく、ポリシリコン層にのみ不純物を導入する
ことができる。また、本発明は、ＳｉＯ₂ 膜に窒化処理
を施して、ＳｉＯ₂ 膜内に窒素原子を数％濃度導入する
ことにより、ＳｉＯ₂ 膜内の不純物の拡散係数を更に小
さくし、ＳｉＯ₂ 膜とポリシリコン層との間の不純物の
拡散係数の違いを更に大きくしている。更に、本発明方
法では、窒化させたゲート酸化膜を利用したイオン注入
による不純物導入法と固相拡散による不純物導入法とを
組み合わせて、同一ウエハ上の所定領域にそれぞれｎ＋
ポリシリコン層及びｐ＋ポリシリコン層を同時的に形成
できる。

【図面の簡単な説明】

【図１】図１（ａ）から（ｄ）は、それぞれ、半導体装
置のｎ−ＭＯＳトランジスタ部を実施例１の方法により
形成したときの各工程毎の基板断面図である。

【図２】図２（ａ）から（ｄ）は、それぞれ、半導体装
置のｐ−ＭＯＳトランジスタ部を実施例１の方法により
形成したときの各工程毎の基板断面図である。

【図３】図３（ｅ）から（ｈ）は、それぞれ、図１
（ｄ）に続く各工程毎の基板断面図である。

【図４】図４（ｅ）から（ｈ）は、それぞれ、図２
（ｄ）に続く各工程毎の基板断面図である。

【図５】図５（ｉ）から（ｍ）は、それぞれ、図３
（ｈ）に続く各工程毎の基板断面図である。

【図６】図６（ｉ）から（ｍ）は、それぞれ、図４
（ｈ）に続く各工程毎の基板断面図である。

【図７】図７（ａ）から（ｄ）は、それぞれ、半導体装
置のｎ−ＭＯＳトランジスタ部を実施例２の方法により
形成したときの各工程毎の基板断面図である。

【図８】図８（ｅ）から（ｈ）は、それぞれ、図７
（ｄ）に続く各工程毎の基板断面図である。

【図９】図９（ｉ）と（ｌ）は、それぞれ、図８（ｈ）
に続く各工程毎の基板断面図である。

【符号の説明】

１０……Ｓｉ基板、１２……ＬＯＣＯＳ膜、１４……素
子領域、１６……ゲート酸化膜、１８……ポリシリコン
層、２０……ＰＳＧ膜、２２……レジストパターン、２
４……ＢＳＧ膜、２６……ＷＳｉｘ膜。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基板の第１の領域及び第２の領域に導電
   型の相互に異なるポリシリコン層をそれぞれ同時的に形
   成する方法において、 シリコン基板上に形成されたゲート酸化膜上にポリシリ
   コン層を形成するポリシリコン層形成工程と、 ポリシリコン層上に導電型の相互に異なる不純物のうち
   の一方を含むドープトオキサイド膜を堆積する堆積工程
   と、 第１の領域又は第２の領域のいずれかの所定領域のポリ
   シリコン層上にドープトオキサイド膜を残留させるよう
   にドープトオキサイド膜をパターニングするパターニン
   グ工程と、 残留ドープトオキサイド膜から下層のポリシリコン層に
   不純物を固相拡散させる固相拡散工程とを有することを
   特徴とする導電型の異なるポリシリコン層の同時形成方
   法。
2. 【請求項２】 堆積工程、パターニング工程及び固相拡
   散工程を少なくともそれぞれ１回実施することを特徴と
   する請求項１に記載の導電型の異なるポリシリコン層の
   同時形成方法。
3. 【請求項３】 ポリシリコン層形成工程の前に、第１の
   領域及び第２の領域のうちの一方の所定領域のゲート酸
   化膜を窒化する工程を実施し、 次いで、堆積工程と、 他方の領域にドープトオキサイド膜が残るようにパター
   ニング工程と、 ドープトオキサイド膜の不純物とは導電型の相互に異な
   る不純物を一方の領域にイオン注入する工程と、 固相拡散工程とを実施することを特徴とする請求項１に
   記載の導電型の異なるポリシリコン層の同時形成方法。