JPH09320452A - 電界放出素子 - Google Patents

Abstract

(57)【要約】 【課題】絶縁不良となる原因を除去すること。 【解決手段】抵抗層３の上に形成した金属薄膜７をドッ
ト状にパターニングして、この金属薄膜７の上にエミッ
タコーン６を形成するようにする。これにより、ゲート
電極５及び絶縁層４に形成した複数の開口部１１内に抵
抗層３が露出しないようになる。したがって、エミッタ
コーン６の材料と抵抗層３の材料との反応が防止される
とともに、開口部１１を形成する際に抵抗層３がエッチ
ングされることを防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極として知ら
れている電界放出カソードを備える電界放出素子に関す
るものである。

【０００２】

【従来の技術】金属または半導体表面の印加電界を１０
⁹ ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するコールドカソードを電界放出型カ
ソードと呼んでいる。近年、半導体加工技術を駆使し
て、ミクロンサイズの電界放出型カソード（以下、ＦＥ
Ｃという。）アレーからなる平面状の面放出型のＦＥＣ
を作ることが可能となっている。

【０００３】図５に、その一例であるスピント（Spind
t）型と呼ばれる電界放出型カソードの概略構造を示
す。この図は半導体微細加工技術を用いて作成したＦＥ
Ｃの斜視図を示すものである。この図において、基板Ｓ
上にカソードＫが蒸着等により設けられており、このカ
ソードＫ上にコーン状のエミッタＥが形成されている。
カソードＫ上には、さらに二酸化シリコン（ＳｉＯ₂ ）
からなる絶縁層Ｉを介してゲ−トＧＴが設けられてお
り、ゲートＧＴにあけられた丸い穴の中に上記コーン状
のエミッタＥが位置している。すなわち、このコーン状
のエミッタＥの先端部分がゲートＧＴにあけられた穴か
ら臨んでいる。

【０００４】このコーン状のエミッタのエミッタＥ間の
ピッチは微細加工技術を利用して１０ミクロン以下で作
製することが出来、数万から数１０万個のＦＥＣを１枚
の基板Ｓ上に設けることが出来る。このように面放出型
のＦＥＣを製作することが可能とされており、このＦＥ
Ｃは蛍光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装
置の電界放出型電子源として適用することが提案されて
いる。また、ゲートＧＴとエミッタＥのコーンの先端と
の距離をサブミクロンとすることが出来るため、ゲート
ＧＴとカソードＫ間とに僅か数１０ボルトの電圧Ｖgkを
印加することにより、電子をエミッタＥから電界放出す
ることが出来る。

【０００５】さらに、ゲートＧＴと所定間隔離隔されて
アノードＡが配置されており、このアノードＡにアノー
ド電圧Ｖａを印加することにより、エミッタＥから放出
された電子を捕集している。このアノードＡには図示し
ていないが蛍光体が被着されており、電子がアノードＡ
に捕集されると、捕集された電子により蛍光体が励起さ
れて発光されるようになる。この発光態様は透明のアノ
ードＡを介して観察される。このように、ＦＥＣは蛍光
表示装置に適用することができ、図５はその１ドットの
画素に対応する構成が示されている。なお、ＦＥＣは空
間に電子を放出することから、ＦＥＣは真空気密容器内
に収納される。

【０００６】次に、カソード電極上に抵抗層を備えるＦ
ＥＣからなる電界放出素子の上面図を（ａ）に、そのＡ
−Ａ線で切断した断面図を（ｂ）に示す。この図におい
ては、たとえば１画素に対応する構成が示されている。
この図の（ａ）（ｂ）に示すように、カソード電極２は
井桁状にパターニングされていると共に、井桁状のカソ
ード電極２の中に矩形の島状のカソード電極２が形成さ
れている。このカソード電極２の上全面には抵抗層３が
形成されて、井桁状のカソード電極２と島状のカソード
電極２とは、抵抗層３を介して電気的に接続される。こ
の抵抗層３上には絶縁層４とゲート電極５が形成されて
おり、このゲート電極５と絶縁層４とには微小な径の開
口部が形成されている。この開口部内にはそれぞれエミ
ッタコーン６が形成されている。

【０００７】ところで、エミッタコーン６とカソード電
極２との間に抵抗層３を設ける理由は次の通りである。
一般的なＦＥＣにおいてはエミッタコーンの先端とゲー
トとの距離がサブミクロンという極めて短い距離とされ
ていると共に、数万ないし数十万個のエミッタコーンが
一枚の基板上に設けられるため、製造の過程において塵
埃等によりエミッタコーンとゲートとが短絡してしまう
ことがある。このように、ゲートとエミッタコーン間の
一つでも短絡していると、カソードとゲートとが短絡し
たことになるため、すべてのエミッタコーンに電圧が印
加されなくなり動作不能の電界放出型電子源となってし
まう。

【０００８】また、電界放出形電子源の初期の動作時に
局部的な脱ガスが生じ、このガスによりエミッタコーン
とゲートあるいはアノード間が放電を起こすことがあ
り、このため大電流がカソードに流れてカソードが破壊
されることがあった。さらに、多数のエミッタコーンの
うち電子の放出されやすいエミッタコーンが存在するた
め、このエミッタコーンから集中して放出された電子に
より、画面上に異常に明るいスポットが発生することも
あった。

【０００９】そこで、図６に示すように、カソード電極
２とエミッタコーン６との間に抵抗層３を形成して、エ
ミッタコーン６の中の一つが形状の不均一性から異常に
多い電子を放出し始めた時に、ゲート電極５とカソード
電極２間に抵抗層３による電圧降下を生じさせるように
している。この電圧降下により、異常に多い電流を放出
しようとするエミッタコーンへの印加電圧が放出電流に
応じて下げられるために、電子放出が抑制され、各エミ
ッタコーンで安定した電子放出を行うようになる。この
ため、カソード電極２が破壊されることを防止すること
ができる。したがって、抵抗層３を設けることにより、
ＦＥＣの製造上の歩留りの向上、およびＦＥＣの安定な
動作を確保することができるようになる。

【００１０】

【発明が解決しようとする課題】図６に示す構造の電界
放出素子において、ゲート電極５および絶縁層４に開口
部を形成する際に、二酸化シリコンからなる絶縁層４は
フッ酸系のエッチング液により、ウエットエッチングさ
れる。すると、抵抗層３がアモルファスシリコンと、絶
縁層４と同じシリコン系とされていることから、抵抗層
３が若干エッチングされてしまうようになる。この結
果、抵抗層３の上に形成されたエミッタコーン６と抵抗
層３との付着力が低下して、エミッタコーン６が倒れや
すくなり、絶縁不良の原因になるという問題点があっ
た。

【００１１】また、抵抗層３上にエミッタコーン６を形
成する場合、エミッタコーン６を蒸着する際のエネルギ
ーによって、抵抗層材料とエミツタコーン材料が反応を
起こし、導電性の反応生成物を生じることがある。する
と、生成された導電性物質の、絶縁層４の壁面への付着
が起こるようになり、絶縁層４の壁面のリーク抵抗が低
下するようになる。この結果、ゲート電極５−カソード
電極２間の絶縁抵抗値が低下し、絶縁不良が起こるとい
う問題点が生じる。

【００１２】そこで、本発明は抵抗層にダメージを与え
ることなく絶縁層に開口部を形成することができ、絶縁
不良の原因となる抵抗層材料とエミッタコーン材料との
反応を防ぐことができると共に、エミッタコーンと抵抗
層との付着安定性を向上できるようにした電界放出素子
を提供することを目的としている。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出素子は、絶縁基板上に形成された
カソード電極と、該カソード電極を覆うように形成され
た抵抗層と、該抵抗層の上に形成された絶縁層と、該絶
縁層の上に形成されたゲート電極と、該ゲート電極と、
前記絶縁層に形成された微小な径の開口部内に形成され
たコーン状のエミッタと、前記開口部内に前記抵抗層の
表面が露出しないように、前記抵抗層と前記エミッタと
の間に形成された金属薄膜とを備え、前記カソード電極
は、島状に形成された島状カソード電極と、該島状カソ
ード電極と前記抵抗層を介して電気的に接続されるカソ
ードラインとから構成している。

【００１４】このように、本発明の電界放出素子におい
ては、抵抗層の上にフッ酸系のエッチング液ではエッチ
ングされない金属薄膜を設けるようにしたので、開口部
をエッチングにより形成する際に、金属薄膜はエッチン
グされず、金属薄膜上に形成されるエミッタコーンとの
付着安定性を向上することができる。また、抵抗層材料
とエミッタコーン材料とが接触しなくなるため、エミッ
タコーンを形成する際のエネルギーにより、抵抗層材料
とエミッタコーン材料とが反応を起こすことを防止する
ことができる。したがって、本発明は絶縁不良の原因を
取り除くことができ、電界放出素子の動作を安定にする
ことができると共に、製造上の歩留まりを向上すること
ができる。

【００１５】

【発明の実施の形態】本発明の電界放出素子の実施の形
態の一構成例の上面図を図１（ａ）に、そのＢ−Ｂ線で
切断した断面図を図１（ｂ）に示す。なお、図１（ａ）
（ｂ）においては、たとえば１画素に対応する電界放出
素子の構成が示されている。図１（ａ）（ｂ）に示すよ
うに、カソード電極２はカソード基板１上に井桁状にパ
ターニングされていると共に、井桁状のカソード電極２
の中に矩形の島状のカソード電極２が形成されている。
このカソード電極２の上全面には抵抗層３が形成され
て、井桁状のカソード電極２と島状のカソード電極２と
は、抵抗層３を介して電気的に接続される。この抵抗層
３上には、絶縁層４とゲート電極５が形成されており、
このゲート電極５と絶縁層４とには微小な径の開口部１
１が多数形成されている。この開口部１１内にそれぞれ
露出するように、パターニングされた金属薄膜７が形成
されており、この金属薄膜７の上にそれぞれエミッタコ
ーン６が形成されている。

【００１６】なお、エミッタコーン６とカソード電極２
との間に抵抗層３を設ける理由は前述した通りであり、
抵抗層３の材料としてはアモルファスシリコンが用いら
れている。また、金属薄膜７の材料としては、クロム、
モリブデン、タングステン、チタン等のいずれかが用い
られる。

【００１７】次に、図１（ａ）（ｂ）示す本発明の電界
放出素子の作製方法について、図２ないし図４を用いな
がら説明する。まず、図２（ａ）に示すカソード基板１
であるガラス基枚をブラシ洗浄→中性洗剤洗浄→有機分
除去→塩素除去→純水洗浄の工程でウエット洗浄する。
その後、図２（ｂ）に示すようにカソード電極２となる
第一の金属薄膜２−１をスパッタ法により形成する。な
お、第一の金属薄膜２−１の材料としてはＮｂを使用す
る。また、その膜厚は約０．２μｍである。次に、フォ
トリソグラフィー法を用いて、同図（ｃ）に示すように
第１の金属薄膜２−１をＲＩＥ（反応性イオンエッチン
グ）によりパターニングして、井桁状パターン、およ
び、この井桁状パターンの中に矩形の島状パターンから
なるカソード電極２を形成する。

【００１８】次に、同図（ｄ）に示すようにパターニン
グされたカソード電極２上に抵抗層３となるａ−Ｓｉ
（アモルファスシリコン）薄膜をスパッタ法あるいはＡ
Ｐ（常圧）ＣＶＤ法あるいはＰＥ（プラズマ）ＣＶＤ法
により形成する。このとき、ａ−Ｓｉ膜厚は約０．８μ
ｍであり、その抵抗率は約５×１０⁴ ［Ω・ｃｍ］とな
る。次いで、同図（ｅ）に示すようにフォトリソグラフ
ィー法を用いて抵抗層３がカソード電極２を覆うように
ＲＩＥによりストライプ形状にパターニングする。さら
に、図３（ｆ）に示すようにパターニングされた抵抗層
３上に、金属薄膜７となる第二の金属薄膜７−１をスパ
ッタ蒸着法により形成する。この第二の金属薄膜７−１
の材料として、たとえばＣｒを用い、その膜厚を約０．
２μｍとする。

【００１９】さらにまた、第二の金属薄膜７−１をフォ
トリソグラフィー法を用いて、カソード電極２の矩形の
島状パターンに形成されるエミッタコーン６の位置にド
ット状パターンが残るように、ドット状にパターニング
して金属薄膜７を形成する。この時、金属薄膜７のドッ
ト状パターンのサイズは約３．０μｍφとされる。次
に、図３（ｇ）に示すように前記カソード電極２、ａ−
Ｓｉ抵抗層３、金属薄膜７を覆うように、ＰＥＣＶＤ法
を用いて絶縁層４となるＳｉＯｘ膜を膜厚約１．０μｍ
の厚さで形成する。さらに、同図（ｈ）に示すように前
記ＳｉＯｘ膜上にゲート電極５となる第三の金属薄膜５
−１をスパッタ法により形成する。

【００２０】なお、第三の金属薄膜５−１の材料として
はＮｂを用い、その膜厚は約０．４μｍとされる。そし
て、同図（ｉ）に示すように、この第三の金属薄膜５−
１にフォトリソグラフィー法を用いて約１．０μｍφの
複数の開口部１１をＲＩＥによりパターニングしてゲー
ト電極５を形成する。この開口部１１は金属薄膜７に対
応する位置に形成される。そして、形成されたゲート電
極５の開口部１１からバッファード弗酸（ＢＨＦ）を用
いて、ウェットエッチングにより、金属薄膜７に達する
開口部１１を絶縁層４に形成する。この時、開口部１１
のサイズは約１．２μｍφとされる。なお、この場合、
抵抗層３は金属薄膜７により覆われているのでエッチン
グされることはない。さらに、金属薄膜７はＢＨＦでは
エッチングされない。

【００２１】次に、図４（ｊ）に示すように金属を材料
とする薄膜状の剥離層１０を、電子ビーム蒸着法（ＥＢ
法）を用いて回転斜め蒸着することにより、ゲート電極
５上にのみ形成する。この剥離層１０の材料としてはＡ
ｌが用いられ、その膜厚は約０．３μｍとされる。さら
に、図４（ｋ）に示すように、この剥離層１０の上から
エミッタコーン６を形成するための金属薄膜材料のＭｏ
を電子ビーム蒸着法を用いて垂直方向に正蒸着する。す
ると、剥離層１０の上に堆積層１２が形成されると共
に、開口部１１内にＭｏがコーン上に堆積されることに
より、エミッタコーン６が形成されるようになる。この
時、Ｍｏの膜厚は約１．６μｍとされる。

【００２２】次に、剥離層１０を剥離液により溶解させ
除去すると、剥離層１０上の堆積層１２も除去される。
さらに、前記ゲート電極５をフォトリソグラフィー法を
用いて、ストライプ形状のカソード電極２と交差する方
向にストライプ状にパターニングすると、図４（ｍ）に
示すような電界放出素子が作成される。

【００２３】なお、上記作成工程において、ゲート電極
５および絶縁層４に開口部１１を形成した後、カソード
基板１の上から垂直方向に第二の金属薄膜７−１を蒸着
することにより、金属薄膜７を形成することが考えられ
る。しかしながら、このような方法で金属薄膜７を形成
すると、ゲート電極５に形成されている開口部１１の径
より、絶縁層４に形成されている開口部１１の径の方が
若干大きな径とされることから、金属薄膜７と絶縁層４
との間に間隙が生じ、抵抗層３が露出するようになる。
また、間隙が生じて抵抗層３が露出しないように金属薄
膜７の膜厚を厚く蒸着しようとすると、絶縁層４の壁部
に第２の金属薄膜７−１が付着するようになり、絶縁不
良の原因となってしまう。したがって、図２ないし図４
に示す金属薄膜７の作成方法が最適である。

【００２４】

【発明の効果】本発明は、以上説明したように絶縁層の
開口部内に抵抗層が露出しないように、金属薄膜で覆う
ようにしたことにより、抵抗層材料とエミッタコーン材
料の反応を抑えることができ、絶縁不良の原因となる絶
縁層の開口部の壁面への反応生成物の付着を防ぐことが
できる。また、絶縁層に開口部を形成するエッチング工
程の際に、抵抗層の露出面がないことから抵抗層がダメ
ージを受けることがなくなり、エミッタコーンの付着安
定性を向上することができる。

【図面の簡単な説明】

【図１】本発明の電界放出素子の実施の形態の一構成を
示す図である。

【図２】本発明の電界放出素子の製造工程の一部を示す
図である。

【図３】本発明の電界放出素子の製造工程の他の一部を
示す図である。

【図４】本発明の電界放出素子の製造工程のさらに他の
一部を示す図である。

【図５】従来の電界放出型カソードの概略構成を示す図
である。

【図６】従来のカソード電極上に抵抗層を備える電界放
出素子の構成を示す図である。

【符号の説明】

１ カソード基板 ２ カソード電極 ２−１ 第一の金属薄膜 ３ 抵抗層 ４ 絶縁層 ５ ゲート電極 ５−１ 第三の金属薄膜 ６ エミッタコーン ７ 金属薄膜 ７−１ 第二の金属薄膜 １０ 剥離層 １１ 開口部 １２ 堆積層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古俣 賢一 千葉県茂原市大芝629 双葉電子工業株式 会社内 (72)発明者 工藤 美和子 千葉県茂原市大芝629 双葉電子工業株式 会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成されたカソード電極
   と、 該カソード電極を覆うように形成された抵抗層と、 該抵抗層の上に形成された絶縁層と、 該絶縁層の上に形成されたゲート電極と、 該ゲート電極と、前記絶縁層に形成された微小な径の開
   口部内に形成されたコーン状のエミッタと、 前記開口部内に前記抵抗層の表面が露出しないように、
   前記抵抗層と前記エミッタとの間に形成された金属薄膜
   とを備え、 前記カソード電極は、島状に形成された島状カソード電
   極と、該島状カソード電極と前記抵抗層を介して電気的
   に接続されるカソードラインとから構成されていること
   を特徴とする電界放出素子。