JPH09319410A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JPH09319410A
JPH09319410A JP14018996A JP14018996A JPH09319410A JP H09319410 A JPH09319410 A JP H09319410A JP 14018996 A JP14018996 A JP 14018996A JP 14018996 A JP14018996 A JP 14018996A JP H09319410 A JPH09319410 A JP H09319410A
Authority
JP
Japan
Prior art keywords
program
code
memory
programmable controller
sequence program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14018996A
Other languages
English (en)
Inventor
Masatoshi Yoshida
昌寿 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14018996A priority Critical patent/JPH09319410A/ja
Publication of JPH09319410A publication Critical patent/JPH09319410A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 大容量のデバイスを分別して使用する際に容
易にデバイス処理が行うことができるプログラマブルコ
ントローラを得る。 【解決手段】 シーケンスプログラムのデバイスを命令
コード及びインデックス領域としてインデックスを付加
されたデバイスコードに変換した形で格納するシーケン
スプログラムメモリ6と、所定のアドレス毎に区切られ
て使用されるように構成されたデバイスメモリ3と、プ
ログラム毎のローカルデバイスのアドレスの値がセット
されるインデックスレジスタ11を有するCPU2と、
デバイスコードからインデックスレジスタにセットされ
ているローカルデバイスのアドレスの値を参照してデバ
イスメモリをデバイス範囲に区切った内容をローカルデ
バイスの内容とし、その内容によりデバイスを処理する
ものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、産業機器などで
使用されるプログラマブルコントローラに関するもの
で、特にシーケンスプログラムのデバイス処理のインデ
ックス修飾に関するものである。
【0002】
【従来の技術】従来のこの種のプログラマブルコントロ
ーラにおけるデバイス処理(ローカルデバイス処理)を
説明するものとして図11〜図15を用いて説明する。
【0003】図11は、従来のプログラマブルコントロ
ーラの全体の構成図である。1は、プログラマブルコン
トローラで、2は、このプログラムマブルコントローラ
1のCPUである。3は、プログラマブルコントローラ
1で処理されるプログラムでD0、D1といったデバイ
スデータを扱うためのデバイスメモリである。4は、デ
バイスメモリ3と同様にCPU2からアクセスできる増
設メモリである。5は、プログラマブルコントローラ1
に接続し、ユーザがシーケンスプログラムを作成したり
プログラマブルコントローラ1にシーケンスプログラム
を格納するための周辺装置である。6は、ユーザが作成
したシーケンスプログラムを命令コード、デバイスコー
ドに変換した形で格納するためのシーケンスプログラム
メモリである。
【0004】シーケンスプログラムメモリ6は、プログ
ラム1用、プログラム2用というように分割されたエリ
アになっている。増設メモリ4は、プログラム1で使用
しているデバイス用エリア7、プログラム2で使用して
いるデバイス用エリア8というように分割されている。
【0005】図12は、図11のプログラマブルコント
ローラ1におけるCPU2のシーケンスプログラムを処
理するときのデバイス処理に関する部分の処理フローで
ある。
【0006】図13は、シーケンスプログラムのデバイ
スD0を扱う命令の例をラダー図で示したものであり、
デバイスD0の値をこの命令131が実行するたびに+
1してD0に格納するシーケンスプログラムである。
【0007】図14は、図13でのシーケンスプログラ
ムでの命令131でのデバイスD0のデバイスコードの
構成を示したものである。この構成で図11のシーケン
スプログラムメモリ6に格納されている。141はデバ
イス判定、142はアドレスを示すためのエリアであ
る。
【0008】図15は、プログラマブルコントローラを
使用した工場のラインを示す説明図である。1は、ライ
ンのプログラマブルコントローラである、9は第1ライ
ン、10は第2ラインである。
【0009】ここで、従来の技術の具体的な例を手順に
そって説明する。図15にあるような工場の第1ライン
9、第2ライン10を考える。例えば、2つの生産ライ
ンをプログラマブルコントローラ1台で監視して、動作
状況における計量を管理しようとする。この場合、ユー
ザはプログラマブルコントローラ1に第1ライン9用の
プログラムAと第2ライン10用のプログラムBを用意
する。この2つのプログラムは、それぞれのラインにお
ける物体が流れた数を累積して、その数を管理しようと
するものである。そして、その累積の数をデバイスD0
に入れていくことにする。この2つのプログラムは物体
の数を累積していくということでは処理が同じため、プ
ログラムAを作成し、それをコピーする形でプログラム
Bを作成できる。よって、どちらのプログラムも累積の
数をデバイスD0に入れていくことになる。
【0010】通常はプログラムによって、プログラムA
はデバイスD0、プログラムBはデバイスD1というよ
うに、プログラムによってデバイスを変えるのだが上記
のようにプログラムAとプログラムBで計量を累積する
という点で処理が同様であるため、ユーザはプログラム
AをコピーしてプログラムBを作成することができる。
そこで、第1ライン9でさらにもう1つデバイスを使用
するようにプログラムを変更してデバイスD2を使用す
るか、デバイスD1を使用しプログラムBのデバイスD
1をデバイスD2に変更するという作業が発生する。従
って、プログラム間で、どのデバイスを使用するかとい
う取り決めが必要でありプログラムの作成変更が複雑に
なってくる。また、現在では使用するデバイスが多くな
ってきており、例えば一つのプログラムで100近くの
デバイスを使い、そのようなプログラムが100近くあ
るとD54321というようにデバイスのアドレスが大
きくなってしまい、ユーザがプログラム中で扱いにくく
なってきている。そのため、同じデバイスをそのまま使
用できるようにするための処理がローカルデバイス処理
であり、その処理を以下に説明する。
【0011】前例でユーザがシーケンスプログラムA、
シーケンスプログラムBの2本のプログラムを作成した
ものとする。シーケンスプログラムA、シーケンスプロ
グラムBにはそれぞれ同様に図13に示す命令が作成さ
れているものとする。この命令はINC命令で、これは
デバイスD0の値を+1してD0に格納するシーケンス
プログラムである。図11のシーケンスプログラムメモ
リ6にあるプログラム1が実行される場合、まずローカ
ルデバイスを復帰させる処理として増設メモリ4にある
プログラム1用のデバイスエリア7の内容をデバイスメ
モリ3にOSが転送する。図12のフローではステップ
122にあたる。そして、プログラム1が実行され、そ
のなかでD0の値を処理する場合、デバイスメモリ3の
AにあるD0の内容を図14のデバイスコードから参照
して処理する。
【0012】命令処理時のデバイスD0の処理では、図
13のシーケンスプログラムのデバイスD0をデバイス
コードで示すと図14のようになる。図14の141は
デバイス判別を表し、142はアドレス部である。この
デバイスコードは図11の周辺装置5によってラダー図
から変換し、シーケンスプログラムメモリ6に格納され
る。そして、このコードからH/Wがデバイスメモリ3
のAをこのデバイスが使用することを認識する。
【0013】次に、ローカルデバイスを退避させるため
にデバイスメモリ3のデバイスD0の内容Aを増設メモ
リ4のプログラム1用の箇所にOSが転送する。これが
図12のフローではステップ124にあたる。図12の
フローのステップ125で次に実行するプログラムがあ
るかの判断をしている。ある場合は次のプログラムのデ
バイスの復帰をOSがおこない、無い場合は1通りのプ
ログラム実行は終了し他の処理を実行する。次に実行す
るプログラムがある場合のデバイスのOSによる復帰、
退避はプログラム1の場合と同様である。
【0014】以上のくり返しによって複数プログラムで
同じデバイス名、すなわち同じデバイスコードをもちい
ても別のデバイスとして扱うことができる。このOSが
行う復帰、参照、退避によって上記の例のような容易に
複数のプログラムを作成するときにおきる同一デバイス
の使用を気にせず作成が可能となる。
【0015】
【発明が解決しようとする課題】上述のように、従来の
プログラマブルコントローラにおけるシーケンスプログ
ラムでのローカルデバイス処理は、複数シーケンスプロ
グラムの各プログラム実行前に増設メモリ4にあるデバ
イスデータをデバイスメモリ3に復帰させ、プログラム
実行後にデバイスメモリ3のデバイスデータを増設メモ
リ4に退避させるOS側での処理が必要であり、そのた
め復帰、退避の処理の時間が必要であるため、シーケン
スプログラムの処理時間がのび、本来の入出力制御のレ
スポンスが遅くなる。
【0016】現在では、プログラム中で使用するデバイ
スが多くなっており、また大容量のデバイスを用いると
アドレスが大きくなりデバイスD34567のようにユ
ーザがプログラムを作成するにあたり、扱いにくさが発
生している。
【0017】この発明では、従来のローカルデバイス処
理で必要になっていた時間を短縮し、ローカルデバイス
処理を高速に行うこと、デバイスコードに使用するプロ
グラムNO.、使用するデバイスのブロックNO.を指
定することにより、大容量のデバイスを分別して使用す
る際に容易にデバイス処理が行うことができるプログラ
マブルコントローラを得ることを目的としたものであ
る。
【0018】
【課題を解決するための手段】この発明に関るプログラ
マブルコントローラは、記憶されたシーケンスプログラ
ムに基づき、産業機器等の制御対象機器を制御するプロ
グラマブルコントローラにおいて、前記シーケンスプロ
グラムのデバイスを命令コード及びインデックス領域と
してインデックスを付加されたデバイスコードに変換し
た形で格納するシーケンスプログラムメモリと、所定の
アドレス毎に区切られて使用されるように構成されたデ
バイスメモリと、前記プログラム毎のローカルデバイス
のアドレスの値がセットされるインデックスレジスタを
有するCPUと、前記デバイスコードから前記インデッ
クスレジスタにセットされているローカルデバイスのア
ドレスの値を参照して前記デバイスメモリをデバイス範
囲に区切った内容をローカルデバイスの内容とし、その
内容によりデバイスを処理するものである。
【0019】また、デバイスコードにプログラムNO.
を指定する箇所を付加したことにより、そのプログラム
で使用できるローカルデバイスを決定するものである。
【0020】また、デバイスをブロックにわけてアクセ
スするためにデバイスコードにおいてデバイスのブロッ
クサイズを決める命令表現と命令コードを作成すること
により、プログラム中で前記ブロックサイズを決定する
ものである。
【0021】また、デバイスコードにブロックNO.を
指定する箇所を付加したことにより、指定したブロック
NO.でデバイスを使用するものである。
【0022】
【発明の実施の形態】この発明の実施の形態を図1から
図10を用いて説明する。図1は、この発明におけるプ
ログラマブルコントローラの構成図である。1は、プロ
グラマブルコントローラ、2は、プログラマブルコント
ローラ1のCPUである。3は従来例と同様のデバイス
メモリである。5は、プログラマブルコントローラ1に
接続し、ユーザがシーケンスプログラムを作成したりプ
ログラマブルコントローラ1にシーケンスプログラムを
格納するための周辺装置である。6は、ユーザが作成し
たシーケンスプログラムを命令コード、デバイスコード
に変換した形で格納するためのシーケンスプログラムメ
モリである。シーケンスプログラムメモリ6には、プロ
グラム1とプログラム2がある。11は、CPU2に設
けられ、この発明により追加するインデックスレジスタ
である。
【0023】実施の形態1.図2は、この発明の実施の
形態1によるプログラマブルコントローラのデバイス処
理フローである。従来例と違うのはステップ122、1
24がステップ22になっていることである。
【0024】図3は、この発明の実施の形態1によるプ
ログラマブルコントローラのシーケンスプログラムで、
デバイスD0を扱う命令の例をラダー図31で示したも
のであり、命令としては図13と同様のINC命令であ
る。
【0025】図4は、図3でのシーケンスプログラムで
のデバイスD0のデバイスコードの構成を示したもので
ある。
【0026】図5は、図1のデバイスメモリ3をOSに
よって区切られたデバイスメモリの状態である。
【0027】実施の形態1として、具体例を挙げて説明
する。図3のようなシーケンスプログラムを図1の周辺
装置5によってユーザが作成する。そして、周辺装置5
がそのシーケンスプログラムのデバイスD0をデバイス
コードに変換し、図1のプログラマブルコントローラ1
のシーケンスプログラムメモリ6に格納する。格納され
たデバイスコードの構成が図4である。41は、図14
の141と同様にデバイス判定を示している。43も1
42と同様にデバイスのアドレスを示している。42が
この発明で追加したインデックスIDXである。
【0028】この図4のデバイスコードのインデックス
42には図1のプログラマブルコントローラ1のCPU
2に、この発明によって付加したインデックスレジスタ
42を参照する箇所を表す値を周辺装置5がセットす
る。このインデックスの値はあらかじめ周辺装置5とC
PU2との間の取り決めで、ローカルデバイスはどのイ
ンデックスレジスタ11を参照するかを決めておく。例
えば図1のインデックスレジスタ11のZ5を使用する
と決める。
【0029】具体例をフローで示すと図2のようにな
る。まず、ステップ21でユーザが作成したプログラム
のNO.を変数mにセットする。次にステップ22でロ
ーカルデバイスの実アドレスをOSがセットする処理を
次のようにして行う。
【0030】この処理は、図1のデバイスメモリ3にお
いてプログラム1が使用するデバイス範囲が0から10
0だとする。この範囲からOSがプログラム1のデバイ
スD0が指すアドレスを計算する。デバイスメモリ3
は、図5に示すように100番地毎に区切られて使用さ
れるように構成されており、プログラム1でのデバイス
D0のアドレスはOSによって0Hとなる。そして、こ
の0Hの値をOSが図1のインデックスレジスタ11の
Z5の箇所にセットする。
【0031】次に図2のフローのステップ23でプログ
ラムを実行する。図3のシーケンスプログラムで実際に
デバイスD0を処理するときは、図4のデバイスコード
から図1の周辺装置5がセットしたIDX42のZ5を
示す値によって図1のインデックスレジスタ11のZ5
の箇所をOSが参照してZ5の箇所にセットされている
0HがデバイスD0のアドレスと決まる。そしてH/W
が図1のデバイスメモリ3をデバイス範囲に区切った図
5の51の内容をデバイスD0の内容とするのである。
【0032】ステップ24で次のプログラムがあるかど
うかの判定をしている。あれば、次のプログラムで使用
しているデバイスについて上記と同様のことを行い、プ
ログラム中でデバイスの処理をおこなう。図5のデバイ
スメモリの例においてプログラム2のデバイスD0は1
00H、プログラム3のデバイスD0は200Hとな
る。
【0033】この実施の形態1では、デバイスコードに
インデックス領域としてIDXを付加する。従って周辺
装置でユーザが作成したシーケンスプログラムを新規デ
バイスコードに変換する。CPUは新規のデバイスコー
ドを処理するとき、ローカルデバイス用インデックスを
行うようにする。CPUがプログラム実行前にインデッ
クスにデータをセットする。
【0034】以上により、デバイスコードにローカルデ
バイス用インデックス修飾を設けるため、従来のように
OSによって行われていたデバイスデータの増設メモリ
への退避、増設メモリからの復帰をする必要がなくなり
デバイス処理が高速になる。
【0035】実施の形態2.図6は、シーケンスプログ
ラムのデバイスD0を扱う命令の例をラダー図で示した
ものである。INC命令については図13と同様であ
る。
【0036】図7は、図6でのシーケンスプログラムの
命令61でのデバイスD0のデバイスコードの構成を表
したものである。
【0037】次に具体的な例を用いて説明する。まず、
図6にあるシーケンスプログラムを図1の周辺装置5に
よって作成する。次に周辺装置5がシーケンスプログラ
ムをデバイスコードに変換し図1のプログラムコントロ
ーラ1に格納する。その格納されたデバイスコードの構
成を図7に示す。図7のデバイスコードは、図4のデバ
イスコードに71を加えたものである。コード71の7
3は図4のデバイスコード同様にデバイス判定である。
ここがPになっていることで以降のプログラムNO.を
指定するコードということになる。72には実際のプロ
グラムNO.がセットされる。これは、図6のようなシ
ーケンスプログラムを図1の周辺装置5がデバイスコー
ドに変換する際に周辺装置5がセットするのである。こ
の74に周辺装置5がセットした値によってOSがプロ
グラムNO.2で使用するデバイスD0ということを認
識する。図7のデバイスコードの75のコードによって
実施の形態1と同様に図1のデバイスメモリ3を図5の
ようにプログラムごとのD0の先頭アドレスで区切る。
この実施の形態2の場合もデバイス範囲は100Hとす
る。
【0038】75のコードによって実施の形態1と同様
にデバイスD0のアドレスをきめるのだが、実施の形態
2では71のコードがついているため、図1のデバイス
メモリ3を区切った図5のデバイスメモリでプログラム
2のデバイスD0のアドレス、すなわち100Hがデバ
イスD0のアドレスとOSによってきめられる。この後
の図1のシーケンスプログラムメモリ6にある図7のデ
バイスコードがインデックスレジスタ11を参照しプロ
グラム中でデバイスメモリの内容を処理する方法は実施
の形態1の例と同様にOS、H/Wが行う。
【0039】なお、図7のデバイスの75では、実施の
形態1で示した図1の周辺装置5とCPU2とでの取り
決めは、インデックスレジスタ11のZ4を参照するこ
とにきめておく。
【0040】以上により、複数のプログラムで同デバイ
スを使用する場合でも、従来のようにデバイスデータの
増設メモリへの退避、増設メモリからの復帰をする必要
がななくなりデバイス処理が高速になる。
【0041】実施の形態1、実施の形態2でデバイスメ
モリ3での1プログラムに使用できるデバイス範囲を決
めていたが、デバイスメモリ3をいくつかのブロックに
わけてブロックごとにアクセスをするようにしたのが実
施の形態3、実施の形態4である。
【0042】実施の形態3.図8は、ユーザが図1の周
辺装置5で作成するシーケンスプログラムである。ラダ
ー図81がブロックサイズ指定の命令、ラダー図82、
ラダー図83はINC命令である。INC命令について
は図13と同様である。
【0043】図9は、図1のデバイスメモリ3をブロッ
クサイズによって区切ったデバイスメモリの状態であ
る。
【0044】図8のラダー図81によって図1のデバイ
スメモリでの1ブロックのサイズを決めることができ
る。BSIZE84は図1のデバイスメモリ3をブロッ
クにわける命令であり、K5の箇所85で1つのブロッ
クサイズを指定する。ラダー図81ではデバイスメモリ
3を図9のように5Hごとに区切ったことになる。図8
のラダー図82、83は図3と同様のINC命令のラダ
ー図である。このラダー図82の86にあるようにB2
と指定することでブロックNO2を表し、ラダー図82
はブロックNO2のデバイスR0の値を+1してブロッ
クNO2のデバイスR0にいれることになる。ラダー図
83も同様であるが、87でB1となっていることから
ブロックNO1のデバイスR0の値を+1してブロック
NO1のデバイスR0にいれることになる。
【0045】以上により、ユーザが大容量のデバイスを
分別して使用するプログラム中でブロックサイズを決め
ることができる。
【0046】この図8のラダー図83のデバイスコード
のアクセス法が実施の形態4である。
【0047】実施の形態4.図10は、図8のラダー図
82を図1の周辺装置5が変換し、シーケンスプログラ
ムメモリ6に格納したデバイスコードである。
【0048】次に具体的な例を用いて説明する。まず、
図8のようなシーケンスプログラムをユーザが図1の周
辺装置5で作成し、周辺装置5が図1のプログラマブル
コントローラ1のシーケンスプログラムメモリ6に格納
する。そのデバイスコードが図10のデバイスコード1
01である。このデバイスコード101は先の実施の形
態1でのデバイスコード103にコード102を付加し
たものである。
【0049】コード102はブロックサイズを指定する
コードであり、デバイス判別がBになっていることから
ブロックサイズの指定ということをOSが認識する。そ
して、105にある2によってブロックNO2を指定し
ていることになる。106のB,105の2は図1の周
辺装置5がセットする。このコード102によってOS
がブロックNO2ということを認識する。
【0050】図8のユーザが作成したラダー図81では
ブロックサイズが5となっているため図1のデバイスメ
モリ3は図9のようになる。そして、図10のデバイス
コード101のコード103から図1のインデックスレ
ジスタ11の値をOSが参照しデバイスコード101の
アドレスがきまる。ここでは、図1のデバイスメモリ3
が図9のようになることにより92の部分が使用できる
デバイス範囲となる。
【0051】図1のインデックスレジスタ11に値をセ
ットすることは、実施の形態1と同様であり、コード1
03の104に3となっているのは、ここに図1のイン
デックスレジスタ11のZ3を示す値がセットされてい
る。これは実施の形態1と同様にOSがおこない、図1
の周辺装置5とCPU2との取り決めでZ3を使用する
となっているからである。この後のプログラム中でのデ
バイスR0は実施の形態1、実施の形態2と同様に図1
のデバイスメモリ3の内容を処理する。
【0052】以上により、指定したブロックNOでのデ
バイスを使用することになり大容量のデバイスを用いる
とアドレスが大きくなりユーザにとって扱いやすくな
る。
【0053】
【発明の効果】以上のように、この発明によれば、記憶
されたシーケンスプログラムに基づき、産業機器等の制
御対象機器を制御するプログラマブルコントローラにお
いて、シーケンスプログラムのデバイスを命令コード及
びインデックス領域としてインデックスを付加されたデ
バイスコードに変換した形で格納するシーケンスプログ
ラムメモリと、所定のアドレス毎に区切られて使用され
るように構成されたデバイスメモリと、プログラム毎の
ローカルデバイスのアドレスの値がセットされるインデ
ックスレジスタを有するCPUと、デバイスコードから
インデックスレジスタにセットされているローカルデバ
イスのアドレスの値を参照して前記デバイスメモリをデ
バイス範囲に区切った内容をローカルデバイスの内容と
し、その内容によりデバイスを処理することにより、デ
バイスコードにローカルデバイス用インデックス修飾を
設けるため、従来のようにOSによって行われていたデ
バイスデータの増設メモリへの退避、増設メモリからの
復帰をする必要がなくなりデバイス処理が高速になる効
果がある。
【0054】また、デバイスコードにプログラムNO.
を指定する箇所を付加したことにより、そのプログラム
で使用できるローカルデバイスを決定することにより、
複数のプログラムで同デバイスを使用する場合でも、従
来のようにデバイスデータの増設メモリへの退避、増設
メモリからの復帰をする必要がなくなりデバイス処理が
高速になる効果がある。
【0055】また、デバイスをブロックにわけてアクセ
スするためにデバイスコードにおいてデバイスのブロッ
クサイズを決める命令表現と命令コードを作成すること
により、ユーザが大容量のデバイスを分別して使用する
プログラム中でブロックサイズを決めることができる。
【0056】また、デバイスコードにブロックNO.を
指定する箇所を付加したことにより、指定したブロック
NO.でのデバイスを使用することになり大容量のデバ
イスを用いるとアドレスが大きくなりユーザにとって扱
いやすくなる効果が得られる。
【図面の簡単な説明】
【図1】 この発明によるプログラマブルコントローラ
の構成図である。
【図2】 この発明の実施の形態1でのプログラム実行
でのデバイス処理を示すフローチャートである。
【図3】 この発明の実施の形態1でのシーケンスプロ
グラムを示す図である。
【図4】 図3のシーケンスプログラムでのデバイスD
0のデバイスコードを示す説明図である。
【図5】 この発明の実施の形態1によるプログラマブ
ルコントローラのデバイスメモリを示す構成図である。
【図6】 この発明の実施の形態2でのシーケンスプロ
グラムを示す図である。
【図7】 図6のシーケンスプログラムでのデバイスD
0のデバイスコードを示す説明図である。
【図8】 この発明の実施の形態3、4でのシーケンス
プログラムを示す図である。
【図9】 この発明の実施の形態3、4によるプログラ
マブルコントローラのデバイスメモリを示す構成図であ
る。
【図10】 図8のシーケンスプログラムでのデバイス
R0のデバイスコードを示す説明図である。
【図11】 従来のプログラマブルコントローラの構成
図である。
【図12】 従来のプログラム実行でのデバイス処理を
示すフローチャートである。
【図13】 従来のプログラマブルコントローラでのシ
ーケンスプログラムを示す図である。
【図14】 図13のシーケンスプログラムでのデバイ
スD0のデバイスコードを示す説明図である。
【図15】 プログラマブルコントローラを使用したラ
インを示す構成図である。
【符号の説明】
1 プログラマブルコントローラ、2 CPU、3 デ
バイスメモリ、5 周辺装置、6 シーケンスプログラ
ムメモリ、11 インデックスレジスタ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 記憶されたシーケンスプログラムに基づ
    き、産業機器等の制御対象機器を制御するプログラマブ
    ルコントローラにおいて、前記シーケンスプログラムの
    デバイスを命令コード及びインデックス領域としてイン
    デックスを付加されたデバイスコードに変換した形で格
    納するシーケンスプログラムメモリと、所定のアドレス
    毎に区切られて使用されるように構成されたデバイスメ
    モリと、前記プログラム毎のローカルデバイスのアドレ
    スの値がセットされるインデックスレジスタを有するC
    PUと、前記デバイスコードから前記インデックスレジ
    スタにセットされているローカルデバイスのアドレスの
    値を参照して前記デバイスメモリをデバイス範囲に区切
    った内容をローカルデバイスの内容とし、その内容によ
    りデバイスを処理することを特徴とするプログラマブル
    コントローラ。
  2. 【請求項2】 デバイスコードにプログラムNO.を指
    定する箇所を付加したことにより、そのプログラムで使
    用できるローカルデバイスを決定することを特徴とする
    請求項1に記載のプログラマブルコントローラ。
  3. 【請求項3】 デバイスをブロックにわけてアクセスす
    るためにデバイスコードにおいてデバイスのブロックサ
    イズを決める命令表現と命令コードを作成することによ
    り、プログラム中で前記ブロックサイズを決定すること
    を特徴とする請求項1又は請求項2に記載のプログラマ
    ブルコントローラ。
  4. 【請求項4】 デバイスコードにブロックNO.を指定
    する箇所を付加したことにより、指定したブロックN
    O.でデバイスを使用することを特徴とする請求項3に
    記載のプログラマブルコントローラ。
JP14018996A 1996-06-03 1996-06-03 プログラマブルコントローラ Pending JPH09319410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14018996A JPH09319410A (ja) 1996-06-03 1996-06-03 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14018996A JPH09319410A (ja) 1996-06-03 1996-06-03 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JPH09319410A true JPH09319410A (ja) 1997-12-12

Family

ID=15262986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14018996A Pending JPH09319410A (ja) 1996-06-03 1996-06-03 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JPH09319410A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000903A1 (fr) * 1998-06-30 2000-01-06 Mitsubishi Denki Kabushiki Kaisha Processeur central multiple
US6235441B1 (en) 1998-12-17 2001-05-22 Canon Kabushiki Kaisha Positively chargeable toner, image forming method and image forming apparatus
US6670087B2 (en) 2000-11-07 2003-12-30 Canon Kabushiki Kaisha Toner, image-forming apparatus, process cartridge and image forming method
US7147981B2 (en) 2003-03-27 2006-12-12 Canon Kabushiki Kaisha Toner
US7306889B2 (en) 2004-02-20 2007-12-11 Canon Kabushiki Kaisha Process for producing toner, and toner

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000903A1 (fr) * 1998-06-30 2000-01-06 Mitsubishi Denki Kabushiki Kaisha Processeur central multiple
US6235441B1 (en) 1998-12-17 2001-05-22 Canon Kabushiki Kaisha Positively chargeable toner, image forming method and image forming apparatus
US6670087B2 (en) 2000-11-07 2003-12-30 Canon Kabushiki Kaisha Toner, image-forming apparatus, process cartridge and image forming method
US7147981B2 (en) 2003-03-27 2006-12-12 Canon Kabushiki Kaisha Toner
US7306889B2 (en) 2004-02-20 2007-12-11 Canon Kabushiki Kaisha Process for producing toner, and toner

Similar Documents

Publication Publication Date Title
JPH06309177A (ja) マイクロコンピュータ
JP2550921B2 (ja) 環状バッファ制御装置
CN113741961B (zh) 基于Kubernetes容器编排软件提交大数据计算作业的方法及装置
JPH09319410A (ja) プログラマブルコントローラ
JPH11328982A (ja) フラッシュメモリのデ―タ管理方式
CN115951845A (zh) 一种磁盘管理方法、装置、设备及存储介质
JPS63142431A (ja) パイプライン制御方式
JP2000056810A (ja) 生産設備の制御装置及びそのデータ管理方法
US5485549A (en) Method and system for a production system
JP4540556B2 (ja) データアクセス方法及びそのプログラム
JPH10198402A (ja) 学習パラメータ初期値の同定方法及び装置
JPH0713817A (ja) ファイル管理方式
JP2611490B2 (ja) システム稼働環境設定装置
JPH08272411A (ja) ラダー命令処理装置
JPH05241890A (ja) データトレース方式
JPH10263995A (ja) 生産スケジューリング方式
CN115827403A (zh) 一种基于cgroup的联盟链系统性能测试及预测方法
JPS6180426A (ja) システム編集処理方式
JPH06161516A (ja) シーケンスプログラムのチェック方法
CN110908713A (zh) 一种操作中断方法、装置、存储设备及存储介质
JPS63170703A (ja) ロ−ダコマンド処理装置
CN112305910A (zh) 伺服驱动器的控制方法、控制装置、控制设备及介质
JPS6042492B2 (ja) 処理フェ−ズ実行制御方式
JPH0766032B2 (ja) テストシステム
JPH03278103A (ja) プログラマブルコントローラのブログラミング装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040715

A977 Report on retrieval

Effective date: 20041028

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405